JP2012119564A - 磁気抵抗効果素子及びその製造方法 - Google Patents

磁気抵抗効果素子及びその製造方法 Download PDF

Info

Publication number
JP2012119564A
JP2012119564A JP2010269249A JP2010269249A JP2012119564A JP 2012119564 A JP2012119564 A JP 2012119564A JP 2010269249 A JP2010269249 A JP 2010269249A JP 2010269249 A JP2010269249 A JP 2010269249A JP 2012119564 A JP2012119564 A JP 2012119564A
Authority
JP
Japan
Prior art keywords
layer
metal
insulating film
magnetic layer
effect element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010269249A
Other languages
English (en)
Other versions
JP5601181B2 (ja
Inventor
Yoshihisa Iba
義久 射場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010269249A priority Critical patent/JP5601181B2/ja
Priority to US13/290,779 priority patent/US8828742B2/en
Publication of JP2012119564A publication Critical patent/JP2012119564A/ja
Application granted granted Critical
Publication of JP5601181B2 publication Critical patent/JP5601181B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】信頼性の高い磁気抵抗効果素子の構造並びにそのような構造を安定して得ることのできる磁気抵抗効果素子の製造方法を提供する。
【解決手段】基板上に、第1の電極層と、金属材料により形成された金属層と、第1の磁性層と、トンネル絶縁膜と、第2の磁性層と、第2の電極層とを形成し、第2の電極層をパターニングし、第2の磁性層、トンネル絶縁膜、第1の磁性層及び金属膜をパターニングするとともに、パターニングした第2の磁性層、トンネル絶縁膜、第1の磁性層及び金属膜の側壁部分に、金属膜のリスパッタ粒子を堆積して側壁金属層を形成し、側壁金属層を酸化して絶縁性の側壁金属酸化物層を形成する。
【選択図】図3

Description

本発明は、磁気抵抗効果素子及びその製造方法に関する。
近年、書き換え可能な不揮発性メモリとして、磁気抵抗効果素子をマトリクス状に配列した磁気ランダムアクセスメモリ(以下、MRAM:Magnetic Random Access Memoryという)が注目されている。MRAMは、2つの磁性層における磁化方向の組み合わせを利用して情報を記憶し、これら磁性層間の磁化方向が平行である場合と反平行である場合とにおける抵抗変化(すなわち電流或いは電圧の変化)を検知することによって記憶情報の読み出しを行うものである。
MRAMを構成する磁気抵抗効果素子の1つとして、磁気トンネル接合(以下、MTJ:Magnetic Tunnel Junctionという)素子が知られている。MTJ素子は、2つの強磁性層がトンネル絶縁膜を介して積層されたものであり、2つの強磁性層の磁化方向の関係に基づいてトンネル絶縁膜を介して磁性層間を流れるトンネル電流が変化する現象を利用したものである。すなわち、MTJ素子は、2つの強磁性層の磁化方向が平行のときに低い素子抵抗を有し、反平行のときには高い素子抵抗を有する。この2つの状態をデータ“0”及びデータ“1”に関連づけることにより、記憶素子として用いることができる。
特開2001−196659号公報
磁気メモリ装置やその他の磁気抵抗効果素子を用いた電子デバイスの信頼性を向上するために、磁気抵抗効果素子の信頼性を向上しうる構造や、信頼性の高い磁気抵抗効果素子を安定して製造しうる製造方法が待望されている。
本発明の目的は、信頼性の高い磁気抵抗効果素子の構造や、そのような構造を安定して得ることのできる磁気抵抗効果素子の製造方法を提供することにある。
実施形態の一観点によれば、基板上に、第1の電極層を形成する工程と、前記第1の電極層上に、金属材料により形成された金属層を形成する工程と、前記金属層上に、第1の磁性層を形成する工程と、前記第1の磁性層上に、トンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に、第2の磁性層を形成する工程と、前記第2の磁性層上に、第2の電極層を形成する工程と、前記第2の電極層をパターニングする工程と、前記第2の磁性層、前記トンネル絶縁膜、前記第1の磁性層及び前記金属膜をパターニングするとともに、パターニングした前記第2の磁性層、前記トンネル絶縁膜、前記第1の磁性層及び前記金属膜の側壁部分に、前記金属膜のリスパッタ粒子を堆積し、前記金属材料の側壁金属層を形成する工程と、前記側壁金属層を酸化し、絶縁性の側壁金属酸化物層を形成する工程とを有する磁気抵抗効果素子の製造方法が提供される。
また、実施形態の他の観点によれば、基板上に形成された第1の電極と、前記下部電極上に形成され、金属材料により形成された金属層と、前記金属層上に形成された第1の磁性層と、前記第1の磁性層上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された第2の磁性層と、前記第2の磁性層上に形成された第2の電極と、前記金属層、前記第1の磁性層、前記トンネル絶縁膜及び前記第2の磁性層の側壁部分に形成され、前記金属材料の前記酸化物により形成された絶縁性の側壁金属酸化物層とを有する磁気抵抗効果素子が提供される。
また、実施形態の更に他の観点によれば、基板上に形成された選択トランジスタと、前記基板上に形成され、前記選択トランジスタに接続された第1の電極と、前記下部電極上に形成され、金属材料により形成された金属層と、前記金属層上に形成された第1の磁性層と、前記第1の磁性層上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された第2の磁性層と、前記第2の磁性層上に形成された第2の電極と、前記金属層、前記第1の磁性層、前記トンネル絶縁膜及び前記第2の磁性層の側壁部分に形成され、前記金属材料の前記酸化物により形成された絶縁性の側壁金属酸化物層とを有することを特徴とする磁気抵抗効果素子とを有する磁気メモリ装置が提供される。
開示の磁気抵抗効果素子及びその製造方法によれば、磁気抵抗効果素子の側壁部分に金属層からのリスパッタ粒子によって側壁金属層を形成し、これを酸化して絶縁物化するので、側壁を介したショートを防止することができる。また、磁気抵抗効果素子の側壁部分に側壁金属酸化物層を形成することにより、磁気抵抗効果素子をウェット洗浄処理等から保護することができる。これにより、磁気抵抗効果素子の信頼性を向上することができる。
図1は、一実施形態による磁気メモリ装置の構造を示す平面図である。 図2は、一実施形態による磁気メモリ装置の構造を示す概略断面図である。 図3は、一実施形態による磁気メモリ装置に用いられる磁気抵抗効果素子の構造を示す概略断面図である。 図4は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その1)である。 図5は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その2)である。 図6は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その3)である。 図7は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その4)である。 図8は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その5)である。 図9は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その6)である。 図10は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その7)である。 図11は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その8)である。 図12は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その9)である。 図13は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その10)である。 図14は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その11)である。 図15は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その12)である。 図16は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その13)である。 図17は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その14)である。 図18は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その15)である。 図19は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その16)である。 図20は、一実施形態による磁気メモリ装置の製造方法を示す工程断面図(その17)である。 参考例による磁気メモリ装置の製造方法を示す工程断面図である。 一実施形態の変形例による磁気メモリ装置の構造を示す概略断面図である。
一実施形態による磁気メモリ装置及びその製造方法について図1乃至図21を用いて説明する。
図1は、本実施形態による磁気メモリ装置の構造を示す平面図である。図2は、本実施形態による磁気メモリ装置の構造を示す概略断面図である。図3は、本実施形態による磁気メモリ装置に用いられる磁気抵抗効果素子の構造を示す概略断面図である。図4乃至図20は、本実施形態による磁気メモリ装置の製造方法を示す工程断面図である。図21は、参考例による磁気メモリ装置の製造方法を示す工程断面図である。
はじめに、本実施形態による磁気メモリ装置の構造について図1乃至図3を用いて説明する。なお、図2は、図1のA−A′−A″線断面に沿った概略断面図であり、図3は磁気抵抗効果素子の拡大断面図である。
シリコン基板10には、活性領域を画定する素子分離絶縁膜12が形成されている。活性領域には、ゲート電極14と、ゲート電極14両側のシリコン基板10内に形成されたソース領域16及びドレイン領域18とを有する選択トランジスタ20が形成されている。各活性領域には、ソース領域16を共用する2つの選択トランジスタ20をそれぞれ形成されている。X方向に並んで配置されたメモリセルの選択トランジスタ20のゲート電極14は互いに接続されており、図1に示すように、X方向に延在するワード線WLを形成している。
選択トランジスタ20が形成されたシリコン基板10上には、層間絶縁膜22が形成されている。層間絶縁膜22には、ソース領域16に接続されたコンタクトプラグ28と、ドレイン領域に接続されたコンタクトプラグ30とが埋め込まれている。
コンタクトプラグ28,30が埋め込まれた層間絶縁膜22上には、層間絶縁膜36が形成されている。層間絶縁膜36には、コンタクトプラグ28を介してソース領域16に接続されたソース線34と、コンタクトプラグ30を介してドレイン領域18に接続された中継配線36とが形成されている。ソース線34(SL)は、図1に示すように、Y方向に延在して形成されており、Y方向に並んで配置されたメモリセルのソース領域16に接続されている。
ソース線34及び中継配線36が埋め込まれた層間絶縁膜32上には、層間絶縁膜38が形成されている。層間絶縁膜38には、中継配線36及びコンタクトプラグ30を介してドレイン領域18に接続された中継配線40が埋め込まれている。
中継配線40が埋め込まれた層間絶縁膜38上には、層間絶縁膜42が形成されている。層間絶縁膜42には、中継配線40,36及びコンタクトプラグ30を介してドレイン領域18に接続された中継配線44が埋め込まれている。
中継配線44が埋め込まれた層間絶縁膜42上には、層間絶縁膜46が形成されている。層間絶縁膜46には、中継配線44,40,36及びコンタクトプラグ30を介してドレイン領域18に接続されたコンタクトプラグ50が埋め込まれている。
コンタクトプラグ50が埋め込まれた層間絶縁膜46上には、コンタクトプラグ50、中継配線44,40,36及びコンタクトプラグ30を介してドレイン領域18に接続された下部電極52aが形成されている。下部電極52a上には、磁気抵抗効果素子70が形成されている。
下部電極52a及び磁気抵抗効果素子70が形成された層間絶縁膜46上には、磁気抵抗効果素子70の上面と同じ高さの層間絶縁膜80が形成されている。層間絶縁膜80上には、磁気抵抗効果素子70の上部電極(図示せず)に接続されたビット線82aが形成されている。ビット線82a(BL)は、図1に示すように、Y方向に延在して形成されており、Y方向に並んで配置されたメモリセルの磁気抵抗効果素子70に接続されている。
こうして、シリコン基板10上には、1つの選択トランジスタ20と1つの磁気抵抗効果素子70を含むメモリセルがマトリクス状に配置された磁気メモリ装置が形成されている。
磁気抵抗効果素子70は、図3に示すように、下部電極52a上に順次積層して形成された金属層54と、反強磁性体層56と、強磁性体層58と、トンネル絶縁膜60と、強磁性体層62と、キャップ層64とを有している。キャップ層64上には、上部電極66aが形成されている。このように、本実施形態による磁気抵抗効果素子70は、反強磁性体層56によって磁化方向が固定された固定磁化層としての強磁性体層54と、自由磁化層としての強磁性体層62とが、トンネル絶縁膜60を介して積層されたMTJ(強磁性トンネル接合)素子である。
磁気抵抗効果素子70の側壁部分には、絶縁体である側壁金属酸化物層74が形成されている。側壁酸化物層70は、金属層54を形成する金属材料の酸化物によって形成されている。側壁酸化物層70は、磁気抵抗効果素子70のパターニング後のウェット洗浄処理の際に、磁気抵抗効果素子70がダメージを受けるのを防止するための保護膜として機能する。
このように、本実施形態による磁気メモリ装置は、磁気抵抗効果素子70の下部電極52aと反強磁性層56との間に、金属層54を有している。金属層54は、磁気抵抗効果素子70とともにパターニングされており、磁気抵抗効果素子70が形成された領域以外の下部電極52a上には、金属層54は形成されていない。また、磁気抵抗効果素子70の側壁部分に、金属層54を形成する金属材料の酸化物によって形成された絶縁体の側壁金属酸化物層74を有している。
次に、本実施形態による磁気メモリ装置の製造方法について図4乃至図20を用いて説明する。なお、図4乃至図13は、図1のA−A′−A″線断面に沿った工程断面図であり、図14乃至図20は、磁気抵抗効果素子の形成部分を拡大した工程断面図である。
まず、例えばP型のシリコン基板10の表面に、例えばSTI(Shallow Trench Isolation)法により、素子分離絶縁膜12を形成する。
次いで、素子分離絶縁膜12により画定された活性領域に、通常のMISトランジスタの製造方法と同様にして、ゲート電極14と、ゲート電極14両側のシリコン基板10内に形成されたソース領域16及びドレイン領域18とを有する選択トランジスタ20を形成する(図4)。ここでは、各活性領域に、ソース領域16を共用する2つの選択トランジスタ20をそれぞれ形成するものとする。
次いで、選択トランジスタ20が形成されたシリコン基板10上に、例えばCVD法により例えばシリコン酸化膜を堆積した後、例えばCMP法によりこのシリコン酸化膜の表面を平坦化し、表面が平坦化された層間絶縁膜22を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜22に、ソース領域16に達するコンタクトホール24及びドレイン領域18に達するコンタクトホール26を形成する。
次いで、例えば窒化チタン等のバリアメタルとタングステン膜とを全面に堆積後、層間絶縁膜22上のこれら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール24,26内に埋め込まれたコンタクトプラグ28,30を形成する(図5)。
次いで、コンタクトプラグ28,30が埋め込まれた層間絶縁膜22上に、例えばCVD法により、例えば、窒化シリコン膜と酸化シリコン膜38とを順次形成する。これにより、SiO/SiN構造の層間絶縁膜32を形成する。
次いで、シングルダマシン法により、層間絶縁膜32に埋め込まれた銅配線を形成する。ここでは、層間絶縁膜32に埋め込まれた銅配線として、コンタクトプラグ28を介してソース領域16に接続されたソース線34と、コンタクトプラグ30を介してドレイン領域18に接続された中継配線36とを形成する(図6)。
次いで、ソース線34及び中継配線36が埋め込まれた層間絶縁膜32上に、例えばCVD法により、例えば、窒化シリコン膜とシリコン酸化膜とシリコン窒化膜とを順次形成する。これにより、SiN/SiO/SiN構造の層間絶縁膜38を形成する。
次いで、デュアルダマシン法により、層間絶縁膜38に埋め込まれた銅配線を形成する。ここでは、層間絶縁膜38に埋め込まれた銅配線として、中継配線36及びコンタクトプラグ30を介してドレイン領域18に接続された中継配線40を形成する。
同様にして、中継配線40が埋め込まれた層間絶縁膜38上に、中継配線40,36及びコンタクトプラグ30を介してドレイン領域18に接続された中継配線44が埋め込まれた層間絶縁膜42を形成する(図7)。
次いで、中継配線44が埋め込まれた層間絶縁膜42上に、例えばCVD法により、例えば、炭化シリコン膜とシリコン酸化膜とを順次形成する。これにより、SiC/SiO構造の層間絶縁膜46を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜46に、中継配線44に達するコンタクトホール48を形成する。
次いで、例えば窒化チタン等のバリアメタルとタングステン膜とを全面に堆積後、層間絶縁膜46上のこれら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール48内に埋め込まれたコンタクトプラグ50を形成する(図8)。
なお、本明細書では、便宜上、半導体基板そのもののみならず、層間絶縁膜46よりも下層部分をも一括して「基板」と表現することがある。
次いで、コンタクトプラグ50が埋め込まれた層間絶縁膜46上に、例えばスパッタ法により、下部電極層52を形成する。
下部電極層52は、層間絶縁膜46に対する密着性が良好な低抵抗の材料により形成することが望ましい。このような材料としては、例えば、Ta(タンタル)、W(タングステン)、Hf(ハフニウム)等が挙げられる。下部電極層52の膜厚は、20nm〜50nm程度とすることができる。
ここでは、下部電極層52を、例えば膜厚30nmのタンタル膜により形成するものとする。
次いで、下部電極層52上に、例えばスパッタ法により、金属層54を形成する(図14(a))。
金属層54は、その酸化物が絶縁体となる金属材料により形成する。特に、ウェット処理に耐性を有する酸化物絶縁体を形成することが望ましい。また、金属層54を形成する材料は、下部電極層52及び後に形成する上部電極層66の構成材料に対してエッチングレートの高い金属材料であることが望ましい。また、下部電極層52に対する密着性が良好な低抵抗の金属材料であることが望ましい。このような金属材料としては、例えば、Al(アルミニウム)、Ti(チタン)、Zr(ジルコニウム)、V(バナジウム)、Cr(クロム)、Cu(銅)等の軽金属が挙げられる。金属層54の膜厚は、10〜30nm程度とすることができる。
ここでは、金属層54を、例えば膜厚15nmのAl膜により形成するものとする。
次いで、金属層54上に、例えばスパッタ法により、反強磁性体層56、強磁性体層58、トンネル絶縁膜60、強磁性体層62、キャップ層64、上部電極層66を、順次形成する(図14(b))。
反強磁性体層56としては、特に限定されるものではないが、例えば、膜厚15nmのPtMn膜を適用することができる。強磁性体層58としては、特に限定されるものではないが、例えば、膜厚3nmのCoFeB膜を適用することができる。トンネル絶縁膜60としては、特に限定されるものではないが、例えば、膜厚1nmのMgO膜を適用することができる。強磁性体層62としては、特に限定されるものではないが、例えば、膜厚2nmのCoFeB膜を適用することができる。キャップ層64としては、特に限定されるものではないが、例えば、膜厚3nmのRu(ルテニウム)膜を適用することができる。上部電極層66としては、特に限定されるものではないが、例えば、膜厚30nm〜100nm、例えば60nmのTa膜を適用することができる。
次いで、真空中でY方向に平行な磁場を印加しながら熱処理を行い、強磁性体層58,62をY方向に平行な方向に磁化する。熱処理温度は、例えば、350℃とすることができる。
次いで、上部電極層66上に、例えばArFエキシマレーザを用いたフォトリソグラフィにより、磁気抵抗効果素子の形成予定領域を覆うパターンを有するフォトレジスト膜68を形成する(図15(a))。フォトレジスト膜68の膜厚は、特に限定されるものではないが、例えば200nmとする。また、磁気抵抗効果素子の形成領域は、特に限定されるものではないが、例えばサイズが50nm×150nmのビット線BLの延在方向に長い矩形形状とする。
次いで、フォトレジスト膜68をマスクとして及びキャップ層64をエッチングストッパとして、ドライエッチングにより上部電極層66をパターニングし、上部電極66aを形成する(図15(b))。エッチング条件は、例えば、エッチングガスとしてCF及びCHFを用い、CFガスの流量を50sccm、CHFの流量を100sccm、パワーを500W、処理室内圧力を5Paとすることができる。
次いで、上部電極66aをハードマスクとしてドライエッチングを行い、キャップ層64、強磁性体層62、トンネル絶縁膜60、強磁性体層58及び反強磁性層56をパターニングし、磁気抵抗効果素子70を形成する(図16(a)、図9)。エッチング条件は、例えば、エッチングガスとしてCHOHを用い、CHOHの流量を50sccm、パワーを500W、処理室内圧力を2Paとすることができる。
次いで、上部電極66aをハードマスクとして更にドライエッチングを行い、金属層54をパターニングする。このエッチングの際、パターニングした上部電極66a、キャップ層64、強磁性体層62、トンネル絶縁膜60、強磁性体層58、反強磁性層56及び金属層54の積層体の側壁部分には、側壁金属層72が形成される(図16(b))。側壁金属層72は、金属層54のエッチングの際にリスパッタされた金属層54の構成材料が側壁部分に付着したものである。
金属層54のエッチングには、下部電極層52に対して金属層54を選択的にエッチングしうるエッチング条件を適用することが望ましい。下部電極層52をTa膜により形成し、金属層54をAlにより形成した上述の例では、例えば、CHOH、NH/CO、HCOH、HCOOH等のエッチングガスを用いることにより、選択エッチングが可能である。
具体的には、例えば、エッチングガスとしてCHOH及びArを用い、CHOHの流量を50sccm、Arの流量を50sccm、パワーを500W、処理室内圧力を10Paとしたエッチング条件を適用することができる。このときの金属層54に対する下部電極層52のエッチングレート比は、およそ0.1程度となる。
本願発明者が検討したところ、下部電極層52に対する金属層54のエッチング選択比は、エッチングガスとしてCHOH(+Ar)を用いた場合には、3〜12程度であった。NH/CO(+Ar)を用いた場合には、3〜10程度であった。HCOH(+Ar)を用いた場合には、3〜10程度であった。また、HCOOH(+Ar)を用いた場合には、3〜10程度であった。一方、エッチングガスとしてArを用いた場合には、1〜2程度であった。CFを用いた場合には、0.5〜2程度であった。また、Clを用いた場合には、1〜2程度であった。
エッチング選択比が高いことが望ましいのは、金属層54と下部電極層52との界面で金属層54のエッチングを制御性よくストップし、磁気抵抗効果素子70の側壁部分に形成される側壁金属層72の膜厚をウェーハ面内で均一にできるからである。側壁金属層72の膜厚は、金属層54の膜厚によって制御することができる。金属層54の膜厚は、リスパッタ粒子によってトンネル絶縁膜60の側壁部分が覆われるように、少なくとも強磁性層62、トンネル絶縁膜60、強磁性層58、反強磁性層56、金属層54の側壁部分に側壁金属層72が堆積される膜厚とすることが望ましい。
エッチング選択比を高くする手法としては、エッチング選択比が高くなる金属層54の構成材料と下部電極層52の構成材料との組み合わせを選択する、エッチング選択比が高くなるようにエッチング条件を設定する、ことが考えられる。構成材料の組み合わせとエッチング条件の双方からエッチング選択比を高めることも考えられる。
なお、金属層54のエッチングレートのウェーハ面内均一性が十分に高い場合には、必ずしも下部電極層52に対して選択的に金属層54をエッチングする必要はない。
次いで、酸素を含む雰囲気中で処理を行い、側壁金属層72を酸化し、側壁金属酸化物層74を形成する(図17(a))。
金属層54は、その酸化物が絶縁体となる金属材料により形成されているため、金属層54からリスパッタされて形成される側壁金属層72も、酸化物が絶縁体となる金属材料により形成されている。したがって、側壁金属層72が酸化されることにより、側壁金属層72は、絶縁体である側壁金属酸化物層74に置換される。例えば、金属層54をAlにより形成した場合には、側壁金属酸化物層74は化学的に安定な酸化アルミニウム(例えば、Al)となる。
側壁金属層72の膜厚はウェーハ面内で均一になっているため、側壁金属層72を側壁金属酸化物層74に完全に置換するために必要な酸化条件のウェーハ面内ばらつきを低減することができる。これにより、側壁金属酸化物層74をウェーハの全面で確実に形成することができる。また、形成した側壁金属酸化物層74の膜厚も、ウェーハ面内で均一にすることができる。
酸素を含む雰囲気中での処理としては、例えば、OやCO等の酸素を含むプラズマによる処理が挙げられる。低温による処理が可能なプラズマ処理は、磁気抵抗効果素子の特性を劣化することなく側壁金属酸化物層74をできる点で好ましい。OやCO等を添加ガス(N、Ar、CO、CO等)で希釈したプラズマによる処理を行ってもよい。例えば、Oガスを用い、O流量を50sccm、パワーを300W、処理室内圧力を1Paとした酸素プラズマ処理を適用することができる。或いは、Oガス及びNガスを用い、O流量を10sccm、N流量を100sccm、パワーを300W、処理室内圧力を2Paとした酸素プラズマ処理を適用することができる。或いは、Oガス及びCOガスを用い、O流量を10sccm、CO流量を100sccm、パワーを300W、処理室内圧力を2Paとした酸素プラズマ処理を適用することができる。或いは、COガスを用い、CO流量を100sccm、パワーを300W、処理室内圧力を1Paとした酸素プラズマ処理を適用することができる。
なお、側壁金属層72の酸化量を精密にコントロールするために、プラズマのガス圧力は、1.0Torr以下、好ましくは10mTorr以下にすることが望ましい(1Torrは133.3Pa)。低圧雰囲気にすることにより、プラズマ中の酸素ラジカル量を減らし、酸化レートを抑えることができる。
次いで、ウェット洗浄処理を行い、エッチング残渣等の除去を行う。ウェット洗浄処理としては、例えば、HSO、HNO、HCl、NHOH等の薬液や、これらとHとの混合薬液を用いたウェット処理が挙げられる。
側壁金属層72の構成材料がウェット洗浄処理の薬液に対する耐性を有する場合には、側壁金属層72を酸化して側壁金属酸化物層74を形成する工程の前にウェット洗浄処理を行うようにしてもよい。
なお、ウェット洗浄処理過程では、磁気抵抗効果素子70の側壁部分は側壁金属層72又は側壁金属酸化物層74によって覆われているため、ウェット洗浄処理による磁気抵抗効果素子70の劣化を防止することができる。また、側壁金属層72及び側壁金属酸化物層74の膜厚の面内均一性は高いため、ウェーハの局所的な部分でのダメージを受けることなく、ウェット処理を行うことができる。
次いで、全面に、例えばCVD法により、例えば膜厚30nmのシリコン窒化膜を堆積し、シリコン窒化膜のバリア絶縁膜76を形成する(図17(b))。
次いで、バリア絶縁膜76上に、例えばArFエキシマレーザを用いたフォトリソグラフィにより、下部電極の形成予定領域を覆うパターンを有するフォトレジスト膜78を形成する(図18(a))。下部電極の形成領域は、特に限定されるものではないが、例えばサイズが200nm×250nmの矩形形状とする。
次いで、フォトレジスト膜78をマスクとしてドライエッチングを行い、バリア絶縁膜76及び下部電極層52をパターニングし、下部電極52aを形成する。エッチング条件は、例えば、エッチングガスとしてCl及びBClを用い、Clガスの流量を20sccm、BClの流量を100sccm、パワーを500W、処理室内圧力を10Paとすることができる。
次いで、例えばアッシングにより、フォトレジスト膜78を除去する(図18(b)、図10)。
次いで、全面に、例えばCVD法により、例えば膜厚600nmのシリコン酸化膜を堆積し、シリコン酸化膜の層間絶縁膜80を形成する(図19(a)、図11)。
次いで、例えばCMP法により層間絶縁膜80を研磨し、上部電極66aの上面を露出するとともに、層間絶縁膜80を平坦化する(図19(b)、図12)。
次いで、全面に、例えばスパッタ法により、例えば膜厚500nmのAl膜を形成し、Al膜の配線金属層82を形成する(図20(a))。
次いで、フォトリソグラフィ及びドライエッチングにより、配線金属層82をパターニングし、上部電極66aに接続されたビット線82aを形成する(図20(b)、図13)。
この後、必要に応じて上層の配線層やパッシベーション膜等を形成し、本実施形態による磁気メモリ装置を完成する。
次に、下部電極層52と反強磁性体層56との間に形成した金属層54の役割について、改めて説明する。
反強磁性体層56は、下部電極層52上に直に形成することも考えられる。この場合、図15(b)に相当する工程における断面構造は、図21(a)に示すようになる。そして、上部電極66aをハードマスクとしてドライエッチングを行うと、キャップ層64、強磁性体層62、トンネル絶縁膜60、強磁性体層58及び反強磁性層56をパターニングした後の断面構造は、図21(b)に示すようになる。
ここで、強磁性体層62、強磁性体層58及び反強磁性層56は、蒸気圧の高い化合物を形成しにくい磁性材料を主材料とするものである。このため、強磁性体層62、強磁性体層58及び反強磁性層56を反応性イオンエッチングにより加工することは困難であり、主に、イオンミリングを主体とする物理的なエッチングによってパターニングが行われる。
イオンミリングによって強磁性体層62、トンネル絶縁膜60、強磁性体層58及び反強磁性層56のパターニングを行うと、リスパッタされた磁性材料が磁気抵抗効果素子70の側壁部分に付着する(図中、リスパッタ膜84)。特に、リスパッタ膜84がトンネル絶縁膜60の側壁部分に付着すると、リスパッタ膜84が強磁性体層58,62間のリークパスとなり、磁気抵抗効果素子70が正常に動作しなくなる。
また、ドライエッチング後には、エッチング残渣等を除去するためにウェット洗浄処理を行うことがある。しかしながら、トンネル絶縁膜60をMgOなどの潮解性を有する材料により形成した場合、ウェット洗浄処理によってトンネル絶縁膜60が劣化し、磁気抵抗効果素子が正常に動作しなくなることがある。
これに対し、本実施形態による磁気メモリ装置の製造方法では、下部電極層52と反強磁性体層56との間に金属層54を形成している。
本実施形態においても、イオンミリングによって強磁性体層62、トンネル絶縁膜60、強磁性体層58及び反強磁性層56のパターニングを行うと、リスパッタされた磁性材料が磁気抵抗効果素子70の側壁部分に付着する。
しかしながら、イオンミリング過程では、磁気抵抗効果素子70の側壁部分へのリスパッタ膜の形成とエッチングとが同時に進行するため、磁気抵抗効果素子70の側壁部分に付着したリスパッタ膜は、金属層54のエッチング過程で除去される。代わりに、磁気抵抗効果素子70の側壁部分には、金属層54からのリスパッタによって側壁金属層72が形成される。
金属層54は、前述のように、下部電極層52に対して選択的にエッチングすることが可能である。この選択エッチングを利用して金属層54と下部電極層52との界面まで金属層54を均一にエッチングすることにより、磁気抵抗効果素子70の側壁部分には、ウェーハ面内で均一な膜厚の側壁金属層72を形成することができる。金属層54の膜厚を適宜設定することにより、磁気抵抗効果素子70の側壁部分には、磁気抵抗効果素子70を保護するために十分な膜厚の側壁金属層72を形成することができる。
この後、側壁金属層72を酸化して側壁金属酸化物層74とすることにより、強磁性体層58,62間の短絡は解消される。また、磁気抵抗効果素子70の側壁部分は、側壁金属酸化物層74によって保護される。これにより、ドライエッチング後のウェット洗浄処理において、トンネル絶縁膜60が劣化するのを防止することができる。
側壁金属層72の膜厚はウェーハ面内で均一になっているため、側壁金属層72を側壁金属酸化物層74に完全に置換するために必要な酸化条件のウェーハ面内ばらつきが低減される。これにより、側壁金属酸化物層74をウェーハの全面で容易に形成することができる。また、形成した側壁金属酸化物層74の膜厚も、ウェーハ面内で均一にすることができる。
したがって、本実施形態の製造方法によれば、イオンミリングに伴うリスパッタやウェット洗浄処理による磁気抵抗効果素子70の特性劣化を防止することができる。側壁金属酸化物層74は、面内において均一且つ所望の膜厚で形成することができ、安定した特性を有する保護膜として用いることができる。
このように、本実施形態によれば、磁気抵抗効果素子のパターニングの際に、磁気抵抗効果素子の側壁部分に金属層からのリスパッタ粒子によって側壁金属層を積極的に形成し、これを酸化して絶縁物化するので、側壁を介したショートを防止することができる。
また、金属層を下部電極に対して選択的にエッチングすることにより、側壁金属層の膜厚の面内均一性を向上することができる。これにより、側壁金属酸化物層の膜厚の面内均一性をも向上することができ、磁気抵抗効果素子の側壁部分に、保護膜としての側壁金属酸化物層を安定して形成することができる。
また、磁気抵抗効果素子の側壁部分を側壁金属層又は側壁金属酸化物層により覆うことにより、ウェット処理に対する耐性の低いトンネル絶縁膜を用いた場合にも、磁気抵抗効果素子の特性を劣化することなくウェット洗浄を行うことができる。
[変形実施形態]
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、固定磁化層としての強磁性層58及び自由磁化層としての強磁性層62を、単層の強磁性層により形成したが、これらのうちの一方或いは双方を積層構造としてもよい。例えば、CoFe/NiFe等の強磁性体の積層膜を適用することができる。或いは、反強磁性的交換結合された複数の強磁性層を含む積層構造体により形成してもよい。このような積層構造体としては、非磁性層を介して強磁性層を積層した構造、例えば、CoFeB/Ru/CoFeB等の積層構造が挙げられる。
また、上記実施形態では、固定磁化層(強磁性層58)上にトンネル絶縁膜60を介して自由磁化層(強磁性層62)を形成した、いわゆるボトムピン型の磁気抵抗効果素子を用いた場合を示したが、必ずしもボトムピン型である必要はない。例えば図22に示すように、下部電極52a上に、金属層54、自由磁化層としての強磁性層62、トンネル絶縁膜60、固定磁化層としての強磁性層58、反強磁性層56、キャップ層64及び上部電極66aを順次積層したトップピン型の磁気抵抗効果素子70としてもよい。
また、上記実施形態では、反強磁性層56によって強磁性層58の磁化方向を固定させる交換結合型スピンバルブ構造のMTJ素子を用いたが、反強磁性層を用いない擬似スピンバルブ構造のMTJ素子を用いてもよい。
また、上記実施形態では、磁気抵抗効果素子を第3金属配線層上に形成したが、磁気抵抗効果素子を形成する場所は、これに限定されるものではない。第4金属配線層よりも上層に形成してもよいし、第3金属配線層よりも下層に形成してもよい。
また、上記実施形態では、1T−1MTJ型のメモリセルを有する磁気メモリ装置について説明したが、メモリセルの構成は、これに限定されるものではない。例えば、1T−2MTJ型のメモリセルを有する磁気メモリ装置や、2T−2MTJ型のメモリセルを有する磁気メモリ装置に適用することもできる。
また、上記実施形態では、磁気抵抗効果素子を磁気メモリ装置に適用した場合を示したが、上記実施形態に記載の磁気抵抗効果素子を、例えば磁気ヘッドに適用するようにしてもよい。
また、上記実施形態に記載した半導体装置の構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
以上の実施形態に関し、更に以下の付記を開示する。
(付記1) 基板上に、第1の電極層を形成する工程と、
前記第1の電極層上に、金属材料により形成された金属層を形成する工程と、
前記金属層上に、第1の磁性層を形成する工程と、
前記第1の磁性層上に、トンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜上に、第2の磁性層を形成する工程と、
前記第2の磁性層上に、第2の電極層を形成する工程と、
前記第2の電極層をパターニングする工程と、
前記第2の磁性層、前記トンネル絶縁膜、前記第1の磁性層及び前記金属膜をパターニングするとともに、パターニングした前記第2の磁性層、前記トンネル絶縁膜、前記第1の磁性層及び前記金属膜の側壁部分に、前記金属膜のリスパッタ粒子を堆積し、前記金属材料の側壁金属層を形成する工程と、
前記側壁金属層を酸化し、絶縁性の側壁金属酸化物層を形成する工程と
を有することを特徴とする磁気抵抗効果素子の製造方法。
(付記2) 付記1記載の磁気抵抗効果素子の製造方法において、
前記第2の磁性層、前記トンネル絶縁膜、前記第1の磁性層及び前記金属層をパターニングする工程では、前記金属層を前記第1の電極層に対して選択的にエッチングする
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記3) 付記2記載の磁気抵抗効果素子の製造方法において、
前記第2の磁性層、前記トンネル絶縁膜、前記第1の磁性層及び前記金属層をパターニングする工程では、エッチングガスとして、CHOH、HCOH、HCOOH又はCOとNHとの混合ガスを用いる
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記4) 付記1乃至3のいずれか1項に記載の磁気抵抗効果素子の製造方法において、
前記側壁金属酸化物層を形成する工程では、酸素を含むプラズマに前記側壁金属層を曝すことにより、前記側壁金属層を酸化する
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記5) 付記4記載の磁気抵抗効果素子の製造方法において、
前記側壁金属酸化物層を形成する工程では、O、CO又はO若しくはCOをN、Ar、CO若しくはCOにより希釈したガスのプラズマに前記側壁金属層を曝すことにより、前記側壁金属層を酸化する
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記6) 付記4又は5記載の磁気抵抗効果素子の製造方法において、
前記側壁金属酸化物層を形成する工程では、1Torr以下の圧力下で、前記側壁金属層を酸化する
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記7) 付記1乃至3のいずれか1項に記載の磁気抵抗効果素子の製造方法において、
前記金属材料は、アルミニウム、チタン、ジルコニウム、バナジウム、クロム又は銅である
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記8) 付記1乃至7のいずれか1項に記載の磁気抵抗効果素子の製造方法において、
前記第1の電極層は、タンタル、タングステン又はハフニウムにより形成されている
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記9) 付記1乃至8のいずれか1項に記載の磁気抵抗効果素子の製造方法において、
前記側壁金属層を形成する工程よりも後に、薬液を用いた洗浄工程を更に有する
ことを特徴とする磁気抵抗効果素子の製造方法。
(付記10) 基板上に形成された第1の電極と、
前記下部電極上に形成され、金属材料により形成された金属層と、
前記金属層上に形成された第1の磁性層と、
前記第1の磁性層上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された第2の磁性層と、
前記第2の磁性層上に形成された第2の電極と、
前記金属層、前記第1の磁性層、前記トンネル絶縁膜及び前記第2の磁性層の側壁部分に形成され、前記金属材料の前記酸化物により形成された絶縁性の側壁金属酸化物層と
を有することを特徴とする磁気抵抗効果素子。
(付記11) 付記10記載の磁気抵抗効果素子において、
前記金属材料は、アルミニウム、チタン、ジルコニウム、バナジウム、クロム又は銅である
ことを特徴とする磁気抵抗効果素子。
(付記12) 付記10又は11記載の磁気抵抗効果素子において、
前記第1の電極は、タンタル、タングステン又はハフニウムにより形成されている
ことを特徴とする磁気抵抗効果素子。
(付記13) 付記10乃至12のいずれか1項に記載の磁気抵抗効果素子において、
前記第1の磁性層又は前記第2の磁性層は、強磁性層と、前記強磁層の磁化を固定する反強磁性層とを含む
ことを特徴とする磁気抵抗効果素子。
(付記14) 基板上に形成された選択トランジスタと、
前記基板上に形成され、前記選択トランジスタに接続された第1の電極と、前記下部電極上に形成され、金属材料により形成された金属層と、前記金属層上に形成された第1の磁性層と、前記第1の磁性層上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された第2の磁性層と、前記第2の磁性層上に形成された第2の電極と、前記金属層、前記第1の磁性層、前記トンネル絶縁膜及び前記第2の磁性層の側壁部分に形成され、前記金属材料の前記酸化物により形成された絶縁性の側壁金属酸化物層とを有することを特徴とする磁気抵抗効果素子と
を有することを特徴とする磁気メモリ装置。
10…シリコン基板
12…素子分離絶縁膜
14…ゲート電極
16…ソース領域
18…ドレイン領域
20…選択トランジスタ
22,32,38,42,46,80…層間絶縁膜
24,26,48…コンタクトホール
28,30,50…コンタクトプラグ
34…ソース線
36,40,44…中継配線
52…下部電極層
52a…下部電極
54…金属層
56…反強磁性層
58,62…強磁性層
60…トンネル絶縁膜
64…キャップ層
66…上部電極層
66a…上部電極層
68,78…フォトレジスト膜
70…磁気抵抗効果素子
72…側壁金属層
74…側壁金属酸化物層
76…バリア絶縁膜
82…配線金属層
82a…ビット線

Claims (10)

  1. 基板上に、第1の電極層を形成する工程と、
    前記第1の電極層上に、金属材料により形成された金属層を形成する工程と、
    前記金属層上に、第1の磁性層を形成する工程と、
    前記第1の磁性層上に、トンネル絶縁膜を形成する工程と、
    前記トンネル絶縁膜上に、第2の磁性層を形成する工程と、
    前記第2の磁性層上に、第2の電極層を形成する工程と、
    前記第2の電極層をパターニングする工程と、
    前記第2の磁性層、前記トンネル絶縁膜、前記第1の磁性層及び前記金属膜をパターニングするとともに、パターニングした前記第2の磁性層、前記トンネル絶縁膜、前記第1の磁性層及び前記金属膜の側壁部分に、前記金属膜のリスパッタ粒子を堆積し、前記金属材料の側壁金属層を形成する工程と、
    前記側壁金属層を酸化し、絶縁性の側壁金属酸化物層を形成する工程と
    を有することを特徴とする磁気抵抗効果素子の製造方法。
  2. 請求項1記載の磁気抵抗効果素子の製造方法において、
    前記第2の磁性層、前記トンネル絶縁膜、前記第1の磁性層及び前記金属層をパターニングする工程では、前記金属層を前記第1の電極層に対して選択的にエッチングする
    ことを特徴とする磁気抵抗効果素子の製造方法。
  3. 請求項2記載の磁気抵抗効果素子の製造方法において、
    前記第2の磁性層、前記トンネル絶縁膜、前記第1の磁性層及び前記金属層をパターニングする工程では、エッチングガスとして、CHOH、HCOH、HCOOH又はCOとNHとの混合ガスを用いる
    ことを特徴とする磁気抵抗効果素子の製造方法。
  4. 請求項1乃至3のいずれか1項に記載の磁気抵抗効果素子の製造方法において、
    前記側壁金属酸化物層を形成する工程では、酸素を含むプラズマに前記側壁金属層を曝すことにより、前記側壁金属層を酸化する
    ことを特徴とする磁気抵抗効果素子の製造方法。
  5. 請求項4記載の磁気抵抗効果素子の製造方法において、
    前記側壁金属酸化物層を形成する工程では、O、CO又はO若しくはCOをN、Ar、CO若しくはCOにより希釈したガスのプラズマに前記側壁金属層を曝すことにより、前記側壁金属層を酸化する
    ことを特徴とする磁気抵抗効果素子の製造方法。
  6. 請求項4又は5記載の磁気抵抗効果素子の製造方法において、
    前記側壁金属酸化物層を形成する工程では、1Torr以下の圧力下で、前記側壁金属層を酸化する
    ことを特徴とする磁気抵抗効果素子の製造方法。
  7. 請求項1乃至3のいずれか1項に記載の磁気抵抗効果素子の製造方法において、
    前記金属材料は、アルミニウム、チタン、ジルコニウム、バナジウム、クロム又は銅である
    ことを特徴とする磁気抵抗効果素子の製造方法。
  8. 請求項1乃至7のいずれか1項に記載の磁気抵抗効果素子の製造方法において、
    前記第1の電極層は、タンタル、タングステン又はハフニウムにより形成されている
    ことを特徴とする磁気抵抗効果素子の製造方法。
  9. 基板上に形成された第1の電極と、
    前記下部電極上に形成され、金属材料により形成された金属層と、
    前記金属層上に形成された第1の磁性層と、
    前記第1の磁性層上に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成された第2の磁性層と、
    前記第2の磁性層上に形成された第2の電極と、
    前記金属層、前記第1の磁性層、前記トンネル絶縁膜及び前記第2の磁性層の側壁部分に形成され、前記金属材料の前記酸化物により形成された絶縁性の側壁金属酸化物層と
    を有することを特徴とする磁気抵抗効果素子。
  10. 基板上に形成された選択トランジスタと、
    前記基板上に形成され、前記選択トランジスタに接続された第1の電極と、前記下部電極上に形成され、金属材料により形成された金属層と、前記金属層上に形成された第1の磁性層と、前記第1の磁性層上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された第2の磁性層と、前記第2の磁性層上に形成された第2の電極と、前記金属層、前記第1の磁性層、前記トンネル絶縁膜及び前記第2の磁性層の側壁部分に形成され、前記金属材料の前記酸化物により形成された絶縁性の側壁金属酸化物層とを有することを特徴とする磁気抵抗効果素子と
    を有することを特徴とする磁気メモリ装置。
JP2010269249A 2010-12-02 2010-12-02 磁気抵抗効果素子及びその製造方法 Expired - Fee Related JP5601181B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010269249A JP5601181B2 (ja) 2010-12-02 2010-12-02 磁気抵抗効果素子及びその製造方法
US13/290,779 US8828742B2 (en) 2010-12-02 2011-11-07 Method of manufacturing magnetoresistive effect element that includes forming insulative sidewall metal oxide layer by sputtering particles of metal material from patterned metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010269249A JP5601181B2 (ja) 2010-12-02 2010-12-02 磁気抵抗効果素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012119564A true JP2012119564A (ja) 2012-06-21
JP5601181B2 JP5601181B2 (ja) 2014-10-08

Family

ID=46161411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010269249A Expired - Fee Related JP5601181B2 (ja) 2010-12-02 2010-12-02 磁気抵抗効果素子及びその製造方法

Country Status (2)

Country Link
US (1) US8828742B2 (ja)
JP (1) JP5601181B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243220A (ja) * 2012-05-18 2013-12-05 Toshiba Corp 磁気記憶素子及びその製造方法
WO2014065301A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015136723A1 (en) * 2014-03-11 2015-09-17 Yasuyuki Sonoda Magnetic memory and method of manufacturing magnetic memory
JP2016012738A (ja) * 2013-09-25 2016-01-21 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US9306079B2 (en) 2012-10-17 2016-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2016068182A1 (ja) * 2014-10-31 2016-05-06 富士フイルム株式会社 Mramドライエッチング残渣除去組成物、磁気抵抗メモリの製造方法、及び、コバルト除去組成物
JP2016164955A (ja) * 2015-03-06 2016-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2017065282A1 (ja) * 2015-10-16 2017-04-20 東京エレクトロン株式会社 基板液処理方法、基板液処理装置及び記憶媒体
US9829533B2 (en) 2013-03-06 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film and semiconductor device
KR20180098218A (ko) 2015-12-25 2018-09-03 고쿠리츠다이가쿠호진 도호쿠다이가쿠 스핀트로닉스 소자
WO2020027152A1 (ja) * 2018-07-30 2020-02-06 東京エレクトロン株式会社 基板を処理する方法、処理装置、および、処理システム

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150072440A1 (en) * 2013-09-09 2015-03-12 Satoshi Inada Method of manufacturing magnetoresistive element
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US9425388B2 (en) 2013-09-12 2016-08-23 Kabushiki Kaisha Toshiba Magnetic element and method of manufacturing the same
KR102132215B1 (ko) * 2014-04-03 2020-07-09 삼성전자주식회사 자기 터널 접합 구조물 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법
KR20160049140A (ko) * 2014-10-24 2016-05-09 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 제조 방법
US9887350B2 (en) * 2015-05-31 2018-02-06 Headway Technologies, Inc. MTJ etching with improved uniformity and profile by adding passivation step
US9502056B1 (en) 2016-03-28 2016-11-22 Tdk Corporation Magnetoresistance element including a stack having a sidewall, and an insulating layer in contact with the sidewall
CN105845824B (zh) * 2016-04-13 2018-09-14 浙江理工大学 一种具有室温铁磁性和高紫外光透过的Ga2O3/(Ga1-xFex)2O3薄膜及其制备方法
KR102615694B1 (ko) 2016-11-02 2023-12-21 삼성전자주식회사 정보 저장 소자 및 그 제조방법
KR102575405B1 (ko) 2016-12-06 2023-09-06 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
JP2021044359A (ja) 2019-09-10 2021-03-18 キオクシア株式会社 磁気記憶装置
CN112531102B (zh) * 2019-09-18 2023-04-07 中电海康集团有限公司 Mtj底电极及其制造方法
US11031548B2 (en) 2019-11-04 2021-06-08 Headway Technologies, Inc. Reduce intermixing on MTJ sidewall by oxidation
US11631802B2 (en) 2019-11-07 2023-04-18 Headway Technologies, Inc. Etching and encapsulation scheme for magnetic tunnel junction fabrication

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305290A (ja) * 2001-04-06 2002-10-18 Nec Corp 磁性メモリ及びその製造方法
JP2004349671A (ja) * 2003-03-24 2004-12-09 Toshiba Corp 半導体記憶装置及びその製造方法
US20050048674A1 (en) * 2003-08-29 2005-03-03 Xizeng Shi Method and system for providing a magnetic element including passivation structures
JP2009253066A (ja) * 2008-04-08 2009-10-29 Fujitsu Ltd Tmr素子製造方法
US20100102404A1 (en) * 2008-10-23 2010-04-29 Qualcomm Incorporated Magnetic Tunnel Junction and Method of Fabrication
JP2010103224A (ja) * 2008-10-22 2010-05-06 Toshiba Corp 磁気抵抗素子、及び磁気メモリ
JP2010205928A (ja) * 2009-03-03 2010-09-16 Renesas Electronics Corp 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378414B1 (ko) * 1999-05-31 2003-03-29 닛뽕덴끼 가부시끼가이샤 자기저항효과소자, 그 제조방법, 및 그것을 사용한 자기기억장치
JP2001196659A (ja) 2000-01-12 2001-07-19 Tdk Corp トンネル磁気抵抗効果素子、薄膜磁気ヘッド、メモリ素子ならびにこれらの製造方法
US7476954B2 (en) * 2007-01-12 2009-01-13 Headway Technologies, Inc. TMR device with Hf based seed layer
US7936027B2 (en) * 2008-01-07 2011-05-03 Magic Technologies, Inc. Method of MRAM fabrication with zero electrical shorting
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305290A (ja) * 2001-04-06 2002-10-18 Nec Corp 磁性メモリ及びその製造方法
JP2004349671A (ja) * 2003-03-24 2004-12-09 Toshiba Corp 半導体記憶装置及びその製造方法
US20050048674A1 (en) * 2003-08-29 2005-03-03 Xizeng Shi Method and system for providing a magnetic element including passivation structures
JP2009253066A (ja) * 2008-04-08 2009-10-29 Fujitsu Ltd Tmr素子製造方法
JP2010103224A (ja) * 2008-10-22 2010-05-06 Toshiba Corp 磁気抵抗素子、及び磁気メモリ
US20100102404A1 (en) * 2008-10-23 2010-04-29 Qualcomm Incorporated Magnetic Tunnel Junction and Method of Fabrication
JP2010205928A (ja) * 2009-03-03 2010-09-16 Renesas Electronics Corp 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243220A (ja) * 2012-05-18 2013-12-05 Toshiba Corp 磁気記憶素子及びその製造方法
US9306079B2 (en) 2012-10-17 2016-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9647095B2 (en) 2012-10-17 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014065301A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9865743B2 (en) 2012-10-24 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide layer surrounding oxide semiconductor layer
US9829533B2 (en) 2013-03-06 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film and semiconductor device
JP2016012738A (ja) * 2013-09-25 2016-01-21 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
WO2015136723A1 (en) * 2014-03-11 2015-09-17 Yasuyuki Sonoda Magnetic memory and method of manufacturing magnetic memory
US9893121B2 (en) 2014-03-11 2018-02-13 Toshiba Memory Corporation Magnetic memory and method of manufacturing magnetic memory
WO2016068182A1 (ja) * 2014-10-31 2016-05-06 富士フイルム株式会社 Mramドライエッチング残渣除去組成物、磁気抵抗メモリの製造方法、及び、コバルト除去組成物
JPWO2016068182A1 (ja) * 2014-10-31 2017-06-08 富士フイルム株式会社 Mramドライエッチング残渣除去組成物、磁気抵抗メモリの製造方法、及び、コバルト除去組成物
US10049883B2 (en) 2014-10-31 2018-08-14 Fujifilm Corporation MRAM dry etching residue removal composition, method of producing magnetoresistive random access memory, and cobalt removal composition
JP2016164955A (ja) * 2015-03-06 2016-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2017065282A1 (ja) * 2015-10-16 2017-04-20 東京エレクトロン株式会社 基板液処理方法、基板液処理装置及び記憶媒体
KR20180098218A (ko) 2015-12-25 2018-09-03 고쿠리츠다이가쿠호진 도호쿠다이가쿠 스핀트로닉스 소자
US10424725B2 (en) 2015-12-25 2019-09-24 Tohoku University Spintronics element
WO2020027152A1 (ja) * 2018-07-30 2020-02-06 東京エレクトロン株式会社 基板を処理する方法、処理装置、および、処理システム
JPWO2020027152A1 (ja) * 2018-07-30 2021-08-02 東京エレクトロン株式会社 基板を処理する方法、処理装置、および、処理システム
JP7058332B2 (ja) 2018-07-30 2022-04-21 東京エレクトロン株式会社 基板を処理する方法、処理装置、および、処理システム
US11832524B2 (en) 2018-07-30 2023-11-28 Tokyo Electron Limited Method for processing substrate, processing apparatus, and processing system

Also Published As

Publication number Publication date
US20120139019A1 (en) 2012-06-07
JP5601181B2 (ja) 2014-10-08
US8828742B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
JP5601181B2 (ja) 磁気抵抗効果素子及びその製造方法
CN105845821B (zh) 工艺损害最小化的自对准磁阻式随机存取存储器(mram)结构
CN105977376B (zh) 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
JP5710743B2 (ja) 磁気トンネル接合記憶素子の製造
TWI575788B (zh) 磁性記憶體及製造磁性記憶體之方法
JP5635666B2 (ja) 半導体装置の製造方法
US8642358B2 (en) Method for fabricating magnetic tunnel junction device
US8491799B2 (en) Method for forming magnetic tunnel junction cell
US6783999B1 (en) Subtractive stud formation for MRAM manufacturing
JP5585212B2 (ja) 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法
US20060220084A1 (en) Magnetoresistive effect element and method for fabricating the same
US20200388751A1 (en) Integrated circuit
US20060023561A1 (en) Nonvolatile magnetic memory device and manufacturing method thereof
JP2007073971A (ja) 磁気メモリセルおよびその製造方法
JP2012160671A (ja) 磁気ランダムアクセスメモリ及びその製造方法
CN109713006B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
US20160072055A1 (en) Manufacturing method of semiconductor memory device
JP2009295737A (ja) 半導体装置及び半導体装置の製造方法
TW201939777A (zh) 磁性記憶裝置及其製造方法
US20130196451A1 (en) Manufacturing method of magnetic tunneling junction device
KR20100053856A (ko) 자기터널접합 장치 제조방법
JP2008282940A (ja) 磁気記憶装置の製造方法
JP2004319725A (ja) 磁気ランダムアクセスメモリ装置
CN111613719B (zh) 一种制作磁性随机存储器单元阵列的方法
CN109994600B (zh) 一种磁性随机存储器的制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130903

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140804

R150 Certificate of patent or registration of utility model

Ref document number: 5601181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees