JP2016164955A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】磁性層を含む積層膜をドライエッチングにより加工することでＭＲＡＭを構成する磁気抵抗効果素子を形成し、金属付着物が磁気トンネル接合（ＭＴＪ）部の側壁に付着した際に、ＭＴＪを構成する磁性層（磁化自由層）と磁性層（磁化固定層）との間で金属付着物を介してリーク電流が流れることを防ぐ。【解決手段】ドライエッチングにより磁気抵抗効果素子ＭＲを形成した後、炭素および酸素を含むガス雰囲気においてプラズマ処理を行うことで、磁気抵抗効果素子ＭＲに付着した金属付着物を除去する。また、当該プラズマ処理により、磁性層ＭＦ、ＭＦＩのそれぞれの側壁に酸化膜ＯＬ１、ＯＬ２を形成する。【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、例えば、磁気抵抗効果素子を有する半導体装置の製造に利用できるものである。

磁気ランダムアクセスメモリ（Magnetic Random Access Memory：ＭＲＡＭ）は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され、盛んな開発が行われている。ＭＲＡＭでは記憶素子として磁性体を用い、磁性体の磁化の向きに対応させて情報を記憶する。記憶素子には、例えば、磁化自由層、スペーサ層および磁化固定層を順に重ねた積層構造、つまり磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を有する磁気抵抗効果素子が用いられる。磁気抵抗効果素子を構成する磁化自由層および磁化固定層の材料には、例えばＣｏＦｅＢを用いることが知られている。

特許文献１（国際特許公開ＷＯ２００９／００１７０６号公報）には、ＭＲＡＭの構造および動作原理が記載されている。

国際特許公開ＷＯ２００９／００１７０６号公報

本実施の形態における課題は半導体装置の信頼性を向上させることにある。特に、上記積層構造からなる磁気抵抗効果素子を形成する際に、半導体基板上に形成された当該積層膜をドライエッチング法などによりパターニングすると、エッチングされた磁化自由層および磁化固定層を構成していた金属物質が、パターニング済みの磁気抵抗効果素子の側壁等に付着する場合がある。この場合、当該金属物質からなる付着物がリーク経路となって、上記積層構造からなる磁気抵抗効果素子において、磁化自由層と磁化固定層との間にリーク電流が流れる虞がある。当該リーク電流が流れると、ＭＲＡＭが正常に動作しなくなる問題が生じる。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

一実施の形態である半導体装置の製造方法は、ドライエッチングにより積層構造を有する磁気抵抗効果素子を形成した後、磁気抵抗効果素子を有する半導体基板に対し、炭素および酸素を含むガス雰囲気においてプラズマ処理を行うものである。

また、他の実施の形態である半導体装置は、積層構造を有する磁気抵抗効果素子を構成する磁性層の側壁を酸化膜で覆うものである。

一実施の形態によれば、半導体装置の信頼性を向上させることができる。特に、ＭＲＡＭを構成する磁気抵抗効果素子におけるリーク電流の発生を防ぐことができる。

実施の形態１である半導体装置の断面図である。 実施の形態１である半導体装置の断面図である。 実施の形態１である半導体装置の断面図である。 実施の形態１である磁気メモリセルの回路である。 実施の形態１の磁気抵抗効果素子を示す斜視図である。 実施の形態１の磁気抵抗効果素子を構成する磁性層を示す平面図である。 実施の形態１の磁気抵抗効果素子を示す断面図である。 実施の形態１の磁気抵抗効果素子を構成する磁性層を示す平面図である。 実施の形態１の磁気抵抗効果素子を構成する磁性層を示す平面図である。 実施の形態１である半導体装置の製造工程中の断面図である。 図１０に続く半導体装置の製造工程中の断面図である。 図１１に続く半導体装置の製造工程中の断面図である。 図１２に続く半導体装置の製造工程中の断面図である。 図１３に続く半導体装置の製造工程中の断面図である。 図１４に続く半導体装置の製造工程中の断面図である。 図１５に続く半導体装置の製造工程中の断面図である。 図１６に続く半導体装置の製造工程中の断面図である。 図１７に続く半導体装置の製造工程中の断面図である。 図１８に続く半導体装置の製造工程中の断面図である。 図１９に続く半導体装置の製造工程中の断面図である。 図２０に続く半導体装置の製造工程中の断面図である。 図２１に続く半導体装置の製造工程中の断面図である。 図２２に続く半導体装置の製造工程中の断面図である。 図２３に続く半導体装置の製造工程中の断面図である。 図２４に続く半導体装置の製造工程中の断面図である。 図２４に続く半導体装置の製造工程中の断面図である。 図２５に続く半導体装置の製造工程中の断面図である。 図２７に続く半導体装置の製造工程中の断面図である。 図２８に続く半導体装置の製造工程中の断面図である。 図２８に続く半導体装置の製造工程中の断面図である。 実施の形態２である半導体装置の製造工程中の断面図である。 図３１に続く半導体装置の製造工程中の断面図である。 図３２に続く半導体装置の製造工程中の断面図である。 図３３に続く半導体装置の製造工程中の断面図である。 実施の形態３である半導体装置の製造工程中の断面図である。 図３５に続く半導体装置の製造工程中の断面図である。 図３６に続く半導体装置の製造工程中の断面図である。 図３７に続く半導体装置の製造工程中の断面図である。 図３８に続く半導体装置の製造工程中の断面図である。 比較例である半導体装置の断面図である。 比較例である半導体装置の断面図である。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

（実施の形態１）
本実施の形態および以下の実施の形態の半導体装置は、不揮発性メモリ（不揮発性記憶素子、不揮発性半導体記憶装置）として、磁気ランダムアクセスメモリ（ＭＲＡＭ）を備えた半導体装置である。

＜半導体装置の構造について＞
以下では、ＭＲＡＭを構成する磁気抵抗効果素子の側壁にプラズマ処理により酸化膜を形成することで、積層構造を有する磁気抵抗効果素子の側壁において、金属物質の付着物によりリーク電流が発生することを防ぐことについて説明する。ここではまず、本実施の形態の半導体装置の構造を、図１〜図３を参照して説明する。図１〜図３は、本実施の形態の半導体装置の断面図である。図１および図２には、本実施の形態の半導体装置における特徴的な部分である積層構造の断面を示している。図１および図２では同一の積層構造を示しており、図１で示す断面と、図２で示す断面とは、互いに直交する別々の断面である。図３には、図１および図２で示した磁気抵抗効果素子に加えて、半導体基板、トランジスタおよびその他の配線などを含めた半導体装置の断面図を示している。

図１には、本実施の形態の半導体装置であるＭＲＡＭの主要部である磁気抵抗効果素子ＭＲを構成する磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）部の断面を示している。磁気トンネル接合部は、磁性層（磁化自由層）ＭＦと、磁性層ＭＦ上に形成されたトンネル障壁層ＴＢと、トンネル障壁層ＴＢ上に形成された磁性層（磁化固定層）ＭＦＩとを含む積層構造を有している。磁性層（磁化自由層）ＭＦの上面はトンネル障壁層ＴＢの下面に接しており、トンネル障壁層ＴＢの上面は磁性層（磁化固定層）ＭＦＩの下面に接している。

また、図２に示すように、当該積層構造の下部を構成する磁性層（磁化自由層）ＭＦは、横方向（半導体基板の主面に沿うｘ軸方向）に延在している。言い換えれば、磁性層（磁化自由層）ＭＦ、前記トンネル障壁層ＴＢおよび磁性層（磁化固定層）ＭＦＩからなる積層膜の積層方向に対して垂直な方向において、磁性層（磁化自由層）ＭＦの幅は、磁性層（磁化固定層）ＭＦＩよりも大きい。

磁性層（磁化自由層）ＭＦと同様に、トンネル障壁層ＴＢはｘ軸方向において延在しており、磁性層ＭＦの上面を覆っている。これに対し、磁性層（磁化固定層）ＭＦＩは、磁性層（磁化自由層）ＭＦのように延在してはいない。つまり、ｘ軸方向における磁性層ＭＦの両端部の上面は、磁性層ＭＦＩに覆われておらず、かつ、トンネル障壁層ＴＢに覆われている。なお、トンネル障壁層ＴＢは上記方向において、延在せずに磁性層ＭＦＩと同様の幅を有していてもよい。この場合、上記方向における磁性層ＭＦＩの横の磁性層ＭＦの上面は、トンネル障壁層ＴＢから露出する。

磁性層ＭＦおよびＭＦＩのそれぞれは、例えばＣｏＦｅＢ、つまりＣｏ（コバルト）、Ｆｅ（鉄）およびＢ（ホウ素）を含む合金、または、ＮｉＦｅ、つまりＮｉ（ニッケル）とＦｅ（鉄）を含む合金などからなる。トンネル障壁層ＴＢは、例えばＭｇＯ（酸化マグネシウム）またはＡｌＯｘ（０＜ｘ＜１）（酸化アルミニウム）などからなる絶縁層（酸化磁性層）である。トンネル障壁層ＴＢは、磁性層ＭＦと磁性層ＭＦＩとを隔て、磁性層ＭＦと磁性層ＭＦＩとを絶縁する役割を有するスペーサ層である。トンネル障壁層ＴＢは、好適には、非磁性の絶縁体から構成される。

ここで、磁性層ＭＦ、トンネル障壁層ＴＢおよび磁性層ＭＦＩは、ＴＭＲ(tunneling magneto resistance)効果を示す磁気トンネル接合（ＭＴＪ）部として機能する。この場合、磁性層ＭＦ、トンネル障壁層ＴＢおよび磁性層ＭＦＩは、ＧＭＲ（giant magneto resistance）効果を示すスピンバルブとして機能する。

本実施の形態の主な特徴として、図１に示すように、磁気抵抗効果素子ＭＲを構成する積層膜の側壁は、酸化絶縁膜により覆われている。つまり、磁性層ＭＦの側壁は、酸化膜ＯＬ１に覆われており、磁性層ＭＦＩの側壁は、酸化膜ＯＬ２により覆われている。酸化膜ＯＬ１は、磁性層ＭＦの側壁をプラズマ処理することで酸化させて形成した絶縁膜であり、酸化膜ＯＬ２は、磁性層ＭＦＩの側壁をプラズマ処理することで酸化させて形成した絶縁膜である。酸化膜ＯＬ１、ＯＬ２は、例えばＣｏＯ（酸化コバルト）、ＦｅＯ（酸化鉄）、Ｆｅ_２Ｏ_３（三酸化鉄）またはＢ_２Ｏ_３（酸化ホウ素、三酸化二ホウ素）を含む膜である。

ここでは図２に示すように、磁性層ＭＦＩに覆われていない磁性層ＭＦの上面は、トンネル障壁層ＴＢに覆われているため酸化していない。ただし、トンネル障壁層ＴＢが延在しておらず、磁性層ＭＦＩの横の磁性層ＭＦの上面がトンネル障壁層ＴＢに覆われていない場合には、磁性層ＭＦＩの横の磁性層ＭＦの上面は、磁性層ＭＦをプラズマ処理することで酸化して形成した酸化膜ＯＬ１により覆われる。

次に、図３を用いて、半導体基板、磁気抵抗効果素子ＭＲおよびその選択素子などを含む本実施の形態の半導体装置の構造について説明する。ただし、本実施の形態の主な特徴は磁気抵抗効果素子ＭＲにあるため、磁気抵抗効果素子ＭＲの選択素子であるトランジスタの構造の詳細な説明は省略する。

図３に示すように、半導体基板ＳＢの主面上にＮ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタ（電界効果トランジスタ）Ｑ１、Ｑ２が形成されている。ＭＯＳトランジスタＱ１、Ｑ２のそれぞれのゲート電極Ｇ１、Ｇ２は、図３の奥行き方向（半導体基板ＳＢの主面に沿うｙ軸方向）に延在しており、ワード線として使用される。

ＭＯＳトランジスタＱ１を構成する一対のソース・ドレイン領域ＳＤのうち、一方のソース・ドレイン領域ＳＤは、コンタクトプラグＣＰと配線Ｍ１とを介して磁化固定層ＨＬ１に電気的に接続されており、他方のソース・ドレイン領域ＳＤは、コンタクトプラグＣＰと配線Ｍ１とビアＶ２とを介してビット線に接続されている。ＭＯＳトランジスタＱ２を構成する一対のソース・ドレイン領域ＳＤのうち、一方のソース・ドレイン領域ＳＤは、コンタクトプラグＣＰと配線Ｍ１とを介して磁化固定層ＨＬ２に電気的に接続されており、他方のソース・ドレイン領域ＳＤは、コンタクトプラグＣＰと配線Ｍ１とビアＶ２とを介して他のビット線に接続されている。

半導体基板ＳＢの上面、ＭＯＳトランジスタＱ１およびＱ２を覆うように、半導体基板ＳＢ上には、例えば酸化シリコンからなる層間絶縁膜ＩＬ１が形成されており、複数のコンタクトプラグＣＰは、層間絶縁膜ＩＬ１に開口された複数のコンタクトホールのそれぞれの内側に埋め込まれている。層間絶縁膜ＩＬ１およびコンタクトプラグＣＰのそれぞれの上面は同一面において平坦化されており、それらの上面上には、例えば酸化シリコンからなる層間絶縁膜ＩＬ２が形成されている。

層間絶縁膜ＩＬ２には、複数の配線溝が層間絶縁膜ＩＬ２を貫通して形成されており、各配線溝内には、第１配線層を構成する配線Ｍ１が形成されている。複数の配線Ｍ１のそれぞれは主に銅（Ｃｕ）からなり、それらの配線Ｍ１のそれぞれの底面は、いずれもコンタクトプラグＣＰの上面に接続されている。層間絶縁膜ＩＬ２および配線Ｍ１は第１配線層を構成する。

第１配線層上には、例えば酸化シリコンからなる層間絶縁膜ＩＬ３が形成されており、層間絶縁膜ＩＬ３には、複数のビアホールが層間絶縁膜ＩＬ３を貫通して形成されている。一部のビアホール内には、ビアＶ１が埋め込まれている。また、他の一部のビアホール内には、層間絶縁膜ＩＬ３と、層間絶縁膜ＩＬ３上に順に形成された層間絶縁膜ＩＬ４、絶縁膜ＩＦ８、ＩＦ１０および層間絶縁膜ＩＬ５とを貫通するビアＶ２の一部が埋め込まれている。ビアＶ１は、ＭＯＳトランジスタＱ１およびＱ２と磁気抵抗効果素子ＭＲとを電気的に接続する導体膜であり、例えば主に銅（Ｃｕ）からなる。ビアＶ１および層間絶縁膜ＩＬ３のそれぞれの上面は同一面において平坦化されており、ビアＶ１、Ｖ２のそれぞれの底面は、配線Ｍ１の上面に接続されている。

ビアＶ１および層間絶縁膜ＩＬ３のそれぞれの上には、例えば窒化シリコン膜からなる層間絶縁膜ＩＬ４が形成されている。層間絶縁膜ＩＬ４には、２つのビアＶ１のそれぞれの上面を露出する溝が、２つのビアＶ１のそれぞれに対応して形成されている。つまり、層間絶縁膜ＩＬ４を貫通する２つの溝のそれぞれの底面においてビアＶ１の上面が露出している。ここで、一方の溝内には、ビアＶ１上に順に形成された導体膜ＴＡ１ａ、磁化固定層ＨＬ１および導体膜ＴＡ１ｂからなる積層膜が埋め込まれている。また、他方の溝内には、ビアＶ１上に順に形成された導体膜ＴＡ２ａ、磁化固定層ＨＬ２および導体膜ＴＡ２ｂからなる積層膜が埋め込まれている。

導体膜ＴＡ１ｂ、ＴＡ２ｂおよび層間絶縁膜ＩＬ４のそれぞれの上面は同一面において平坦化されており、導体膜ＴＡ１ａ、ＴＡ２ａのそれぞれの底面は、ビアＶ１の上面に接続されている。導体膜ＴＡ１ａ、ＴＡ２ａ、ＴＡ１ｂおよびＴＡ２ｂは、例えばＴａ（タンタル）を含む導体膜であり、磁化固定層ＨＬ１、ＨＬ２は、例えばＣｏ（コバルト）を含む磁性体層である。磁化固定層ＨＬ１、ＨＬ２のそれぞれの磁化の向きは、上下方向、つまりｚ軸方向に平行であり、磁化固定層ＨＬ１、ＨＬ２のそれぞれの磁化の向きは互いに反対方向を向いている。

層間絶縁膜ＩＬ４上には、図１および図２を用いて説明した磁気抵抗効果素子ＭＲが形成されている。図２を用いて説明したように、図３に示す磁気抵抗効果素子ＭＲは、その底部の磁性層ＭＦがｘ軸方向に延在しており、ｘ軸方向における磁性層ＭＦの一方の端部の底面は導体膜ＴＡ１ｂを介して磁化固定層ＨＬ１に接続されており、他方の端部の底面は導体膜ＴＡ２ｂを介して磁化固定層ＨＬ２に接続されている。磁化固定層ＨＬ１、ＨＬ２のそれぞれの直上にトンネル障壁層ＴＢおよび磁性層ＭＦＩは形成されておらず、磁性層ＭＦＩ上には、導体膜ＴＡ６が形成されており、導体膜ＴＡ６の上面には、層間絶縁膜ＩＬ５を貫通するビアＶ２が接続されている。ビアＶ２はグラウンド線に接続されている。

ここでは図示を省略するが、導体膜ＴＡ６は、磁性層ＭＦＩ上に形成された積層膜からなる。当該積層膜は、磁性層ＭＦＩ上に順に形成された、例えばＴａ（タンタル）を含む導体膜と、例えばＣｏ（コバルト）を含む導体膜と、例えばＴａ（タンタル）を含む導体膜との３層からなる。

磁気抵抗効果素子ＭＲを構成する磁性層ＭＦＩは、導体膜ＴＡ６およびビアＶ２を介してグラウンド線に接続されている。また、磁気抵抗効果素子ＭＲ内において、磁性層ＭＦＩと磁性層ＭＦとは、それらの間に介在するトンネル障壁層ＴＢにより絶縁されている。また、磁気抵抗効果素子ＭＲを構成する磁性層ＭＦは、一方の端部が導体膜ＴＡ１ｂ、磁化固定層ＨＬ１、導体膜ＴＡ１ａ、ビアＶ１、配線Ｍ１およびコンタクトプラグＣＰを介してＭＯＳトランジスタＱ１に接続されており、他方の端部が導体膜ＴＡ２ｂ、磁化固定層ＨＬ２、導体膜ＴＡ２ａ、ビアＶ１、配線Ｍ１およびコンタクトプラグＣＰを介してＭＯＳトランジスタＱ２に接続されている。

磁性層ＭＦの側壁は酸化膜ＯＬ１により覆われており、磁性層ＭＦＩの側壁は酸化膜ＯＬ２により覆われている。磁気抵抗効果素子ＭＲおよびその上の導体膜ＴＡ６は、例えば窒化シリコン膜からなる絶縁膜ＩＦ１０により覆われている。つまり、磁性層ＭＦの側壁と絶縁膜ＩＦ１０との間には、酸化膜ＯＬ１が介在している。また、磁性層ＭＦＩの側壁と絶縁膜ＩＦ１０との間には、酸化膜ＯＬ２が介在している。絶縁膜ＩＦ１０上には、層間絶縁膜ＩＬ５が形成されている。ビアＶ２は、層間絶縁膜ＩＬ５および層間絶縁膜ＩＬ５の下の絶縁膜ＩＦ１０を貫通して導体膜ＴＡ６の上面に接続されている。

層間絶縁膜ＩＬ５の上面と、複数のビアＶ２のそれぞれの上面とは、同一の面において平坦化されている。ｘ軸方向において、磁性層ＭＦの横の絶縁膜ＩＦ１０と層間絶縁膜ＩＬ４との間には、例えば窒化シリコン膜からなる絶縁膜ＩＦ８が介在している。絶縁膜ＩＦ８の上面の高さは、磁性層ＭＦの上面の高さと同等か、または磁性層ＭＦの上面の高さよりも低い。図３に示す磁気抵抗効果素子ＭＲ、ＭＯＳトランジスタＱ１およびＱ２は、ＭＲＡＭの１つのメモリセルを構成している。

次に、図４を用いて、本実施の形態の磁気抵抗効果素子ＭＲを用いて構成された磁気メモリセルＭＣの回路構成を説明する。図４には、本実施の形態の１つの磁気メモリセルＭＣの回路を示している。磁気抵抗効果素子ＭＲは、３端子素子であるが、その３端子のうちの磁性層ＭＦＩ（図３参照）に接続される端子は読み出しのためのグラウンド線ＧＤに接続される。磁性層ＭＦ（図３参照）の両端の２つの端子のうち、一方の端子はＭＯＳトランジスタＱ１の第１ソース・ドレイン領域に接続され、他方の端子はＭＯＳトランジスタＱ２の第１ソース・ドレイン領域に接続される。

また、トランジスタＱ１の第２ソース・ドレイン領域は、書き込みのためのビット線ＢＬ１に接続され、トランジスタＱ２の第２ソース・ドレイン領域は、書き込みのためのビット線ＢＬ２に接続される。また、トランジスタＱ１のそれぞれのゲート電極は、ワード線ＷＬに接続される。図４に示した磁気メモリセルＭＣは、アレイ状に配置され、周辺回路に接続され、これにより磁気ランダムアクセスメモリ（ＭＲＡＭ）が構成される。

次に、図４に示された磁気メモリセルＭＣの書き込み、読み出し動作について説明する。まず書き込みを行う場合には、ワード線ＷＬを“ｈｉｇｈ”にし、トランジスタＱ１、Ｑ２を“ＯＮ”にする。またビット線ＢＬ１、ＢＬ２のいずれか一方を“ｈｉｇｈ”にし、他方を“ｌｏｗ”とする。ビット線ＢＬ１、ＢＬ２のどちらかを“ｈｉｇｈ”にし、どちらを“ｌｏｗ”にするかで磁性層ＭＦを流れる電流の方向が変わるため、磁気抵抗効果素子ＭＲへのデータの書き込みが可能となる。

また、読み出しの際には、ワード線ＷＬを“ｈｉｇｈ”にし、トランジスタＱ１、Ｑ２を“ＯＮ”とする。またビット線ＢＬ１、ＢＬ２のいずれか一方を“ｈｉｇｈ”にし、他方を“ｏｐｅｎ”とする。このときビット線ＢＬ１、ＢＬ２のいずれか一方から磁気抵抗効果素子ＭＲを貫通する電流がグラウンド線ＧＤへと流れるため、磁気抵抗効果による高速での読み出しが可能となる。ただし、図４に示された回路、およびここで述べられた回路の設定は、実施の形態の一例に過ぎず、他の回路構成による実施も可能である。

＜磁気抵抗効果素子の動作について＞
以下に、磁気抵抗効果素子ＭＲの動作について、図５〜図９を用いて説明する。ここでは、磁壁移動型の磁気抵抗効果素子ＭＲにおいて情報の書き込み、読み出しを行う際の磁気抵抗効果素子ＭＲ内における磁化の向きについて具体的に説明する。

図５は、本実施の形態の磁気抵抗効果素子ＭＲの主要な部分の構成を示す斜視図である。以下では、図５に示すように、ｘｙｚ直交座標系を定義して説明を行う。図６、図８および図９は、磁気抵抗効果素子ＭＲを構成する磁性層ＭＦを示すｘ−ｙ平面図であり、図７は、磁気抵抗効果素子ＭＲの構成を示すｘ−ｚ断面図である。図７では、図を分かりやすくするため、ハッチングを省略している。なお、図５〜図９では、酸化膜ＯＬ１、ＯＬ２（図２参照）を示していない。また、ここでは図をわかりやすくするため、磁性層ＭＦの両端のそれぞれの下面に接するように磁化固定層ＨＬ１、ＨＬ２を示している。実際には、図３を用いて説明したように、磁性層ＭＦと磁化固定層ＨＬ１、ＨＬ２との間には他の膜が介在している場合がある。

図５に示すように、磁気抵抗効果素子ＭＲは、ｘ方向に延伸して設けられる磁性層ＭＦと、磁性層ＭＦ上に隣接して設けられ、ｘ方向に延伸するトンネル障壁層ＴＢと、トンネル障壁層ＴＢ上に隣接して磁性層ＭＦとは反対側に設けられる磁性層ＭＦＩとを有する。また、磁性層ＭＦの両端の下面に隣接して、磁化固定層ＨＬ１、ＨＬ２が設けられている。

磁性層ＭＦ、磁性層ＭＦＩ、磁化固定層ＨＬ１およびＨＬ２は強磁性体により構成される。ここで、図７に、磁性層ＭＦ、磁性層ＭＦＩ、磁化固定層ＨＬ１およびＨＬ２の磁化の向きを白い矢印で示す。図７に示すように、磁性層ＭＦ、磁性層ＭＦＩ、磁化固定層ＨＬ１およびＨＬ２の磁化は、いずれもｚ軸に略平行な方向を向いている。このような磁化方向を実現させるために、磁性層ＭＦ、磁性層ＭＦＩ、磁化固定層ＨＬ１およびＨＬ２は垂直磁化を有する材料、または積層膜により形成されることが好ましい。この場合の積層膜とは、強磁性体同士の積層膜でもよいし、強磁性体と非磁性体からなる積層膜でもよい。

図６に示すように、磁性層ＭＦは、磁化固定部ＦＰ１、ＦＰ２、磁壁移動部ＷＭ、および磁壁ピンサイトＭＷ１、ＭＷ２を備えている。図７に示すように、磁化固定部ＦＰ１は、磁性層ＭＦのｘ軸方向における一方の端部であり、磁化固定部ＦＰ２は、磁性層ＭＦのｘ軸方向における他方の端部である。また、磁壁移動部ＷＭは、ｘ軸方向における磁性層ＭＦの中央部であり、磁壁移動部ＷＭと磁化固定部ＦＰ１との間に磁壁ピンサイトＭＷ１が位置し、磁壁移動部ＷＭと磁化固定部ＦＰ２との間に磁壁ピンサイトＭＷ２が位置している。

磁性層（磁化固定層）ＭＦＩ、磁化固定層ＨＬ１およびＨＬ２の磁化の向きは固定されているため変化しないが、磁性層（磁化自由層）ＭＦの磁化の向きはｚ軸方向において＋ｚ方向または−ｚ方向の間で反転し得る。磁性層ＭＦＩは、平面視において磁壁移動部ＷＭの少なくとも一部と重なるように設けられている。磁化固定部ＦＰ１、ＦＰ２には、ｚ軸方向において磁化固定層ＨＬ１、ＨＬ２が隣接して設けられている。これにより、磁化固定部ＦＰ１、ＦＰ２の磁化方向は、互いに略反平行方向に固定されている。また、磁壁移動部ＷＭは、その磁化が＋ｚ方向、−ｚ方向の間で反転可能である。

このとき、磁化固定部ＦＰ１、ＦＰ２、および磁壁移動部ＷＭの磁化の方向に応じて、磁壁ピンサイトＭＷ１と磁壁ピンサイトＭＷ２のいずれか一方に磁壁が形成される。磁壁ピンサイトＭＷ１、ＭＷ２は、この系に磁界が印加されていない場合または電流が流れていない場合に、この磁壁を安定に停留させる機能を有する。なお、図５〜図７に示されるような構造では、磁壁ピンサイトＭＷ１、ＭＷ２として特別な構造を設けなくても、自然に磁壁をピニングできることがマイクロマグネティクス計算から判明している。ただし、意図的にピニングポテンシャルをより強くするような工夫が磁壁ピンサイトＭＷ１、ＭＷ２になされてもよい。

磁化固定部ＦＰ１、ＦＰ２、および磁性層ＭＦＩのそれぞれは、外部の異なる配線に電気的に接続される。ここで磁化固定部ＦＰ１、ＦＰ２は、磁化固定層ＨＬ１、ＨＬ２を介して外部の配線に電気的に接続されてもよい。すなわち、磁気抵抗効果素子ＭＲは３端子の素子である。

次に、磁気抵抗効果素子ＭＲへのデータの書き込み方法について、図８、図９を用いて説明する。図８、図９は、磁気抵抗効果素子ＭＲがとり得る２つの状態、即ち、“０状態”（図８参照）と“１”状態（図９参照）とを模式的に示す平面図である。ここで、”０”状態とは、磁気抵抗効果素子ＭＲにデータ”０”が書き込まれた状態をいい、”１”状態とは、磁気抵抗効果素子ＭＲにデータ”１”が書き込まれた状態をいう。

以下では、磁化固定部ＦＰ１の磁化は＋ｚ方向に、磁化固定部ＦＰ２の磁化は−ｚ方向に固定されているものとして説明をする。また、以下では、図８に示す“０”状態では、磁壁移動部ＷＭが＋ｚ方向に磁化し、図９に示す“１”状態では、磁壁移動部ＷＭが−ｚ方向に磁化しているものと定義する。ただし、磁化固定部ＦＰ１、ＦＰ２の磁化方向は、互いに略反平行、つまり反対方向であればよく、上述の方向に限られない。また、データの値と磁壁移動部ＷＭの磁化方向との関係に関する定義が上述の限りでないことは言うまでもない。

上述のような磁化状態のとき、“０”状態では磁壁は磁壁ピンサイトＭＷ２に、“１”状態では磁壁は磁壁ピンサイトＭＷ１に形成される。本実施の形態では、磁性層ＭＦ中を流れる電流の向きを変えることにより、磁壁を磁壁ピンサイトＭＷ１、ＭＷ２間で移動させ、これにより所望のデータを磁気抵抗効果素子ＭＲに書き込む。

例えば、磁気抵抗効果素子ＭＲが図８の“０”状態にあるときに、＋ｘ方向に電流が流れた場合、つまり、−ｘ方向に伝導電子が流れた場合、磁壁ピンサイトＭＷ２にあった磁壁は、伝導電子によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、磁壁ピンサイトＭＷ１に至る。また、磁気抵抗効果素子ＭＲが図９の“１”状態にあるときに、−ｘ方向に電流が流れた場合、つまり、＋ｘ方向に伝導電子が流れた場合、磁壁ピンサイトＭＷ１にあった磁壁は、伝導電子によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、磁壁ピンサイトＭＷ２に至る。このようにして“０”状態から“１”状態へ、および“１”状態から“０”状態への書き込みができる。

また、磁気抵抗効果素子ＭＲが図８に示された“０”状態にあるときに、−ｘ方向に電流を流した場合、つまりデータ“０”を書き込んだ場合、磁壁は＋ｘ方向に移動しようとするが、磁化固定部ＦＰ２の磁化が十分強く固定されていれば、磁壁移動は起こらない。したがって、オーバーライト動作（磁化の方向を反転させない書き込み動作）も可能である。また、磁化固定部ＦＰ２の磁化が磁壁移動により＋ｚ方向に反転しても、電流の流れが止まったときに再び元の状態、すなわち−ｚ方向を向く状態に回復する手段を備えれば、上述のようなオーバーライト動作は可能となる。この回復の手段としては、磁化固定層ＨＬ１、ＨＬ２との磁気的相互作用が利用できる。

次に、本実施の形態の磁気抵抗効果素子ＭＲからのデータの読み出し方法について、図７を用いて説明する。本実施の形態では磁壁移動部ＷＭの磁化方向でデータを記憶し、また、磁壁移動部ＷＭはトンネル障壁層ＴＢを介して磁性層ＭＦＩに接続される。磁気抵抗効果素子ＭＲからのデータの読み出しには、磁気抵抗効果を利用する。磁気抵抗効果により、磁性層ＭＦとトンネル障壁層ＴＢと磁性層ＭＦＩとで構成された磁気トンネル接合（またはスピンバルブ）の抵抗値は、磁壁移動部ＷＭの磁化方向によって異なる。したがって、磁性層ＭＦと磁性層ＭＦＩの間で電流を流すことによりデータを読み出すことができる。

例えば、磁性層ＭＦの中の磁壁移動部ＷＭの磁化の向きと磁性層ＭＦＩの磁化の向きとが同じときには低抵抗状態が実現される。一方、磁壁移動部ＷＭの磁化の向きと磁性層ＭＦＩの磁化の向きとが反対方向のときには高抵抗状態が実現される。

＜半導体装置の効果について＞
以下に、本実施の形態の半導体装置の効果について、比較例である半導体装置を示す図４０および図４１を用いて説明する。図４０および図４１は、比較例の磁気抵抗効果素子ＭＲａを示す断面図であり、その他の構造物の図示は省略している。図４０で示す断面と、図４１で示す断面とは、互いに直交する別々の断面である。

図４０および図４１に示す比較例の磁気抵抗効果素子ＭＲａは、図１および図２に示す本実施の形態の磁気抵抗効果素子ＭＲと同様に、磁性層ＭＦ、トンネル障壁層ＴＢおよび磁性層ＭＦＩからなる積層構造により構成されている。比較例の磁気抵抗効果素子ＭＲａが、本実施の形態の磁気抵抗効果素子ＭＲと大きく異なる点は、比較例において、磁性層ＭＦの側壁および磁性層ＭＦＩの側壁が、それぞれ酸化膜などの絶縁膜により覆われていない点にある。

実際には、比較例の磁気抵抗効果素子ＭＲａは、絶縁膜ＩＦ１０および層間絶縁膜ＩＬ５（図３参照）などにより覆われているが、磁性層ＭＦ、ＭＦＩのそれぞれの側壁は酸化膜ＯＬ１、ＯＬ２（図１および図２参照）に覆われていない。また、図４０および図４１に示すように、磁気抵抗効果素子ＭＲａの表面には、金属付着物ＭＭが付着している。金属付着物ＭＭは膜状に形成されている場合、または島状に複数形成されている場合が考えられる。ここで、金属付着物ＭＭは、磁性層ＭＦ、ＭＦＩのそれぞれの側壁に接しており、磁性層ＭＦＩの横のトンネル障壁層ＴＢの上面に接している。なお、トンネル障壁層ＴＢが磁性層ＭＦのように延在していない場合には、トンネル障壁層ＴＢから露出する磁性層ＭＦの上面にも金属付着物ＭＭが付着する。

金属付着物ＭＭは、半導体装置の製造工程のうち、積層膜をドライエッチング法（異方性エッチング法）により加工することで、磁性層ＭＦ、トンネル障壁層ＴＢおよび磁性層ＭＦＩのパターンを形成する工程において発生する導電体物質である。

具体的には、磁性層ＭＦ、ＭＦＩを形成するために設けた導体膜を上記工程により一部除去して加工した際に、除去された部分の当該導体膜を構成していた金属粒子が、再び半導体基板上の構造物の表面に付着することで、金属付着物ＭＭが形成される。言い換えれば、金属付着物ＭＭは、磁性層ＭＦまたはＭＦＩの一部を構成する導電体物質が、異方性エッチングによりエッチングされた後、当該異方性エッチングにより形成された前記磁気抵抗効果素子の表面に付着したものである。

つまり、金属付着物ＭＭは、磁性層ＭＦ、ＭＦＩを構成する金属と同じ金属を含んでいる。例えば、磁性層ＭＦ、ＭＦＩがＣｏＦｅＢからなる場合、金属付着物ＭＭは、Ｃｏ、Ｆｅ、Ｂまたはそれらの化合物などにより構成される。このような金属付着物ＭＭが磁気抵抗効果素子ＭＲａの側壁などに付着した場合、ＣｏまたはＦｅなどの導体からなる金属付着物ＭＭを介して、磁性層ＭＦと磁性層ＭＦＩとが互いに導通する問題が生じる。この場合、磁性層ＭＦ、ＭＦＩの相互間におけるリーク電流が増大する。なお、Ｂ（ホウ素）からなる付着物は導電性が低いため、リーク電流発生の原因にはなりにくい。

磁性層ＭＦ、ＭＦＩの相互間においてリーク電流が流れた場合、または、短絡が生じた場合、図７〜図８を用いて説明したように磁性層ＭＦの磁性特性を正常に変化させることができず、データの書き込み動作も読み出し動作も正常に行うことができなくなる。よって、半導体装置の信頼性が低下する問題が生じる。

これに対し、本実施の形態の半導体装置では、図１および図２に示すように、上記加工により形成した磁性層ＭＦ、ＭＦＩを含む磁気抵抗効果素子ＭＲに対してプラズマ処理を行うことで、磁性層ＭＦ、ＭＦＩのそれぞれの露出する表面を酸化する。これにより、磁性層ＭＦ、ＭＦＩのそれぞれの露出する表面を覆う酸化膜ＯＬ１、ＯＬ２を形成することで、磁性層ＭＦＩの近傍に金属付着物ＭＭ（図４０および図４１参照）が残った場合であっても、磁性層ＭＦ、ＭＦＩを酸化膜ＯＬ１、ＯＬ２により金属付着物ＭＭから保護することができる。

したがって、金属付着物ＭＭによるリーク電流の発生および短絡を防ぐことができるため、磁気抵抗効果素子ＭＲに所望の電流を流し、書き込み動作および読み出し動作を正常に行うことができる。したがって、半導体装置の信頼性を向上させることができる。なお、図２０〜図２６を用いて後述するように、上記プラズマ処理では金属付着物ＭＭを昇華させて除去することができる。

＜半導体装置の製造方法について＞
以下では、エッチングを行うことで、ＭＲＡＭを構成する磁気抵抗効果素子を形成した後、炭素および酸素を含むガス雰囲気においてプラズマ処理を行うことでカルボニル基を形成し、当該カルボニル基を有する物質（カルボニル化合物）を昇華させることと、当該プラズマ処理により磁気抵抗効果素子の側壁に酸化膜を形成することにより、リーク電流の発生を防ぐことについて説明する。

ここでは、まず、図１０〜図３０を用いて、本実施の形態の半導体装置の製造方法を説明する。図１０〜図３０は、本実施の形態の半導体装置の製造工程中の断面図である。ただし、本実施の形態の主な特徴は磁気抵抗効果素子の製造方法にあるため、磁気抵抗効果素子の選択素子であるトランジスタの構造の詳細な説明は省略する。また、図１２〜図２９では、図をわかりやすくするため、磁気抵抗効果素子を形成する領域の近傍の断面のみを拡大して示す。具体的には、図１２〜図２９では、第１配線層よりも上の領域の断面を示す。

まず、図１０に示すように、例えば単結晶シリコからなる半導体基板ＳＢを用意した後、半導体基板ＳＢの主面に溝を形成し、当該溝内に例えば主に酸化シリコン膜からなる素子分離領域ＥＩを形成する。その後、素子分離領域ＥＩの横の半導体基板ＳＢの主面、つまり活性領域に、Ｎ型のＭＯＳトランジスタＱ１およびＮ型のＭＯＳトランジスタＱ２を形成する。ＭＯＳトランジスタＱ１、Ｑ２は、素子分離領域ＥＩにより互いに分離されている。ＭＯＳトランジスタＱ１、Ｑ２は、Ｐ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であってもよい。

続いて、半導体基板ＳＢ上に、例えば酸化シリコン膜からなる層間絶縁膜ＩＬ１を形成した後、層間絶縁膜ＩＬ１を貫通するコンタクトプラグＣＰを複数形成する。コンタクトプラグＣＰの上面と層間絶縁膜ＩＬ１との上面は、ＣＭＰ（Chemical Mechanical Polishing）法などの研磨法により平坦化する。ここでは、各コンタクトプラグＣＰは、ＭＯＳトランジスタＱ１、Ｑ２のそれぞれが有するソース・ドレイン領域のそれぞれに接続されている。

続いて、層間絶縁膜ＩＬ１上に、例えば酸化シリコン膜からなる層間絶縁膜ＩＬ２を形成した後、層間絶縁膜ＩＬ２を貫通する配線Ｍ１を複数形成する。配線Ｍ１の上面と層間絶縁膜ＩＬ２との上面は、ＣＭＰ法などの研磨法により平坦化する。各配線Ｍ１は、コンタクトプラグＣＰの上面に接続する。これにより、層間絶縁膜ＩＬ２および複数の配線Ｍ１を含む第１配線層を形成する。

次に、図１１に示すように、第１配線層上に、例えば酸化シリコン膜からなる層間絶縁膜ＩＬ３を、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて形成する。その後、フォトリソグラフィ技術およびドライエッチング法を用いて、層間絶縁膜ＩＬ３に、一部の配線Ｍ１の上面を露出するビアホールを形成する。ここで露出する配線Ｍ１は、ＭＯＳトランジスタＱ１が有する一対のソース・ドレイン領域のうちの一方と、ＭＯＳトランジスタＱ２が有する一対のソース・ドレイン領域のうちの一方とのそれぞれに電気的に接続された配線Ｍ１である。

続いて、スパッタリング法およびめっき法などを用いて、層間絶縁膜ＩＬ２、ＩＬ３および配線Ｍ１のそれぞれの上に、主に銅（Ｃｕ）からなる導体膜を形成することで、上記ビアホールを埋め込む。その後、ＣＭＰ法により層間絶縁膜ＩＬ２上の当該導体膜を除去して層間絶縁膜ＩＬ２の上面を露出させることで、各ビアホール内に、当該導体膜からなるビアＶ１を形成する。

次に、図１２に示すように、例えばスパッタリング法を用いて、層間絶縁膜ＩＬ３およびビアＶ１の上に、導体膜ＴＡ１ａ、磁化固定層ＨＬ１および導体膜ＴＡ１ｂを順に形成する。導体膜ＴＡ１ａ、ＴＡ１ｂは、例えばＴａ（タンタル）を含む導体膜であり、磁化固定層ＨＬ１は、例えばＣｏ（コバルト）を含む磁性体層である。続いて、導体膜ＴＡ１ｂ上に、例えばＣＶＤ法を用いて窒化シリコン膜からなる絶縁膜ＩＦ１と、酸化シリコン膜からなる絶縁膜ＩＦ２とを順に形成する。

次に、図１３に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、絶縁膜ＩＦ２を加工することで、絶縁膜ＩＦ１の上面の一部を露出させる。ここでは、２つ形成したビアＶ１のうち、一方のビアＶ１の直上に絶縁膜ＩＦ２を残し、他の領域の絶縁膜ＩＦ２は除去する。

次に、図１４に示すように、絶縁膜ＩＦ２をハードマスクとして使用してドライエッチングを行うことで、絶縁膜ＩＦ１、導体膜ＴＡ１ｂ、磁化固定層ＨＬ１および導体膜ＴＡ１ａをパターニングする。導体膜ＴＡ１ａ、磁化固定層ＨＬ１、導体膜ＴＡ１ｂおよび絶縁膜ＩＦ１からなる積層膜は、２つのビアＶ１のうちの一方のビアＶ１の上面を覆っている。これにより、層間絶縁膜ＩＬ３の上面および他方のビアＶ１の上面が露出する。ここでは、絶縁膜ＩＦ２は除去されるものとして説明する。

次に、図１５に示すように、例えばスパッタリング法を用いて、層間絶縁膜ＩＬ３、ビアＶ１および上記積層膜の上に、導体膜ＴＡ２ａ、磁化固定層ＨＬ２および導体膜ＴＡ２ｂを順に形成する。導体膜ＴＡ２ａ、ＴＡ２ｂは、例えばＴａ（タンタル）を含む導体膜であり、磁化固定層ＨＬ２は、例えばＣｏ（コバルト）を含む磁性体層である。続いて、導体膜ＴＡ２ｂ上に、例えばＣＶＤ法を用いて窒化シリコン膜からなる絶縁膜ＩＦ３と、酸化シリコン膜からなる絶縁膜ＩＦ４とを順に形成する。

次に、図１６に示すように、図１３および図１４を用いて説明した工程とほぼ同様の工程を行うことで、図１４を用いて説明した工程の後に露出していたビアＶ１の上面を覆う導体膜ＴＡ２ａ、磁化固定層ＨＬ２、導体膜ＴＡ２ｂおよび絶縁膜ＩＦ３を含む積層膜からなるパターンを形成する。

すなわち、フォトリソグラフィ技術およびドライエッチング法を用いて、絶縁膜ＩＦ４を加工することで、絶縁膜ＩＦ３の上面の一部を露出させる。ここでは、２つ形成したビアＶ１のうち、導体膜ＴＡ１ａにより覆われていない方のビアＶ１の直上に絶縁膜ＩＦ４を残し、他の領域の絶縁膜ＩＦ４は除去する。その後、絶縁膜ＩＦ４をハードマスクとしてドライエッチングを行うことで、絶縁膜ＩＦ３、導体膜ＴＡ２ｂ、磁化固定層ＨＬ２および導体膜ＴＡ２ａをパターニングする。これにより、層間絶縁膜ＩＬ３と、導体膜ＴＡ１ａ、磁化固定層ＨＬ１、導体膜ＴＡ１ｂおよび絶縁膜ＩＦ１からなる積層膜とを露出させる。ここでは、絶縁膜ＩＦ４は除去されるものとして説明する。

これにより、２つのビアＶ１のうちの一方のビアＶ１の直上の導体膜ＴＡ１ａ、磁化固定層ＨＬ１、導体膜ＴＡ１ｂおよび絶縁膜ＩＦ１を含む積層膜と、他方のビアＶ１の直上の導体膜ＴＡ２ａ、磁化固定層ＨＬ２、導体膜ＴＡ２ｂおよび絶縁膜ＩＦ３を含む積層膜とを形成する。これらの積層膜は、互いに離間している。

次に、図１７に示すように、上記の２つの積層膜および層間絶縁膜ＩＬ３のそれぞれの上に、例えばＣＶＤ法を用いて、例えば窒化シリコン膜からなる絶縁膜を形成する。その後、例えばＣＭＰ法を用いて当該絶縁膜の上面を研磨する。このとき、絶縁膜ＩＦ１およびＩＦ３も研磨して除去する。これにより、導体膜ＴＡ１ｂ、ＴＡ２ｂのそれぞれの上面を露出させることで、当該絶縁膜からなる層間絶縁膜ＩＬ４を形成する。層間絶縁膜ＩＬ４と導体膜ＴＡ１ｂ、ＴＡ２ｂとのそれぞれの上面は同一面において平坦化されている。

次に、図１８に示すように、例えばスパッタリング法およびＣＶＤ法を用いて、層間絶縁膜ＩＬ４と導体膜ＴＡ１ｂ、ＴＡ２ｂとのそれぞれの上に、導体膜ＴＡ３、磁性層（磁化自由層）ＭＦ、絶縁層（酸化磁性層）ＩＦ５、磁性層（磁化固定層）ＭＦＩ、導体膜ＴＡ６、絶縁膜ＩＦ６およびＩＦ７を順に形成する。導体膜ＴＡ３は、例えばＴａ（タンタル）を含む導体膜である。磁性層ＭＦおよびＭＦＩのそれぞれは、例えばＣｏＦｅＢ、つまりＣｏ（コバルト）、Ｆｅ（鉄）およびＢ（ホウ素）などを含む合金などからなる。絶縁層ＩＦ５は、例えばＭｇＯ（酸化マグネシウム）またはＡｌＯｘ（０＜ｘ＜１）（酸化アルミニウム）などからなる酸化磁性層である。

導体膜ＴＡ６は、図の右側に拡大して示すように、磁性層ＭＦＩ上に順に形成された導体膜ＴＡ４、ＣＭおよびＴＡ５を含む積層構造を有している。導体膜ＴＡ３、ＴＡ４は、例えばＴａ（タンタル）を含む導体膜である。導体膜ＣＭは、例えばＣｏ（コバルト）を含む磁性体層である。絶縁膜ＩＦ６は、例えば窒化シリコン膜からなり、絶縁膜ＩＦ７は、例えば酸化シリコン膜からなる。

次に、図１９に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、絶縁膜ＩＦ７を加工することで、絶縁膜ＩＦ６の一部の上面を露出させる。これにより形成された絶縁膜ＩＦ７のパターンは、平面視において、磁化固定層ＨＬ１および磁化固定層ＨＬ２の両方と重なっている。

次に、図２０に示すように、絶縁膜ＩＦ７をハードマスクとして使用してドライエッチング（異方性エッチング）を行うことで、絶縁膜ＩＦ６、導体膜ＴＡ６、磁性層ＭＦＩ、絶縁層ＩＦ５、磁性層ＭＦおよび導体膜ＴＡ３を加工する。ドライエッチングは、プラズマエッチングにより行う。当該プラズマエッチングは、メタノール（ＣＨ_３ＯＨ）、エタノール（Ｃ_３Ｈ_６Ｏ）、アルゴン（Ａｒ）または塩素（Ｃｌ）などのガスを用いて行う。これにより、層間絶縁膜ＩＬ４の上面の一部を露出させる。また、これにより絶縁層ＩＦ５からなるトンネル障壁層ＴＢを形成する。本エッチング工程は、磁性層ＭＦおよびトンネル障壁層ＴＢの最終的なパターンを形成するために行うものである。ここでは、絶縁膜ＩＦ７は除去されるものとして説明する。

ここで、当該ドライエッチングにより、磁性層ＭＦ、ＭＦＩの一部は除去される。ただし、このとき、除去した磁性層ＭＦ、ＭＦＩを構成していた金属粒子は反応生成物となり、当該反応生成物の一部は当該ドライエッチング（プラズマエッチング）を行うプラズマ装置（平行平板プラズマ装置）内から排気されるが、残りの一部はプラズマ装置内に残る。プラズマ装置内に残った反応生成物は、上記加工により露出した層間絶縁膜ＩＬ４の上面、磁性層ＭＦの側壁およびＭＦＩの側壁などに付着する場合がある。図では、このような反応生成物であって、磁性層ＭＦの側壁およびＭＦＩの側壁などに付着したものを、金属付着物ＭＭとして図示している。ただし、図２１〜図２３では、図を分かりやすくするため、金属付着物ＭＭの図示を省略する。

例えば、磁性層ＭＦ、ＭＦＩがＣｏＦｅＢからなる場合、金属付着物ＭＭは、Ｃｏ、Ｆｅ、Ｂまたはそれらの化合物などにより構成される。

次に、図２１に示すように、層間絶縁膜ＩＬ４上に、例えばＣＶＤ法を用いて、絶縁膜ＩＦ８、ＩＦ９を順に形成することで、層間絶縁膜ＩＬ４の上面と、層間絶縁膜ＩＬ４上の磁性層ＭＦ、ＭＦＩを含む積層膜とを覆う。その後、例えばＣＭＰ法を用いて絶縁膜ＩＦ９の上面を研磨する。当該研磨工程では、絶縁膜ＩＦ８の上面を露出させない。図示は省略しているが、絶縁膜ＩＦ８と磁性層ＭＦ、ＭＦＩのそれぞれの側壁との間の一部には、金属付着物ＭＭ（図２０参照）が介在している。

次に、図２２に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、絶縁膜ＩＦ９を加工することで、絶縁膜ＩＦ８の上面の一部を露出させる。磁化固定層ＨＬ１、ＨＬ２との間の領域の直上に絶縁膜ＩＦ９を残し、当該領域の直上の絶縁膜ＩＦ９の横の絶縁膜ＩＦ８を全て露出させる。すなわち、磁化固定層ＨＬ１、ＨＬ２のそれぞれの直上の絶縁膜ＩＦ９は除去する。また、層間絶縁膜ＩＬ４上の磁性層ＭＦ、ＭＦＩを含む積層膜を覆う絶縁膜ＩＦ８の横には、絶縁膜ＩＦ９が残る。つまり、当該積層膜の側壁側には、絶縁膜ＩＦ８を介して絶縁膜ＩＦ９が残る。

次に、図２３に示すように、絶縁膜ＩＦ９をハードマスクとしてドライエッチングを行うことで、絶縁膜ＩＦ８および導体膜ＴＡ６を加工する。これにより、磁化固定層ＨＬ１、ＨＬ２のそれぞれの直上の磁性層ＭＦＩの上面を露出させる。磁性層ＭＦＩの横には、絶縁膜ＩＦ８を介して絶縁膜ＩＦ９が残っている場合がある。ここでは、磁性層ＭＦＩの直上の絶縁膜ＩＦ９は当該エッチングにより除去されるものとして説明する。

次に、図２４に示すように、絶縁膜ＩＦ８をハードマスクとして用い、プラズマ装置によりドライエッチング（プラズマエッチング、異方性エッチング）を行うことで、磁性層ＭＦＩの一部を除去し、これによりトンネル障壁層ＴＢの上面を露出させる。当該プラズマエッチングは、メタノール（ＣＨ_３ＯＨ）、エタノール（Ｃ_３Ｈ_６Ｏ）、アルゴン（Ａｒ）または塩素（Ｃｌ）などのガスを用いて行う。

ここでは、絶縁膜ＩＦ９と、磁性層ＭＦ、ＭＦＩおよびトンネル障壁層ＴＢを含む積層膜の横の絶縁膜ＩＦ８の一部とが除去される。なお、磁性層ＭＦ、ＭＦＩおよびトンネル障壁層ＴＢを含む積層膜の横の絶縁膜ＩＦ８が、すべて除去される場合もある。また、当該エッチングによりトンネル障壁層ＴＢの一部も除去して、磁性層ＭＦの上面を露出させてもよい。ここでは、絶縁膜ＩＦ８の上面の高さは、トンネル障壁層ＴＢの上面の高さよりも低くなるものとして説明する。

このとき、磁性層ＭＦの側壁に形成されていた金属付着物ＭＭが絶縁膜ＩＦ８から露出する。また、当該エッチングにより磁性層ＭＦＩを加工することで、さらに金属付着物ＭＭが形成される。つまり、磁性層ＭＦＩが除去された領域において磁性層ＭＦＩを構成していた金属粒子からなる金属付着物ＭＭが、磁性層ＭＦＩの側壁および磁性層ＭＦＩの横のトンネル障壁層ＴＢの上面に付着する。磁性層ＭＦＩの横においてトンネル障壁層ＴＢが磁性層ＭＦを覆っていない場合は、磁性層ＭＦの上面にも金属付着物ＭＭが付着する。ここで形成される金属付着物ＭＭも、Ｃｏ、Ｆｅ、Ｂまたはそれらの化合物などにより構成される。

次に、図２５および図２６に示すように、上記プラズマ装置を用いた上記ドライエッチング行程に続いて、当該プラズマ装置内において、プラズマ処理を行う。これにより、金属付着物ＭＭを昇華させて除去する。また、磁性層ＭＦの側壁を酸化させて、磁性層ＭＦの側壁を覆う酸化膜ＯＬ１を形成し、さらに、磁性層ＭＦＩの側壁を酸化させて、磁性層ＭＦＩの側壁を覆う酸化膜ＯＬ２を形成する。また、昇華しなかった金属付着物ＭＭを酸化させる。なお、図２６は図２５の奥行き方向（ｙ軸方向）およびｚ軸方向に沿う断面であって、磁気抵抗効果素子ＭＲを含む位置の断面を示す図である。

具体的には、以下のような条件で上記プラズマ処理を行う。すなわち、プラズマ処理には、平行平板プラズマ装置を用いる。当該プラズマ処理では、プラズマ装置に、Ｃ（炭素）およびＯ（酸素）を含むガスを供給する。Ｃ（炭素）およびＯ（酸素）を含むガスとして、当該プラズマ処理では、例えばＣＯ（一酸化炭素）ガスまたはＣＯ_２（二酸化炭素）ガスのいずれか一方、またはそれらの両方を含むガスを用いる。また、このガスに加えて、プラズマ活性化のためにＡｒ（アルゴン）ガスまたはＨｅ（ヘリウム）ガスなどの不活性ガスを供給してもよい。

当該プラズマ処理において供給する上記ガスの流量は１〜１５Ｌ／ｍｉｎである。エッチング装置に供給するガス全体の流量のうち、上述したＣ（炭素）およびＯ（酸素）を含むガスは、７０〜１００％を占める。プラズマエッチング装置内の圧力は１〜５Ｔｏｒｒとする。プラズマを発生させるためにプラズマ装置に供給する高周波（ＲＦ：Radio Frequency）電源のパワーは、５００〜１５００Ｗである。

装置内の温度は１０４℃以上とし、ここでは温度２００〜３００℃とする。具体的には、例えば２５０℃とする。プラズマ処理における装置内の温度が２００〜３００℃であるのは、当該プラズマ処理に続いて、同装置内において図２７を用いて後述する窒化シリコン膜の成膜工程を行うためである。当該温度で成膜を行うことで、当該窒化シリコン膜の膜質を高めることができる。

上記のように、酸化炭素ガス（例えばＣＯガスまたはＣＯ_２ガスなどのＣＯｘガス）を用いてプラズマ処理を行うことで、ＣｏまたはＦｅなどにより構成される金属付着物ＭＭは、プラズマによりカルボニル基を形成する。つまり、金属付着物ＭＭが当該酸化炭素ガスに反応してカルボニル基が形成される。当該カルボニル基を含むカルボニル化合物は、例えばＣｏ_２（ＣＯ）_８またはＦｅ（ＣＯ）_５からなる。

Ｃｏを含む金属付着物ＭＭをプラズマ処理することで形成されたカルボニル化合物（例えばＣｏ_２（ＣＯ）_８）は、５２℃で昇華する。また、Ｆｅを含む金属付着物ＭＭをプラズマ処理することで形成されたカルボニル化合物（例えばＦｅ（ＣＯ）_５）は、１０３℃で昇華する。したがって、ここでは１０４℃以上の温度で当該プラズマ処理を行うことで、金属付着物ＭＭから形成されたカルボニル化合物を除去する。つまり、磁気抵抗効果素子ＭＲの表面を含む半導体基板上から金属付着物ＭＭを除去する。よって、図２５および図２６では金属付着物ＭＭを図示していない。

また、ここではプラズマ処理により磁気抵抗効果素子ＭＲを構成する磁性層ＭＦ、ＭＦＩのそれぞれの露出する表面は酸化され、酸化膜ＯＬ１、ＯＬ２が形成される。つまり、酸化膜ＯＬ１は磁性層ＭＦの組成物の酸化物を含み、酸化膜ＯＬ２は磁性層ＭＦＩの組成物の酸化物を含む。また、図示はしていないが、上記プラズマ処理により金属付着物ＭＭが昇華されなかった場合であっても、残った金属付着物ＭＭは酸化される。これにより形成された酸化膜ＯＬ１、ＯＬ２と金属付着物ＭＭの酸化物とは、例えばＣｏＯ（酸化コバルト）、ＦｅＯ（酸化鉄）、Ｆｅ_２Ｏ_３（三酸化鉄）またはＢ_２Ｏ_３（酸化ホウ素、三酸化二ホウ素）からなる。

なお、図２４を用いて説明したエッチング工程を行うと同時に、上述したＣＯｘガスをプラズマ装置に供給して、エッチングとプラズマ処理を同時に行ってもよい。この場合、当該エッチングにより加工された磁性層ＭＦＩなどにより磁気抵抗効果素子ＭＲが形成され、金属付着物ＭＭはカルボニル化合物になって昇華され、磁性層ＭＦ、ＭＦＩの側壁にはそれぞれ酸化膜ＯＬ１、ＯＬ２が形成される。

また、磁性層ＭＦＩの横においてトンネル障壁層ＴＢが磁性層ＭＦを覆っていない場合は、磁性層ＭＦの上面に付着した金属付着物ＭＭもカルボニル化合物になって昇華され、トンネル障壁層ＴＢから露出する磁性層ＭＦの上面にも酸化膜ＯＬ１が形成される。これに対し、図２５に示すようにトンネル障壁層ＴＢを磁性層ＭＦの上面上に残した場合には、仮に導電性を有する金属付着物ＭＭが一部残ったとしても、金属付着物ＭＭによるリークの発生を、より防ぎやすくなる効果が得られる。これは、磁性層ＭＦの側壁から磁性層ＭＦＩの側壁までの導電経路が長くなるためである。

次に、図２７に示すように、上記プラズマ処理に用いた上記プラズマ装置を引き続き用いて、プラズマＣＶＤ法により、磁気抵抗効果素子ＭＲ上および絶縁膜ＩＦ８上に、例えば窒化シリコン膜からなる絶縁膜ＩＦ１０を形成する。続いて、絶縁膜ＩＦ１０上に、例えばＣＶＤ法を用いて層間絶縁膜ＩＬ５を形成する。層間絶縁膜ＩＬ５は例えば酸化シリコン膜からなる。その後、層間絶縁膜ＩＬ５の上面を例えばＣＶＤ法により研磨して平坦化する。このとき、絶縁膜ＩＦ１０の上面は露出させない。

次に、図２８に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて層間絶縁膜ＩＬ５、絶縁膜ＩＦ１０、ＩＦ８およびＩＦ６を貫通するビアホールを形成する。なお、図では導体膜ＴＡ６上の当該ビアホールを導体膜ＴＡ６とほぼ同じ幅で形成した場合の断面を示しているため、導体膜ＴＡ６上の絶縁膜ＩＦ６およびＩＦ８を示していないが、当該ビアホールの幅は導体膜ＴＡ６より小さくてもよい。

当該ビアホールの底面では、導体膜ＴＡ６の上面が露出している。また、この工程では、図２８に示していない領域において、他のビアホールを形成する。当該他のビアホールは、図３０に示す層間絶縁膜ＩＬ５、絶縁膜ＩＦ１０、ＩＦ８、層間絶縁膜ＩＬ４およびＩＬ３を貫通し、配線Ｍ１の上面を露出するものである。

次に、図２９および図３０に示すように、スパッタリング法およびめっき法などを用いて、層間絶縁膜ＩＬ５および導体膜ＴＡ６のそれぞれの上に、主に銅（Ｃｕ）からなる導体膜を形成することで、上記ビアホールを埋め込む。その後、ＣＭＰ法により層間絶縁膜ＩＬ５上の当該導体膜を除去して層間絶縁膜ＩＬ５の上面を露出させることで、ビアホール内に、当該導体膜からなるビアＶ２を形成する。この工程では、当該ビアＶ２の他に、上記他のビアホール内にもビアＶ２を形成する。

図示は省略するが、その後の工程では、層間絶縁膜ＩＬ５上およびビアＶ２上に第２配線層を形成する。また、当該第２配線層上に他の配線層を形成することで、本実施の形態の磁気抵抗効果素子ＭＲを含むＭＲＡＭのメモリセルを有する半導体装置が完成する。本実施の形態のＭＲＡＭの動作方法は、図４〜図９を用いて説明した通りである。

＜本実施の形態の半導体装置の製造方法の効果＞
以下に、本実施の形態の半導体装置の製造方法の効果について説明する。

図４０および図４１を用いて説明したように、磁性層ＭＦ、トンネル障壁層ＴＢおよび磁性層ＭＦＩをドライエッチング（異方性エッチング）により加工して磁気抵抗効果素子ＭＲａを形成する際、磁性層ＭＦ、ＭＦＩを構成していた金属付着物ＭＭが磁気抵抗効果素子ＭＲａの側壁に付着する虞がある。この場合、金属付着物ＭＭを介してリーク電流が流れ、磁気抵抗効果素子ＭＲａが正常に動作しなくなることで、半導体装置の信頼性が低下する問題が生じる。

これに対し、本実施の形態では、図２０および図２４を用いて説明した工程においても金属付着物ＭＭが生成され、磁性層ＭＦ、ＭＦＩのそれぞれに付着しているが、その後、図２５および図２６を用いて説明したように、炭素および酸素を含むガスの雰囲気において、プラズマ処理を行っている。当該プラズマ処理により、導電性を有する金属付着物ＭＭには、当該ガスを構成する炭素および酸素と反応してカルボニル基が形成され、その後、当該カルボニル基を含むカルボニル化合物は、プラズマ装置内の１０４℃以上の温度により昇華される。これにより金属付着物ＭＭが除去されるため、リーク電流の発生を防ぐことができるため、磁気抵抗効果素子ＭＲが正常に動作しなくなることを防ぐことができる。したがって、半導体装置の信頼性を向上させることができる。

また、当該プラズマ処理により、磁性層ＭＦの側壁は、磁性層ＭＦの酸化物からなる絶縁膜である酸化膜ＯＬ１に覆われ、磁性層ＭＦＩの側壁は、磁性層ＭＦＩの酸化物からなる絶縁膜である酸化膜ＯＬ２に覆われる。したがって、導電性を有する金属付着物ＭＭが磁性層ＭＦ、ＭＦＩのそれぞれの表面に付着してリーク経路となることを防ぐことができる。また、カルボニル基の形成および昇華により除去されずに残った金属付着物ＭＭも酸化されて絶縁物となるため、リークの発生を防ぐことができる。よって、半導体装置の信頼性を向上させることができる。

なお、磁性層ＭＦ、ＭＦＩがＦｅＮｉからなる場合でも、上記プラズマ処理によりＦｅ（鉄）などからなる金属付着物ＭＭがカルボニル化合物となって昇華する。また、磁気抵抗効果素子ＭＲの表面が、例えば酸化ニッケル（ＮｉＯ）または酸化鉄（ＦｅＯ、Ｆｅ_２Ｏ_３）などからなる酸化膜ＯＬ１、ＯＬ２により覆われる。また、金属付着物ＭＭは酸化されて絶縁物となる。よって、磁気抵抗効果素子ＭＲにおけるリークの発生を防ぐことができる。

上記のように、本実施の形態の半導体装置の製造方法では、プラズマ処理を行う際に、炭素と酸素とを含むガス（例えば酸化炭素ガス）を意図的に供給し、比較的低温で昇華されるカルボニル化合物を形成することが重要である。

これに対し、プラズマ処理において供給するガスとして、例えばメタン（ＣＨ_４）および酸素（Ｏ_２）を含むガスを用いても、当該ガス内に炭素および酸素が含まれるため、上記のようにカルボニル基を形成して昇華させることができ、さらに、酸素（Ｏ_２）による磁気抵抗効果素子の側壁の酸化効果も得ることができる。

しかし、メタン（ＣＨ_４）および酸素（Ｏ_２）を含むガスによりプラズマ処理を行う場合よりも、酸化炭素ガスを用いてプラズマ処理を行う場合の方が、リーク電流をより低減できることが、本発明者らの実験により判明している。これは、ＣＯまたはＣＯ_２のように、プラズマ装置に供給される時点で既に炭素と酸素とが結合している酸化炭素ガスを用いた方が、よりカルボニル基を形成しやすいため、昇華により金属付着物の除去効果を顕著に得ることができるためである。

（変形例について）
上記半導体装置の製造方法の変形例として、図２５および図２６を用いて説明したプラズマ処理に用いるガスに酸素（Ｏ_２）ガスを加えてもよい。つまり、当該プラズマ処理では、プラズマ装置内にＣＯｘガス、つまり、例えばＣＯもしくはＣＯ_２またはそれらの両方と、Ｏ_２ガスとを供給してプラズマ処理を行うことで、図１０〜図３０を用いて説明した実施の形態と同様の効果を得ることができる。

これに加えて、上記プラズマ処理による酸化をさらに強調することが可能となる。すなわち、図２５および図２６に示す酸化膜ＯＬ１、ＯＬ２の膜厚を大きくし、磁性層ＭＦ、ＭＦＩの側壁をより確実に覆うことができる。したがって、リーク電流の発生を防ぐことができる。また、昇華しなかった金属付着物ＭＭをより確実に酸化して絶縁膜に変えることができるため、金属付着物ＭＭを介して流れるリーク電流の発生を防ぐことができる。

（実施の形態２）
次に、前記実施の形態１とは異なるパターンの磁気抵抗効果素子を有するＭＲＡＭを形成する場合について説明する。以下では、本実施の形態２の半導体装置の製造方法について、図３１〜図３４を用いて説明する。図３１〜図３４は、本実施の形態の半導体装置の製造工程中の断面図である。図３１〜図３４では、図１２〜図２９と同様に、第１配線層よりも上の領域の主要部の断面のみを示す。

まず、図１０〜図１８を用いて説明した工程と同様の工程を行う。その後、絶縁膜ＩＦ７（図１８参照）をパターニングした後、図３１に示すように、絶縁膜ＩＦ７をマスクとしてドライエッチング（異方性エッチング）を行うことで、絶縁膜ＩＦ６、導体膜ＴＡ６、磁性層ＭＦＩ、絶縁層ＩＦ５、磁性層ＭＦおよび導体膜ＴＡ３を加工する。ドライエッチングは、プラズマエッチングにより行う。これにより、層間絶縁膜ＩＬ４、導体膜ＴＡ１ｂおよびＴＡ２ｂのそれぞれの上面の一部を露出させる。

これにより絶縁層ＩＦ５からなるトンネル障壁層ＴＢを形成する。本エッチング工程は、磁性層ＭＦ、ＭＦＩおよびトンネル障壁層ＴＢの最終的なパターンを形成するために行うものである。これにより、磁性層ＭＦ、ＭＦＩおよびトンネル障壁層ＴＢからなる磁気抵抗効果素子ＭＲを形成する。ここでは、絶縁膜ＩＦ７は除去されるものとして説明する。ここで、当該ドライエッチングにより除去した磁性層ＭＦ、ＭＦＩを構成していた金属からなる金属付着物ＭＭが、磁性層ＭＦの側壁およびＭＦＩの側壁などに付着する。

パターニングした磁性層ＭＦ、ＭＦＩおよびトンネル障壁層ＴＢを含む積層膜のパターンは、前記実施の形態１の図２０で説明した工程では導体膜ＴＡ１ｂ、導体膜ＴＡ２ｂのそれぞれの上面をすべて覆っていたが、本実施の形態の当該パターンの幅は狭いため、導体膜ＴＡ１ｂ、導体膜ＴＡ２ｂのそれぞれの上面の一部は当該パターンにより覆われ、他の一部は当該パターンから露出している。つまり、ここまでの工程で前記実施の形態１における図１０〜図２０で説明した工程と異なるのは、パターニングした磁性層ＭＦ、ＭＦＩおよびトンネル障壁層ＴＢを含む積層膜のパターンの幅のみである。

次に、図３２に示すように、図２５および図２６を用いて説明したプラズマ処理を行う。これにより、金属付着物ＭＭが酸化炭素ガスに反応してカルボニル基が形成され、当該カルボニル基を含むカルボニル化合物は昇華されて除去される。また、当該プラズマ処理により、磁性層ＭＦの側壁には酸化膜ＯＬ１が形成され、磁性層ＭＦＩの側壁には酸化膜ＯＬ２が形成される。また、昇華しなかった金属付着物ＭＭは酸化する。プラズマ処理の条件、および、酸化膜ＯＬ１、ＯＬ２などの組成は、前記実施の形態１と同様である。

次に、図３３に示すように、上記プラズマ処理に用いたプラズマ装置を引き続き用いて、プラズマＣＶＤ法により、磁気抵抗効果素子ＭＲ、層間絶縁膜ＩＬ４、導体膜ＴＡ１ｂおよびＴＡ２ｂのそれぞれの上に、例えば窒化シリコン膜からなる絶縁膜ＩＦ１０を形成する。続いて、絶縁膜ＩＦ１０上に、例えばＣＶＤ法を用いて層間絶縁膜ＩＬ５を形成する。層間絶縁膜ＩＬ５は例えば酸化シリコン膜からなる。その後、層間絶縁膜ＩＬ５の上面を例えばＣＶＤ法により研磨して平坦化する。このとき、絶縁膜ＩＦ１０の上面は露出させない。

次に、図３４に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて層間絶縁膜ＩＬ５および絶縁膜ＩＦ１０を貫通するビアホールを形成する。当該ビアホールの底面では、導体膜ＴＡ６の上面が露出している。また、この工程では、図２８に示していない領域において、他のビアホールを形成する。

続いて、フォトリソグラフィ技術およびドライエッチング法を用いて、平面視において当該ビアホールを形成した領域と重なる位置において、層間絶縁膜ＩＬ５の上面に配線溝を形成する。配線溝は、ビアホールよりも形成深さが浅く、配線溝の底面は、磁気抵抗効果素子ＭＲ上において、絶縁膜ＩＦ１０の上面に達していない。なお、配線溝を形成してから、当該配線溝の底面にビアホールを形成してもよい。

次に、図２９および図３０に示すように、スパッタリング法およびめっき法などを用いて、層間絶縁膜ＩＬ５および導体膜ＴＡ６のそれぞれの上に、主に銅（Ｃｕ）からなる導体膜を形成することで、上記ビアホールおよび上記配線溝を埋め込む。その後、ＣＭＰ法により層間絶縁膜ＩＬ５上の当該導体膜を除去して層間絶縁膜ＩＬ５の上面を露出させることで、ビアホール内に、当該導体膜からなるビアＶ２を形成し、配線溝内に、配線Ｍ２を形成する。すなわち、いわゆるデュアルダマシン法を用いてビアＶ２とその上部の配線Ｍ２とを同時に形成する。なお、デュアルダマシン法による配線Ｍ２の形成方法を、前記実施の形態１に適用してもよい。

図示は省略するが、その後の工程では、層間絶縁膜ＩＬ５上および配線Ｍ２上に複数の配線層を形成することで、本実施の形態の磁気抵抗効果素子ＭＲを含むＭＲＡＭを有する半導体装置が完成する。本実施の形態のＭＲＡＭは、磁気抵抗効果素子ＭＲの形状が前記実施の形態１と異なり、磁性層ＭＦＩが磁性層ＭＦと同様にｘ軸方向に延在しているが、図４〜図９を用いて説明した方法により動作する。

前記実施の形態１では磁性層ＭＦ、ＭＦＩおよびトンネル障壁層ＴＢを含む積層膜に対して２回エッチングを行うことで磁気抵抗効果素子ＭＲ（図２０および図２４参照）を形成したが、本実施の形態では、図３１に示すように、１回のエッチングにより磁気抵抗効果素子ＭＲを形成する。このような場合であっても、上記積層膜を加工することにより、リーク電流発生の原因となる金属付着物ＭＭが生成されるが、上記エッチング後にプラズマ処理を行うことで、金属付着物ＭＭを除去し、また、酸化膜ＯＬ１、ＯＬ２の形成および金属付着物ＭＭの酸化によりリーク電流の発生を防ぐことできる。つまり、前記実施の形態１と同様の効果を得ることができる。

（実施の形態３）
次に、ＳＴＴ（Spin Transfer Torque）型のＭＲＡＭを形成する場合について説明する。前記実施の形態１および２のＭＲＡＭは、磁気抵抗効果素子の底部に２つのトランジスタを接続するものであるが、本実施の形態のＳＴＴ型ＭＲＡＭは、磁気抵抗効果素子の底部に１つのトランジスタを接続する不揮発性メモリである。以下では、本実施の形態３の半導体装置の製造方法について、図３５〜図３９を用いて説明する。図３５〜図３９は、本実施の形態の半導体装置の製造工程中の断面図である。図３５では、半導体基板およびその上面上に形成されたトランジスタを示すが、図３６〜図３９では、第１配線層と、第１配線層よりも上の領域との主要部の断面のみを示す。

本実施の形態の半導体装置の製造工程では、まず、図３５に示すように、図１０および図１１を用いて説明した工程と同様の工程を行うことで、半導体基板ＳＢ上に、ＭＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ１上の層間絶縁膜ＩＬ１と、層間絶縁膜ＩＬ１上の第１配線層と、第１配線層上のビアＶ１とを形成する。なお、ここでは図１０および図１１と異なり、後に形成する１つの磁気抵抗効果素子ＭＲに対してＭＯＳトランジスタＱ１を１つだけ形成する。ＭＯＳトランジスタＱ１を構成する一対のソース・ドレイン領域ＳＤのうち、一方にコンタクトプラグＣＰが接続されている。コンタクトプラグＣＰの上面には配線Ｍ１が接続され、配線Ｍ１の上面にはビアＶ１が接続されている。

次に、図３６に示すように、図１８を用いて説明した工程と同様の成膜工程を行う。すなわち、層間絶縁膜ＩＬ３上およびビアＶ１上に、例えばスパッタリング法およびＣＶＤ法を用いて、導体膜ＴＡ３、磁性層（磁化自由層）ＭＦ、絶縁層ＩＦ５、磁性層（磁化固定層）ＭＦＩ、導体膜ＴＡ６、絶縁膜ＩＦ６およびＩＦ７を順に形成する。導体膜ＴＡ６は、図の右側に拡大して示すように、磁性層ＭＦＩ上に順に形成された導体膜ＴＡ４、ＣＭおよびＴＡ５を含む積層構造を有している。これらの積層膜を構成する各膜の材料は、図１８を用いて説明した前記実施の形態１と同様である。

次に、図３７に示すように、図１９を用いて説明した工程と同様の工程を行うことで、絶縁膜ＩＦ７を加工し、これにより、絶縁膜ＩＦ６の一部の上面を露出させる。これにより形成された絶縁膜ＩＦ７のパターンは、平面視において、ビアＶ１と重なっている。

次に、図３８に示すように、図２０を用いて説明した工程と同様の工程を行うことで、絶縁膜ＩＦ７をハードマスクとして使用してドライエッチング（異方性エッチング）を行う。これにより、絶縁膜ＩＦ６、導体膜ＴＡ６、磁性層ＭＦＩ、絶縁層ＩＦ５、磁性層ＭＦおよび導体膜ＴＡ３を加工する。ドライエッチングは、プラズマエッチングにより行う。当該プラズマエッチングは、メタノール（ＣＨ_３ＯＨ）、エタノール（Ｃ_３Ｈ_６Ｏ）、アルゴン（Ａｒ）または塩素（Ｃｌ）などのガスを用いて行う。

これにより、層間絶縁膜ＩＬ３の上面の一部を露出させる。また、これにより絶縁層ＩＦ５からなるトンネル障壁層ＴＢを形成する。当該エッチング工程は、磁性層ＭＦ、ＭＦＩおよびトンネル障壁層ＴＢの最終的なパターンを形成するために行うものである。このエッチング工程により加工された磁性層ＭＦ、ＭＦＩおよびトンネル障壁層ＴＢにより、磁気抵抗効果素子ＭＲが形成される。ここでは、絶縁膜ＩＦ７は除去されるものとして説明する。

ここで、当該ドライエッチングにより、前記実施の形態１と同様に、金属付着物（図示しない）が生成され、磁性層ＭＦの側壁およびＭＦＩの側壁などに付着する。

続いて、図２５および図２６を用いて説明したプラズマ処理と同様のプラズマ処理を行う。これにより、金属付着物は昇華され、または酸化される。また、磁性層ＭＦの側壁は酸化膜ＯＬ１により覆われ、ＭＦＩの側壁は酸化膜ＯＬ２により覆われる。

次に、図３９に示すように、図２７〜図３０を用いて説明した工程と同様の工程を行うことで、磁気抵抗効果素子ＭＲを絶縁膜ＩＦ１０および層間絶縁膜ＩＬ５で覆い、層間絶縁膜ＩＬ５、絶縁膜ＩＦ１０およびＩＦ６を貫通し、導体膜ＴＡ６に接続されたビアＶ２を形成する。

図示は省略するが、その後の工程では、層間絶縁膜ＩＬ５上およびビアＶ２上に第２配線層を形成する。また、当該第２配線層上に他の配線層を形成することで、本実施の形態の磁気抵抗効果素子ＭＲを含むＭＲＡＭを有する半導体装置が完成する。

本実施の形態のＳＴＴ型ＭＲＡＭは、磁気抵抗効果素子ＭＲを構成する磁性層（磁化自由層）ＭＦの磁化の向きを、磁気抵抗効果素子ＭＲに流れる電流の向きにより変化させることでデータの書き込みを行うものである。ここで、磁性層ＭＦと磁性層ＭＦＩの磁化の向きは、いずれも半導体基板ＳＢの主面に沿う方向において、互いに平行な向きを向いている。つまり、例えば磁性層ＭＦと磁性層ＭＦＩの磁化の向きはいずれもｘ軸方向に沿う。ただし、磁性層ＭＦの磁化の向きは、磁気抵抗効果素子ＭＲに電流を流すことで、電子スピンのトルク作用により反転させることができる。

磁性層ＭＦと磁性層ＭＦＩの磁化の向きが、互いにほぼ逆向きである場合、つまり略反平行である場合、磁気抵抗効果素子ＭＲの抵抗値は小さくなる。これに対し、磁性層ＭＦと磁性層ＭＦＩの磁化の向きが、略同一方向を向いている場合、磁気抵抗効果素子ＭＲの抵抗値は大きくなる。ＳＴＴ型ＭＲＡＭでは、磁気抵抗効果素子ＭＲに電流を流し、磁気抵抗効果素子ＭＲの抵抗値の大小の違いを判別することで、データ”０”またはデータ”１”のいずれが書き込まれているかを読み出すことができる。

本実施の形態では、図３８を用いて説明したプラズマ処理を行うことで、金属付着物を昇華し、または酸化する。また、当該プラズマ処理により、磁性層ＭＦの側壁を酸化膜ＯＬ１により覆い、磁性層ＭＦＩの側壁を酸化膜ＯＬ２により覆う。よって、磁性層ＭＦと磁性層ＭＦＩとの間において、金属付着物の再付着に起因するリーク電流が発生することを防ぐことができる。つまり、前記実施の形態１と同様の効果を得ることができる。

なお、磁性層（磁化自由層）ＭＦをトンネル障壁層ＴＢ上に配置し、磁性層（磁化固定層）ＭＦＩをトンネル障壁層ＴＢの下に配置してもよい。

以上、本発明者らによってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

ＭＦ 磁性層（磁化自由層）
ＭＦＩ 磁性層（磁化固定層）
ＭＲ 磁気抵抗効果素子
ＯＬ１、ＯＬ２ 酸化膜

Claims (15)

1. 磁気抵抗効果素子を含むメモリセルを備えた半導体装置の製造方法であって、
   （ａ）第１磁性層、酸化磁性層および第２磁性層を順に積層して積層膜を形成する工程、
   （ｂ）前記第１磁性層、前記酸化磁性層および前記第２磁性層を第１異方性エッチングにより加工することで、先記積層膜からなる前記磁気抵抗効果素子を形成する工程、
   （ｃ）炭素および酸素を含むガスの雰囲気において、前記磁気抵抗効果素子に対しプラズマ処理を行う工程、
   を有する、半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記（ｂ）工程では、前記第１磁性層または前記第２磁性層の一部を構成する導電体物質は、前記第１異方性エッチングによりエッチングされた後、前記第１異方性エッチングにより加工された前記磁気抵抗効果素子の表面に付着し、
   前記（ｃ）工程では、前記プラズマ処理を行うことで、前記磁気抵抗効果素子の表面に付着した前記導電体物質を除去する、半導体装置の製造方法。
3. 請求項２記載の半導体装置の製造方法において、
   前記（ｃ）工程では、前記プラズマ処理を行うことで、前記磁気抵抗効果素子の表面に付着した前記導電体物質が、前記ガスと反応してカルボニル化合物が形成され、前記カルボニル化合物を昇華させることで前記導電体物質を除去する、半導体装置の製造方法。
4. 請求項３記載の半導体装置の製造方法において、
   前記（ｃ）工程では、前記プラズマ処理を行うプラズマ装置内の温度を１０４℃以上とする、半導体装置の製造方法。
5. 請求項１記載の半導体装置の製造方法において、
   前記（ｃ）工程では、前記プラズマ処理を行うことで、前記第１磁性層の側壁を酸化して第１酸化絶縁膜を形成し、前記第２磁性層の側壁を酸化して第２酸化絶縁膜を形成する、半導体装置の製造方法。
6. 請求項１記載の半導体装置の製造方法において、
   前記（ｂ）工程では、前記第１磁性層または前記第２磁性層の一部を構成する導電体物質は、前記第１異方性エッチングによりエッチングされた後、前記第１異方性エッチングにより加工された前記磁気抵抗効果素子の表面に付着し、
   前記（ｃ）工程では、前記プラズマ処理を行うことで、前記磁気抵抗効果素子の表面に付着した前記導電体物質を酸化する、半導体装置の製造方法。
7. 請求項１記載の半導体装置の製造方法において、
   前記第１磁性層または前記第２磁性層は、コバルトまたは鉄を含む、半導体装置の製造方法。
8. 請求項１記載の半導体装置の製造方法において、
   前記ガスは酸化炭素ガスを含む、半導体装置の製造方法。
9. 請求項１記載の半導体装置の製造方法において、
   前記ガスはＯ_２ガスを含む、半導体装置の製造方法。
10. 請求項３記載の半導体装置の製造方法において、
    前記（ｂ）工程は、
    （ｂ１）前記第１磁性層を第２異方性エッチングにより加工する工程、
    （ｂ２）前記第２磁性層を第３異方性エッチングにより加工する工程、
    を有し、
    前記酸化磁性層は前記（ｂ１）工程または前記（ｂ２）工程により加工され、
    前記（ｂ１）工程および前記（ｂ２）工程を行うことで前記磁気抵抗効果素子を形成し、
    前記積層膜の積層方向に対して垂直な方向において、前記磁気抵抗効果素子を構成する前記第１磁性層の幅は、前記第２磁性層の幅より大きい、半導体装置の製造方法。
11. 第１磁性層と、
    前記第１磁性層上に形成された酸化磁性層と、
    前記酸化磁性層上に形成された第２磁性層と、
    前記第１磁性層の側壁を覆う第１酸化絶縁膜と、
    前記第２磁性層の側壁を覆う第２酸化絶縁膜と、
    を有する、半導体装置。
12. 請求項１１記載の半導体装置において、
    前記１酸化絶縁膜は、前記第１磁性層の組成物の酸化物を含み、前記２酸化絶縁膜は、前記第２磁性層の組成物の酸化物を含む、半導体装置。
13. 請求項１１記載の半導体装置において、
    前記第１磁性層および前記第２磁性層は、コバルトまたは鉄を含み、前記１酸化絶縁膜および前記第２酸化絶縁膜は、酸化コバルトまたは酸化鉄を含む、半導体装置。
14. 請求項１１記載の半導体装置において、
    前記第１磁性層、前記酸化磁性層および前記第２磁性層の積層方向に対して垂直な方向において、前記第１磁性層の幅は、前記第２磁性層の幅より大きい、半導体装置。
15. 請求項１４記載の半導体装置において、
    前記第１磁性層の両端部のそれぞれの上面は、前記第２磁性層に覆われておらず、前記酸化磁性層に覆われている、半導体装置。

Images