CN108231575A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN108231575A
CN108231575A CN201711068815.3A CN201711068815A CN108231575A CN 108231575 A CN108231575 A CN 108231575A CN 201711068815 A CN201711068815 A CN 201711068815A CN 108231575 A CN108231575 A CN 108231575A
Authority
CN
China
Prior art keywords
gas
multilayer film
plasma
chamber
engraving method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711068815.3A
Other languages
English (en)
Other versions
CN108231575B (zh
Inventor
久保卓也
康松润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108231575A publication Critical patent/CN108231575A/zh
Application granted granted Critical
Publication of CN108231575B publication Critical patent/CN108231575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)

Abstract

本发明提供能够抑制磁阻效应元件的磁特性的劣化的蚀刻方法。蚀刻方法包括如下工序：蚀刻包含磁隧道结的第1多层膜的工序；为了在等离子体处理装置的腔室内蚀刻包含钉扎层的第2多层膜而在腔室内生成包含烃气和稀有气体的第1气体的等离子体的工序；以及(iii)为了除去在生成第1气体的等离子体的工序中形成的含碳堆积物而在腔室内生成包含含有碳和氧的气体、氧气和稀有气体且不含氢的第2气体的等离子体的工序。

Description

蚀刻方法
技术领域
本公开的实施方式涉及蚀刻方法，特别是涉及在磁阻效应元件的制造中执行的被加工物的蚀刻方法。
背景技术
包含磁隧道结(MTJ：Magnetic Tunnel Junction)的磁阻效应元件例如在磁阻式随机存取存储器(MRAM：Magnetoresistive Random Access Memory)等设备中利用。
在磁阻效应元件的制造中进行多层膜的蚀刻。在磁阻效应元件的制造中执行的蚀刻是在等离子体处理装置的腔室内生成烃气和非活性气体的等离子体，并将来自该等离子体的离子和自由基照射到多层膜。由此，蚀刻多层膜。这样的蚀刻记载在专利文献1中。专利文献1中记载的蚀刻使用氮气和稀有气体作为非活性气体。
现有技术文献
专利文献
专利文献1：日本特开2011-14881号公报
发明内容
如果生成烃气的等离子体来蚀刻多层膜，则在包含该多层膜的被加工物上形成堆积物。应当减少该堆积物的量。作为能够减少堆积物的量的蚀刻方法，可考虑将为了蚀刻多层膜而在腔室内产生烃气和稀有气体的等离子体的工序和为了除去堆积物而生成氢气和氮气的等离子体的工序交替执行的蚀刻方法。然而，对于该蚀刻方法，在抑制磁阻效应元件的磁特性的劣化方面要求进一步的改善。
在一个方式中，提供在磁阻效应元件的制造中执行的被加工物的蚀刻方法(以下，简称为“方法”)。被加工物具有第1多层膜和与该第1多层膜层叠的第2多层膜。第1多层膜包括第1磁性层和第2磁性层以及设置在该第1磁性层和该第2磁性层之间的隧道势垒层。第2多层膜是在磁阻效应元件中构成钉扎层的多层膜。该方法包括如下工序：(i)蚀刻第1多层膜的工序；(ii)为了在等离子体处理装置的腔室内蚀刻第2多层膜而在腔室内生成包含烃气和稀有气体的第1气体的等离子体的工序；以及(iii)为了除去在生成第1气体的等离子体的工序中形成于被加工物上的含碳堆积物而在腔室内生成包含含有碳和氧的气体、氧气和稀有气体且不含氢的第2气体的等离子体的工序。生成第1气体的等离子体的工序和生成第2气体的等离子体的工序交替地反复进行。
如果生成氢气和氮气的等离子体而进行堆积物的除去，则磁阻效应元件的磁特性劣化。推测这是由于氢离子和/或自由基使磁阻效应元件的多层膜变质。一个方式涉及的方法通过不是生成氢气和氮气的等离子体而是生成不含氢的第2气体的等离子体来进行堆积物的除去。因此，抑制磁阻效应元件的磁特性的劣化。应予说明，堆积物被第2气体所含的氧的离子和/或自由基除去。另外，在为第2气体时，由于利用含有碳和氧的气体和稀有气体稀释了氧气，所以抑制被加工物的过度氧化。
在一个实施方式中，第2气体可以包含一氧化碳气体或者二氧化碳气体作为含有碳和氧的气体。在一个实施方式中，第1气体可以包含甲烷气体作为烃气。
在一个实施方式的生成第1气体的等离子体的工序中，向在其上搭载有被加工物的工作台的下部电极供给高频波，以使得来自第1气体的等离子体的离子与第2多层膜碰撞而蚀刻该第2多层膜。也可以在生成第2气体的等离子体的工序中，向下部电极供给该高频波。
在一个实施方式中，在蚀刻第1多层膜的工序中，为了在腔室内蚀刻第1多层膜，在腔室内生成仅稀有气体的等离子体。如果仅利用稀有气体离子蚀刻第1多层膜，则进一步抑制磁阻效应元件的磁特性的劣化。
在蚀刻第1多层膜的工序中，可以向在其上搭载有被加工物的工作台的下部电极供给高频波，以使得来自仅稀有气体的等离子体的离子与第1多层膜碰撞而蚀刻该第1多层膜。
在一个实施方式中，第2多层膜可以包含钴层和铂层。在一个实施方式中，第1磁性层和第2磁性层可以为CoFeB层，隧道势垒层可以为MgO层。
如上说明，提供能够抑制磁阻效应元件的磁特性的劣化的蚀刻方法。
附图说明
图1是表示一个实施方式涉及的蚀刻方法的流程图。
图2是表示将一个例子的被加工物的一部分放大表示的截面图。
图3是示意地表示能够用于执行图1所示的方法的等离子体处理装置的图。
图4的(a)是说明工序ST1的图，图4的(b)是表示执行工序ST1后的被加工物的状态的图。
图5的(a)是说明工序ST2的图，图5的(b)是表示执行工序ST2后的被加工物的状态的图。
图6的(a)是说明工序ST3的图，图6的(b)是表示执行工序ST3后的被加工物的状态的图。
图7是表示图1所示的方法结束时的被加工物的状态的图。
图8的(a)是表示实验样品1的电阻值R和MR比的图，图8的(b)是表示比较样品1的电阻值R和MR比的图。
图9是说明顽磁力的图。
图10是表示第2实验的结果的图。
符号说明
10…等离子体处理装置、12…腔室主体、12c…腔室、16…工作台、18…下部电极、20…静电吸盘、30…上部电极、40…气体供给源组、50…排气装置、62…第1高频电源、64…第2高频电源、W…被加工物、ML1…多层膜、L11…第1磁性层、L12…隧道势垒层、L13…第2磁性层、ML2…多层膜、MK…掩模。
具体实施方式
以下，参照附图对各种实施方式进行详细说明。应予说明，在各附图中对相同或者相当的部分标记相同的符号。
图1是表示一个实施方式涉及的蚀刻方法的流程图。图1所示的蚀刻方法MT(以下，称为“方法MT”)是蚀刻被加工物的方法，在磁阻效应元件的制造中被执行。
图2是将一个例子的被加工物的一部分放大表示的截面图。方法MT例如能够应用于图2所示的被加工物W。如图2所示，被加工物W具有多层膜ML1(第1多层膜)和多层膜ML2(第2多层膜)。多层膜ML1包括第1磁性层L11、隧道势垒层L12和第2磁性层L13。隧道势垒层L12设置在第1磁性层L11与第2磁性层L13之间。第1磁性层L11、隧道势垒层L12和第2磁性层L13在磁阻效应元件中形成磁隧道结。第1磁性层L11和第2磁性层L13例如为CoFeB层。隧道势垒层L12为由金属的氧化物形成的绝缘层。隧道势垒层L12例如为氧化镁层(MgO层)。
在一个例子中，多层膜ML1还包括覆盖层(cap layer)L14、上层L15和下层L16。第1磁性层L11、隧道势垒层L12和第2磁性层L13设置在上层L15与下层L16之间。上层L15和下层L16例如由钨(W)形成。覆盖层L14设置在上层L15上。覆盖层L14例如由钽(Ta)形成。
多层膜ML2与多层膜ML1层叠。多层膜ML2为金属多层膜，在磁阻效应元件中是构成钉扎层的多层膜。在一个例子中，多层膜ML2包括多个钴层L21和多个铂层L22。多个钴层L21和多个铂层L22被交替层叠。另外，多层膜ML2可进一步含有钌(Ru)层L23。钌层L23设置在多个钴层L21和多个铂层L22的交替层叠的中间。
多层膜ML1和多层膜ML2介由下部电极层BL设置在基底层UL上。基底层UL例如由氧化硅形成。在一个例子中，下部电极层BL包括第1层L31、第2层L32和第3层L33。第3层L33为Ta层，设置在基底层UL上。第2层L32为Ru层，设置在第3层L33上。第1层L31为Ta层，设置在第2层L32上。
在包括多层膜ML1和多层膜ML2的层叠体上设置有掩模MK。掩模MK可以为单层，但在图2所示的例子中为层叠体。在图2所示的例子中，掩模MK包括层L41～L44。层L41由氧化硅形成，层L42由氮化硅形成，层L43由氮化钛(TiN)形成，层L44由钌形成。
以下，以应用于图2所示的被加工物W的情况为例进行方法MT的说明。在方法MT中，为了蚀刻被加工物W的多层膜ML1和多层膜ML2，使用等离子体处理装置。图3是示意地表示能够用于执行图1所示的方法的等离子体处理装置的图。图3中示意地示出等离子体处理装置的纵截面的结构。图3所示的等离子体处理装置10为电容耦合型的等离子体处理装置。
等离子体处理装置10具备腔室主体12。腔室主体12具有大致圆筒形状。腔室主体12提供其内部空间作为腔室12c。腔室主体12例如由铝构成。在腔室主体12的内壁面，即，界定腔室12c的壁面形成了具有耐等离子体性的膜。该膜可以为通过阳极氧化处理形成的膜或者由氧化钇形成的膜之类的陶瓷制的膜。另外，在腔室主体12的侧壁12s设置有用于输送被加工物W的开口12g。该开口12g能够由闸阀14开关。该腔室主体12与地电位连接。
在腔室12c内，支撑部15从腔室主体12的底部向上方延伸。支撑部15具有大致圆筒形状，由石英之类的绝缘材料形成。另外，在腔室12c内设置有工作台16。以支撑搭载于工作台16上的被加工物W的方式构成。被加工物W可像晶片那样具有圆盘形状。工作台16包括下部电极18和静电吸盘20。该工作台16被支撑部15支撑。
下部电极18包括第1板18a和第2板18b。第1板18a和第2板18b例如由铝之类的金属形成，具有大致圆盘形状。第2板18b设置在第1板18a上，与第1板18a进行电连接。
在第2板18b上设置有静电吸盘20。静电吸盘20具有绝缘层和内置于该绝缘层内的电极。直流电源22介由开关23与静电吸盘20的电极进行电连接。如果对静电吸盘20的电极外加来自直流电源22的直流电压，则静电吸盘20产生库仑力等静电力。静电吸盘20利用该静电力将被加工物W吸附在该静电吸盘20，从而保持该被加工物W。
在第2板18b的周边部上以包围被加工物W的边缘和静电吸盘20的方式配置有聚焦环24。聚焦环24是为了提高等离子体处理的均匀性而设置的。聚焦环24由根据等离子体处理而适当地选择的材料构成，例如可由石英形成。
在第2板18b的内部设置有流路18f。介由配管26a从设置在腔室主体12的外部的冷却器单元向流路18f供给制冷剂。被供给到流路18f的制冷剂介由配管26b返回到冷却器单元。这样，制冷剂以在该流路18f内循环的方式向流路18f供给。利用冷却器单元控制该制冷剂的温度，从而控制被静电吸盘20支撑的被加工物W的温度。
另外，在等离子体处理装置10设置有气体供给线路28。气体供给线路28将来自导热气体供给机构的导热气体，例如He气体向静电吸盘20的上表面与被加工物W的被面之间供给。
等离子体处理装置10进一步具备上部电极30。上部电极30设置在工作台16的上方，设置成相对于下部电极18大致平行。上部电极30与部件32一起封闭腔室主体12的上部开口。部件32具有绝缘性。上部电极30介由该部件32被支撑在腔室主体12的上部。
上部电极30包括顶板34和支撑体36。顶板34直接面对腔室12c。在顶板34设置有多个气体排出孔34a。该顶板34不受限定，例如由硅构成。或者，顶板34可具备在铝制的母材的表面设置有耐等离子体性的膜的结构。应予说明，该膜可以为通过阳极氧化处理形成的膜，或者由氧化钇形成的膜之类的陶瓷制的膜。
支撑体36自由拆卸地支撑顶板34，例如可以由铝之类的导电性材料构成。在支撑体36的内部设置有气体扩散室36a。多个气体孔36b从该气体扩散室36a向下方延伸，该多个气体孔36b分别与多个气体排出孔34a连通。另外，在支撑体36形成有向气体扩散室36a导入气体的气体导入口36c，该气体导入口36c与气体供给管38连接。
气体供给管38介由阀组42和流量控制器组44与气体供给源组40连接。气体供给源组40具有多个气体供给源。多个气体供给源包含一个以上的稀有气体的供给源、烃气的供给源、含有碳和氧的气体的供给源和氧(O2)气的供给源。多个气体供给源可包含Ne气的供给源和Kr气的供给源作为一个以上的稀有气体的供给源。烃气例如为甲烷气体。含有碳和氧的气体为一氧化碳气体和/或二氧化碳气体。
阀组42包括多个阀，流量控制器组44包括质量流量控制器之类的多个流量控制器。气体供给源组40的多个气体供给源分别介由阀组42的对应的阀和流量控制器组44的对应的流量控制器与气体供给管38连接。该等离子体处理装置10能够将来自从气体供给源组40的多个气体供给源中选择的一个以上的气体供给源的气体以各自独立地调整的流量向腔室12c供给。
在腔室12c内且支撑部15与腔室主体12的侧壁12s之间设置有挡板48。挡板48例如可通过在铝制的母材上被覆氧化钇等陶瓷而构成。在该挡板48形成有多个贯通孔。在挡板48的下方，排气管52与腔室主体12的底部连接。排气装置50与该排气管52连接。排气装置50具有压力控制器和涡轮分子泵等真空泵，能够对腔室12c减压。
等离子体处理装置10进一步具备第1高频电源62。第1高频电源62是产生等离子体生成用的第1高频波的电源，产生具有27～100MHz的范围内的频率，例如60MHz频率的高频波。第1高频电源62介由整合器63与上部电极30连接。匹配器63具有用于使第1高频电源62的输出阻抗和负载侧(上部电极30侧)的输入阻抗匹配的电路。应予说明，第1高频电源62可以介由匹配器63与下部电极18连接。第1高频电源62与下部电极18连接时，上部电极30与地电位连接。
等离子体处理装置10进一步具备第2高频电源64。第2高频电源64是产生用于向被加工物W导入离子的偏压用的第2高频波的电源。第2高频波的频率比第1高频波的频率低。第2高频波的频率为400kHz～13.56MHz的范围内的频率，例如为400kHz。第2高频电源64介由匹配器65与下部电极18连接。匹配器65具有用于匹配第2高频电源64的输出阻抗与负载侧(下部电极18侧)的输入阻抗的电路。
在一个实施方式中，等离子体处理装置10可进一步具备控制部Cnt。控制部Cnt是具备处理器、存储装置、输入装置、显示装置等的计算机，控制等离子体处理装置10的各部。具体而言，控制部Cnt执行存储在存储装置的控制程序，基于存储在该存储装置的设定数据(Recipe data)控制等离子体处理装置10的各部。由此，等离子体处理装置10执行由设定数据指定的工艺。例如，控制部Cnt基于方法MT用的设定数据控制等离子体处理装置10的各部。
执行使用该等离子体处理装置10的等离子体处理时，将来自从气体供给源组40的多个气体供给源中选择的气体供给源的气体向腔室12c供给。另外，利用排气装置50对腔室12c减压。然后，被供给到腔室12c的气体受由来自第1高频电源62的高频波产生的高频电场激发。由此，在腔室12c内生成等离子体。另外，向下部电极18供给第2高频波。由此，等离子体中的离子向被加工物W被加速。这样加速的离子和/或自由基通过被照射到被加工物而蚀刻被加工物W。
以下，参照图1和图4～图7对方法MT进行详细说明。图4的(a)是说明工序ST1的图，图4的(b)是表示执行工序ST1后的被加工物的状态的图。图5的(a)是说明工序ST2的图，图5的(b)是表示执行工序ST2后的被加工物的状态的图。图6的(a)是说明工序ST3的图，图6的(b)是表示执行工序ST3后的被加工物的状态的图。图7是表示图1所示的方法结束时的被加工物的状态的图。应予说明，在以下的说明中，以对图2所示的被加工物W使用等离子体处理装置10并采用方法MT的情况为例进行方法MT的说明。
在方法MT中，被加工物W被载置于工作台16的静电吸盘20上，被该静电吸盘20保持。然后，执行以下说明的工序ST1、工序ST2、和工序ST3。
在工序ST1中，蚀刻多层膜ML1。在一个实施方式的工序ST1中，在腔室12c内生成仅稀有气体的等离子体。在工序ST1中，例如生成Kr气体的等离子体PL1。在工序ST1中，从气体供给源组40向腔室12c供给稀有气体。另外，利用排气装置50将腔室12c的压力设定为指定的压力。另外，为了生成等离子体从第1高频电源62供给第1高频波。由此，如图4的(a)所示，在腔室12c内生成仅稀有气体的等离子体PL1。在一个实施方式的工序ST1中，从第2高频电源64向下部电极18供给第2高频波。由此，来自等离子体PL1的离子(稀有气体原子的离子)被导入被加工物W，与该被加工物W碰撞。即，在一个实施方式的工序ST1中，通过稀有气体的溅射，进行多层膜ML1的蚀刻。通过执行该工序ST1，多层膜ML1的从掩模MK露出的部分被蚀刻。其结果，如图4的(b)所示，掩模MK的图案被转印到多层膜ML1。
应予说明，多层膜ML1可以通过执行1次以上的包括后述的工序ST2和工序ST3的顺序(sequence)来蚀刻。另外，只要能够蚀刻多层膜ML1，在工序ST1中可以使用任意的等离子体蚀刻处理。
在一个实施方式中，接下来执行工序ST2。在工序ST2中，为了蚀刻多层膜ML2，在腔室12c内生成包含烃气和稀有气体的第1气体的等离子体。烃气例如为甲烷气体。稀有气体例如为Kr气。在工序ST2中，从气体供给源组40向腔室12c供给第1气体。另外，利用排气装置50将腔室12c的压力设定为指定的压力。另外，在工序ST2中，为了生成等离子体，从第1高频电源62供给第1高频波。由此，如图5的(a)所示，在腔室12c内生成第1气体的等离子体PL2。在一个实施方式的工序ST2中，从第2高频电源64向下部电极18供给第2高频波。
在工序ST2中，离子和/或自由基从等离子体PL2被照射到被加工物W。多层膜ML2被烃、碳和氢的离子和/或自由基改质，能够容易地蚀刻。另外，在工序ST2中，多层膜ML2通过来自等离子体PL2的离子的溅射被蚀刻。此外，在工序ST2中，含碳堆积物DP形成在被加工物W上(参照图5的(b))。
接下来在工序ST3中，为了除去堆积物DP，在腔室12c内生成第2气体的等离子体。第2气体包含含有碳和氧的气体、氧(O2)气和稀有气体且不含氢。含有碳和氧的气体例如为一氧化碳气体和/或二氧化碳气体。稀有气体例如为Ne气。在工序ST3中，从气体供给源组40向腔室12c供给第2气体。另外，利用排气装置50将腔室12c的压力设定为指定的压力。另外，在工序ST3中，为了生成等离子体从第1高频电源62供给第1高频波。由此，如图6的(a)所示，在腔室12c内生成第2气体的等离子体PL3。在一个实施方式的工序ST3中，从第2高频电源64向下部电极18供给第2高频波。
在工序ST3中，离子和/或自由基从等离子体PL3被照射到被加工物W。在工序ST3中，利用来自等离子体PL3的氧离子和/或自由基除去堆积物DP(参照图6的(b))。
接下来在工序STJ中，判定是否满足停止条件。在包括工序ST2和工序ST3的顺序的执行次数到达规定次数时，满足停止条件。如果在工序STJ中判定未满足停止条件，则包括工序ST2和工序ST3的顺序再次被执行。即，工序ST2和工序ST3交替反复进行。另一方面，如果在工序STJ中判定满足停止条件，则方法MT的执行结束。如果方法MT的执行结束，则掩模MK的图案被转印到多层膜ML1和多层膜ML2，如图7所示，形成包含多层膜ML1和多层膜ML2的柱状物。在一个实施方式中，在被加工物W上可同时形成多个柱状物。应予说明，包括工序ST1和工序ST2的顺序的执行次数可以为1次。
如上所述，在方法MT的工序ST3中使用的第2气体不含有氢。如果生成含有氢的气体的等离子体进行堆积物DP的除去，则磁阻效应元件的磁特性劣化。推测这是由于氢离子和/或自由基使磁阻效应元件的多层膜变质。另一方面，在方法MT的工序ST3中，通过生成不含氢的第2气体的等离子体，进行堆积物DP的除去。因此，抑制磁阻效应元件的磁特性的劣化。应予说明，由于第2气体中利用含有碳和氧的气体以及稀有气体稀释了氧气，所以抑制被加工物W的过度氧化。
另外，在一个实施方式的工序ST1中，为了蚀刻多层膜ML1，生成仅稀有气体的等离子体。如果利用仅稀有气体离子的溅射蚀刻多层膜ML1，则进一步抑制磁阻效应元件的磁特性的劣化。
以上，对各种实施方式进行了说明，但不限于上述的实施方式，可以构成各种变型方式。例如，在图2所示的被加工物中，在掩模MK与多层膜ML2之间设置有多层膜ML1，但是也可以在掩模MK与多层膜ML1之间设置多层膜ML2。在掩模MK与多层膜ML1之间设置多层膜ML2时，在工序ST1之前执行工序ST2和工序ST3。
另外，在方法MT及其变型方式涉及的方法的执行中，可以使用除电容耦合型的等离子体处理装置以外的等离子体处理装置。作为这样的等离子体处理装置，可例示电感耦合型的等离子体处理装置、为了生成等离子体而使用微波之类的表面波的等离子体处理装置。
以下，对为了评价方法MT而进行的各种实验进行说明。应予说明，本公开不受以下说明的实验限定。
(第1实验)
在第1实验中，使用图3所示的结构的等离子体处理装置对图2所示的结构的被加工物采用方法MT，制成具有图7所示的磁阻效应元件的结构的多个实验样品1。以下，示出在实验样品1的制作中使用的方法MT的处理条件。
＜实验样品1的制作中的方法MT的处理条件＞
·工序ST1
腔室的压力：30[mTorr](4[Pa])
Kr气的流量：200[sccm]
第1高频波：60[MHz]，200[W]
第2高频波：400[kHz]，800[W]
处理时间：6[秒]
·工序ST2
腔室的压力：10[mTorr](1.333[Pa])
第1气体中的Kr气的流量：170[sccm]
第1气体中的甲烷气体的流量：30[sccm]
第1高频波：60[MHz]，200[W]
第2高频波：400[kHz]，800[W]
处理时间：5[秒]
·工序ST3
腔室的压力：10[mTorr](1.333[Pa])
第2气体中的氧(O2)气的流量：10[sccm]
第2气体中的一氧化碳气体的流量：140[sccm]
第2气体中的Ne气的流量：50[sccm]
第1高频波：60[MHz]，200[W]
第2高频波：400[kHz]，800[W]
处理时间：5[秒]
·工序ST2和工序ST3的反复次数：25次
另外，在第1实验中，为了比较，使用图3所示的结构的等离子体处理装置进行图2所示的结构的被加工物的蚀刻，制作具有图7所示的磁阻效应元件的结构的多个比较样品1。在比较样品1的制作中，在第1工序中蚀刻多层膜ML1，在此之后，通过使第2工序和第3工序交替反复进行而蚀刻多层膜ML2。以下示出这些第1～第3工序的处理条件。
＜比较样品1的制作中的第1～第3工序的处理条件＞
·第1工序
腔室的压力：30[mTorr](4[Pa])
Kr气的流量：200[sccm]
第1高频波：60[MHz]，200[W]
第2高频波：400[kHz]，800[W]
处理时间：6[秒]
·第2工序
腔室的压力：10[mTorr](1.333[Pa])
Kr气的流量：170[sccm]
甲烷气体的流量：30[sccm]
第1高频波：60[MHz]，200[W]
第2高频波：400[kHz]，800[W]
处理时间：5[秒]
·第3工序
腔室的压力：10[mTorr](1.333[Pa])
氢气(H2)的流量：100[sccm]
氮气(N2)的流量：50[sccm]
Ne气的流量：50[sccm]
第1高频波：60[MHz]，200[W]
第2高频波：400[kHz]，800[W]
处理时间：5[秒]
·第2工序和第3工序的反复次数：25次
然后，测定制成的多个实验样品1和多个比较样品1各自的电阻值R和MR比。图8的(a)中示出实验样品1的电阻值R和MR比，图8的(b)中示出比较样品1的电阻值R和MR比。在图8的(a)和图8的(b)的图中，横轴为电阻值R，纵轴为MR比。如图8的(b)所示，多个比较样品1包括很多具有低电阻值和低MR比的样品。即，在多个比较样品1的制作中，得到磁特性大幅劣化的样品。另一方面，如图8的(a)所示，多个实验样品1的电阻值和MR比高。应予说明，多个实验样品1的电阻值的不同是由于磁阻效应元件的柱状物的宽度(CD值)的不同而引起的。由以上的结果确认了若采用方法MT的蚀刻，则抑制磁阻效应元件的磁特性的劣化。
(第2实验)
在第2实验中，与上述的实验样品1同样地制作多个实验样品2。另外，使用图3所示的结构的等离子体处理装置由图2所示的结构的被加工物制作多个实验样品3。在多个实验样品3的制作中，通过仅交替反复进行工序ST2和工序ST3，从而进行多层膜ML1和多层膜ML2的蚀刻。多个实验样品3的制作中的工序ST2的处理条件和工序ST3的处理条件分别与多个实验样品2的制作中的工序ST2的处理条件和工序ST3的处理条件相同。
另外，为了比较，与上述的比较样品1同样地制作多个比较样品2。另外，使用图3所示的结构的等离子体处理装置由图2所示的结构的被加工物制作多个比较样品3。在多个比较样品3的制作中，与比较样品1的制作关联地仅使上述的第2工序和第3工序交替反复，由此进行多层膜ML1和多层膜ML2的蚀刻。多个比较样品3的制作中的第2工序的处理条件和第3工序的处理条件分别与多个比较样品2的制作中的第2工序的处理条件和第3工序的处理条件相同。
然后，测定多个实验样品2、多个实验样品3、多个比较样品2和多个比较样品3各自的顽磁力Hc。在各样品的顽磁力Hc的测定中，使用试样振动型磁力计，如图9所示，制成磁化曲线来测定磁场的强度Hc1和Hc2。然后，求出Hc1和Hc2的平均值作为顽磁力Hc。然后，求出多个实验样品2的顽磁力Hc的平均值、多个实验样品3的顽磁力Hc的平均值、多个比较样品2的顽磁力Hc的平均值和多个比较样品3的顽磁力Hc的平均值。将结果示于图10。在图10的图表中，E2、E3、C2、C3分别表示多个实验样品2的顽磁力Hc的平均值、多个实验样品3的顽磁力Hc的平均值、多个比较样品2的顽磁力Hc的平均值和多个比较样品3的顽磁力Hc的平均值。由图10可知，多个实验样品3的顽磁力Hc的平均值(E3)与多个比较样品3的顽磁力Hc的平均值(C3)相比相当大。因此，确认了通过在执行工序ST3时使用不含氢的气体作为第2气体，能够抑制磁阻效应元件的磁特性的劣化。另外，由图10可知，多个实验样品2的顽磁力Hc的平均值(E2)与多个实验样品3的顽磁力Hc的平均值(E3)相比相当大。因此，确认了通过在多层膜ML1的蚀刻中使用仅稀有气体的等离子体，能够进一步抑制磁阻效应元件的磁特性的劣化。

Claims (10)

1.一种蚀刻方法，是在磁阻效应元件的制造中执行的被加工物的蚀刻方法，
所述被加工物具有第1多层膜和与该第1多层膜层叠的第2多层膜，所述第1多层膜包括第1磁性层和第2磁性层以及设置在该第1磁性层与该第2磁性层之间的隧道势垒层，所述第2多层膜是在所述磁阻效应元件中构成钉扎层的多层膜，
该方法包括如下工序：
蚀刻所述第1多层膜的工序；
为了在等离子体处理装置的腔室内蚀刻所述第2多层膜而在该腔室内生成第1气体的等离子体的工序，该第1气体包含烃气和稀有气体；以及
为了除去在生成第1气体的等离子体的所述工序中形成于所述被加工物上的含碳堆积物而在所述腔室内生成第2气体的等离子体的工序，该第2气体包含含有碳和氧的气体、氧气和稀有气体，且不含氢。
2.根据权利要求1所述的蚀刻方法，其中，所述第2气体包含一氧化碳气体或者二氧化碳气体作为含有碳和氧的所述气体。
3.根据权利要求1或2所述的蚀刻方法，其中，所述第1气体包含甲烷气体作为所述烃气。
4.根据权利要求1～3中任一项所述的蚀刻方法，其中，在生成第1气体的等离子体的所述工序中，向置物台的下部电极供给高频波，以使得来自所述第1气体的所述等离子体的离子与所述第2多层膜碰撞而蚀刻该第2多层膜，其中，在该工作台上搭载有所述被加工物。
5.根据权利要求4所述的蚀刻方法，其中，在生成第2气体的等离子体的所述工序中，向所述下部电极供给所述高频波。
6.根据权利要求1～3中任一项所述的蚀刻方法，其中，在蚀刻所述第1多层膜的所述工序中，为了在所述腔室内蚀刻所述第1多层膜，在该腔室内生成仅稀有气体的等离子体。
7.根据权利要求6所述的蚀刻方法，其中，在蚀刻第1多层膜的所述工序中，向工作台的下部电极供给高频波，以使得来自所述仅稀有气体的所述等离子体的离子与所述第1多层膜碰撞而蚀刻该第1多层膜，其中，在该工作台上搭载有所述被加工物。
8.根据权利要求1～7中任一项所述的蚀刻方法，其中，生成第1气体的等离子体的所述工序与生成第2气体的等离子体的所述工序交替地反复进行。
9.根据权利要求1～8中任一项所述的蚀刻方法，其中，所述第2多层膜包含钴层和铂层。
10.根据权利要求1～9中任一项所述的蚀刻方法，其中，所述第1磁性层和所述第2磁性层为CoFeB层，所述隧道势垒层为MgO层。
CN201711068815.3A 2016-12-22 2017-11-03 蚀刻方法 Active CN108231575B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016249474A JP6552477B2 (ja) 2016-12-22 2016-12-22 エッチング方法
JP2016-249474 2016-12-22

Publications (2)

Publication Number Publication Date
CN108231575A true CN108231575A (zh) 2018-06-29
CN108231575B CN108231575B (zh) 2023-04-11

Family

ID=62630056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711068815.3A Active CN108231575B (zh) 2016-12-22 2017-11-03 蚀刻方法

Country Status (5)

Country Link
US (1) US10181559B2 (zh)
JP (1) JP6552477B2 (zh)
KR (1) KR102423457B1 (zh)
CN (1) CN108231575B (zh)
TW (1) TWI720275B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681956A (zh) * 2019-03-11 2020-09-18 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110298070A1 (en) * 2010-06-03 2011-12-08 Renesas Electronics Corporation Semiconductor Device Having Magnetoresistive Element and Manufacturing Method Thereof
CN104425242A (zh) * 2013-08-26 2015-03-18 东京毅力科创株式会社 半导体器件的制造方法
JP2015122473A (ja) * 2013-11-20 2015-07-02 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP2016046470A (ja) * 2014-08-26 2016-04-04 東京エレクトロン株式会社 被処理体をエッチングする方法
JP2016164955A (ja) * 2015-03-06 2016-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306564B1 (en) * 1997-05-27 2001-10-23 Tokyo Electron Limited Removal of resist or residue from semiconductors using supercritical carbon dioxide
US7211195B2 (en) * 2003-08-04 2007-05-01 Hitachi Global Storage Technologies Netherlands B.V. Method for providing a liftoff process using a single layer resist and chemical mechanical polishing and sensor formed therewith
US20100304504A1 (en) 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
JP5918108B2 (ja) * 2012-11-16 2016-05-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6127511B2 (ja) * 2012-12-28 2017-05-17 富士通セミコンダクター株式会社 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法
KR102384908B1 (ko) * 2015-11-25 2022-04-08 삼성전자주식회사 자성 패턴 세정 조성물, 자성 패턴 형성 방법 및 자기 메모리 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110298070A1 (en) * 2010-06-03 2011-12-08 Renesas Electronics Corporation Semiconductor Device Having Magnetoresistive Element and Manufacturing Method Thereof
CN104425242A (zh) * 2013-08-26 2015-03-18 东京毅力科创株式会社 半导体器件的制造方法
JP2015122473A (ja) * 2013-11-20 2015-07-02 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP2016046470A (ja) * 2014-08-26 2016-04-04 東京エレクトロン株式会社 被処理体をエッチングする方法
JP2016164955A (ja) * 2015-03-06 2016-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681956A (zh) * 2019-03-11 2020-09-18 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Also Published As

Publication number Publication date
TWI720275B (zh) 2021-03-01
US10181559B2 (en) 2019-01-15
CN108231575B (zh) 2023-04-11
US20180182957A1 (en) 2018-06-28
JP2018107191A (ja) 2018-07-05
JP6552477B2 (ja) 2019-07-31
TW201836007A (zh) 2018-10-01
KR102423457B1 (ko) 2022-07-22
KR20180073452A (ko) 2018-07-02

Similar Documents

Publication Publication Date Title
KR102426264B1 (ko) 에칭 방법
KR101858162B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR101926478B1 (ko) 에칭 처리 방법
CN104347521B (zh) 半导体器件的制造方法
KR102363052B1 (ko) 피처리체를 처리하는 방법
CN104425242B (zh) 半导体器件的制造方法
US9647206B2 (en) Method for etching layer to be etched
WO2013046640A1 (ja) プラズマ処理装置及びプラズマ処理方法
KR102056751B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6613207B2 (ja) 被処理体をエッチングする方法
CN108231575A (zh) 蚀刻方法
TW201440152A (zh) Ｃｕ配線之形成方法
KR102612169B1 (ko) 다층막을 에칭하는 방법
KR102580731B1 (ko) 피가공물의 처리 방법
JP7001703B2 (ja) エッチング方法
WO2017082373A1 (ja) 被処理体をエッチングする方法
JP7223507B2 (ja) エッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant