CN104347521B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN104347521B
CN104347521B CN201410372926.3A CN201410372926A CN104347521B CN 104347521 B CN104347521 B CN 104347521B CN 201410372926 A CN201410372926 A CN 201410372926A CN 104347521 B CN104347521 B CN 104347521B
Authority
CN
China
Prior art keywords
gas
multilayer film
film
etched
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410372926.3A
Other languages
English (en)
Other versions
CN104347521A (zh
Inventor
小川和人
成重和树
佐藤孝纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104347521A publication Critical patent/CN104347521A/zh
Application granted granted Critical
Publication of CN104347521B publication Critical patent/CN104347521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供半导体器件的制造方法。该制造方法包括：(a)在等离子体处理装置的处理容器内准备被处理体的工序，该被处理体具有：包括交替层叠的氧化硅膜和氮化硅膜的多层膜和设置于该多层膜上的掩模；和(b)对多层膜进行蚀刻的工序，在该工序中，将包括氢气、溴化氢气体和三氟化氮气体且包括烃气体、氟烃气体和碳氟化合物气体中的至少任一种的处理气体供给到处理容器内，在等离子体处理装置的处理容器内生成处理气体的等离子体。

Description

半导体器件的制造方法
技术领域
本发明的实施方式涉及半导体器件的制造方法。
背景技术
作为一种半导体器件已知有具有三维构造的NAND型闪存器件。在具有三维构造的NAND型闪存器件的制造中，进行通过交替设置介电常数不同的两个层而成的多层膜的蚀刻，然后进行在该多层膜上形成深的孔的工序。这种蚀刻记载在下述的专利文献1中。
具体而言，在专利文献1中，将在多层膜上具有无定型碳制的掩模的被处理体暴露在包括CH2F2气体、N2气体和NF3气体的处理气体的等离子体中，由此进行该多层膜的蚀刻。另外，在专利文献1中记载有在蚀刻中使腔内的压力下降的技术。
现有技术文献
专利文献1：美国专利申请公开第2013/0059450号说明书
发明内容
发明想要解决的技术问题
如上述多层膜那样，在用于在蚀刻对象的膜上形成深的孔的蚀刻中，必须保持掩模至蚀刻的最后。即，要求掩模选择比。但是，对于专利文献1所述的处理气体的等离子体，难以保持掩模。
因此，在本技术领域中，在孔这样的深的形状的蚀刻中，必须改善掩模选择比。
用于解决技术课题的技术方案
在一个方面中，提供半导体器件的制造方法。该制造方法包括：(a)在等离子体处理装置的处理容器内准备被处理体的工序，该被处理体具有：多层膜，其包括介电常数相互不同且交替层叠的第1电介质膜和第2电介质膜；和设置于该多层膜上的掩模，其中，该第1电介质膜为氧化硅膜，该第2电介质膜为氮化硅膜；和(b)对多层膜进行蚀刻的工序，在该工序中，将包含氢气、溴化氢气体和三氟化氮气体且包含烃气体、氟烃气体和碳氟化合物气体中的至少任一种的处理气体供给到处理容器内，在等离子体处理装置的处理容器内生成处理气体的等离子体。
在该制造方法的工序(b)中所使用的处理气体尤其包含碳和氢。另外，在该处理气体中包含原子数较多的氢。由此，在工序(b)的蚀刻中，在掩模的表面形成有包含碳且具有高硬度的保护膜。其结果是，能够保持掩模的形状至蚀刻结束时为止。即，在对多层膜的深的形状的蚀刻中，能够改善掩模选择比。
在一个方式中，上述等离子体处理装置也可以是电容耦合式等离子体处理装置，在蚀刻多层膜的工序(b)中，也可以对等离子体处理装置的上部电极或者下部电极供给等离子体生成用的高频电力，对等离子体处理装置的下部电极供给高频偏置电力。在一个方式中，氟烃气体也可以为CH2F2气体、CH3F气体或者CHF3气体。另外，在一个方式中，烃气体也可以为CH4气体。另外，在一个方式中，第1电介质膜也可以为氧化硅膜，第2电介质膜也可以为氮化硅膜。另外，在一个方式中，掩模也可以为无定形碳制。或者，掩模也可以由有机聚合物构成。
另外，在一个方式中，在进行工序(b)的期间内，也可以改变被处理体的温度。在被处理体的温度低的情况下，多层膜的蚀刻速率变高，形成于多层膜的形状的宽度例如孔的直径变大。另一方面，在被处理体的温度高的情况下，多层膜的蚀刻速率变低，但是能够形成厚的保护膜，能够在深度方向上形成越靠近深部宽度越细且整体具有细的宽度的形状例如孔。因此，在工序(b)的中途，通过改变被处理体的温度，能够形成具有高垂直性和细的宽度的形状。
在一个方式中，在工序(b)中，第1期间中的被处理体的温度被设定成比该第1期间后的第2期间的被处理体的温度高。即，在一个方式中，在工序(b)的第1期间中，被处理体的温度被设定成较高的温度，在工序(b)的第2期间中，被处理体的温度被设定成较低的温度。根据该方式，在第1期间中，能够在深度方向上形成具有越靠近深部越细的宽度的形状，另外，能够在划分该形状的面上形成厚的保护膜。在第2期间中，能够扩大深部中的形状的宽度。由此，能够形成具有细的宽度且具有高垂直性的形状例如孔。
在一个方式中，在工序(b)中，第1期间中的被处理体的温度被设定成比该第1期间后的第2期间的被处理体的温度低。即，在一个方式中，在工序(b)的第1期间中，被处理体的温度被设定成较低的温度，在工序(b)的第2期间中，被处理体的温度被设定成较高的温度。根据该方式，在第1期间中，能够确保高的蚀刻速率，在第2期间中，能够形成细的形状例如孔。
发明效果
如以上说明的方式，根据本发明的一个方面，在对多层膜的深的形状的蚀刻中，能够改善掩模选择比。
附图说明
图1是表示一个实施方式所涉及的半导体器件的制造方法的流程图。
图2是表示在工序ST1中所准备的晶片的一个例子的图。
图3是概略地表示等离子体处理装置的一个例子的图。
图4是详细地表示图3所示的阀组、流量控制器组和气体源组的图。
图5是表示在工序ST2中被蚀刻状态的晶片的图。
图6是表示实验例2和实验例3的结果的三个图表。
图7是表示实验例4和实验例5的结果的两个图表。
附图标记说明
10…等离子体处理装置；12…处理容器；PD…载置台；16…下部电极；18b…静电卡盘；30…上部电极；40…气体源组；50…排气装置；62…第1高频电源(等离子体生成用)；64…第2高频电源(吸引离子用)；70…直流电源部；Cnt…控制部；W…晶片(被处理体)；IL…多层膜；IL1、IL2…电介质膜；MSK…掩模；MT…半导体器件的制造方法。
具体实施方式
下面，参照附图，对各种实施方式进行详细的说明。此外，在各个附图中对于相同或者相当的部分标注相同的附图标记。
图1是表示一个实施方式所涉及的半导体器件的制造方法的流程图。图1所示的方法MT例如能够用于具有三维构造的NAND闪存的制造，包括工序ST1和工序ST2。工序ST1是准备被处理体(以下称作“晶片”)W的工序，工序ST2是对晶片W的多层膜进行蚀刻的工序。
图2是表示在工序ST1中所准备的晶片的一个例子的图。图2所示的晶片W具有基底层UL、多层膜IL和掩模MSK。基底层UL能够为设置于基板上的多晶硅制成的层。在该基底层UL上设置有多层膜IL。多层膜IL具有介电常数不同的两个电介质膜IL1和IL2交替层叠而成的构造。在一个实施方式中，电介质膜IL1为氧化硅膜，电介质膜IL2为氮化硅膜。电介质膜IL1的厚度例如为5nm～50nm，电介质膜IL2的厚度例如为10nm～75nm。在多层膜IL上设置有掩模MSK。掩模MSK具有用于在多层膜IL上形成孔这样的深的形状的图案。掩模MSK例如能够为无定形碳制。或者，掩模MSK也可以由有机聚合物构成。
再次参照图1。在方法MT的工序ST1中，在等离子体处理装置的处理容器内准备晶片W。在一个例子中，等离子体处理装置能够为电容耦合式等离子体处理装置。下面，对能够用于实施方法MT的等离子体处理装置的一个例子进行说明。图3是概略地表示的等离子体处理装置的一个例子的图，表示该等离子体处理装置的纵截面中的构造。
图3所示的等离子体处理装置10是电容耦合式等离子体装置，具有大致圆筒状的处理容器12。处理容器12的内壁面由实施了阳极氧化处理的铝构成。该处理容器12被安全接地。
在处理容器12的底部上设置有由绝缘材料构成的大致圆筒状的支承部14。支承部14在处理容器12内从处理容器12的底部在铅垂方向上延伸。支承部14对设置于处理容器12内的载置台PD进行支承。具体而言，如图3所示，支承部14能够在该支承部14的内壁面上支承载置台PD。
载置台PD在其上表面保持晶片W。载置台PD能够包括下部电极16和支承部18。下部电极16例如由铝这样的金属构成，呈大致圆盘形状。在该下部电极16的上表面设置有支承部18。
支承部18用于支承晶片W，包括基底部18a和静电卡盘18b。基底部18a例如由铝这样的金属构成，呈大致圆盘形状。基底部18a设置于下部电极16上，与下部电极16电连接。静电卡盘18b设置于基底部18a之上。静电卡盘18b具有将作为导电膜的电极配置于一对绝缘层或绝缘板之间的构造。静电卡盘18b的电极与直流电源22电连接。该静电卡盘18b能够利用由来自直流电源22的直流电压产生的库仑力等的静电力对晶片W进行吸附保持。
在支承部18的基底部18a的周缘部上，以围绕晶片W的周缘和静电卡盘18b的方式配置有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象膜的材料而适当选择的材料构成，例如能够由石英构成。
在基底部18a的内部设置有制冷剂流路24。制冷剂流路24构成一个实施方式的温度调节机构。在制冷剂流路24中，从设置于外部的制冷单元经由配管26a、26b循环供给规定温度的制冷剂。通过像这样控制循环的制冷剂的温度，来控制被支承在支承部18上的晶片W的温度。
另外，在等离子体处理装置10中设置有气体供给路径28。气体供给路径28将来自传热气体供给机构的传热气体、例如氦气供给到静电卡盘18b的上表面与晶片W的背面之间。
另外，等离子体处理装置10包括上部电极30。上部电极30在载置台PD的上方与该载置台PD相对配置。下部电极16与上部电极30相互大致平行地设置。在这些上部电极30与下部电极16之间，划分有用于对晶片W进行等离子体处理的处理空间S。
上部电极30经由绝缘性遮蔽部件32被支承在处理容器12的上部。该上部电极30能够包括电极板34和电极支承体36。电极板34面向处理空间S，划分有多个气体排出孔34a。该电极板34能够由焦耳热少的低电阻的导电体或半导体构成。
电极支承体36以电极板34自由装卸的方式支承电极板34，例如能够由铝等导电性材料构成。该电极支承体36能够具有水冷构造。在电极支承体36的内部设置有气体扩散室36a。与气体排出口34a连通的多个气体流通孔36b从该气体扩散室36a向下方延伸。另外，在电极支承体36上形成由用于将处理气体导入气体扩散室36a的气体导入口36c，该气体导入口36c与气体供给管38连接。
气体供给管38经由阀组42和流量控制器组44与气体源组40连接。图4是详细地表示图3所示的阀组、流量控制器组和气体源组的图。如图4所示，气体源组40包括多个(N个)气体源401～405。气体源401～405分别是H2气体、HBr气体、NF3气体、CH2F2气体、CH4气体的气体源。此外，气体源401能够为任意的氢气的源，气体源403能够为任意的碳氟化合物类气体的源。碳氟化合物类气体能够为碳氟化合物气体或者氟烃气体。作为碳氟化合物气体列举C4F6气体、C4F8气体、CF4气体，作为氟烃气体，除了CH2F2气体外，列举有CH3F气体、CHF3气体。另外，气体源404能够为任意的烃气体的源。
流量控制器组44包括多个(N个)流量控制器441～445。流量控制器441～445控制从对应的气体源供给的气体的流量。这些流量控制器441～445既可以为质量流量控制器(MFC)，也可以为FCS。阀组42包括多个(N个)阀421～425。气体源401～405分别通过流量控制器441～445和阀421～425与气体供给管38连接。气体源401～405的气体从气体供给管38到达气体扩散室36a，通过气体流通孔36b和气体排出口34a排出到处理空间S。
返回图3，等离子体处理装置10还可以包括接地导体12a。接地导体12a呈大致圆筒状，设置成从处理容器12的侧壁延伸至上部电极30的高度位置的上方。
另外，在等离子体处理装置10中，沿着处理容器12的内壁以自由装卸的方式设置有沉积屏蔽件46。沉积屏蔽件46也可以设置于支承部14的外周。沉积屏蔽件46用于防止蚀刻副生成物(沉积物)附着在处理容器12，通过在铝材料上包覆Y2O3等陶瓷而构成。
在处理容器12的底部侧，在支承部14与处理容器12的内壁之间设置有排气板48。排气板48例如能够通过在铝材料上包覆Y2O3等陶瓷而构成。在该排气板48的下方，在处理容器12设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50具有涡轮分子泵等真空泵，能够将处理容器12内减压至所需的真空度。另外，在处理容器12的侧壁上设置有晶片W的搬入搬出口12g，该搬入搬出口12g能够通过闸阀54开闭。
在处理容器12的内壁设置有导电性部件(GND块)56。导电性部件56以在高度方向上位于与晶片W大致相同的高度位置的方式安装于处理容器12的内壁。该导电性部件56与地线DC连接，发挥防止异常放电的效果。此外，导电性部件56设置于等离子体生成区域中即可，其设置位置并不限于图3所示的位置。
另外，等离子体处理装置10还包括第1高频电源62和第2高频电源64。第1高频电源62是产生等离子体生成用的第1高频(RF：Radio Frequency，射频)电力的电源，产生27～100MHz的频率、在一个例子中是100MHz的高频电力。第1高频电源62经由匹配器66与下部电极16连接。匹配器66是用于使第1高频电源62的输出阻抗与负荷侧(下部电极16侧)的输入阻抗匹配的电路。此外，第1高频电源62经由匹配器66与上部电极30连接。
第2高频电源64是产生用于将离子向晶片W吸引的第2高频电力、即高频偏置电力的电源，产生400kHz～13.56MHz范围内的频率、在一个例子中是400kHz的高频电力。第2高频电源64经由匹配器68与下部电极16连接。匹配器68是用于使第2高频电源64的输出阻抗与负荷侧(下部电极16侧)的输入阻抗匹配的电路。
另外，等离子体处理装置10还包括直流电源部70。直流电源部70与上部电极30连接。直流电源部70能够产生负的直流电压，将该直流电压供给到上部电极30。
另外，在一个实施方式中，等离子体处理装置10还能够包括控制部Cnt。该控制部Cnt是具有处理器、储存部、输入装置、显示装置等的计算机，控制等离子体处理装置10的各部分。在该控制部Cnt中，操作员为了管理等离子体处理装置10能够使用输入装置来进行指令的输入操作等，另外，通过显示装置能够将等离子体处理装置10的运转情况可视化显示。而且，在控制部Cnt的存储部中保存有：用于通过处理器来控制在等离子体处理装置10中实施的各种处理的控制程序、根据处理条件使等离子体处理装置10的各部分实施处理的程序、即处理方案。
具体而言，控制部Cnt实施控制，使得向流量控制器441～445、阀421～425、排气装置50送出控制信号，在工序ST2的蚀刻时向处理容器12内供给处理气体，且使该处理容器12内的压力变成所设定的压力。
另外，在一个实施方式中，控制部Cnt能够向第1高频电源62和第2高频电源64送出控制信号，使得来自第1高频电源62和第2高频电源64的高频电力以该高频电力的ON和OFF切换为脉冲状的方式供给到下部电极16。另外，控制部Cnt能够向直流电源部70送出控制信号，以使与高频电力变成ON的期间相比绝对值大的负的直流电压在高频电力变成OFF的期间施加在上部电极30上。此外，第1高频电源62和第2高频电源64的高频电力的ON和OFF的频率例如为1kHz～40kHz。此处，高频电力的ON和OFF的频率是以由第1高频电源62和第2高频电源64的高频电力ON期间和OFF期间组成的期间作为一个周期的频率。另外，在一个周期内，高频电力的ON的期间所占的占空比例如为50％～90％。另外，直流电源部的直流电压值的切换可以与第1高频电源62和第2高频电源64的ON和OFF的切换同步。
再次参照图1，继续说明方法MT。在工序ST1中，将被搬入处理容器12内的晶片W配置在载置台PD上，被静电卡盘18b吸附保持。接着，在方法MT中，进行工序ST2。
在工序ST2中，进行多层膜IL的蚀刻。因此，在工序ST2中，来自气体源组40的处理气体被供给到处理容器12内，处理容器内的压力被设定成规定的压力。该处理气体包括氢气、HBr气体和NF3气体且包括烃气体、氟烃气体和碳氟化合物气体中的至少任一种。例如，处理气体包括H2气体、HBr气体、NF3气体、CH4气体、CH2F2气体。另外，在工序ST2中，将来自第1高频电源62和第2高频电源64的高频电力供给到下部电极16。工序ST2中的各种条件例如被设定在以下所示的范围内的条件。
·H2气体的流量：50～300sccm
·HBr气体的流量：5～50sccm
·NF3气体的流量：50～100sccm
·CH4气体的流量：5～50sccm
·CH2F2气体的流量：40～80sccm
·第1高频电源62的高频电力的频率：27～100MHz
·第1高频电源62的高频电力：500～2700W
·第2高频电源64的高频电力的频率：0.4～13MHz
·第2高频电源64的高频电力：1000～4000W
·处理容器12内的压力：2.66～13.3Pa(20～100mT)
另外，在一个实施方式中，第1高频电源62和第2高频电源64的高频电力的ON与OFF也可以呈脉冲状切换。另外，也可以与第1高频电源62和第2高频电源64的高频电力的ON和OFF的切换同步，如上所述，切换施加在上部电极30上的负的直流电压的绝对值的大小。在本实施方式中，高频电力为ON时生成等离子体，高频电力为OFF时晶片W正上方的等离子体消失。另外，因高频电力为OFF时施加在上部电极30上的负的直流电压，正离子被吸引到上部电极30并与其碰撞。由此，从上部电极30释放二次电子。所放出的二次电子将掩模MSK改性，提高掩模MSK的耐蚀性。另外，二次电子中和晶片W的带电状态，其结果是，在后续的蚀刻时离子进入形成于多层膜IL上的孔内的直线性增强。此外，关于第1高频电源62和第2高频电源64的高频电力的ON和OFF的切换的条件和施加在上部电极30上的负的直流电压的条件如下所述。
·高频电力的ON和OFF的频率：1～40kHz
·在一个周期内高频电力ON的期间所占的占空比：50～90％
·高频电力ON的期间的负的直流电压的绝对值：150～500V
·高频电力OFF的期间的负的直流电压的绝对值：350～1000V
在该工序ST2中，在处理容器12内生成处理气体的等离子体。即，产生氟的活性种、氢的活性种和溴的活性种。如图5所示，利用这些活性种，在掩模MSK的开口部的下方，将多层膜IL蚀刻。另外，在工序ST2中，含有包含于处理气体中的碳的保护膜PF附着在掩模MSK的表面。工序ST2中所使用的处理气体包括氢气、HBr气体等含氢的气体，所以，在处理气体中包含原子数较多的氢。因此，保护膜PF被氢的活性种改性，保护膜PF的硬度提高。其结果是，能够保持掩模的形状至工序ST2的蚀刻结束时为止。即，在对多层膜IL的深的形状的蚀刻中，能够改善掩模选择比。
另外，在处理气体的等离子体中包含较多的氢的活性种，所以，在电介质膜IL2为氮化硅膜的情况下，该电介质膜IL2的蚀刻速率变大。其结果是，多层膜IL的蚀刻速率提高。
并且，在处理气体的等离子体中包含溴的活性种，所以，在划分形成于多层膜IL上的孔的面上形成有SiBrO等蚀刻副生成物的膜。由此，划分形成于多层膜IL上的孔的面变成平滑面。
在一个实施方式中，在进行工序ST2的期间内，也可以改变晶片W的温度。在晶片W的温度低的情况下，多层膜IL的蚀刻速率变高，形成于多层膜上的形状的宽度、例如孔的直径变大。另一方面，在被处理体的温度高的情况下，多层膜的蚀刻速率变低，但是能够形成厚的保护膜，在深度方向上形成越靠近深部变得越细且整体具有细的宽度的形状。因此，在工序(b)的中途，通过改变晶片W的温度，能够形成具有高垂直性和细的宽度的形状例如孔。
在具体的一个例子工序ST2中，第1期间中的晶片W的温度被设定成比第1期间后的第2期间中的晶片W的温度高。即，在工序ST2的第1期间中，被处理体的温度被设定成较高的温度，在工序ST2的第2期间中，被处理体的温度被设定成较低的温度。例如，第1期间为从工序ST2开始至中途时刻的期间，第2期间为从该中途时刻至工序ST2结束的期间。另外，例如，第1期间的晶片W的温度为30℃，第2期间的晶片W的温度为10℃。根据该工序ST2，在第1期间中，能够在深度方向上形成具有越靠近深部越细的宽度的形状，另外，能够在划分孔等形状的面上形成厚的保护膜。而且，在第2期间，能够扩大深部中的形状的宽度。由此，能够形成具有细的宽度且具有垂直性的形状例如孔。
在具体的另一个例子工序ST2中，第1期间中的晶片W的温度被设定成比第1期间后的第2期间中的晶片W的温度低。即，在工序ST2的第1期间中，被处理体的温度被设定成较低的温度，在工序ST2的第2期间中，被处理的温度被设定成较高的温度。例如，第1期间的晶片W的温度为10℃，第2期间的晶片W的温度为30℃。根据该工序ST2，在第1期间中，能够确保高蚀刻速率，在第2期间中，能够形成具有细的宽度的形状例如孔。
此处，对使用等离子体处理装置10所进行的实验例1和比较例2进行说明。在实验例1和比较例中，使用包括具有12层氧化硅膜和12层氮化硅膜且具有2400nm的总厚度的多层膜IL的晶片，形成贯通多层膜IL的孔洞。在实验例1中，使用包括H2气体、HBr气体、NF3气体、CH2F2气体、CH4气体的处理气体进行了蚀刻。另一方面，在比较例中，使用包括C4F6气体、C4F8气体、CH2F2气体、Ar气体的处理气体进行了蚀刻。
其结果在于，在实验例1中掩模选择比为12.6，在比较例中掩模选择比为4.8。此处，掩模选择比是多层膜的蚀刻速率与掩模的蚀刻速率之比，是表示该数值大的一方的掩模的破坏少即掩模得到维持的标准。另外，在实验例1中，多层膜的蚀刻速率为400nm/min，在比较例中，多层膜的蚀刻速率为175nm/min。根据该实验例1和比较例的结果可以确认，根据方法MT，掩模选择比得到改善。并且，根据方法MT，能够确认多层膜的蚀刻速率提高。
接着，对使用等离子体处理装置10所进行的实验例2和实验例3进行说明。在实验例2中，将第1高频电力的频率设定为100MHz，将第2高频电力的频率设定为400kHz，对与实验例1同样的晶片进行了蚀刻。另外，在实验例3中，将第1高频电力的频率设定为60MHz，将第2高频电力的频率设定为400kHz，对与实验例1同样的晶片进行了蚀刻。实验例2和实验例3的蚀刻的其它条件与实验例1的蚀刻的条件相同。
而且，对于实验例2和实验例3各自求出通过蚀刻所形成的孔的深部的宽度、孔的上部的宽度以及孔的深部的宽度与孔的上部的宽度之比。图6表示其结果。在图6(a)中表示通过实验例2和实验例3的蚀刻所形成的孔的上部的宽度、即“Top CD”。在图6(b)中表示通过实验例2和实验例3的蚀刻所形成的孔的深部的宽度、即“Bottom CD”。另外，表示通过实验例2和实验例3的蚀刻所形成的孔的深部的宽度与孔的上部的宽度之比、即“B/T Ratio”。如图6(a)所示，在实验例2的情况下，即，在将第1高频电力的频率设定为100MHz的情况下，与实验例3的情况、即将第1高频电力设定为60MHz的情况相比，能够确认孔的上部的宽度变窄。另外，如图6(b)所示，在将第1高频电力的频率设定为100MHz的情况下，与将第1高频电力的频率设定为60MHz的情况相比，能够确认孔的深部的宽度变宽。另外，如图6(c)所示，在将第1高频电力的频率设定为100MHz的情况下，与将第1高频电力的频率设定为60MHz的情况相比，能够确认孔的深部的宽度与孔的上部的宽度之比接近100％。由此可以确认，通过使第1高频电力的频率接近100MHz，能够形成垂直性高的孔、即在深度方向上宽度的变动少的孔。此外，通过使第1高频电力的频率接近100MHz而形成垂直性高的孔的理由在于，第1高频电力的频率越高，等离子体的密度越高，保护膜的量变大且有利于蚀刻的活性种的数量也增多，其结果是，抑制孔的上部的宽度的扩大，另外，促进孔的深部的形成。
下面，对使用等离子体处理装置10所进行的实验例4和实验例5进行说明。在实验例4中，将第1高频电力的频率设定为100MHz，将第2高频电力的频率设定为400kHz，对与实验例1同样的晶片进行了蚀刻。另外，在实验例5中，将第1高频电力的频率设定为100MHz，将第2高频电力的频率设定为3.2MHz，对与实验例1同样的晶片进行了蚀刻。实验例4和实验例5的蚀刻的其它条件与实验例1的蚀刻条件相同。此外，在实验例4中，将第1高频电力、即“HF”设定为500W、1250W、2000W三种并进行了三次蚀刻。另外，在实验例5中，将“HF”设定为500W、1500W、2000W三种并进行了三次蚀刻。
接着，求出实验例4和实验例5的蚀刻时的蚀刻速率。图7表示其结果。图7(a)表示在实验例4中所求出的蚀刻速率的图表，图7(b)表示在实验例5中求出的蚀刻速率的图表。在图7的图表中，横坐标表示晶片直径上的位置，晶片的中心位置是“0”。另外，在图7中，纵坐标表示蚀刻速率。如图7(b)所示，在实验例5、即在将第2高频电力的频率设定为3.2MHz的实验例中，在晶片的中央附近局部具有蚀刻速率提高的倾向。另一方面，在实验例4、即在将第2高频电力的频率设定为400kHz的实验例中，能够确认晶片直径方向上的蚀刻速率的均匀性得到提高。由此，能够确认：通过使第2高频电力的频率接近400kHz，能够提高蚀刻速率的面内均匀性。
以上对实施方式进行了说明，但并不限于上述实施方式，能够构成各种各样的变形方式。例如，等离子体处理装置并不限定于电容耦合式等离子体处理装置，可以为感应等离子体处理装置，或者也可以为通过波导管和天线将微波导入处理容器内形成等离子体的等离子体处理装置。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，包括：
在等离子体处理装置的处理容器内准备被处理体的工序，该被处理体具有：多层膜，其包括介电常数相互不同且交替层叠的第1电介质膜和第2电介质膜；和设置于该多层膜上的掩模，其中，该第1电介质膜为氧化硅膜，该第2电介质膜为氮化硅膜；和
对所述多层膜进行蚀刻的工序，在该工序中，将包含氢气、溴化氢气体和三氟化氮气体且包含烃气体、氟烃气体和碳氟化合物气体中的至少任一种的处理气体供给到所述处理容器内，在所述等离子体处理装置的所述处理容器内生成处理气体的等离子体，
在对所述多层膜进行蚀刻的工序中，含有包含于所述处理气体中的碳的保护膜形成在所述掩模的表面，所述保护膜被来自所述等离子体的氢的活性种改性，相对于所述掩模选择性地蚀刻所述第1电介质膜和所述第2电介质膜。
2.如权利要求1所述的制造方法，其特征在于：
所述等离子体处理装置是电容耦合型等离子体处理装置，
在对所述多层膜进行蚀刻的工序中，对所述等离子体处理装置的上部电极或下部电极供给等离子体生成用的高频电力，对所述等离子体处理装置的下部电极供给高频偏置电力。
3.如权利要求1所述的制造方法，其特征在于：
所述氟烃气体为CH2F2气体、CH3F气体或者CHF3气体。
4.如权利要求1所述的制造方法，其特征在于：
所述烃气体为CH4气体。
5.如权利要求1所述的制造方法，其特征在于：
所述掩模为无定形碳制。
6.如权利要求1所述的制造方法，其特征在于：
在实施对所述多层膜进行蚀刻的工序的期间内，改变所述被处理体的温度。
7.如权利要求6所述的制造方法，其特征在于：
在对所述多层膜进行蚀刻的工序中，第1期间中的所述被处理体的温度被设定成比该第1期间后的第2期间中的所述被处理体的温度高，
所述第1期间为从对所述多层膜进行蚀刻的工序开始至中途时刻的期间，所述第2期间为从该中途时刻至对所述多层膜进行蚀刻的工序结束的期间。
8.如权利要求6所述的制造方法，其特征在于：
在对所述多层膜进行蚀刻的工序中，第1期间中的所述被处理体的温度被设定成比该第1期间后的第2期间中的所述被处理体的温度低，
所述第1期间为从对所述多层膜进行蚀刻的工序开始至中途时刻的期间，所述第2期间为从该中途时刻至对所述多层膜进行蚀刻的工序结束的期间。
9.如权利要求1～8中任一项所述的制造方法，其特征在于：
在对所述多层膜进行蚀刻的工序中，利用该多层膜的蚀刻，在划分形成于该多层膜上的形状的面上形成有含有来自所述等离子体中的溴的蚀刻副生成物的膜。
CN201410372926.3A 2013-07-31 2014-07-31 半导体器件的制造方法 Active CN104347521B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-159005 2013-07-31
JP2013159005 2013-07-31
JP2014020626A JP6211947B2 (ja) 2013-07-31 2014-02-05 半導体装置の製造方法
JP2014-020626 2014-02-05

Publications (2)

Publication Number Publication Date
CN104347521A CN104347521A (zh) 2015-02-11
CN104347521B true CN104347521B (zh) 2018-12-18

Family

ID=52428057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410372926.3A Active CN104347521B (zh) 2013-07-31 2014-07-31 半导体器件的制造方法

Country Status (4)

Country Link
US (2) US9039913B2 (zh)
JP (1) JP6211947B2 (zh)
KR (1) KR102266267B1 (zh)
CN (1) CN104347521B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6328524B2 (ja) * 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
JP6339961B2 (ja) * 2015-03-31 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6339963B2 (ja) * 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
CN106298502B (zh) * 2015-05-18 2019-04-09 中微半导体设备(上海)股份有限公司 一种利用等离子体对多层材料刻蚀的方法
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP6541439B2 (ja) * 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
KR20180014207A (ko) * 2015-06-26 2018-02-07 도쿄엘렉트론가부시키가이샤 기상 식각 시스템 및 방법
WO2016210299A1 (en) * 2015-06-26 2016-12-29 Tokyo Electron Limited GAS PHASE ETCH WITH CONTROLLABLE ETCH SELECTIVITY OF Si-CONTAINING ARC OR SILICON OXYNITRIDE TO DIFFERENT FILMS OR MASKS
JP6604833B2 (ja) * 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
US9997374B2 (en) * 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6498152B2 (ja) * 2015-12-18 2019-04-10 東京エレクトロン株式会社 エッチング方法
JP6479698B2 (ja) * 2016-02-18 2019-03-06 東芝メモリ株式会社 半導体製造装置および半導体装置の製造方法
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
JP2018046185A (ja) * 2016-09-15 2018-03-22 東京エレクトロン株式会社 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法
JP6945385B2 (ja) * 2017-08-14 2021-10-06 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7137927B2 (ja) * 2017-12-20 2022-09-15 キオクシア株式会社 半導体装置の製造方法
WO2019138654A1 (ja) * 2018-10-26 2019-07-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP7413093B2 (ja) * 2019-07-18 2024-01-15 キオクシア株式会社 エッチング方法、半導体製造装置、および半導体装置の製造方法
KR20220082068A (ko) * 2019-11-08 2022-06-16 도쿄엘렉트론가부시키가이샤 에칭 방법
JP7096279B2 (ja) * 2020-03-25 2022-07-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム、および基板処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237790A (zh) * 1998-05-29 1999-12-08 世界先进积体电路股份有限公司 形成随机存取存储器单元阵列的埋藏式电容阵列的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04285173A (ja) * 1991-03-15 1992-10-09 Canon Inc 窓曇り除去機構を備えた光励起プロセス装置
JPH05326499A (ja) * 1992-05-19 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
JP2002110650A (ja) * 2000-10-03 2002-04-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP2004093634A (ja) * 2002-08-29 2004-03-25 Nippon Sheet Glass Co Ltd 構造体の形成方法
WO2004109772A2 (en) * 2003-05-30 2004-12-16 Tokyo Electron Limited Method and system for etching a high-k dielectric material
US7288482B2 (en) * 2005-05-04 2007-10-30 International Business Machines Corporation Silicon nitride etching methods
WO2008013402A1 (en) * 2006-07-25 2008-01-31 Lg Chem, Ltd. Method of manufacturing organic light emitting device and organic light emitting device manufactured by using the method
US9536970B2 (en) * 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP5434970B2 (ja) * 2010-07-12 2014-03-05 セントラル硝子株式会社 ドライエッチング剤
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237790A (zh) * 1998-05-29 1999-12-08 世界先进积体电路股份有限公司 形成随机存取存储器单元阵列的埋藏式电容阵列的方法

Also Published As

Publication number Publication date
CN104347521A (zh) 2015-02-11
US20150037982A1 (en) 2015-02-05
KR102266267B1 (ko) 2021-06-16
US20150228500A1 (en) 2015-08-13
KR20150015408A (ko) 2015-02-10
JP6211947B2 (ja) 2017-10-11
US9039913B2 (en) 2015-05-26
JP2015046564A (ja) 2015-03-12
US9449838B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
CN104347521B (zh) 半导体器件的制造方法
CN105374674B (zh) 多层膜的蚀刻方法
CN106206286B (zh) 蚀刻方法
CN105390388B (zh) 蚀刻方法
CN104851795B (zh) 半导体器件的制造方法
CN105390387B (zh) 蚀刻方法
CN107068557B (zh) 半导体器件的制造方法
TWI621176B (zh) Semiconductor device manufacturing method
CN106057666B (zh) 蚀刻方法
JP6431557B2 (ja) プラズマ処理装置及びプラズマ処理方法
CN110462798A (zh) 在感应耦合等离子体处理室内以低偏压产生近衬底补充等离子体密度
KR101835683B1 (ko) 다층막을 에칭하는 방법
KR101863992B1 (ko) 피에칭층을 에칭하는 방법
CN106206287B (zh) 蚀刻方法
CN105702572B (zh) 等离子体蚀刻方法
CN109559987A (zh) 等离子体处理方法
CN105304484A (zh) 绝缘膜的蚀刻方法
US20140299576A1 (en) Plasma processing method and plasma processing apparatus
CN109755125A (zh) 蚀刻方法
TWI844155B (zh) 用於使用無感測器ｒｆ阻抗匹配網路處理基板的方法與系統及具有儲存在其上的施行此方法的指令之非暫態電腦可讀取儲存媒體

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant