KR101835683B1 - 다층막을 에칭하는 방법 - Google Patents

다층막을 에칭하는 방법 Download PDF

Info

Publication number
KR101835683B1
KR101835683B1 KR1020150106596A KR20150106596A KR101835683B1 KR 101835683 B1 KR101835683 B1 KR 101835683B1 KR 1020150106596 A KR1020150106596 A KR 1020150106596A KR 20150106596 A KR20150106596 A KR 20150106596A KR 101835683 B1 KR101835683 B1 KR 101835683B1
Authority
KR
South Korea
Prior art keywords
gas
film
multilayer film
etching
frequency power
Prior art date
Application number
KR1020150106596A
Other languages
English (en)
Other versions
KR20160018366A (ko
Inventor
유스케 사이토
류우 이시타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160018366A publication Critical patent/KR20160018366A/ko
Application granted granted Critical
Publication of KR101835683B1 publication Critical patent/KR101835683B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H01L27/11556—
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Plasma Technology (AREA)

Abstract

다층막의 에칭에 있어서, 마스크의 개구의 폐색을 억제하고, 또한 다층막에 형성되는 스페이스의 수직성을 향상시킨다. 다층막은, 교호로 적층된 제 1 막 및 제 2 막을 포함하고, 제 1 막 및 제 2 막은 서로 상이한 유전율을 가진다. 다층막을 에칭하는 방법은, (a) 플라즈마 처리 장치의 처리 용기 내에, 다층막 및 이 다층막 상에 마련된 마스크를 가지는 피처리체를 준비하는 공정과, (b) 다층막을 에칭하는 공정으로, 수소 가스, 플루오르 하이드로 카본 가스, 불소 함유 가스, 탄화수소 가스, 삼염화 붕소 가스 및 질소 가스를 포함하는 처리 가스를 상기 처리 용기 내에서 여기시키는 상기 공정을 포함한다.

Description

다층막을 에칭하는 방법{ETCHING METHOD OF MULTILAYERED FILM}
본 발명의 실시 형태는 다층막을 에칭하는 방법에 관한 것이다.
반도체 장치의 일종으로서 3 차원 구조를 가지는 NAND형 플래시 메모리 디바이스가 알려져 있다. 3 차원 구조를 가지는 NAND형 플래시 메모리 디바이스의 제조에 있어서는, 유전율이 상이한 두 개의 층이 교호로 마련됨으로써 구성되는 다층막의 에칭을 행하여, 당해 다층막에 깊은 홀을 형성하는 공정이 행해진다. 이러한 에칭에 대해서는 하기의 특허 문헌 1에 기재되어 있다.
구체적으로, 특허 문헌 1에는, 다층막 상에 마스크를 가지는 피처리체를, HBr 가스, C4F8 가스 및 BCl3 가스를 포함하는 처리 가스의 플라즈마에 노출시킴으로써, 당해 다층막을 에칭하는 방법이 기재되어 있다. 특허 문헌 1에 기재된 방법에서는, HBr 가스에 유래하는 활성종에 의해 다층막 중의 다결정 실리콘막이 에칭되고, C4F8 가스에 유래하는 활성종에 의해 다층막 중의 산화 실리콘막이 에칭되고, 또한 다층막의 에칭에 의해 형성되는 측벽면에 BCl3 가스에 유래하는 보호막이 형성된다. 이에 의해, 다층막이 그 적층 방향(즉, 수직 방향)에 대하여 직교하는 방향(즉, 수평 방향)으로 에칭되는 것을 억제하고 있다. 이에 의해, 다층막에 형성되는 홀과 같은 스페이스의 수직성을 높이고 있다.
국제공개 제2014/010499호
특허 문헌 1에 기재된 에칭 방법에서는, 마스크의 개구의 사이즈가 작아지고, 경우에 따라서는 마스크의 개구가 폐색되는 경우가 있다. 또한, 보다 강고한 보호막을 형성함으로써, 다층막에 형성되는 스페이스의 수직성을 더 향상시킬 필요가 있다.
따라서, 본 기술 분야에 있어서는, 마스크의 개구의 폐색을 억제하고, 또한 다층막에 형성되는 스페이스의 수직성을 향상시키는 것이 요청되고 있다.
일태양에 있어서는, 다층막을 에칭하는 방법이 제공된다. 다층막은, 교호로 적층된 제 1 막 및 제 2 막을 포함하고, 제 1 막 및 제 2 막은 서로 상이한 유전율을 가진다. 이 방법은, (a) 플라즈마 처리 장치의 처리 용기 내에, 다층막 및 상기 다층막 상에 마련된 마스크를 가지는 피처리체를 준비하는 공정과, (b) 다층막을 에칭하는 공정으로, 수소 가스, 플루오르 하이드로 카본 가스, 불소 함유 가스, 탄화수소 가스, 삼염화 붕소 가스, 및 질소 가스를 포함하는 처리 가스를 상기 처리 용기 내에서 여기시키는 상기 공정을 포함한다.
상기 방법에서 이용되는 처리 가스는 질소 가스를 포함하고 있다. 이 질소 가스에 유래하는 질소의 활성종은, 마스크에 퇴적되는 탄소를 함유하는 퇴적물을 깎아, 상기 퇴적물에 의한 마스크의 개구의 폐색을 억제한다. 또한, 질소의 활성종은, 다층막에 형성되는 스페이스를 구획 형성하는 측벽면에 형성된 보호막, 즉, 붕소를 함유 하는 보호막을 질화시킨다. 이에 의해, 보호막을 보다 강고한 보호막으로 변질시킨다. 따라서, 다층막에 형성되는 스페이스의 수직성을 보다 높게 할 수 있다.
일실시 형태에서는, 플루오르 하이드로 카본 가스는, CH2F2 가스, CH3F 가스 또는 CHF3 가스여도 된다. 일실시 형태에서는, 불소 함유 가스는 NF3 가스 또는 SF6 가스여도 된다. 일실시 형태에서는, 탄화수소 가스는 CH4 가스여도 된다.
일실시 형태에서는, 제 1 막은 산화 실리콘막이며, 제 2 막은 질화 실리콘막이어도 된다. 일실시 형태에서는, 제 1 막은 산화 실리콘막이며, 제 2 막은 폴리 실리콘막이어도 된다. 일실시 형태에서는, 제 1 막과 제 2 막은 합계 24 층 이상 적층되어 있어도 된다.
또한 일실시 형태에서는, 마스크는 아몰퍼스 카본제여도 된다.
이상 설명한 바와 같이, 마스크의 개구의 폐색을 억제하고, 또한 다층막에 형성되는 스페이스의 수직성을 향상시키는 것이 가능해진다.
도 1은 일실시 형태에 따른 다층막을 에칭하는 방법을 나타내는 순서도이다.
도 2는 공정(ST1)에 있어서 준비되는 웨이퍼의 일례를 나타내는 도이다.
도 3은 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도이다.
도 4는 도 3에 나타내는 밸브군, 유량 제어기군 및 가스 소스군을 상세하게 나타내는 도이다.
도 5는 공정(ST2)에 있어서 에칭되고 있는 웨이퍼를 나타내는 도이다.
도 6은 실험예 및 비교 실험예에서 구한 경사각을 설명하기 위한 도이다.
도 7은 실험예 및 비교 실험예에서 구한 중심선의 이탈량을 설명하기 위한 도이다.
도 8은 실험예 및 비교 실험예에서 구한 경사각 및 중심선의 이탈량을 나타내는 표이다.
이하, 도면을 참조하여 다양한 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일실시 형태에 따른 다층막을 에칭하는 방법을 나타내는 순서도이다. 도 1에 나타내는 방법(MT)은, 예를 들면 3 차원 구조를 가지는 NAND 플래시 메모리의 제조에 이용할 수 있는 것이며, 공정(ST1) 및 공정(ST2)을 포함하고 있다.
공정(ST1)은, 피처리체(이하, '웨이퍼(W)'라고 함)를 준비하는 공정이다. 도 2는 공정(ST1)에 있어서 준비되는 웨이퍼(W)의 일례를 나타내는 도이다. 도 2에 나타내는 웨이퍼(W)는, 하지층(UL), 다층막(IL) 및 마스크(MSK)를 가진다. 하지층(UL)은 기판 상에 마련된 다결정 실리콘제의 층일 수 있다. 이 하지층(UL) 상에는 다층막(IL)이 마련되어 있다. 다층막(IL)은, 유전율이 상이한 두 개의 유전체막(IL1 및 IL2)이 교호로 적층된 구조를 가지고 있다. 일실시 형태에서는, 유전체막(IL1)은 산화 실리콘막이며, 유전체막(IL2)은 질화 실리콘막일 수 있다. 다른 일실시 형태에서는, 유전체막(IL1)은 산화 실리콘막이며, 유전체막(IL2)은 폴리 실리콘막일 수 있다. 유전체막(IL1)의 두께는 예를 들면 5 nm ~ 50 nm이며, 유전체막(IL2)의 두께는 예를 들면 10 nm ~ 75 nm이다. 유전체막(IL1 및 IL2)은 합계 24 층 이상 적층되어 있어도 된다. 다층막(IL) 상에는 마스크(MSK)가 마련되어 있다. 마스크(MSK)는 다층막(IL)에 홀과 같은 스페이스를 형성하기 위한 패턴을 가지고 있다. 마스크(MSK)는 예를 들면 아몰퍼스 카본제일 수 있다. 혹은, 마스크(MSK)는 유기 폴리머로 구성되어 있어도 된다.
다시 도 1을 참조한다. 방법(MT)의 공정(ST1)에서는, 웨이퍼(W)가 플라즈마 처리 장치의 처리 용기 내에 준비된다. 일례에 있어서는, 플라즈마 처리 장치는 용량 결합형 플라즈마 처리 장치일 수 있다. 이하, 방법(MT)의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례에 대하여 설명한다. 도 3은 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도이며, 당해 플라즈마 처리 장치의 종단면에 있어서의 구조를 나타내고 있다.
도 3에 나타내는 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이며, 대략 원통 형상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 내벽면은 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 저부 상에는, 절연 재료로 구성된 대략 원통 형상의 지지부(14)가 마련되어 있다. 지지부(14)는, 처리 용기(12) 내에 있어서, 처리 용기(12)의 저부로부터 연직 방향으로 연장되어 있다. 지지부(14)는, 처리 용기(12) 내에 마련된 배치대(PD)를 지지하고 있다. 구체적으로, 도 3에 나타내는 바와 같이, 지지부(14)는, 당해 지지부(14)의 내벽면에 있어서 배치대(PD)를 지지할 수 있다.
배치대(PD)는, 그 상면에 있어서 웨이퍼(W)를 유지한다. 배치대(PD)는 하부 전극(16) 및 지지부(18)를 포함할 수 있다. 하부 전극(16)은, 예를 들면 알루미늄과 같은 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 이 하부 전극(16)의 상면 상에는 지지부(18)가 마련되어 있다.
지지부(18)는 웨이퍼(W)를 지지하는 것이며, 베이스부(18a) 및 정전 척(18b)을 포함하고 있다. 베이스부(18a)는 예를 들면 알루미늄과 같은 금속제로 구성되어 있고, 대략 원반 형상을 이루고 있다. 베이스부(18a)는 하부 전극(16) 상에 마련되어 있고, 하부 전극(16)에 전기적으로 접속되어 있다. 정전 척(18b)은 베이스부(18a) 상에 마련되어 있다. 정전 척(18b)은, 도전막인 전극을 한 쌍의 절연층 또는 절연 시트 간에 배치한 구조를 가지고 있다. 정전 척(18b)의 전극에는 직류 전원(22)이 전기적으로 접속되어 있다. 이 정전 척(18b)은, 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착 유지할 수 있다.
지지부(18)의 베이스부(18a)의 주연부 상에는, 웨이퍼(W)의 주연 및 정전 척(18b)을 둘러싸도록 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은, 에칭의 균일성을 향상시키기 위하여 마련되어 있다. 포커스 링(FR)은, 에칭 대상의 막의 재료에 따라 적절히 선택되는 재료로 구성되어 있고, 예를 들면 석영으로 구성될 수 있다.
베이스부(18a)의 내부에는 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)는 일실시 형태에 따른 온조 기구를 구성하고 있다. 냉매 유로(24)에는, 외부에 마련된 칠러 유닛으로부터 배관(26a, 26b)을 거쳐 소정 온도의 냉매가 순환 공급된다. 이와 같이 순환되는 냉매의 온도를 제어함으로써, 지지부(18) 상에 의해 지지된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를, 정전 척(18b)의 상면과 웨이퍼(W)의 이면과의 사이로 공급한다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은, 배치대(PD)의 상방에 있어서 당해 배치대(PD)와 대향 배치되어 있다. 하부 전극(16)과 상부 전극(30)은 서로 대략 평행하게 마련되어 있다. 이들 상부 전극(30)과 하부 전극(16)의 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 구획 형성되어 있다.
상부 전극(30)은, 절연성 차폐 부재(32)를 개재하여 처리 용기(12)의 상부에 지지되어 있다. 이 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면하고 있고, 복수의 가스 토출홀(34a)을 구획 형성하고 있다. 이 전극판(34)은 줄열이 적은 저저항의 도전체 또는 반도체로 구성될 수 있다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이며, 예를 들면 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출홀(34a)에 연통하는 복수의 가스 통류홀(36b)이 하방으로 연장되어 있다. 또한, 전극 지지체(36)에는 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 개재하여 가스 소스군(40)이 접속되어 있다. 도 4는, 도 3에 나타내는 밸브군, 유량 제어기군 및 가스 소스군을 상세하게 나타내는 도이다. 도 4에 나타내는 바와 같이, 가스 소스군(40)은 N 개(N은 자연수)의 가스 소스(401 ~ 406)를 포함하고 있다. 가스 소스(401 ~ 406)는 각각, 수소 가스(H2 가스), 플루오르 하이드로 카본 가스, 불소 함유 가스, 탄화수소 가스, 삼염화 붕소(BCl3) 가스 및 질소 가스(N2 가스)의 소스이다. 플루오르 하이드로 카본 가스로서는 CH2F2 가스, CH3F 가스 또는 CHF3 가스가 예시된다. 불소 함유 가스로서는 NF3 가스 또는 SF6 가스가 예시된다. 탄화수소 가스로서는 CH4가 예시된다. 또한, 가스 소스군은 Ar 가스와 같은 희가스 등의 다양한 가스의 소스를 더 가지고 있어도 된다.
유량 제어기군(44)은 N 개의 유량 제어기(441 ~ 446)를 포함하고 있다. 유량 제어기(441 ~ 446)는 대응하는 가스 소스로부터 공급되는 가스의 유량을 제어한다. 이들 유량 제어기(441 ~ 446)는 매스 플로우 컨트롤러(MFC)여도 되고, FCS여도 된다. 밸브군(42)은 N 개의 밸브(421 ~ 426)를 포함하고 있다. 가스 소스(401 ~ 406)는 각각 유량 제어기(441 ~ 446) 및 밸브(421 ~ 426)를 개재하여 가스 공급관(38)에 접속되어 있다. 가스 소스(401 ~ 406)의 가스는, 가스 공급관(38)으로부터 가스 확산실(36a)에 도달하고, 가스 통류홀(36b) 및 가스 토출홀(34a)을 거쳐 처리 공간(S)에 토출된다.
도 3으로 돌아와, 플라즈마 처리 장치(10)는 접지 도체(12a)를 더 구비할 수 있다. 접지 도체(12a)는 대략 원통 형상을 이루고 있고, 처리 용기(12)의 측벽으로부터 상부 전극(30)의 높이 위치보다 상방으로 연장되도록 마련되어 있다.
또한 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 퇴적물 실드(46)가 착탈 가능하게 마련되어 있다. 퇴적물 실드(46)는 지지부(14)의 외주에도 마련되어 있다. 퇴적물 실드(46)는 처리 용기(12)에 에칭 부생물(퇴적물)이 부착되는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 저부측에 있어서는, 지지부(14)와 처리 용기(12)의 내벽과의 사이에 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는, 예를 들면 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하방에 있어서 처리 용기(12)에는, 배기구(12e)가 마련되어 있다. 배기구(12e)에는 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 터보 분자 펌프 등의 진공 펌프를 가지고 있어, 처리 용기(12) 내를 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입반출구(12g)가 마련되어 있고, 이 반입반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
처리 용기(12)의 내벽에는 도전성 부재(GND 블록)(56)가 마련되어 있다. 도전성 부재(56)는, 높이 방향에 있어서 웨이퍼(W)와 대략 동일한 높이에 위치하도록, 처리 용기(12)의 내벽에 장착되어 있다. 이 도전성 부재(56)는, 그라운드에 DC적으로 접속되어 있고, 이상 방전 방지 효과를 발휘한다. 또한, 도전성 부재(56)는 플라즈마 생성 영역에 마련되어 있으면 되며, 그 설치 위치는 도 3에 나타내는 위치에 한정되는 것은 아니다.
또한, 플라즈마 처리 장치(10)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 더 구비하고 있다. 제 1 고주파 전원(62)은 플라즈마 생성용의 제 1 고주파 전력을 발생하는 전원이며, 27 ~ 100 MHz의 주파수, 일례에 있어서는 40 MHz의 고주파 전력을 발생한다. 제 1 고주파 전원(62)은 정합기(66)를 개재하여 하부 전극(16)에 접속되어 있다. 정합기(66)는, 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로이다. 또한, 제 1 고주파 전원(62)은 정합기(66)를 개재하여 상부 전극(30)에 접속되어 있어도 된다.
제 2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 제 2 고주파 전력, 즉 고주파 바이어스 전력을 발생하는 전원이며, 400 kHz ~ 13.56 MHz의 범위 내의 주파수, 일례에 있어서는 3 MHz의 고주파 전력을 발생한다. 제 2 고주파 전원(64)은 정합기(68)를 개재하여 하부 전극(16)에 접속되어 있다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로이다.
또한, 플라즈마 처리 장치(10)는 직류 전원부(70)를 더 구비하고 있다. 직류 전원부(70)는 상부 전극(30)에 접속되어 있다. 직류 전원부(70)는 음의 직류 전압을 발생하고, 당해 직류 전압을 상부 전극(30)에 부여하는 것이 가능하다.
또한 일실시 형태에 있어서는, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위하여 커멘드의 입력 조작 등을 행할 수 있고, 또한 표시 장치에 의해, 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램, 또는 처리 조건에 따라 플라즈마 처리 장치(10)의 각 부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된다.
구체적으로, 제어부(Cnt)는 유량 제어기(441 ~ 446), 밸브(421 ~ 426), 배기 장치(50)에 제어 신호를 송출하고, 공정(ST2)의 에칭 시에 처리 가스가 처리 용기(12) 내로 공급되고, 또한 당해 처리 용기(12) 내의 압력이 설정된 압력이 되도록 제어를 실행한다.
또한 제어부(Cnt)는, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)으로부터의 고주파 전력이 하부 전극(16)에 공급되도록, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)에 제어 신호를 송출할 수 있다. 일실시 형태에서는, 제어부(Cnt)는, 고주파 전력의 ON과 OFF가 펄스 형상으로 전환되어 하부 전극(16)에 공급되도록, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)에 제어 신호를 송출할 수 있다. 또한 제어부(Cnt)는, 고주파 전력이 ON으로 되어 있는 기간보다 절대값의 큰 음의 직류 전압이, 고주파 전력이 OFF로 되어 있는 기간에 상부 전극(30)에 인가되도록, 직류 전원부(70)에 제어 신호를 송출할 수 있다. 또한, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)의 고주파 전력의 ON 및 OFF의 주파수는, 예를 들면 1 kHz ~ 40 kHz이다. 여기서, 고주파 전력의 ON 및 OFF의 주파수란, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)의 고주파 전력이 ON의 기간과 OFF의 기간으로 이루어지는 기간을 1 주기로 하는 주파수이다. 또한, 1 주기에서 고주파 전력이 ON인 기간이 차지하는 듀티비는, 예를 들면 50 % ~ 90 %이다. 또한, 직류 전원부의 직류 전압의 전환은, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)의 고주파 전력의 ON 및 OFF의 전환에 동기될 수 있다.
다시 도 1을 참조하여, 방법(MT)의 설명을 계속한다. 공정(ST1)에서는, 플라즈마 처리 장치의 처리 용기 내에 웨이퍼(W)가 준비된다. 플라즈마 처리 장치(10)를 이용하는 경우에는, 배치대(PD) 상에 배치된 웨이퍼(W)가 정전 척(18b)에 의해 흡착 유지된다. 이어서, 방법(MT)에서는 공정(ST2)이 행해진다.
공정(ST2)에서는 다층막의 에칭이 행해진다. 이 때문에, 공정(ST2)에서는, 처리 가스가 플라즈마 처리 장치의 처리 용기 내로 공급되고, 처리 용기 내의 압력이 소정의 압력으로 설정된다. 플라즈마 처리 장치(10)를 이용하는 경우에는, 가스 소스군(40)으로부터의 처리 가스가 처리 용기(12) 내로 공급되고, 배기 장치(50)가 작동됨으로써, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다.
공정(ST2)에서 이용되는 처리 가스는 수소 가스(H2 가스), 플루오르 하이드로 카본 가스, 불소 함유 가스, 탄화수소 가스, 삼염화 붕소(BCl3) 가스 및 질소 가스(N2 가스)를 포함한다. 플루오르 하이드로 카본 가스로서는 CH2F2 가스, CH3F 가스 또는 CHF3 가스가 예시된다. 불소 함유 가스로서는 NF3 가스 또는 SF6 가스가 예시된다. 탄화수소 가스로서는 CH4가 예시된다. 또한, 처리 가스는 Ar 가스와 같은 희가스를 더 포함하고 있어도 된다.
또한 공정(ST2)에서는, 처리 용기 내로 공급된 처리 가스가 여기된다. 플라즈마 처리 장치(10)를 이용하는 경우에는, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)으로부터의 고주파 전력이 하부 전극(16)에 부여된다.
공정(ST2)에 있어서의 각종 조건은, 예를 들면 이하에 나타내지는 범위 내의 조건으로 설정된다.
· H2 가스의 유량 : 50~300 sccm
· CH2F2 가스의 유량 : 40 ~ 80 sccm
· NF3 가스의 유량 : 50 ~ 100 sccm
· CH4 가스의 유량 : 5 ~ 50 sccm
· BCl3 가스의 유량 : 5 ~ 30 sccm
· N2 가스의 유량 : 10 ~ 200 sccm
· 제 1 고주파 전원(62)의 고주파 전력의 주파수 : 27 ~ 100 MHz
· 제 1 고주파 전원(62)의 고주파 전력 : 500 ~ 2700 W
· 제 2 고주파 전원(64)의 고주파 전력의 주파수 : 0.4 ~ 13 MHz
· 제 2 고주파 전원(64)의 고주파 전력 : 1000 ~ 4000 W
· 처리 용기(12) 내의 압력 : 2.66 ~ 13.3 Pa(20 ~ 100 mT)
또한 일실시 형태에서는, 공정(ST2)에 있어서, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)의 고주파 전력의 ON과 OFF가 펄스 형상으로 전환되어도 된다. 또한, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)의 고주파 전력의 ON과 OFF의 전환에 동기시켜, 상술한 바와 같이, 상부 전극(30)에 인가되는 음의 직류 전압의 절대값의 대소가 전환되어도 된다. 이 실시 형태에서는, 고주파 전력이 ON일 때 플라즈마가 생성되고, 고주파 전력이 OFF일 때, 웨이퍼(W) 직상(直上)의 플라즈마가 소실된다. 또한, 고주파 전력이 OFF일 때 상부 전극(30)에 인가되는 음의 직류 전압에 의해, 양이온이 상부 전극(30)으로 인입되어 충돌한다. 이에 의해, 상부 전극(30)으로부터 2 차 전자가 방출된다. 방출된 2 차 전자는 마스크(MSK)를 개질하여, 마스크(MSK)의 에칭 내성을 향상시킨다. 또한, 2 차 전자는 웨이퍼(W)의 대전 상태를 중화하고, 그 결과, 다층막(IL)에 형성된 홀 내에의 이온의 직진성이 높아진다. 또한, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)의 고주파 전력의 ON과 OFF의 전환에 관한 조건, 및, 상부 전극(30)에 인가되는 음의 직류 전압의 조건은 예를 들면 다음과 같다.
· 고주파 전력의 ON과 OFF의 주파수 : 1 ~ 40 kHz
· 일주기에 있어서 고주파 전력이 ON인 기간이 차지하는 듀티비 : 50 ~ 90 %
· 고주파 전력이 ON인 기간의 음의 직류 전압의 절대값 : 150 ~ 500 V
· 고주파 전력이 OFF인 기간의 음의 직류 전압의 절대값 : 350 ~ 1000 V
이 공정(ST2)에서는, 처리 가스가 여기되어 플라즈마가 발생한다. 그리고, 처리 가스에 포함되는 분자 또는 원자의 활성종에 웨이퍼(W)가 노출됨으로써, 도 5에 나타내는 바와 같이, 웨이퍼(W)의 다층막(IL)이 에칭된다. 또한, 공정(ST2)의 에칭 중에는, 처리 가스에 포함되는 탄소에 유래하는 퇴적물(DP)이 마스크(MSK) 상에 퇴적된다. 이 퇴적물(DP)은 마스크(MSK)의 개구를 폐색시킬 수 있다. 그러나, 처리 가스에 포함되는 질소에 의해 퇴적물(DP)의 두께가 감소한다. 그 결과, 마스크(MSK)의 개구의 폐색이 억제된다.
또한, 공정(ST2)의 에칭 중에는, 삼염화 붕소 중의 붕소, 다층막을 구성하는 원자, 예를 들면 산소 및 질소 중 적어도 하나와의 화합물이 생성되고, 다층막(IL)에 형성된 스페이스(SP)를 구획 형성하는 측벽면(SW)에 당해 화합물을 포함하는 보호막(PF)이 형성된다. 또한, 이 보호막(PF)은 처리 가스에 포함되는 질소에 의해 질화된다. 따라서, 다층막(IL)의 에칭에 기여하는 활성종에 대하여 보다 우수한 내성을 가진다, 즉, 보다 강고한 보호막(PF)이 형성된다. 이에 의해, 다층막(IL)에 형성되는 스페이스(SP)의 수직성을 향상시킬 수 있다.
또한, 공정(ST2)에서 이용되는 처리 가스에는 수소가 포함되어 있다. 이 수소에 의해 마스크(MSK)가 개질된다. 그 결과, 공정(ST2)의 에칭의 종료 시까지, 마스크의 형상을 유지하는 것이 가능해진다. 즉, 다층막(IL)의 에칭에 관한 마스크 선택비를 개선하는 것이 가능해진다.
(실험예 및 비교예)
이하, 방법(MT)을 이용하여 행한 실험예, 및 비교를 위하여 행한 비교 실험예에 대하여 설명한다.
실험예에서는, 도 2에 나타낸 웨이퍼(W)에 대하여, 플라즈마 처리 장치(10)를 이용하여 방법(MT)을 적용했다. 한편, 비교 실험예에서는, N2 가스를 포함하지 않고, BCl3 가스 대신에 HBr 가스를 포함하는 처리 가스를 이용하여, 도 2에 나타낸 웨이퍼(W)의 다층막(IL)의 에칭을 행했다. 또한, 비교 실험예의 에칭에 있어서의 다른 조건은 실험예의 에칭의 조건과 동일하게 했다.
실험예의 에칭을 적용한 웨이퍼(W), 및 비교 실험예의 에칭을 적용한 웨이퍼(W)의 쌍방에 대하여, 에칭에 의해 형성된 스페이스를 포함하는 다층막(IL)의 단면 화상을 취득하고, 당해 단면 화상을 이용하여 스페이스의 형상을 관찰했다. 구체적으로, 당해 단면 화상으로부터, 스페이스(SP)의 경사각(θ) 및 중심선의 이탈량(D)을 구했다. 경사각(θ)은, 도 6에 나타내는 바와 같이, 단면 화상에 있어서 스페이스(SP)를 구획 형성하고 있는 한 쌍의 라인(Ls) 간의 중심선(Lp)과 당해 스페이스의 상단 개구의 중심을 수직 방향으로 통과하는 가상선(Li)이 이루는 각도를 구함으로써 얻었다. 또한, 한 쌍의 라인(Ls)은, 단면 화상에 있어서 스페이스(SP)를 양측으로부터 구획 형성하고 있는 다층막(IL)의 측벽면에 대응하고 있다. 또한, 중심선의 이탈량(D)은, 도 7에 나타내는 바와 같이, 중심선(Lp)과 가상선(Li) 간의 수평 방향의 거리(Ld)를 상이한 수 개의 위치에서 구하고, 구한 거리(Ld)의 3σ을 산출함으로써 얻었다. 또한, 경사각(θ) 및 중심선의 이탈량(D)을, 웨이퍼(W)의 직경 방향의 중심, 엣지, 및 중심과 엣지의 중간의 각각의 위치에서 구했다.
도 8에, 실험예 및 비교 실험예에서 구한 경사각(θ)과 중심선의 이탈량(D)을 나타낸다. 도 8에 나타내는 바와 같이, 비교 실험예의 에칭에 의해 형성된 스페이스의 경사각(θ) 및 중심선의 이탈량(D)은 상당히 큰 값이 되어 있었다. 비교 실험예에서 형성된 스페이스의 경사각(θ) 및 중심선의 이탈량(D)이 커진 원인은, 보호막에 의한 측벽면의 보호가 충분하지 않고, 스페이스에 대하여 경사 방향으로 입사하는 이온에 의해 다층막에 형성된 측벽면이 수평 방향으로 깎인 것에 따른 것이라고 추측된다. 또한, 비교 실험예에서 형성된 스페이스의 중심선의 이탈량(D)이 커진 원인은, 에칭 시간의 경과에 따라 마스크의 개구의 사이즈가 작아지고, 다층막의 심부로 들어감에 따라 스페이스의 폭이 작아진 것에 따른 것이라고 추측된다. 한편, 실험예의 에칭에 의해 형성된 스페이스의 경사각(θ) 및 중심선의 이탈량(D)은, 비교 실험예의 에칭에 의해 형성된 스페이스의 경사각(θ) 및 중심선의 이탈량(D)보다 상당히 작아져 있었다. 이로부터, HBr가 아닌, BCl3 및 N2 가스를 포함하는 처리 가스를 이용함으로써, 마스크의 개구의 축소를 억제하면서, 다층막에 형성되는 스페이스의 수직성을 높이는 것이 가능하다고 하는 것이 확인되었다.
이상, 실시 형태에 대하여 설명했지만, 상술한 실시 형태에 한정되지 않고 다양한 변형 태양을 구성 가능하다. 예를 들면, 플라즈마 처리 장치는, 용량 결합형 플라즈마 처리 장치에 한정되지 않고, 유도 결합형 플라즈마 처리 장치여도 되고, 혹은 마이크로파를 도파관 및 안테나를 거쳐 처리 용기 내에 도입하여 플라즈마를 형성하는 플라즈마 처리 장치여도 된다.
10 : 플라즈마 처리 장치
12 : 처리 용기
16 : 하부 전극
30 : 상부 전극
62 : 제 1 고주파 전원
64 : 제 2 고주파 전원
Cnt : 제어부
W : 웨이퍼
MSK : 마스크
IL : 다층막
IL1 : 유전체막
IL2 : 유전체막
SP : 스페이스
SW : 측벽면
PF : 보호막

Claims (8)

  1. 서로 상이한 유전율을 가지고, 또한 교호로 적층된 제 1 막 및 제 2 막을 포함하는 다층막을 에칭하는 방법으로서,
    플라즈마 처리 장치의 처리 용기 내에, 상기 다층막 및 상기 다층막 상에 마련된 마스크를 가지는 피처리체를 준비하는 공정과,
    상기 다층막을 에칭하는 공정으로, 수소 가스, 플루오르 하이드로 카본 가스, 불소 함유 가스, 탄화수소 가스, 삼염화 붕소 가스 및 질소 가스를 포함하는 처리 가스를 상기 처리 용기 내에서 여기시키는 상기 공정을 포함하며,
    상기 다층막을 에칭하는 공정에 있어서, 상기 다층막에 형성된 스페이스를 구획 형성하는 측벽면에 상기 삼염화 붕소 가스에 의해 보호막이 형성되고, 상기 질소 가스에 의해 상기 보호막이 질화되는 방법.
  2. 제 1 항에 있어서,
    상기 플루오르 하이드로 카본 가스는 CH2F2 가스, CH3F 가스 또는 CHF3 가스인 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 불소 함유 가스는 NF3 가스 또는 SF6 가스인 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 탄화수소 가스는 CH4 가스인 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 막은 산화 실리콘막이며, 상기 제 2 막은 질화 실리콘막인 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 막은 산화 실리콘막이며, 상기 제 2 막은 폴리 실리콘막인 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 막과 상기 제 2 막은 합계 24 층 이상 적층되어 있는 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 마스크는 아몰퍼스 카본제인 방법.
KR1020150106596A 2014-08-08 2015-07-28 다층막을 에칭하는 방법 KR101835683B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-162809 2014-08-08
JP2014162809A JP6454492B2 (ja) 2014-08-08 2014-08-08 多層膜をエッチングする方法

Publications (2)

Publication Number Publication Date
KR20160018366A KR20160018366A (ko) 2016-02-17
KR101835683B1 true KR101835683B1 (ko) 2018-03-07

Family

ID=55267936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150106596A KR101835683B1 (ko) 2014-08-08 2015-07-28 다층막을 에칭하는 방법

Country Status (5)

Country Link
US (1) US9263239B1 (ko)
JP (1) JP6454492B2 (ko)
KR (1) KR101835683B1 (ko)
CN (1) CN105374756B (ko)
SG (1) SG10201506214XA (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
JP7158252B2 (ja) * 2018-02-15 2022-10-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2020068221A (ja) * 2018-10-22 2020-04-30 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP6778822B2 (ja) * 2018-10-26 2020-11-04 株式会社日立ハイテク プラズマ処理方法
JP2022172753A (ja) 2021-05-07 2022-11-17 東京エレクトロン株式会社 基板処理方法および基板処理装置
TW202407797A (zh) 2022-03-01 2024-02-16 日商東京威力科創股份有限公司 電漿處理方法及電漿處理裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017406A (ja) * 2012-07-10 2014-01-30 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2014096499A (ja) * 2012-11-09 2014-05-22 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658972A (en) * 1979-10-16 1981-05-22 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etching method
JPH0536645A (ja) * 1991-07-25 1993-02-12 Sony Corp ドライエツチング方法
TW383427B (en) * 1998-04-03 2000-03-01 United Microelectronics Corp Method for etching tantalum oxide
JP4282391B2 (ja) * 2003-07-09 2009-06-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
EP1780779A3 (en) * 2005-10-28 2008-06-11 Interuniversitair Microelektronica Centrum ( Imec) A plasma for patterning advanced gate stacks
US20070221616A1 (en) * 2006-03-24 2007-09-27 Yi-Tyng Wu Etching method
CN100428416C (zh) * 2006-04-03 2008-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
JP6056136B2 (ja) * 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法
CN102738074B (zh) * 2012-07-05 2014-07-02 中微半导体设备(上海)有限公司 半导体结构的形成方法
JP6096470B2 (ja) * 2012-10-29 2017-03-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR102149718B1 (ko) * 2012-11-01 2020-08-31 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017406A (ja) * 2012-07-10 2014-01-30 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2014096499A (ja) * 2012-11-09 2014-05-22 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
JP2016039309A (ja) 2016-03-22
SG10201506214XA (en) 2016-03-30
CN105374756A (zh) 2016-03-02
US20160042918A1 (en) 2016-02-11
JP6454492B2 (ja) 2019-01-16
KR20160018366A (ko) 2016-02-17
CN105374756B (zh) 2019-01-15
US9263239B1 (en) 2016-02-16

Similar Documents

Publication Publication Date Title
KR101847866B1 (ko) 다층막을 에칭하는 방법
KR101835683B1 (ko) 다층막을 에칭하는 방법
KR102426264B1 (ko) 에칭 방법
KR102320085B1 (ko) 반도체 장치의 제조 방법
US9449838B2 (en) Semiconductor device manufacturing method
KR102038174B1 (ko) 반도체 장치의 제조 방법
KR101937727B1 (ko) 에칭 방법
KR20150024277A (ko) 반도체 장치의 제조 방법
US9418863B2 (en) Method for etching etching target layer
KR20150021475A (ko) 실리콘 산화막을 에칭하는 방법
KR20160140469A (ko) 에칭 방법
US9613824B2 (en) Etching method

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right