JP2022172753A - 基板処理方法および基板処理装置 - Google Patents

基板処理方法および基板処理装置 Download PDF

Info

Publication number
JP2022172753A
JP2022172753A JP2021078924A JP2021078924A JP2022172753A JP 2022172753 A JP2022172753 A JP 2022172753A JP 2021078924 A JP2021078924 A JP 2021078924A JP 2021078924 A JP2021078924 A JP 2021078924A JP 2022172753 A JP2022172753 A JP 2022172753A
Authority
JP
Japan
Prior art keywords
substrate
period
substrate processing
processing method
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021078924A
Other languages
English (en)
Inventor
貴俊 大類
Takatoshi ORUI
隆太郎 須田
Ryutaro Suda
嘉英 木原
Yoshihide Kihara
幕樹 戸村
Maju Tomura
圭恵 熊谷
Yoshie Kumagai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021078924A priority Critical patent/JP2022172753A/ja
Priority to TW111115572A priority patent/TW202249119A/zh
Priority to KR1020220051553A priority patent/KR20220152139A/ko
Priority to CN202210470922.3A priority patent/CN115312383A/zh
Priority to US17/736,009 priority patent/US20220359167A1/en
Publication of JP2022172753A publication Critical patent/JP2022172753A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】プラズマエッチングで形成される開口の形状を制御する基板処理方法を提供する。【解決手段】本開示に係る基板処理方法は、シリコン含有誘電体膜を有する基板を基板支持器に準備する工程と、水素とフッ素を含むガスを含む処理ガスからプラズマを生成して前記シリコン含有誘電体膜をエッチングする工程とを含み、前記エッチングする工程は、前記処理ガスをチャンバ内に供給する工程と、前記基板支持器又は前記上部電極に前記プラズマを生成するための第１の高周波信号を供給する電力供給工程と、上部電極に第１の電気バイアスを印加する工程とを含む。【選択図】図３

Description

本開示の例示的実施形態は、基板処理方法および基板処理装置に関する。
電子デバイスの製造においては、基板のシリコン含有膜のプラズマエッチングが行われている。例えば、特許文献１には、プラズマエッチングにより、誘電体膜をエッチングする方法が開示されている。
特開２０１６－３９３０９号公報
本開示は、プラズマエッチングで形成される凹部の形状を制御する基板処理方法を提供する。
本開示の一つの例示的実施形態は、プラズマ処理装置において基板を処理する基板処理方法である。前記プラズマ処理装置は、チャンバと、前記チャンバ内に設けられた基板支持器と、前記チャンバ内において前記基板支持器に対向して設けられた上部電極と、を備え、前記基板処理方法は、シリコン含有誘電体膜を有する基板を前記基板支持器に準備する工程と、水素とフッ素を含むガスを含む処理ガスからプラズマを生成して前記シリコン含有誘電体膜をエッチングする工程とを含み、前記エッチングする工程は、前記処理ガスを前記チャンバ内に供給する工程と、前記基板支持器又は前記上部電極に前記プラズマを生成するための第１の高周波信号を供給する工程と、前記上部電極に第１の電気バイアスを印加する工程とを含む。
本開示の一つの例示的実施形態において、基板を処理する基板処理装置が提供される。前記基板処理装置は、チャンバ、前記チャンバ内に設けられた基板支持器、前記チャンバ内において前記基板支持器に対向して設けられた上部電極、前記チャンバに処理ガスを供給するガス供給部、前記チャンバ内でプラズマを生成させるための電力を供給する電源、及び、制御部を備え、前記制御部は、シリコン含有誘電体膜を有する基板を前記基板支持器に配置し、水素とフッ素を含むガスを含む処理ガスを前記チャンバ内に供給し、前記基板支持器又は前記上部電極に前記プラズマを生成するための第１の高周波信号を供給し、前記上部電極に第１の電気バイアスを印加する、制御を実行する。
本開示の一つの例示的実施形態によれば、プラズマエッチングで形成される凹部の形状を制御する基板処理方法を提供することができる。
一つの例示的実施形態に係る基板処理装置１を概略的に示す図である。 基板Ｗの断面構造の一例を示す図である。 本処理方法の一例を示すフローチャートである。 第１の電気バイアス、高周波電力ＨＦ及び第２の電気バイアスのタイミングチャートである。 工程ＳＴ２２における基板Ｗの断面構造の一例を示す図である。 凹部ＲＣの断面形状の評価方法の一例を説明するための図である。 実施例１及び参考例１におけるずれ量を示したグラフである。
以下、本開示の各実施形態について説明する。
一つの例示的実施形態において、基板処理方法が提供される。
基板処理方法は、プラズマ処理装置において基板を処理する基板処理方法であって、プラズマ処理装置は、チャンバと、チャンバ内に設けられた基板支持器と、チャンバ内において基板支持器に対向して設けられた上部電極と、を備え、基板処理方法は、シリコン含有誘電体膜を有する基板を基板支持器に準備する工程と、水素とフッ素を含むガスを含む処理ガスからプラズマを生成してシリコン含有誘電体膜をエッチングする工程とを含み、エッチングする工程は、処理ガスをチャンバ内に供給する工程と、基板支持器又は上部電極にプラズマを生成するための第１の高周波信号を供給する工程と、上部電極に第１の電気バイアスを印加する工程とを含む。
一つの例示的実施形態において、第１の電気バイアスは、直流電圧又は低周波ＲＦ信号である。
一つの例示的実施形態において、第１の電気バイアスは、負極性の直流電圧である。
一つの例示的実施形態において、第１の電気バイアスは、パルス波又は連続波である。
一つの例示的実施形態において、第１の電気バイアスは、第１の期間と、第１の期間と交互の第２の期間に上部電極に供給され、第１の期間における第１の電気バイアスの電圧の絶対値は０又は第１の電圧値であり、第２の期間における第１の電気バイアスの電圧の絶対値は、第１の電圧値よりも大きい第２の電圧値である。
一つの例示的実施形態において、第１の高周波信号は、第３の期間と、第３の期間と交互の第４の期間に供給され、第３の期間における電圧の絶対値は０又は第３の電圧値であり、第４の期間における電圧の絶対値は第３の電圧値よりも大きい第２の電圧値であり、第２期間と第３の期間とは少なくとも一部で重複している。
一つの例示的実施形態において、第１の期間と第２の期間との合計に対して、第２の期間が占める割合は、２０％以上８０％以下である。
一つの例示的実施形態において、第１の期間及び第２の期間に対する第２の期間の周期を規定する周波数は、２ｋＨｚ以上８ｋＨｚ以下である。
一つの例示的実施形態において、エッチングする工程は、基板支持器に第２の電気バイアスを供給する工程をさらに含む。
一つの例示的実施形態において、水素とフッ素を含むガスは、フッ化水素ガスである。
一つの例示的実施形態において、処理ガスは、リン含有ガスをさらに含む。
一つの例示的実施形態において、リン含有ガスは、ハロゲン化リンを含む。
一つの例示的実施形態において、ハロゲン化リンは、フッ化リンである。
一つの例示的実施形態において、処理ガスは、フルオロカーボンガス及びハイドロフルオロカーボンガスからなる群から選択される少なくとも１種の炭素含有ガスをさらに含む。
一つの例示的実施形態において、シリコン含有誘電体膜は、シリコン酸化膜、シリコン窒化膜及び多結晶シリコン膜からなる群から選択される少なくとも１種を含む。
一つの例示的実施形態において、基板を処理する基板処理装置が提供される。基板処理装置は、チャンバ、チャンバ内に設けられた基板支持器、チャンバ内において基板支持器に対向して設けられた上部電極、チャンバに処理ガスを供給するガス供給部、チャンバ内でプラズマを生成させるための電力を供給する電源、及び、制御部を備え、制御部は、シリコン含有誘電体膜を有する基板を基板支持器に配置し、水素とフッ素を含むガスを含む処理ガスをチャンバ内に供給し、基板支持器又は上部電極にプラズマを生成するための第１の高周波信号を供給し、上部電極に第１の電気バイアスを印加する、制御を実行する。
以下、図面を参照して、本開示の各実施形態について詳細に説明する。なお、各図面において同一または同様の要素には同一の符号を付し、重複する説明を省略する。特に断らない限り、図面に示す位置関係に基づいて上下左右等の位置関係を説明する。図面の寸法比率は実際の比率を示すものではなく、また、実際の比率は図示の比率に限られるものではない。
＜基板処理装置１の構成＞
図１は、一つの例示的実施形態に係る基板処理装置１を概略的に示す図である。基板処理装置１は、プラズマ処理装置の一例である。一つの例示的実施形態に係る基板処理方法（以下「本処理方法」という）は、基板処理装置１を用いて実行されてよい。
図１に示す基板処理装置１は、チャンバ１０を備える。チャンバ１０は、その中に内部空間１０ｓを提供する。チャンバ１０はチャンバ本体１２を含む。チャンバ本体１２は、略円筒形状を有する。チャンバ本体１２は、例えばアルミニウムから形成される。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。耐腐食性を有する膜は、酸化アルミニウム、酸化イットリウムなどのセラミックから形成され得る。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、通路１２ｐを通して内部空間１０ｓとチャンバ１０の外部との間で搬送される。通路１２ｐは、ゲートバルブ１２ｇにより開閉される。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられる。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成される。支持部１３は、略円筒形状を有する。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、基板支持器１４を支持している。基板支持器１４は、内部空間１０ｓの中で基板Ｗを支持するように構成されている。
基板支持器１４は、下部電極１８及び静電チャック２０を有する。基板支持器１４は、電極プレート１６を更に有し得る。電極プレート１６は、アルミニウムなどの導体から形成されており、略円盤形状を有する。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、アルミニウムなどの導体から形成されており、略円盤形状を有する。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。基板Ｗは、静電チャック２０の上面の上に載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有し、誘電体から形成される。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間に静電引力が発生する。基板Ｗは、その静電引力によって静電チャック２０に引き付けられて、静電チャック２０によって保持される。
基板支持器１４上には、エッジリング２５が配置される。エッジリング２５は、リング状の部材である。エッジリング２５は、シリコン、炭化シリコン、又は石英などから形成され得る。基板Ｗは、静電チャック２０上、且つ、エッジリング２５によって囲まれた領域内に配置される。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ１０の外部に設けられているチラーユニットから配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニットに戻される。基板処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
基板処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間の間隙に供給する。
基板処理装置１は、上部電極３０を更に備える。上部電極３０は、基板支持器１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する９材料から形成される。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成する。天板３４は、発生するジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４は、天板３４をその板厚方向に貫通する複数のガス吐出孔３４ａを有する。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムなどの導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６は、ガス拡散室３６ａから下方に延びる複数のガス孔３６ｂを有する。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、流量制御器群４１及びバルブ群４２を介して、ガスソース群４０が接続されている。流量制御器群４１及びバルブ群４２は、ガス供給部を構成している。ガス供給部は、ガスソース群４０を更に含んでいてもよい。ガスソース群４０は、複数のガスソースを含む。複数のガスソースは、本処理方法で用いられる処理ガスのソースを含む。流量制御器群４１は、複数の流量制御器を含む。流量制御器群４１の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。バルブ群４２は、複数の開閉バルブを含む。ガスソース群４０の複数のガスソースの各々は、流量制御器群４１の対応の流量制御器及びバルブ群４２の対応の開閉バルブを介して、ガス供給管３８に接続されている。
基板処理装置１では、チャンバ本体１２の内壁面及び支持部１３の外周に沿って、シールド４６が着脱自在に設けられている。シールド４６は、チャンバ本体１２に反応副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックから形成され得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜（酸化イットリウムなどの膜）を形成することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。
基板処理装置１は、高周波電源６２及びバイアス電源６４を備えている。高周波電源６２は、高周波電力ＨＦを発生する電源である。高周波電力ＨＦは、第１の高周波信号の一例である。高周波電力ＨＦは、プラズマの生成に適した第１の周波数を有する。第１の周波数は、例えば２７ＭＨｚ～１００ＭＨｚの範囲内の周波数である。高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、高周波電源６２の負荷側（下部電極１８側）のインピーダンスを高周波電源６２の出力インピーダンスに整合させるための回路を有する。なお、高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。高周波電源６２は、一例のプラズマ生成部を構成している。
バイアス電源６４は、電気バイアスを発生する電源である。当該電気バイアスは、第２の電気バイアスの一例である。バイアス電源６４は、下部電極１８に電気的に接続されている。電気バイアスは、第２の周波数を有する。第２の周波数は、第１の周波数よりも低い。第２の周波数は、例えば４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数である。電気バイアスは、高周波電力ＨＦと共に用いられる場合には、基板Ｗにイオンを引き込むために基板支持器１４に与えられる。一例では、電気バイアスは、下部電極１８に与えられる。電気バイアスが下部電極１８に与えられると、基板支持器１４上に載置された基板Ｗの電位は、第２の周波数で規定される周期内で変動する。なお、電気バイアスは、静電チャック２０内に設けられたバイアス電極に与えられてもよい。
一実施形態において、電気バイアスは、第２の周波数を有する高周波電力ＬＦであってもよい。高周波電力ＬＦは、第２の電気バイアスの一例である。高周波電力ＬＦは、高周波電力ＨＦと共に用いられる場合には、基板Ｗにイオンを引き込むための高周波バイアス電力として用いられる。高周波電力ＬＦを発生するように構成されたバイアス電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続される。整合器６８は、バイアス電源６４の負荷側（下部電極１８側）のインピーダンスをバイアス電源６４の出力インピーダンスに整合させるための回路を有する。
なお、高周波電力ＨＦを用いずに、高周波電力ＬＦを用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、高周波電力ＬＦの周波数は、１３．５６ＭＨｚよりも大きな周波数、例えば４０ＭＨｚであってもよい。また、この場合には、基板処理装置１は、高周波電源６２及び整合器６６を備えなくてもよい。この場合には、バイアス電源６４は一例のプラズマ生成部を構成する。
別の実施形態において、電気バイアスは、パルス状の電圧（パルス電圧）であってもよい。この場合、バイアス電源は、直流電源であってよい。バイアス電源は、電源自体がパルス電圧を供給するように構成されてもよく、バイアス電源の下流側に電圧をパルス化するデバイスを備えるように構成されてもよい。一例では、パルス電圧は、基板Ｗに負の電位が生じるように下部電極１８に与えられる。パルス電圧は、矩形波であってもよく、三角波あってもよく、インパルスであってもよく、又はその他の波形を有していてもよい。
パルス電圧の周期は、第２の周波数で規定される。パルス電圧の周期は、二つの期間を含む。二つの期間のうち一方の期間におけるパルス電圧は、負極性の電圧である。二つの期間のうち一方の期間における電圧のレベル（即ち、絶対値）は、二つの期間のうち他方の期間における電圧のレベル（即ち、絶対値）よりも高い。他方の期間における電圧は、負極性、正極性の何れであってもよい。他方の期間における負極性の電圧のレベルは、ゼロよりも大きくてもよく、ゼロであってもよい。この実施形態において、バイアス電源６４は、ローパスフィルタ及び電極プレート１６を介して下部電極１８に接続される。なお、バイアス電源６４は、下部電極１８に代えて、静電チャック２０内に設けられたバイアス電極に接続されてもよい。
一実施形態において、バイアス電源６４は、電気バイアスの連続波を下部電極１８に与えてもよい。即ち、バイアス電源６４は、電気バイアスを連続的に下部電極１８に与えてもよい。
別の実施形態において、バイアス電源６４は、電気バイアスのパルス波を下部電極１８に与えてもよい。電気バイアスのパルス波は、周期的に下部電極１８に与えられ得る。電気バイアスのパルス波の周期は、第３の周波数で規定される。第３の周波数は、第２の周波数よりも低い。第３の周波数は、例えば１Ｈｚ以上、２００ｋＨｚ以下である。他の例では、第３の周波数は、５Ｈｚ以上、１００ｋＨｚ以下であってもよい。
電気バイアスのパルス波の周期は、二つの期間、即ちＨ期間及びＬ期間を含む。Ｈ期間における電気バイアスのレベル（即ち、電気バイアスのパルスのレベル）は、Ｌ期間における電気バイアスのレベルよりも高い。即ち、電気バイアスのレベルが増減されることにより、電気バイアスのパルス波が下部電極１８に与えられてもよい。Ｌ期間における電気バイアスのレベルは、ゼロよりも大きくてもよい。或いは、Ｌ期間における電気バイアスのレベルは、ゼロであってもよい。即ち、電気バイアスのパルス波は、電気バイアスの下部電極１８への供給と供給停止とを交互に切り替えることにより、下部電極１８に与えられてもよい。ここで、電気バイアスが高周波電力ＬＦである場合には、電気バイアスのレベルは、高周波電力ＬＦの電力レベルである。電気バイアスが高周波電力ＬＦである場合には、電気バイアスのパルスにおける高周波電力ＬＦのレベルは、２ｋＷ以上であってもよい。電気バイアスが負極性の直流電圧のパルス波である場合には、電気バイアスのレベルは、負極性の直流電圧の絶対値の実効値である。電気バイアスのパルス波のデューティ比、即ち、電気バイアスのパルス波の周期においてＨ期間が占める割合は、例えば１％以上、８０％以下である。別の例では、電気バイアスのパルス波のデューティ比は５％以上５０％以下であってよい。或いは、電気バイアスのパルス波のデューティ比は、５０％以上、９９％以下であってもよい。
一実施形態において、高周波電源６２は、高周波電力ＨＦの連続波を供給してもよい。即ち、高周波電源６２は、高周波電力ＨＦを連続的に供給してもよい。
別の実施形態において、高周波電源６２は、高周波電力ＨＦのパルス波を供給してもよい。高周波電力ＨＦのパルス波は、周期的に供給され得る。高周波電力ＨＦのパルス波の周期は、第４の周波数で規定される。第４の周波数は、第２の周波数よりも低い。一実施形態において、第４の周波数は、第３の周波数と同じである。高周波電力ＨＦのパルス波の周期は、二つの期間、即ちＨ期間及びＬ期間を含む。Ｈ期間における高周波電力ＨＦの電力レベルは、二つの期間のうちＬ期間における高周波電力ＨＦの電力レベルよりも高い。Ｌ期間における高周波電力ＨＦの電力レベルは、ゼロよりも大きくてもよく、ゼロであってもよい。
なお、高周波電力ＨＦのパルス波の周期は、電気バイアスのパルス波の周期と同期していてもよい。高周波電力ＨＦのパルス波の周期におけるＨ期間は、電気バイアスのパルス波の周期におけるＨ期間と同期していてもよい。或いは、高周波電力ＨＦのパルス波の周期におけるＨ期間は、電気バイアスのパルス波の周期におけるＨ期間と同期していなくてもよい。高周波電力ＨＦのパルス波の周期におけるＨ期間の時間長は、電気バイアスのパルス波の周期におけるＨ期間の時間長と同一であってもよく、異なっていてもよい。高周波電力ＨＦのパルス波の周期におけるＨ期間の一部又は全部が、電気バイアスのパルス波の周期におけるＨ期間と重複してもよい。
基板処理装置１は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。一例において、基板処理装置１は、プラズマ処理中、上部電極３０に直流電圧又は低周波電力を供給するように構成されてよい。当該直流電圧及び当該低周波電力は、第１の電気バイアスの一例である。例えば、電源７０は、上部電極３０に負極性の直流電圧を供給してもよく、低周波電力を周期的に供給してもよい。直流電圧又は低周波電力はパルス波として供給してもよく、連続波として供給してもよい。この実施形態では、内部空間１０ｓ内に存在する正イオンが上部電極３０に引き込まれて衝突する。これにより、上部電極３０から二次電子が放出される。放出された二次電子は、マスク膜ＭＫを改質し、マスク膜ＭＫのエッチング耐性を向上させる。また、二次電子は、プラズマ密度の向上に寄与する。また、二次電子の照射により、基板Ｗの帯電状態が中和されるため、エッチングにより形成された凹部内へのイオンの直進性が高められる。さらに、上部電極３０がシリコン含有材料により構成されている場合には、正イオンの衝突により、二次電子とともにシリコンが放出される。放出されたシリコンは、プラズマ中の酸素と結合して酸化シリコン化合物としてマスク上に堆積して保護膜として機能する。以上より、上部電極３０への直流電圧又は低周波電力の供給により、選択比の改善ばかりでなく、エッチングにより形成される凹部における形状異常の抑制、エッチングレートの改善等の効果が得られる。
基板処理装置１においてプラズマ処理が行われる場合には、ガスがガス供給部から内部空間１０ｓに供給される。また、高周波電力ＨＦ及び／又は電気バイアスが供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界が内部空間１０ｓの中のガスからプラズマを生成する。
基板処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、基板処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータが基板処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、基板処理装置１の稼働状況を可視化して表示することができる。さらに、記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、基板処理装置１で各種処理を実行するために、プロセッサによって実行される。プロセッサは、制御プログラムを実行し、レシピデータに従って基板処理装置１の各部を制御する。一つの例示的実施形態において、制御部８０の一部又は全てが基板処理装置１の外部の装置の構成の一部として設けられてよい。
＜基板Ｗの一例＞
図２は、基板Ｗの断面構造の一例を示す図である。基板Ｗは、本処理方法が適用され得る基板の一例である。基板Ｗは、本処理方法における誘電体膜の一例であるシリコン含有膜ＳＦを有する。基板Ｗは、下地膜ＵＦ及びマスク膜ＭＫを有してよい。図３に示すように、基板Ｗは、下地膜ＵＦ、シリコン含有膜ＳＦ及びマスク膜ＭＫがこの順で積層されて形成されてよい。
下地膜ＵＦは、シリコンウェハ上に形成された有機膜、誘電体膜、金属膜、半導体膜等であってよい。また、下地膜ＵＦは、シリコンウェハであってよい。また、下地膜ＵＦは、複数の膜が積層されて構成されてよい。
シリコン含有膜ＳＦは、シリコン含有誘電体膜であり得る。シリコン含有誘電体膜は、シリコン酸化膜又はシリコン窒化膜を含み得る。シリコン含有誘電体膜は、シリコンを含有する膜であれば、他の膜種を有する膜であってもよい。また、シリコン含有膜ＳＦは、シリコン膜（例えば多結晶シリコン膜）を含んでいてもよい。また、シリコン含有膜ＳＦは、シリコン窒化膜、多結晶シリコン膜、炭素含有シリコン膜、及び低誘電率膜のうち少なくとも一つを含んでいてもよい。炭素含有シリコン膜は、ＳｉＣ膜及び／又はＳｉＯＣ膜を含み得る。低誘電率膜は、シリコンを含有し、層間絶縁膜として用いられ得る。また、シリコン含有膜ＳＦは、互いに異なる膜種を有する二つ以上のシリコン含有膜を含んでいてもよい。二つ以上のシリコン含有膜は、シリコン酸化膜及びシリコン窒化膜を含んでいてもよい。シリコン含有膜ＳＦは、例えば、交互に積層された一つ以上のシリコン酸化膜及び一つ以上のシリコン窒化膜を含む多層膜であってもよい。シリコン含有膜ＳＦは、交互に積層された複数のシリコン酸化膜及び複数のシリコン窒化膜を含む多層膜であってもよい。或いは、二つ以上のシリコン含有膜は、シリコン酸化膜及びシリコン膜を含んでいてもよい。シリコン含有膜ＳＦは、例えば、交互に積層された一つ以上のシリコン酸化膜及び一つ以上のシリコン膜を含む多層膜であってもよい。シリコン含有膜ＳＦは、交互に積層された複数のシリコン酸化膜及び複数の多結晶シリコン膜を含む多層膜であってもよい。或いは、二つ以上のシリコン含有膜は、シリコン酸化膜、シリコン窒化膜、及びシリコン膜を含んでいてもよい。
マスク膜ＭＫは、シリコン含有膜ＳＦ上に設けられている。マスク膜ＭＫは、工程ＳＴ２においてシリコン含有膜ＳＦのエッチングレートよりも低いエッチングレートを有する材料から形成される。マスク膜ＭＫは、有機材料から形成され得る。即ち、マスク膜ＭＫは、炭素を含有してもよい。マスク膜ＭＫは、例えば、アモルファスカーボン膜、フォトレジスト膜、又はスピンオンカーボン膜（ＳＯＣ膜）から形成され得る。或いは、マスク膜ＭＫは、シリコン含有反射防止膜のようなシリコン含有膜から形成されてもよい。或いは、マスク膜ＭＫは、窒化チタン、タングステン、炭化タングステンのような金属含有材料から形成された金属含有マスクであってもよい。
マスク膜ＭＫは、シリコン含有膜ＳＦ上に少なくとも１つの開口ＯＰを規定するようにパターニングされている。即ち、マスク膜ＭＫは、工程ＳＴ２においてシリコン含有膜ＳＦをエッチングするためのパターンを有している。マスク膜ＭＫのパターンにより規定される開口ＯＰの形状に基づいて、シリコン含有膜ＳＦにホール又はトレンチ等の凹部が形成される。工程ＳＴ２においてシリコン含有膜ＳＦに形成される開口のアスペクト比は２０以上であってよく、３０以上、４０以上、又は５０以上であってもよい。なお、マスク膜ＭＫは、ラインアンドスペースパターンを有していてもよい。
＜本処理方法の一例＞
図３は、本処理方法の一例を示すフローチャートである。本処理方法は、例えば、図１に示す基板処理装置１を用いて、基板Ｗに対して実行される。
図４は、本処理方法において、高周波電力ＨＦ及び第２の電気バイアスが基板支持器１４（下部電極１８又はバイアス電極）に供給されるタイミング、及び、第１の電気バイアスが上部電極３０に印加されるタイミングを示すタイミングチャートである。図４において、横軸は時間を示す。また、縦軸は、第１の電気バイアス及び第２の電気バイアスの電圧レベル（一例として、電気バイアスの電圧の絶対値の実効値）並びに高周波電力ＨＦの電力レベル（一例として、高周波電力ＨＦの電力の実効値）を示す。即ち、第１の電気バイアスの「Ｌ１」は、第１の電気バイアスが供給されていないか、又は、「Ｈ１」で示す電圧レベルよりも低いことを示す。また、高周波電力ＨＦの「Ｌ２」は、高周波電力ＨＦが供給されていないか、又は、「Ｈ２」で示す電力レベルよりも低いことを示す。また、第２の電気バイアスの「Ｌ３」は、第２の電気バイアスが供給されていないか、又は、「Ｈ３」で示す電圧レベルよりも低いことを示す。Ｌ１及びＬ３の電圧レベルはゼロであってよく、また、Ｌ２の電力レベルはゼロであってよい。
なお、図４は、第１の電気バイアス、高周波電力ＨＦ及び第２の電気バイアスとしていずれもパルス波を用いる例である。一例として、第１の電気バイアスは、その電圧レベルが「Ｌ１」である第１の期間とその電圧レベルが「Ｈ１」である第２の期間を交互に繰り返すパルス波である。即ち、第１の電気バイアスは、第２の期間において電気パルスを有するパルス波である。また、一例として、高周波電力ＨＦは、その電力レベルが「Ｌ２」である第３の期間とその電力レベルが「Ｈ２」である第４の期間を交互に繰り返すパルス波である。即ち、高周波電力ＨＦは、第４の期間において電気パルスを有するパルス波である。また、一例として、第２の電気バイアスは、その電圧レベルが「Ｌ３」である第５の期間とその電圧レベルが「Ｈ３」である第６の期間を交互に繰り返すパルス波である。即ち、第２の電気バイアスは、第６の期間において電気パルスを有するパルス波である。なお、一例として、第１の電気バイアス（パルス波）及び第２の電気バイアス（パルス波）の電気パルスは、パルス状の電圧（パルス電圧）から構成されてよい。パルス電圧は、矩形波であってもよく、三角波あってもよく、インパルスであってもよく、又はその他の波形を有していてもよい。また、第２の電気バイアスは、連続波であってもよい。一例として、第２の電気バイアスは、第５の期間及び第６の期間においてパルス電圧を連続して印加する連続波であってよい。また、図４における各波形は、模式的に示したものであり、周波数、時間、電力、電圧等を具体的に示すものではない。
以下、各図を参照しつつ、図２に示す基板Ｗに対して、図３に示す本処理方法を実行する例を説明する。なお、以下の例では、図１に示す制御部８０が、基板処理装置１の各部を制御して、本処理方法が実行される。
（工程ＳＴ１：基板の準備）
工程ＳＴ１において、基板Ｗをチャンバ１０の内部空間１０ｓ内に準備する。内部空間１０ｓ内において、基板Ｗは、基板支持器１４に配置され、静電チャック２０により保持される。基板Ｗの各構成を形成するプロセスの少なくとも一部は、内部空間１０ｓ内で行われてよい。また、基板Ｗの各構成の全部又は一部が基板処理装置１の外部の装置又はチャンバで形成された後、基板Ｗが内部空間１０ｓ内に搬入され、基板支持器１４に配置されてもよい。
工程ＳＴ１は、基板支持器１４の温度を設定する工程を含んでよい。一例として、基板支持器１４の温度は０℃以下に設定される。また、基板支持器１４の温度は、－４０℃以下の温度に設定されてもよい。基板支持器１４又は基板Ｗの温度が、このような温度に設定されると、工程ＳＴ２におけるシリコン含有膜ＳＦのエッチングレートが高くなる。基板支持器１４の温度を設定するために、制御部８０はチラーユニットを制御し得る。なお、後述するように、処理ガスがリン含有分子を含む場合、基板支持器１４の温度は２０℃以下に設定してもよい。
（工程ＳＴ２：エッチングの実行）
工程ＳＴ２において、基板Ｗのシリコン含有膜ＳＦをエッチングする。工程ＳＴ２は、処理ガスを供給する工程（工程ＳＴ２１）と、下部電極１８に高周波電力を供給する工程（工程ＳＴ２２）と、上部電極３０に直流電圧を印加する工程（工程ＳＴ２３）とを含む。工程ＳＴ２において、処理ガスから生成されたプラズマの活性種（イオン、ラジカル）により、シリコン含有膜ＳＦがエッチングされる。なお、工程ＳＴ２１からＳＴ２３が開始される順番は、この順番に限られない。また、工程ＳＴ２１からＳＴ２３は、並行して実行されてよい。
（工程ＳＴ２１：処理ガスの供給）
工程ＳＴ２１において、処理ガスがチャンバ１０内に供給される。処理ガスは、基板Ｗに形成された被エッチング膜をエッチングするために用いられるガスである。処理ガスの種類は、被エッチング膜の材料、マスク膜の材料、下地膜の材料、マスク膜が有するパターン、エッチングの深さ等に基づいて適宜選択されてよい。
工程ＳＴ２１において用いられる処理ガスは、水素とフッ素を含むガスを含み得る。水素とフッ素を含むガスは、プラズマ処理中に、チャンバ１０内でフッ化水素（ＨＦ）種を生成可能なガスでよい。フッ化水素種は、エッチャントとして機能する。水素とフッ素を含むガスは、フッ化水素（ＨＦ）及びハイドロフルオロカーボンからなる群から選択される少なくとも１種のガスであってよい。ハイドロフルオロカーボンは、例えば、ＣＨ2Ｆ2、ＣＨＦ3、又はＣＨ3Ｆの少なくとも一つである。ハイドロフルオロカーボンは、二つ以上の炭素原子を含んでいてもよく、二つ以上六つ以下の炭素原子を含んでいてもよい。ハイドロフルオロカーボンは、例えば、Ｃ2ＨＦ5、Ｃ2Ｈ2Ｆ4、Ｃ2Ｈ3Ｆ3、Ｃ2Ｈ4Ｆ2等の二つの炭素原子を含んでいてもよい。ハイドロフルオロカーボンは、例えば、Ｃ3ＨＦ7、Ｃ3Ｈ2Ｆ2、Ｃ3Ｈ2Ｆ4、Ｃ3Ｈ2Ｆ6、Ｃ3Ｈ3Ｆ5、Ｃ4Ｈ2Ｆ6、Ｃ4Ｈ5Ｆ5、Ｃ4Ｈ2Ｆ8等、三つの又は四つの炭素原子を含んでいてもよい。ハイドロフルオロカーボンガスは、例えば、Ｃ5Ｈ2Ｆ6、Ｃ5Ｈ2Ｆ10、Ｃ5Ｈ3Ｆ7等の五つの炭素原子を含んでもいてもよい。一実施形態として、ハイドロフルオロカーボンガスは、Ｃ3Ｈ2Ｆ4、Ｃ3Ｈ2Ｆ6、Ｃ4Ｈ2Ｆ6及びＣ4Ｈ2Ｆ8からなる群から選択される少なくとも１種を含む。また、水素とフッ素を含むガスは、プラズマ処理中に、チャンバ１０内でフッ化水素種を生成可能な混合ガスであってもよい。フッ化水素種を生成可能な混合ガスは、水素源及びフッ素源を含んでよい。水素源は、例えば、Ｈ2、ＮＨ3、Ｈ2Ｏ、Ｈ2Ｏ2又はハイドロカーボン（ＣＨ4、Ｃ3Ｈ6等）であってよい。フッ素源は、ＮＦ3、ＳＦ6、ＷＦ6、ＸｅＦ2、フルオロカーボン又はハイドロフルオロカーボンであってよい。フッ化水素種を生成可能な混合ガスは、例えば、三フッ化窒素（ＮＦ3）と水素（Ｈ2）との混合ガスである。
工程ＳＴ２１において用いられる処理ガスは、少なくとも一つのリン含有分子を更に含み得る。リン含有分子は、十酸化四リン（Ｐ4Ｏ10）、八酸化四リン（Ｐ4Ｏ8）、六酸化四リン（Ｐ4Ｏ6）等の酸化物であってもよい。十酸化四リンは、五酸化二リン（Ｐ2Ｏ5）と呼ばれることがある。リン含有分子は、三フッ化リン（ＰＦ3）、五フッ化リン（ＰＦ5）、三塩化リン（ＰＣｌ3）、五塩化リン（ＰＣｌ5）、三臭化リン（ＰＢｒ3）、五臭化リン（ＰＢｒ5）、ヨウ化リン（ＰＩ3）のようなハロゲン化物（ハロゲン化リン）であってもよい。即ち、リンを含む分子は、ハロゲン元素としてフッ素を含むフッ化物（フッ化リン）であってもよい。或いは、リンを含む分子は、ハロゲン元素としてフッ素以外のハロゲン元素を含んでもよい。リン含有分子は、フッ化ホスホリル（ＰＯＦ3）、塩化ホスホリル（ＰＯＣｌ3）、臭化ホスホリル（ＰＯＢｒ3）のようなハロゲン化ホスホリルであってよい。リン含有分子は、ホスフィン（ＰＨ3）、リン化カルシウム（Ｃａ3Ｐ2等）、リン酸（Ｈ3ＰＯ4）、リン酸ナトリウム（Ｎａ3ＰＯ4）、ヘキサフルオロリン酸（ＨＰＦ6）等であってよい。リン含有分子は、フルオロホスフィン類（ＨxＰＦy）であってよい。ここで、ｘとｙの和は、３又は５である。フルオロホスフィン類としては、ＨＰＦ2、Ｈ2ＰＦ3が例示される。処理ガスは、少なくとも一つのリン含有分子として、上記のリン含有分子のうち一つ以上のリン含有分子を含み得る。例えば、処理ガスは、少なくとも一つのリン含有分子として、ＰＦ3、ＰＣｌ3、ＰＦ5，ＰＣｌ5，ＰＯＣｌ3、ＰＨ3、ＰＢｒ3、又はＰＢｒ5の少なくとも一つを含み得る。なお、処理ガスに含まれる各リン含有分子が液体又は固体である場合、各リン含有分子は、加熱等によって気化されてチャンバ１０内に供給され得る。
工程ＳＴ２１において用いられる処理ガスは、炭素を更に含んでよい。炭素を含む分子として、ハイドロカーボン（ＣxＨy）、フルオロカーボン（ＣvＦw）、ハイドロフルオロカーボン（ＣsＨtＦu）からなる群から選択される少なくとも一種の炭素含有ガスを含んでいてもよい。ここで、ｘ、ｙ、ｓ、ｔ、ｕ、ｖ及びｗの各々は自然数である。ハイドロカーボンは、例えば、ＣＨ4、Ｃ2Ｈ6、Ｃ3Ｈ6、Ｃ3Ｈ8又はＣ4Ｈ10等を含んでもよい。フルオロカーボンは、例えば、ＣＦ4、Ｃ2Ｆ2、Ｃ2Ｆ4、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8又はＣ5Ｆ8等を含んでもよい。これらの炭素含有ガスから生成される化学種は、マスク膜ＭＫを保護する。
また、処理ガスは、ハロゲン含有分子を含んでもよい。ハロゲン含有分子は、炭素を含有しなくてもよい。ハロゲン含有分子は、フッ素含有分子であってよく、フッ素以外のハロゲン元素を含有するハロゲン含有分子であってもよい。フッ素含有分子は、例えば、三フッ化窒素（ＮＦ3）、六フッ化硫黄（ＳＦ6）、三フッ化ホウ素（ＢＦ3）などのガスを含んでいてもよい。フッ素以外のハロゲン元素を含有するハロゲン含有分子は、例えば、塩素含有ガス、臭素含有ガス及びヨウ素からなる群から選択される少なくとも１種であってよい。塩素含有ガスは、例えば、塩素（Ｃｌ2）、二塩化ケイ素（ＳｉＣｌ2）、四塩化ケイ素（ＳｉＣｌ4）、四塩化炭素（ＣＣｌ4）、ジシクロロシラン（ＳｉＨ2Ｃｌ2）、六塩化二ケイ素（Ｓｉ2Ｃｌ6）、クロロホルム（ＣＨＣｌ3）、塩化スルフリル（ＳＯ2Ｃｌ2）、三塩化ホウ素（ＢＣｌ3）などのガスである。臭素含有ガスは、例えば、臭素（Ｂｒ2）、臭化水素（ＨＢｒ）、ジブロモジフルオロメタン（ＣＢｒ2Ｆ2）、ブロモペンタフルオロエタン（Ｃ2Ｆ5Ｂｒ）三臭化リン（ＰＢｒ3）、五臭化リン（ＰＢｒ5）、リン酸オキシブロミド（ＰＯＢｒ3）、三臭化ホウ素（ＢＢｒ3）などのガスである。ヨウ素含有ガスは、例えば、ヨウ化水素（ＨＩ）、トリフルオロヨードメタン（ＣＦ3Ｉ）、ペンタフルオロヨードエタン（Ｃ2Ｆ5Ｉ）、ヘプタフルオロプロピルヨージド（Ｃ3Ｆ7Ｉ）、五フッ化ヨウ素（ＩＦ5）、七フッ化ヨウ素（ＩＦ7）、ヨウ素（Ｉ2）、三ヨウ化リン（ＰＩ3）などのガスである。これらのハロゲン含有分子はから生成される化学種は、プラズマエッチングで形成される凹部の形状を制御するために用いられる。
処理ガスは、酸素含有分子を更に含んでいてもよい。酸素含有分子は、例えばＯ2、ＣＯ2又はＣＯを含んでいてもよい。或いは、処理ガスは、酸素を含んでいなくてもよい。また、処理ガスは、Ａｒ、Ｋｒ、Ｘｅ等の貴ガスを含んでもよい。
（工程ＳＴ２２：高周波電力の供給）
工程ＳＴ２２において、下部電極１８に高周波電力ＨＦが供給される。図４に示すように、高周波電力ＨＦは、第４の期間において、電力レベルＨ２を有し、第３の期間において、電力レベルＨ２よりも低い電力レベルＬ２を有する。なお、図４の第３の期間において、高周波電力ＨＦの電力レベルはゼロであってもよい。
高周波電力ＨＦの電気パルス（即ち、電力レベルがＨ２となる第４の期間）が周期的に発生する周波数は、例えば、２ｋＨｚ以上８ｋＨｚ以下である。また、当該電気パルスを構成する高周波は、例えば、２７ＭＨｚ以上１００ＭＨｚ以下の周波数を有する。高周波電力ＨＦにおいて、電気パルスのデューティ比、すなわち、高周波電力ＨＦの１周期（第３の期間と第４の期間を足した期間）において第４の期間が占める割合は、例えば、１％以上９０％以下である。当該デューティ比は、２０％以上８０％以下であってよい。
また、工程ＳＴ２２において、下部電極１８に第２の電気バイアスがさらに供給されてよい。一例として、第２の電気バイアスは、負極性を有する直流電圧である。また、第２の電気バイアスは、高周波電力ＬＦであってもよい。第２の電気バイアスは、高周波電力ＨＦが基板支持器１４に供給されるタイミングに同期して、基板支持器１４に供給されてよい。一例として、第２の電気バイアスの電気パルス（即ち、電圧レベルがＨ３となる第６の期間）は、高周波電力ＨＦの電力パルスと同じタイミングで基板支持器１４に供給される。また、第２の電気バイアスの電気パルスは、高周波電力ＨＦの電力パルスと異なるタイミングで基板支持器１４に供給されてよい。第４の期間と第６の期間とは少なくとも一部が時間的に重複してよい。
第２の電気バイアスの電気パルスが周期的に発生する周波数は、例えば、２ｋＨｚ以上８ｋＨｚ以下である。また、当該電気パルスを構成する高周波は、例えば、４００ｋＨｚ以上１３．５６ＭＨｚ以下の周波数を有する。第２の電気バイアスにおいて、電気パルスのデューティ比、すなわち、第２の電気バイアスの１周期（第５の期間と第６の期間を足した期間）において第６の期間が占める割合は、例えば、１％以上９０％以下である。当該デューティ比は、２０％以上８０％以下であってよい。また、第２の電気バイアスにおける電気パルス（第６の期間）のデューティ比は、高周波電力ＨＦにおける電気パルス（第４の期間）のデューティ比と異なってよい。なお、他の実施形態において、第２の電気バイアスに替えて、高周波電力ＬＦが基板支持器１４に供給されてもよい。
図５は、工程ＳＴ２２における基板Ｗの断面構造の一例を示す図である。工程ＳＴ２２において、高周波電力ＨＦ及び第２の電気バイアスが下部電極１８に供給されると、上部電極３０と基板支持器１４との間で高周波電界が生成される。これにより、内部空間１０ｓ内に供給された処理ガスからプラズマが生成される。また、生成されたプラズマ中のイオン、ラジカルといった化学種が基板Ｗに引き寄せられて、基板Ｗにおいてシリコン含有膜ＳＦがエッチングされる。そして、図５に示すように、マスク膜ＭＫの開口ＯＰの形状に基づいて、マスク膜ＭＫに形成された開口ＯＰから連続して、シリコン含有膜ＳＦにおいても、シリコン含有膜ＳＦの側壁で規定された凹部ＲＣが形成される。凹部ＲＣは、その底部ＢＴにおいて下地膜ＵＦが露出する開口であってよい。
（工程ＳＴ２３：第１の電気バイアスの印加）
工程ＳＴ２３において、第１の電気バイアスが上部電極３０に印加される（図３参照）。第１の電気バイアスは、高周波電力ＨＦの電気パルスが基板支持器１４に供給されるタイミングに基づいて、その電圧が制御されてよい。一例として、第２の期間における第１の電気バイアスの電圧レベルは、－１００ボルトから－５００ボルトの範囲であってよい。また、一例として、第１の期間における第１の電気バイアスの電圧レベルは、－５００ボルトから－１２００ボルトの範囲であってよい。なお、他の実施形態において、第１の電気バイアスに替えて、低周波ＲＦ信号が上部電極３０に供給されてもよい。
第１の電気バイアスは、高周波電力ＨＦが基板支持器１４に供給されるタイミングに同期して、基板支持器１４に供給されてよい。一例として、第１の電気バイアスの電気パルス（即ち、電圧レベルがＨ１となる第２の期間）は、高周波電力ＨＦの第３の期間と同じタイミングで基板支持器１４に供給されてよい。また、第１の電気バイアスの電気パルスは、高周波電力ＨＦの第３の期間と異なるタイミングで基板支持器１４に供給されてよい。第２の期間と第３の期間とは少なくとも一部が時間的に重複してよい。
第１の電気バイアスにおける第２の期間のデューティ比、すなわち、第１の電気バイアスの１周期（第１の期間と第２の期間を足した期間）において第２の期間が占める割合は、例えば、１％以上９０％以下である。当該デューティ比は、２０％以上８０％以下であってよい。また、第１の電気バイアスにおける第２の期間のデューティ比は、高周波電力ＨＦにおける第３の期間のデューティ比と同じでよく、また、異なってもよい。
＜実施例１＞
図６は、凹部の断面形状の評価方法の一例を説明するための図である。図６において、中心基準線ＣＬは、マスク膜ＭＫの下面又はシリコン含有膜ＳＦの上面における凹部ＲＣの幅の中点ＭＰを通る線である。中心基準線ＣＬからの中点ＭＰのずれ量を凹部ＲＣの深さ方向に沿って測定することによって、開口ＯＰの形状を評価することができる。例えば、当該ずれ量によって、シリコン含有膜ＳＦに形成された凹部ＲＣの曲がりや撚れ等を評価することができる。
以下の条件による実施例１及び参考例１で、基板Ｗのシリコン含有膜ＳＦのエッチングを行った。すなわち、実施例１及び参考例１の双方において、基板処理装置１の内部空間１０ｓに、処理ガスとして、Ｃｌ2、ＨＢｒ、ＮＦ3、ＣＨ2Ｆ2、ＨＦ及びＰＦ3の混合ガスを供給した。また、高周波電力ＨＦとして４０ＭＨｚ、５５００Ｗの高周波、及び、第２の電気バイアスとして４００ｋＨｚ、６０００Ｖのパルス電圧を下部電極１８に供給して、当該混合ガスからプラズマを２０分間生成し、基板Ｗのシリコン含有膜ＳＦをエッチングした。その間、基板支持器１４の温度は－７０℃に設定した。また、実施例１及び参考例１の双方において、図４に示す第４の期間のデューティ比を８０％に設定した。また、実施例１において、第１の電気バイアスの第１の期間における電圧レベルを－１５０ボルト、第２の期間における電圧レベルを－１０００ボルトに設定した。他方で、参考例１においては、第１の電気バイアスの電圧レベルを、第１の期間及び第２の期間の双方において連続して－１５０ボルトに設定した。
図７は、本処理方法の実施例１によりシリコン含有膜ＳＦをエッチングして得られた凹部ＲＣの幅の中点ＭＰの中心基準線ＣＬからのずれ量と、参考例１によりシリコン含有膜ＳＦをエッチングして得られた凹部ＲＣの幅の中点ＭＰの中心基準線ＣＬからのずれ量とを示したグラフである。図７において、縦軸は、シリコン含有膜ＳＦの凹部ＲＣの深さを示す。また、横軸は、凹部ＲＣの幅の中点ＭＰの中心基準線ＣＬからのずれ量を示す。図７に実線で示すように、実施例１では、中心基準線ＣＬに対する中点ＭＰのずれは、ほとんど見られなかった。他方で、図７に破線で示すように、参考例１では、特に深さ約２μｍから約６μｍにおいて、中点ＭＰが中心基準線ＣＬから大きくずれ、凹部ＲＣの断面形状が大きく曲がる結果となった。
＜実施例２＞
実施例２及び参考例２では、実施例１及び参考例１における条件のうちＰＦ3の流量を１．５倍にして基板Ｗのシリコン含有膜ＳＦのエッチングを行った。実施例２では、実施例１と同様に、２０分間のエッチング後に、曲がりがほとんど見られない凹部ＲＣが得られた。他方で、参考例２では、エッチング開始後約７分３０秒で、シリコン含有膜ＳＦの凹部ＲＣの底部ＢＴ周辺（図５参照）に発生した堆積物の影響で、エッチング処理が途中で停止した。
本実施形態では、例えば第４の期間において、プラズマ中で生成された活性種が基板Ｗに引き込まれて、シリコン含有膜ＳＦがエッチングされると、基板Ｗにおいてエッチングされた部分（例えば、シリコン含有膜ＳＦに形成された凹部ＲＣの側壁ＳＳや底部ＢＴ等）は、プラスに帯電する場合がある。凹部ＲＣの側壁ＳＳや底部ＢＴ等が非対称に帯電すると、プラズマ中で生成された活性種が凹部ＲＣに到達したときに、当該活性種の進行方向が当該帯電に影響を受け得る。他方で、例えば第３の期間において、上部電極３０に第１の電気バイアスの電気パルスが印加されると、プラズマ中に存在する正イオンが、上部電極３０側に引き込まれ、上部電極３０に衝突する。正イオンが上部電極３０に衝突すると、二次電子が上部電極から放出される。放出された二次電子は、負電位となっている上部電極３０によって加速されて、基板Ｗに到達する。そして、基板Ｗに到達した二次電子によって、基板Ｗのうちプラスに帯電した部分（例えば、シリコン含有膜ＳＦに形成された凹部ＲＣの底部ＢＴ等）の帯電が解消又は低減される。すなわち、本実施形態によれば、例えば第４の期間において発生した凹部ＲＣの側壁ＳＳや底部ＢＴ等の帯電を、第２の期間において解消又は低減させることができる。従って、プラズマ中で生成された活性種が凹部ＲＣに到達したときに、当該活性種の進行方向が当該帯電により影響を受けることを解消又は低減させることができる。
また、本実施形態では、第２の期間において、第２の電気バイアスの電気パルスを上部電極３０に印加することにより、プラズマ中で生成される活性種の組成を制御することができる。これにより、シリコン含有膜ＳＦのエッチング中において堆積物の生成を制御することができる。ひいては、エッチング中における当該堆積物によるエッチング処理への悪影響を解消又は低減させることができる。
以上の各実施形態は、説明の目的で説明されており、本開示の範囲及び趣旨から逸脱することなく種々の変形をなし得る。
１…基板処理装置、１０…チャンバ、１２…チャンバ本体、１３…支持部、１４…基板支持器、１６…電極プレート、１８…下部電極、２０…静電チャック、２４…ガス供給ライン、２５…エッジリング、３０…上部電極、３２…部材、３４…天板、３６…支持体、６２…高周波電源、６４…バイアス電源、６６…整合器、６８…整合器、８０…制御部、ＢＴ…底部、ＨＦ…高周波電力、ＨＰ…電力パルス、ＬＦ…高周波電力、ＬＰ…電力パルス、ＭＫ…マスク膜、ＭＰ…中点、ＯＰ…開口、ＲＣ…凹部、ＳＦ…シリコン含有膜、ＳＳ…側壁、ＵＦ…下地膜、Ｗ…基板

Claims (16)

  1. プラズマ処理装置において基板を処理する基板処理方法であって、
    前記プラズマ処理装置は、
    チャンバと、
    前記チャンバ内に設けられた基板支持器と、
    前記チャンバ内において前記基板支持器に対向して設けられた上部電極と、
    を備え、
    前記基板処理方法は、
    シリコン含有誘電体膜を有する基板を前記基板支持器に準備する工程と、
    水素とフッ素を含むガスを含む処理ガスからプラズマを生成して前記シリコン含有誘電体膜をエッチングする工程と
    を含み、
    前記エッチングする工程は、
    前記処理ガスを前記チャンバ内に供給する工程と、
    前記基板支持器又は前記上部電極に前記プラズマを生成するための第１の高周波信号を供給する工程と、
    前記上部電極に第１の電気バイアスを印加する工程と
    を含む、基板処理方法。
  2. 前記第１の電気バイアスは、直流電圧又は低周波ＲＦ信号である、請求項１記載の基板処理方法。
  3. 前記第１の電気バイアスは、負極性の直流電圧である、請求項１記載の基板処理方法。
  4. 前記第１の電気バイアスは、パルス波又は連続波である、請求項１から３のいずれか１項記載の基板処理方法。
  5. 前記第１の電気バイアスは、第１の期間と、前記第１の期間と交互の第２の期間に前記上部電極に供給され、
    前記第１の期間における前記第１の電気バイアスの電圧の絶対値は０又は第１の電圧値であり、前記第２の期間における前記第１の電気バイアスの電圧の絶対値は、前記第１の電圧値よりも大きい第２の電圧値である、請求項１～４のいずれか１項記載の基板処理方法。
  6. 前記第１の高周波信号は、第３の期間と、前記第３の期間と交互の第４の期間に供給され、
    前記第３の期間における電圧の絶対値は０又は第３の電圧値であり、前記第４の期間における電圧の絶対値は前記第３の電圧値よりも大きい第２の電圧値であり、
    前記第２期間と前記第３の期間とは少なくとも一部で重複している、請求項５記載の基板処理方法。
  7. 前記第１の期間と前記第２の期間との合計に対して、前記第２の期間が占める割合は、２０％以上８０％以下である、請求項５又は６記載の基板処理方法。
  8. 前記第１の期間及び前記第２の期間に対する前記第２の期間の周期を規定する周波数は、２ｋＨｚ以上８ｋＨｚ以下である、請求項５から７のいずれか１項記載の基板処理方法。
  9. 前記エッチングする工程は、前記基板支持器に第２の電気バイアスを供給する工程をさらに含む、請求項１から８のいずれか１項記載の基板処理方法。
  10. 前記水素とフッ素を含むガスは、フッ化水素ガスである、請求項１から９のいずれか１項記載の基板処理方法。
  11. 前記処理ガスは、リン含有ガスをさらに含む、請求項１から１０のいずれか１項記載の基板処理方法。
  12. 前記リン含有ガスは、ハロゲン化リンを含む、請求項１１記載の基板処理方法。
  13. 前記ハロゲン化リンは、フッ化リンである、請求項１２記載の基板処理方法。
  14. 前記処理ガスは、フルオロカーボンガス及びハイドロフルオロカーボンガスからなる群から選択される少なくとも１種の炭素含有ガスをさらに含む、請求項１から１３のいずれか１項記載の基板処理方法。
  15. 前記シリコン含有誘電体膜は、シリコン酸化膜、シリコン窒化膜及び多結晶シリコン膜からなる群から選択される少なくとも１種を含む、請求項１から１４のいずれか１項記載の基板処理方法。
  16. 基板を処理する基板処理装置であって、
    チャンバ、前記チャンバ内に設けられた基板支持器、前記チャンバ内において前記基板支持器に対向して設けられた上部電極、前記チャンバに処理ガスを供給するガス供給部、前記チャンバ内でプラズマを生成させるための電力を供給する電源、及び、制御部を備え、
    前記制御部は、
    シリコン含有誘電体膜を有する基板を前記基板支持器に配置し、
    水素とフッ素を含むガスを含む処理ガスを前記チャンバ内に供給し、
    前記基板支持器又は前記上部電極に前記プラズマを生成するための第１の高周波信号を供給し、
    前記上部電極に第１の電気バイアスを印加する、
    制御を実行する、基板処理装置。
JP2021078924A 2021-05-07 2021-05-07 基板処理方法および基板処理装置 Pending JP2022172753A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021078924A JP2022172753A (ja) 2021-05-07 2021-05-07 基板処理方法および基板処理装置
TW111115572A TW202249119A (zh) 2021-05-07 2022-04-25 基板處理方法及基板處理裝置
KR1020220051553A KR20220152139A (ko) 2021-05-07 2022-04-26 기판 처리 방법 및 기판 처리 장치
CN202210470922.3A CN115312383A (zh) 2021-05-07 2022-04-28 基板处理方法和基板处理装置
US17/736,009 US20220359167A1 (en) 2021-05-07 2022-05-03 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021078924A JP2022172753A (ja) 2021-05-07 2021-05-07 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
JP2022172753A true JP2022172753A (ja) 2022-11-17

Family

ID=83855508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021078924A Pending JP2022172753A (ja) 2021-05-07 2021-05-07 基板処理方法および基板処理装置

Country Status (5)

Country Link
US (1) US20220359167A1 (ja)
JP (1) JP2022172753A (ja)
KR (1) KR20220152139A (ja)
CN (1) CN115312383A (ja)
TW (1) TW202249119A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888414A (en) * 1991-06-27 1999-03-30 Applied Materials, Inc. Plasma reactor and processes using RF inductive coupling and scavenger temperature control
EP1599894A4 (en) * 2003-03-03 2010-04-28 Lam Res Corp PROCESS FOR IMPROVING PROFILE CONTROL AND N / P LOADING IN DOUBLE-DOTED GATE APPLICATIONS
US7098141B1 (en) * 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
US8404598B2 (en) * 2009-08-07 2013-03-26 Applied Materials, Inc. Synchronized radio frequency pulsing for plasma etching
US8932947B1 (en) * 2013-07-23 2015-01-13 Applied Materials, Inc. Methods for forming a round bottom silicon trench recess for semiconductor applications
JP6454492B2 (ja) 2014-08-08 2019-01-16 東京エレクトロン株式会社 多層膜をエッチングする方法
TW202209480A (zh) * 2020-08-17 2022-03-01 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置
KR20230133270A (ko) * 2021-05-06 2023-09-19 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 시스템

Also Published As

Publication number Publication date
US20220359167A1 (en) 2022-11-10
TW202249119A (zh) 2022-12-16
KR20220152139A (ko) 2022-11-15
CN115312383A (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
JP2021077865A (ja) エッチング方法及びプラズマ処理装置
WO2022234805A1 (ja) エッチング方法及びプラズマ処理システム
KR20210056241A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2022172753A (ja) 基板処理方法および基板処理装置
WO2022234643A1 (ja) エッチング方法及びエッチング装置
WO2022234647A1 (ja) 基板処理方法及び基板処理装置
WO2022230118A1 (ja) エッチング方法
WO2022234648A1 (ja) エッチング方法
WO2022215649A1 (ja) エッチング方法及びプラズマ処理システム
US20230282447A1 (en) Plasma processing method and plasma processing apparatus
WO2022234640A1 (ja) 基板処理方法及び基板処理装置
WO2024048543A1 (ja) プラズマ処理方法及びプラズマ処理装置
JP2023020916A (ja) プラズマ処理方法及びプラズマ処理装置
US20230035021A1 (en) Plasma processing method and plasma processing apparatus
WO2024043082A1 (ja) エッチング方法及びプラズマ処理システム
JP2023127546A (ja) プラズマ処理方法及びプラズマ処理装置
WO2023238903A1 (ja) エッチング方法およびプラズマ処理装置
JP7343461B2 (ja) エッチング方法及びプラズマ処理装置
JP7257088B1 (ja) プラズマ処理方法及びプラズマ処理システム
US20230377899A1 (en) Plasma processing method and plasma processing apparatus
JP2023171277A (ja) プラズマ処理方法及びプラズマ処理装置
KR20220064898A (ko) 에칭 방법
TW202245050A (zh) 蝕刻方法及蝕刻裝置
CN112786441A (zh) 蚀刻方法及等离子体处理装置
JP2023155483A (ja) プラズマ処理装置、エッチング方法、半導体デバイスの製造方法、プログラム及び記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240208