CN115312383A - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN115312383A
CN115312383A CN202210470922.3A CN202210470922A CN115312383A CN 115312383 A CN115312383 A CN 115312383A CN 202210470922 A CN202210470922 A CN 202210470922A CN 115312383 A CN115312383 A CN 115312383A
Authority
CN
China
Prior art keywords
period
substrate
substrate processing
processing method
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210470922.3A
Other languages
English (en)
Inventor
大类贵俊
须田隆太郎
木原嘉英
户村幕树
熊谷圭惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN115312383A publication Critical patent/CN115312383A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开提供一种基板处理方法和基板处理装置，控制在等离子体蚀刻中形成的开口的形状。本公开所涉及的基板处理方法包括以下工序：准备具有含硅电介质膜的基板到基板支承器上；以及由包含含氢和氟的气体的处理气体生成等离子体，来蚀刻所述含硅电介质膜，所述蚀刻的工序包括以下工序：向腔室内供给所述处理气体；向所述基板支承器或所述上部电极供给用于生成所述等离子体的第一高频信号的电力供给工序；以及向上部电极施加第一电偏压。

Description

基板处理方法和基板处理装置
技术领域
本公开的例示性的实施方式涉及一种基板处理方法和基板处理装置。
背景技术
在电子器件的制造中，进行基板的含硅膜的等离子体蚀刻。例如，在专利文献1中公开了一种通过等离子体蚀刻来蚀刻电介质膜的方法。
现有技术文献
专利文献
专利文献1：日本特开2016-39309号公报
发明内容
发明要解决的问题
本公开提供一种控制在等离子体蚀刻中形成的凹部的形状的基板处理方法。
用于解决问题的方案
本公开的一个例示性的实施方式是一种用于在等离子体处理装置中处理基板的基板处理方法。所述等离子体处理装置具备：腔室；基板支承器，其设置在所述腔室内；以及上部电极，其在所述腔室内与所述基板支承器相向地设置，所述基板处理方法包括以下工序：准备具有含硅电介质膜的基板到所述基板支承器上；以及由包含含氢和氟的气体的处理气体生成等离子体，来蚀刻所述含硅电介质膜，所述蚀刻的工序包括以下工序：向所述腔室内供给所述处理气体；向所述基板支承器或所述上部电极供给用于生成所述等离子体的第一高频信号；以及向所述上部电极施加第一电偏压。
在本公开的一个例示性的实施方式中，提供一种用于处理基板的基板处理装置。所述基板处理装置具备：腔室；基板支承器，其设置在所述腔室内；上部电极，其在所述腔室内与所述基板支承器相向地设置；气体供给部，其用于向所述腔室供给处理气体；电源，其供给用于在所述腔室内生成等离子体的电力；以及控制部，其中，所述控制部执行以下控制：在所述基板支承器上配置具有含硅电介质膜的基板；向所述腔室内供给包括含氢和氟的气体的处理气体；向所述基板支承器或所述上部电极供给用于生成所述等离子体的第一高频信号；向所述上部电极施加第一电偏压。
发明的效果
根据本公开的一个例示性的实施方式，能够提供一种控制在等离子体蚀刻中形成的凹部的形状的基板处理方法。
附图说明
图1是概要性地示出一个例示性的实施方式所涉及的基板处理装置1的图。
图2是示出基板W的截面构造的一例的图。
图3是示出本处理方法的一例的流程图。
图4是第一电偏压、高频电力HF以及第二电偏压的时序图。
图5是示出工序ST22中的基板W的截面构造的一例的图。
图6是用于说明凹部RC的截面形状的评价方法的一例的图。
图7是示出实施例1和参考例1中的偏离量的曲线图。
具体实施方式
下面，对本公开的各实施方式进行说明。
在一个例示性的实施方式中，提供一种基板处理方法。
基板处理方法是用于在等离子体处理装置中处理基板的基板处理方法，等离子体处理装置具备：腔室；基板支承器，其设置在腔室内；以及上部电极，其在腔室内与基板支承器相向地设置，基板处理方法包括以下工序：准备具有含硅电介质膜的基板到基板支承器上；以及由包含含氢和氟的气体的处理气体生成等离子体，来蚀刻含硅电介质膜；蚀刻的工序包括以下工序：向腔室内供给处理气体；向基板支承器或上部电极供给用于生成等离子体的第一高频信号；以及向上部电极施加第一电偏压。
在一个例示性的实施方式中，第一电偏压是直流电压或低频RF信号。
在一个例示性的实施方式中，第一电偏压是负极性的直流电压。
在一个例示性的实施方式中，第一电偏压是脉冲波或连续波。
在一个例示性的实施方式中，在第一期间以及与第一期间交替的第二期间向上部电极供给第一电偏压，第一电偏压的第一期间的电压的绝对值为0或第一电压值，第一电偏压的第二期间的电压的绝对值为比第一电压值大的第二电压值。
在一个例示性的实施方式中，在第三期间以及与第三期间交替的第四期间供给第一高频信号，第一高频信号的第三期间的电压的绝对值为0或第三电压值，第一高频信号的第四期间的电压的绝对值为比第三电压值大的第四电压值，第二期间与第三期间至少一部分重叠。
在一个例示性的实施方式中，第二期间相对于第一期间与第二期间的合计所占的比例为20％以上且80％以下。
在一个例示性的实施方式中，规定第二期间相对于第一期间及第二期间的周期的频率为2kHz以上且8kHz以下。
在一个例示性的实施方式中，蚀刻的工序还包括向基板支承器供给第二电偏压的工序。
在一个例示性的实施方式中，含氢和氟的气体是氟化氢气体。
在一个例示性的实施方式中，处理气体还包含含磷气体。
在一个例示性的实施方式中，含磷气体包括卤化磷。
在一个例示性的实施方式中，卤化磷是氟化磷。
在一个例示性的实施方式中，处理气体还包含从由碳氟化合物气体和氢氟碳化合物气体构成的组中选择出的至少一种含碳气体。
在一个例示性的实施方式中，含硅电介质膜包括从由氧化硅膜、氮化硅膜以及多晶硅膜构成的组中选择出的至少一种膜。
在一个例示性的实施方式中，提供一种用于处理基板的基板处理装置。基板处理装置具备：腔室；基板支承器，其设置在腔室内；上部电极，其在腔室内与基板支承器相向地设置；气体供给部，其用于向腔室供给处理气体；电源，其供给用于在腔室内生成等离子体的电力；以及控制部，其中，控制部执行以下控制：在基板支承器上配置具有含硅电介质膜的基板；向腔室内供给包含含氢和氟的气体的处理气体；向基板支承器或上部电极供给用于生成等离子体的第一高频信号；向上部电极施加第一电偏压。
下面，参照附图来对本公开的各实施方式详细地进行说明。此外，在各附图中对同一或同样的要素标注同一符号，并省略重复的说明。除非另有说明，否则基于附图所示的位置关系来说明上下左右等位置关系。附图的尺寸比例并不表示实际的比例，另外实际的比例并不限于图示的比例。
<基板处理装置1的结构>
图1是概要性地示出一个例示性的实施方式所涉及的基板处理装置1的图。基板处理装置1是等离子体处理装置的一例。可以使用基板处理装置1来执行一个例示性的实施方式所涉及的基板处理方法(下面称为“本处理方法”)。
图1所示的基板处理装置1具备腔室10。腔室10在其内提供内部空间10s。腔室10包括腔室主体12。腔室主体12具有大致圆筒形状。腔室主体12例如由铝形成。在腔室主体12的内壁面上设置有具有耐腐蚀性的膜。具有耐腐蚀性的膜能够由氧化铝、氧化钇等陶瓷来形成。
在腔室主体12的侧壁形成有通路12p。通过通路12p来在内部空间10s与腔室10的外部之间搬送基板W。通路12p由闸阀12g开闭。闸阀12g是沿着腔室主体12的侧壁设置的。
在腔室主体12的底部上设置有支承部13。支承部13由绝缘材料形成。支承部13具有大致圆筒形状。支承部13在内部空间10s内从腔室主体12的底部向上方延伸。支承部13支承基板支承器14。基板支承器14构成为在内部空间10s内支承基板W。
基板支承器14具有下部电极18和静电吸盘20。基板支承器14能够还具有电极板16。电极板16由铝等导体形成，具有大致圆盘形状。下部电极18设置在电极板16上。下部电极18由铝等导体形成，具有大致圆盘形状。下部电极18与电极板16电连接。
静电吸盘20设置在下部电极18上。基板W载置在静电吸盘20的上表面上。静电吸盘20具有主体和电极。静电吸盘20的主体具有大致圆盘形状，由电介质形成。静电吸盘20的电极是膜状的电极，设置在静电吸盘20的主体内。静电吸盘20的电极经由开关20s来与直流电源20p连接。当静电吸盘20的电极被施加来自直流电源20p的电压时，在静电吸盘20与基板W之间产生静电引力。基板W由于该静电引力而被吸引到静电吸盘20，并被静电吸盘20保持。
在基板支承器14上配置有边缘环25。边缘环25是环状的构件。边缘环25能够由硅、碳化硅或者石英等形成。基板W配置在静电吸盘20上且由边缘环25包围的区域内。
在下部电极18的内部设置有流路18f。从设置于腔室10的外部的制冷单元经由配管22a来向流路18f供给热交换介质(例如制冷剂)。被供给到流路18f的热交换介质经由配管22b返回到制冷单元。在基板处理装置1中，载置在静电吸盘20上的基板W的温度通过热交换介质与下部电极18的热交换而被调整。
在基板处理装置1中设置有气体供给线24。气体供给线24用于向静电吸盘20的上表面与基板W的背面之间的间隙供给来自传热气体供给机构的传热气体(例如He气)。
基板处理装置1还具备上部电极30。上部电极30设置于基板支承器14的上方。上部电极30经由构件32支承于腔室主体12的上部。构件32由具有绝缘性的材料形成。上部电极30与构件32关闭腔室主体12的上部开口。
上部电极30能够包括顶板34和支承体36。顶板34的下表面是内部空间10s侧的下表面，界定出内部空间10s。顶板34能够由所产生的焦耳热少的低电阻的导电体或半导体形成。顶板34具有沿顶板34的板厚方向贯通顶板34的多个气体喷出孔34a。
支承体36以自由装卸顶板34的方式支承顶板34。支承体36由铝等导电性材料形成。在支承体36的内部设置有气体扩散室36a。支承体36具有从气体扩散室36a向下方延伸的多个气体孔36b。多个气体孔36b分别与多个气体喷出孔34a连通。在支承体36形成有气体导入口36c。气体导入口36c与气体扩散室36a连接。在气体导入口36c连接有气体供给管38。
气体供给管38经由流量控制器组41及阀组42来与气体源组40连接。流量控制器组41和阀组42构成气体供给部。气体供给部也可以还包括气体源组40。气体源组40包括多个气体源。多个气体源包括在本处理方法中使用的处理气体的源。流量控制器组41包括多个流量控制器。流量控制器组41的多个流量控制器分别是质量流量控制器或压力控制式的流量控制器。阀组42包括多个开闭阀。气体源组40的多个气体源各自经由流量控制器组41中的对应的流量控制器以及阀组42中的对应的开闭阀，来与气体供给管38连接。
在基板处理装置1中，沿着腔室主体12的内壁面和支承部13的外周以装卸自由的方式设置有屏蔽件46。屏蔽件46用于防止反应副产物附着于腔室主体12。屏蔽件46例如通过在由铝形成的母材的表面形成具有耐腐蚀性的膜来构成。具有耐腐蚀性的膜能够由氧化钇等陶瓷形成。
在支承部13与腔室主体12的侧壁之间设置有挡板48。挡板48例如通过在由铝形成的构件的表面形成具有耐腐蚀性的膜(氧化钇等膜)来构成。在挡板48形成有多个贯通孔。在挡板48的下方且腔室主体12的底部设置有排气口12e。排气口12e经由排气管52来与排气装置50连接。排气装置50包括压力调整阀和涡轮分子泵等真空泵。
基板处理装置1具备高频电源62和偏压电源64。高频电源62是产生高频电力HF的电源。高频电力HF是第一高频信号的一例。高频电力HF具有适合于等离子体的生成的第一频率。第一频率例如是27MHz～100MHz的范围内的频率。高频电源62经由匹配器66及电极板16来与下部电极18连接。匹配器66具有用于使高频电源62的负载侧(下部电极18侧)的阻抗与高频电源62的输出阻抗匹配的电路。此外，也可以是，高频电源62经由匹配器66来与上部电极30连接。高频电源62构成作为一例的等离子体生成部。
偏压电源64是产生电偏压的电源。该电偏压是第二电偏压的一例。偏压电源64与下部电极18电连接。电偏压具有第二频率。第二频率低于第一频率。第二频率例如是400kHz～13.56MHz的范围内的频率。在与高频电力HF一同使用电偏压的情况下，将电偏压施加于基板支承器14，以向基板W吸引离子。在一例中，将电偏压施加于下部电极18。当向下部电极18施加电偏压时，载置在基板支承器14上的基板W的电位在由第二频率规定的周期内变动。此外，也可以是，将电偏压施加于设置在静电吸盘20内的偏压电极。
在一个实施方式中，电偏压可以是具有第二频率的高频电力LF。高频电力LF是第二电偏压的一例。在与高频电力HF一同使用高频电力LF的情况下，高频电力LF被用作用于向基板W吸引离子的高频偏压电力。构成为产生高频电力LF的偏压电源64经由匹配器68及电极板16来与下部电极18连接。匹配器68具有用于使偏压电源64的负载侧(下部电极18侧)的阻抗与偏压电源64的输出阻抗匹配的电路。
此外，也可以不使用高频电力HF，而使用高频电力LF、即仅使用单一的高频电力来生成等离子体。在该情况下，高频电力LF的频率也可以是大于13.56MHz的频率，例如是40MHz。另外，在该情况下，基板处理装置1也可以不具备高频电源62和匹配器66。在该情况下，偏压电源64构成作为一例的等离子体生成部。
在其它实施方式中，电偏压也可以是脉冲状的电压(脉冲电压)。在该情况下，偏压电源可以是直流电源。偏压电源既可以构成为电源自身供给脉冲电压，也可以构成为在偏压电源的下游侧具备将电压脉冲化的设备。在一例中，向下部电极18施加脉冲电压，以在基板W产生负的电位。脉冲电压既可以是矩形波电压，也可以是三角波电压，还可以是冲激电压，或其还可以具有其它波形。
脉冲电压的周期由第二频率规定。脉冲电压的周期包括2个期间。2个期间中的一方期间的脉冲电压是负极性的电压。2个期间中的一方期间的电压水平(即，绝对值)高于2个期间中的另一方期间的电压水平(即，绝对值)。另一方期间的电压可以是负极性、正极性中的任一者。另一方期间的负极性的电压水平既可以大于零，也可以是零。在本实施方式中，偏压电源64经由低通滤波器及电极板16来与下部电极18连接。此外，偏压电源64也可以与设置在静电吸盘20内的偏压电极连接，来代替与下部电极18连接。
在一个实施方式中，可以是，偏压电源64向下部电极18施加电偏压的连续波。即，也可以是，偏压电源64向下部电极18连续地施加电偏压。
在其它实施方式中，也可以是，偏压电源64向下部电极18施加电偏压的脉冲波。能够周期性地向下部电极18施加电偏压的脉冲波。电偏压的脉冲波的周期由第三频率规定。第三频率低于第二频率。第三频率例如为1Hz以上且200kHz以下。在其它例中，第三频率也可以为5Hz以上且100kHz以下。
电偏压的脉冲波的周期包括2个期间、即H期间和L期间。H期间的电偏压的水平(即，电偏压的脉冲水平)高于L期间的电偏压的水平。即，也可以通过增减电偏压的水平，来向下部电极18施加电偏压的脉冲波。L期间的电偏压的水平可以大于零。或者，L期间的电偏压的水平也可以是零。即，还可以通过交替地切换电偏压向下部电极18的供给和供给停止，来向下部电极18施加电偏压的脉冲波。在此，在电偏压是高频电力LF的情况下，电偏压的水平是高频电力LF的电力水平。在电偏压是高频电力LF的情况下，电偏压的脉冲中的高频电力LF的水平也可以为2kW以上。在电偏压是负极性的直流电压的脉冲波的情况下，电偏压的水平是负极性的直流电压的绝对值的有效值。电偏压的脉冲波的占空比、即H期间在电偏压的脉冲波的周期中所占的比例例如为1％以上且80％以下。在其它例中，电偏压的脉冲波的占空比也可以为5％以上且50％以下。或者，电偏压的脉冲波的占空比还可以为50％以上且99％以下。
在一个实施方式中，高频电源62可以供给高频电力HF的连续波。即，高频电源62可以连续地供给高频电力HF。
在其它实施方式中，高频电源62也可以供给高频电力HF的脉冲波。能够周期性地供给高频电力HF的脉冲波。高频电力HF的脉冲波的周期由第四频率规定。第四频率低于第二频率。在一个实施方式中，第四频率与第三频率相同。高频电力HF的脉冲波的周期包括2个期间、即H期间和L期间。高频电力HF的H期间的电力水平高于高频电力HF的2个期间中的L期间的电力水平。高频电力HF的L期间的电力水平既可以大于零，也可以是零。
此外，可以是，高频电力HF的脉冲波的周期与电偏压的脉冲波的周期同步。也可以是，高频电力HF的脉冲波的周期中的H期间与电偏压的脉冲波的周期中的H期间同步。或者，还可以是，高频电力HF的脉冲波的周期中的H期间与电偏压的脉冲波的周期中的H期间不同步。高频电力HF的脉冲波的周期中的H期间的时间长度既可以与电偏压的脉冲波的周期中的H期间的时间长度相同，也可以不同。高频电力HF的脉冲波的周期中的H期间的一部分或全部也可以与电偏压的脉冲波的周期中的H期间重叠。
基板处理装置1还具备电源70。电源70与上部电极30连接。在一例中，基板处理装置1也可以构成为在等离子体处理过程中向上部电极30供给直流电压或低频电力。该直流电压和该低频电力是第一电偏压的一例。例如，电源70可以向上部电极30供给负极性的直流电压，也可以向上部电极30周期性地供给低频电力。直流电压或低频电力既可以以脉冲波的形式被供给，也可以以连续波的形式被供给。在该实施方式中，内部空间10s内存在的正离子被吸引到上部电极30而与上部电极30发生碰撞。由此，从上部电极30发射出二次电子。被发射出的二次电子使掩膜MK改性，从而提高掩膜MK的耐蚀刻性。另外，二次电子有助于提高等离子体密度。另外，由于二次电子的照射，基板W的带电状态被中和，因此离子向通过蚀刻形成的凹部内的直进性提高。并且，在上部电极30由含硅材料构成的情况下，由于正离子的碰撞，在发射出二次电子的同时发射出硅。被发射出的硅与等离子体中的氧结合而成为氧化硅化合物，并沉积在掩模上作为保护膜发挥功能。由此，通过向上部电极30供给直流电压或低频电力，不仅能够得到改善选择比的效果，还能够得到抑制通过蚀刻形成的凹部的形状异常、改善蚀刻速率等效果。
在基板处理装置1中进行等离子体处理的情况下，从气体供给部向内部空间10s供给气体。另外，通过供给高频电力HF和/或电偏压，来在上部电极30与下部电极18之间生成高频电场。所生成的高频电场使得由内部空间10s中的气体生成等离子体。
基板处理装置1能够还具备控制部80。控制部80能够是具备处理器、存储器等存储部、输入装置、显示装置、信号的输入输出接口等的计算机。控制部80控制基板处理装置1的各部。在控制部80中，操作员能够为了管理基板处理装置1而使用输入装置进行命令的输入操作等。另外，在控制部80中，能够利用显示装置来可视化地显示基板处理装置1的运转状况。并且，在存储部保存有控制程序和制程数据。由处理器执行控制程序，以在基板处理装置1中执行各种处理。处理器执行控制程序，按照制程数据来控制基板处理装置1的各部。在一个例示性的实施方式中，也可以将控制部80的一部分或全部设置为基板处理装置1的外部装置的结构的一部分。
<基板W的一例>
图2是表示基板W的截面构造的一例的图。基板W是能够被应用本处理方法的基板的一例。基板W具有作为本处理方法中的电介质膜的一例的含硅膜SF。基板W也可以具有基底膜UF和掩膜MK。如图2所示，基板W可以依次地层叠基底膜UF、含硅膜SF以及掩膜MK来形成。
基底膜UF可以是形成在硅晶圆上的有机膜、电介质膜、金属膜、半导体膜等。另外，基底膜UF也可以是硅晶圆。另外，基底膜UF还可以是层叠多个膜来构成的。
含硅膜SF能够是含硅电介质膜。含硅电介质膜能够包括氧化硅膜或氮化硅膜。含硅电介质膜只要是含硅的膜即可，也可以是具有其它膜种的膜。另外，含硅膜SF也可以包括硅膜(例如多晶硅膜)。另外，含硅膜SF还可以包括氮化硅膜、多晶硅膜、含碳硅膜以及低介电常数膜中的至少一者。含碳硅膜能够包括SiC膜和/或SiOC膜。低介电常数膜含有硅，能够作为层间绝缘膜使用。另外，含硅膜SF还可以包括具有互不相同的膜种的2个以上的含硅膜。2个以上的含硅膜可以包括氧化硅膜和氮化硅膜。含硅膜SF例如可以是包括交替地层叠的1个以上的氧化硅膜和1个以上的氮化硅膜的多层膜。含硅膜SF还可以是包括交替地层叠的多个氧化硅膜和多个氮化硅膜的多层膜。或者，2个以上的含硅膜也可以包括氧化硅膜和硅膜。含硅膜SF例如可以是包括交替地层叠的1个以上的氧化硅膜和1个以上的硅膜的多层膜。含硅膜SF也可以是包括交替地层叠的多个氧化硅膜和多个多晶硅膜的多层膜。或者，2个以上的含硅膜还可以包括氧化硅膜、氮化硅膜以及硅膜。
掩膜MK设置于含硅膜SF上。掩膜MK由在工序ST2中具有比含硅膜SF的蚀刻速率低的蚀刻速率的材料形成。掩膜MK能够由有机材料形成。即，掩膜MK可以含有碳。掩膜MK例如能够由无定形碳膜、光致抗蚀剂膜或者旋涂碳膜(SOC膜)形成。或者，掩膜MK也可以由防反射含硅膜这样的含硅膜形成。或者，掩膜MK还可以是由氮化钛、钨、碳化钨这样的含金属材料形成的含金属掩模。
掩膜MK被形成图案，以在含硅膜SF上规定出至少一个开口OP。即，掩膜MK具有用于在工序ST2中蚀刻含硅膜SF的图案。基于通过掩膜MK的图案规定出的开口OP的形状，在含硅膜SF形成孔或沟槽等凹部。在工序ST2中形成于含硅膜SF的开口的深宽比可以为20以上，也可以为30以上、40以上或者50以上。此外，掩膜MK也可以具有线宽线距图案。
<本处理方法的一例>
图3是表示本处理方法的一例的流程图。例如，使用图1所示的基板处理装置1来对基板W执行本处理方法。
图4是表示在本处理方法中向基板支承器14(下部电极18或偏压电极)供给高频电力HF和第二电偏压的定时、以及向上部电极30施加第一电偏压的定时的时序图。在图4中，横轴表示时间。另外，纵轴表示第一电偏压和第二电偏压的电压水平(作为一例，为电偏压的电压的绝对值的有效值)以及高频电力HF的电力水平(作为一例，为高频电力HF的电力的有效值)。即，第一电偏压的“L1”表示未供给第一电偏压或者低于用“H1”表示的电压水平。另外，高频电力HF的“L2”表示未供给高频电力HF或者低于用“H2”表示的电力水平。另外，第二电偏压的“L3”表示未供给第二电偏压或者低于用“H3”表示的电压水平。L1和L3的电压水平可以是零，另外，L2的电力水平也可以是零。
此外，图4是作为第一电偏压、高频电力HF以及第二电偏压均使用脉冲波的例子。作为一例，第一电偏压是其电压水平为“L1”的第一期间与其电压水平为“H1”的第二期间交替地被重复的脉冲波。即，第一电偏压是在第二期间具有电脉冲的脉冲波。另外，作为一例，高频电力HF是其电力水平为“L2”的第三期间与其电力水平为“H2”的第四期间交替地被重复的脉冲波。即，高频电力HF是在第四期间具有电脉冲的脉冲波。另外，作为一例，第二电偏压是其电压水平为“L3”的第五期间与其电压水平为“H3”的第六期间交替地被重复的脉冲波。即，第二电偏压是在第六期间具有电脉冲的脉冲波。此外，作为一例，第一电偏压(脉冲波)和第二电偏压(脉冲波)的电脉冲可以由脉冲状的电压(脉冲电压)构成。脉冲电压既可以是矩形波电压，也可以是三角波电压，还可以是冲激电压，或其还可以具有其它波形。另外，第二电偏压也可以是连续波。作为一例，第二电偏压可以是在第五期间和第六期间连续地施加脉冲电压的连续波。另外，图4中的各波形是示意性地示出的波形，并不具体地表示频率、时间、电力、电压等。
下面，参照各图来说明对图2所示的基板W执行图3所示的本处理方法的例子。此外，在下面的例子中，图1中示出的控制部80控制基板处理装置1的各部，来执行本处理方法。
(工序ST1：基板的准备)
在工序ST1中，准备基板W到腔室10的内部空间10s内。在内部空间10s内，基板W被配置于基板支承器14，由静电吸盘20保持。可以是，形成基板W的各结构的工艺的至少一部分在内部空间10s内进行。另外，也可以是，在基板处理装置1的外部的装置或腔室形成了基板W的各结构的全部或一部分之后，将基板W搬入到内部空间10s内，并配置于基板支承器14。
工序ST1也可以包括设定基板支承器14的温度的工序。作为一例，将基板支承器14的温度设定为0℃以下。另外，也可以将基板支承器14的温度设定为-40℃以下的温度。当基板支承器14或基板W的温度被设定为这样的温度时，工序ST2中的含硅膜SF的蚀刻速率提高。控制部80能够控制制冷单元，以设定基板支承器14的温度。此外，如后所述，在处理气体包含含磷分子的情况下，也可以将基板支承器14的温度设定为20℃以下。
(工序ST2：蚀刻的执行)
在工序ST2中，蚀刻基板W的含硅膜SF。工序ST2包括供给处理气体的工序(工序ST21)、向下部电极18供给高频电力的工序(工序ST22)以及向上部电极30施加直流电压的工序(工序ST23)。在工序ST2中，利用由处理气体生成的等离子体的活性种(离子、自由基)来蚀刻含硅膜SF。此外，工序ST21到ST23开始的顺序不限于该顺序。另外，工序ST21到ST23也可以并行地执行。
(工序ST21：处理气体的供给)
在工序ST21中，向腔室10内供给处理气体。处理气体是为了蚀刻形成于基板W的被蚀刻膜而被使用的气体。处理气体的种类可以基于被蚀刻膜的材料、掩膜的材料、基底膜的材料、掩膜所具有的图案、蚀刻的深度等来适当地选择。
在工序ST21中使用的处理气体能够包含含氢和氟的气体。含氢和氟的气体可以是能够在等离子体处理过程中在腔室10内生成氟化氢(HF)种的气体。氟化氢种作为蚀刻剂发挥功能。含氢和氟的气体可以是从由氟化氢(HF)和氢氟碳化合物构成的组中选择出的至少一种气体。氢氟碳化合物例如是CH2F2、CHF3或者CH3F中的至少一者。氢氟碳化合物也可以包含2个以上的碳原子，还可以包含2个以上且6个以下的碳原子。氢氟碳化合物例如也可以是C2HF5、C2H2F4、C2H3F3、C2H4F2等，包含2个碳原子。氢氟碳化合物例如还可以是C3HF7、C3H2F2、C3H2F4、C3H2F6、C3H3F5、C4H2F6、C4H5F5、C4H2F8等，包含3个或4个碳原子。氢氟碳化合物气体例如还可以是C5H2F6、C5H2F10、C5H3F7等，包含5个碳原子。作为一个实施方式，氢氟碳化合物气体包括从由C3H2F4、C3H2F6、C4H2F6以及C4H2F8构成的组中选择出的至少一种气体。另外，含氢和氟的气体也可以是能够在等离子体处理过程中在腔室10内生成氟化氢种的混合气体。能够生成氟化氢种的混合气体可以包含氢源和氟源。氢源例如可以是H2、NH3、H2O、H2O2或者碳氢化合物(CH4、C3H6等)。氟源可以是NF3、SF6、WF6、XeF2、碳氟化合物或者氢氟碳化合物。能够生成氟化氢种的混合气体例如是三氟化氮(NF3)与氢(H2)的混合气体。
在工序ST21中使用的处理气体能够还包含至少一种含磷分子。含磷分子可以是十氧化四磷(P4O10)、八氧化四磷(P4O8)、六氧化四磷(P4O6)等氧化物。十氧化四磷有时被称为五氧化二磷(P2O5)。含磷分子也可以是三氟化磷(PF3)、五氟化磷(PF5)、三氯化磷(PCl3)、五氯化磷(PCl5)、三溴化磷(PBr3)、五溴化磷(PBr5)、碘化磷(PI3)这样的卤化物(卤化磷)。即，含磷的分子也可以是包含氟作为卤素元素的氟化物(氟化磷)。或者，含磷的分子还可以包含除氟以外的卤素元素来作为卤素元素。含磷分子还可以是氟化磷酰(POF3)、氯化磷酰(POCl3)、溴化磷酰(POBr3)这样的卤化磷酰。含磷分子还可以是磷化氢(PH3)、磷化钙(Ca3P2等)、磷酸(H3PO4)、磷酸钠(Na3PO4)、六氟磷酸(HPF6)等。含磷分子还可以是氟膦类(HxPFy)。在此，x与y之和为3或5。作为氟膦类，例示HPF2、H2PF3。处理气体能够包括上述的含磷分子中的一种以上的含磷分子来作为至少一种含磷分子。例如，处理气体能够包括PF3、PCl3、PF5、PCl5、POCl3、PH3、PBr3或者PBr5中的至少一者来作为至少一种含磷分子。此外，在处理气体中包括的各含磷分子是液体或固体的情况下，能够通过加热等将各含磷分子气化后供给到腔室10内。
在工序ST21中使用的处理气体也可以还包含碳。作为含碳的分子，可以包括从由碳氢化合物(CxHy)、碳氟化合物(CvFw)、氢氟碳化合物(CsHtFu)构成的组中选择出的至少一种含碳气体。在此，x、y、s、t、u、v以及w均是自然数。碳氢化合物例如可以包括CH4、C2H6、C3H6、C3H8或者C4H10等。碳氟化合物例如可以包括CF4、C2F2、C2F4、C3F8、C4F6、C4F8或者C5F8等。由这些含碳气体生成的化学种保护掩膜MK。
另外，处理气体还可以包含含卤素分子。含卤素分子也可以不含有碳。含卤素分子既可以是含氟分子，也可以是含有除氟以外的卤素元素的含卤素分子。含氟分子例如可以包括三氟化氮(NF3)、六氟化硫(SF6)、三氟化硼(BF3)等气体。含有除氟以外的卤素元素的含卤素分子例如是从由含氯气体、含溴气体以及碘构成的组中选择出的至少一种气体。含氯气体例如是氯(Cl2)、二氯化硅(SiCl2)、四氯化硅(SiCl4)、四氯化碳(CCl4)、二氯二氢硅(SiH2Cl2)、六氯化二硅(Si2Cl6)、氯仿(CHCl3)、硫酰氯(SO2Cl2)、三氯化硼(BCl3)等气体。含溴气体例如是溴(Br2)、溴化氢(HBr)、二溴二氟甲烷(CBr2F2)、五氟溴乙烷(C2F5Br)、三溴化磷(PBr3)、五溴化磷(PBr5)、溴化磷酰(POBr3)、三溴化硼(BBr3)等气体。含碘气体例如是碘化氢(HI)、三氟碘甲烷(CF3I)、五氟碘乙烷(C2F5I)、七氟碘丙烷(C3F7I)、五氟化碘(IF5)、七氟化碘(IF7)、碘(I2)、三碘化磷(PI3)等气体。为了控制在等离子体蚀刻中形成的凹部的形状，而使用由这些含卤素分子生成的化学种。
处理气体也可以还包含含氧分子。含氧分子例如可以包括O2、CO2或者CO。或者，处理气体也可以不含氧。另外，处理气体也可以包含Ar、Kr、Xe等稀有气体。
(工序ST22：高频电力的供给)
在工序ST22中，向下部电极18供给高频电力HF。如图4所示，高频电力HF在第四期间具有电力水平H2，在第三期间具有比电力水平H2低的电力水平L2。此外，在图4的第三期间，高频电力HF的电力水平也可以是零。
高频电力HF的电脉冲(即，电力水平成为H2的第四期间)周期性地产生的频率例如为2kHz以上且8kHz以下。另外，构成该电脉冲的高频例如具有27MHz以上且100MHz以下的频率。在高频电力HF中，电脉冲的占空比、即第四期间在高频电力HF的一个周期(第三期间与第四期间相加所得的期间)中所占的比例例如为1％以上且90％以下。该占空比也可以为20％以上且80％以下。
另外，在工序ST22中，也可以向下部电极18还供给第二电偏压。作为一例，第二电偏压是具有负极性的直流电压。另外，第二电偏压也可以是高频电力LF。可以与向基板支承器14供给高频电力HF的定时同步地向基板支承器14供给第二电偏压。作为一例，在与高频电力HF的电力脉冲相同的定时向基板支承器14供给第二电偏压的电脉冲(即，电压水平成为H3的第六期间)。另外，也可以在与高频电力HF的电力脉冲不同的定时向基板支承器14供给第二电偏压的电脉冲。第四期间与第六期间至少一部分可以在时间上重叠。
第二电偏压的电脉冲周期性地产生的频率例如为2kHz以上且8kHz以下。另外，构成该电脉冲的高频例如具有400kHz以上且13.56MHz以下的频率。在第二电偏压中，电脉冲的占空比、即第六期间在第二电偏压的一个周期(第五期间与第六期间相加所得的期间)中所占的比例例如为1％以上且90％以下。该占空比也可以为20％以上且80％以下。另外，第二电偏压中的电脉冲(第六期间)的占空比也可以与高频电力HF中的电脉冲(第四期间)的占空比不同。此外，在其它实施方式中，也可以向基板支承器14供给高频电力LF，来代替向基板支承器14供给第二电偏压。
图5是表示工序ST22中的基板W的截面构造的一例的图。当在工序ST22中向下部电极18供给高频电力HF和第二电偏压时，在上部电极30与基板支承器14之间生成高频电场。由此，由被供给到内部空间10s内的处理气体生成等离子体。另外，所生成的等离子体中的离子、自由基之类的化学种被吸引到基板W，而蚀刻基板W中的含硅膜SF。然后，如图5所示，基于掩膜MK的开口OP的形状，从形成于掩膜MK的开口OP连续地在含硅膜SF中也形成由含硅膜SF的侧壁规定出的凹部RC。凹部RC也可以是在其底部BT处使基底膜UF露出的开口。
(工序ST23：第一电偏压的施加)
在工序ST23中，向上部电极30施加第一电偏压(参照图3)。对于第一电偏压，可以基于向基板支承器14供给高频电力HF的电脉冲的定时来控制其电压。作为一例，第一电偏压的第二期间的电压水平可以在-100伏特至-500伏特的范围内。另外，作为一例，第一电偏压的第一期间的电压水平可以在-500伏特至-1200伏特的范围内。此外，在其它实施方式中，也可以向上部电极30供给低频RF信号来代替供给第一电偏压。
可以与向基板支承器14供给高频电力HF的定时同步地向基板支承器14供给第一电偏压。作为一例，可以在与高频电力HF的第三期间相同的定时向基板支承器14供给第一电偏压的电脉冲(即，电压水平成为H1的第二期间)。另外，也可以在与高频电力HF的第三期间不同的定时向基板支承器14供给第一电偏压的电脉冲。第二期间与第三期间可以至少一部分在时间上重叠。
第一电偏压中的第二期间的占空比、即第二期间在第一电偏压的一个周期(第一期间与第二期间相加所得的期间)中所占的比例例如为1％以上且90％以下。该占空比也可以为20％以上且80％以下。另外，第一电偏压中的第二期间的占空比既可以与高频电力HF中的第三期间的占空比相同，另外，也可以不同。
<实施例1>
图6是用于说明凹部的截面形状的评价方法的一例的图。在图6中，中心基准线CL是通过凹部RC的掩膜MK的下表面或含硅膜SF的上表面处的宽度的中点MP的线。能够通过沿着凹部RC的深度方向测定中点MP自中心基准线CL的偏离量，来评价开口OP的形状。例如，能够根据该偏离量，来对形成于含硅膜SF的凹部RC的弯曲、扭曲等进行评价。
在基于以下条件的实施例1和参考例1中，进行了基板W的含硅膜SF的蚀刻。即，在实施例1和参考例1双方中，向基板处理装置1的内部空间10s供给了Cl2、HBr、NF3、CH2F2、HF以及PF3的混合气体作为处理气体。另外，向下部电极18供给40MHz、5500W的高频作为高频电力HF，并且向下部电极18供给400kHz、6000V的脉冲电压作为第二电偏压，进行20分钟的由该混合气体的等离子体的生成，来蚀刻了基板W的含硅膜SF。该期间，将基板支承器14的温度设定为了-70℃。另外，在实施例1和参考例1双方，将图4中示出的第四期间的占空比设定为了80％。另外，在实施例1中，将第一电偏压的第一期间的电压水平设定为了-150伏特，将第二期间的电压水平设定为了-1000伏特。另一方面，在参考例1中，第一电偏压的电压水平在第一期间和第二期间双方连续地设定为了-150伏特。
图7是表示通过本处理方法的实施例1蚀刻含硅膜SF所得到的凹部RC的宽度的中点MP从中心基准线CL的偏离量、和通过参考例1蚀刻含硅膜SF所得到的凹部RC的宽度的中点MP从中心基准线CL的偏离量的曲线图。在图7中，纵轴表示含硅膜SF的凹部RC的深度。另外，横轴表示凹部RC的宽度的中点MP从中心基准线CL的偏离量。如图7中实线所示，在实施例1中，几乎看不到中点MP相对于中心基准线CL的偏离。另一方面，如图7中虚线所示，在参考例1中，结果为，尤其在深度约2μm至约6μm处，中点MP从中心基准线CL大幅偏离，凹部RC的截面形状大幅弯曲。
<实施例2>
在实施例2和参考例2中，将实施例1和参考例1的条件中的PF3的流量设为1.5倍进行了基板W的含硅膜SF的蚀刻。在实施例2中，与实施例1同样，在20分钟的蚀刻后，得到了几乎看不到弯曲的凹部RC。另一方面，在参考例2中，在蚀刻开始后约7分30秒时，由于在含硅膜SF的凹部RC的底部BT周边(参照图5)产生的沉积物的影响，蚀刻处理在中途停止。
在本实施方式中，例如当在第四期间在等离子体中生成的活性种被吸引到基板W而蚀刻含硅膜SF时，基板W中被蚀刻的部分(例如形成于含硅膜SF的凹部RC的侧壁SS、底部BT等)有时带正电。当凹部RC的侧壁SS、底部BT等非对称地带电时，在等离子体中生成的活性种到达凹部RC时，该活性种的行进方向会受到该带电的影响。另一方面，例如当在第三期间向上部电极30施加第一电偏压的电脉冲时，等离子体中存在的正离子被吸引到上部电极30侧，与上部电极30发生碰撞。当正离子与上部电极30发生碰撞时，从上部电极发射出二次电子。被发射出的二次电子被成为负电位的上部电极30加速地到达基板W。然后，基板W中的带正电的部分(例如，形成于含硅膜SF的凹部RC的底部BT等)的带电被到达基板W的二次电子消除或减少。即，根据本实施方式，例如能够将在第四期间发生的凹部RC的侧壁SS、底部BT等的带电在第二期间消除或减少。因而，能够消除或减少在等离子体中生成的活性种到达凹部RC时该活性种的行进方向由于该带电而受到影响。
另外，在本实施方式中，能够通过在第二期间向上部电极30施加第二电偏压的电脉冲，来控制在等离子体中生成的活性种的组成。由此，能够在含硅膜SF的蚀刻过程中控制沉积物的生成。进而，能够消除或减少因蚀刻过程中的该沉积物而引起的对蚀刻处理的不良影响。
出于说明的目的对以上的各实施方式进行了说明，能够不脱离本公开的范围及主旨地对以上的各实施方式进行各种变形。
附图标记说明
1：基板处理装置；10：腔室；12：腔室主体；13：支承部；14：基板支承器；16：电极板；18：下部电极；20：静电吸盘；24：气体供给线；25：边缘环；30：上部电极；32：构件；34：顶板；36：支承体；6 2：高频电源；64：偏压电源；66：匹配器；68：匹配器；80：控制部；BT：底部；HF：高频电力；HP：电力脉冲；LF：高频电力；LP：电力脉冲；MK：掩膜；MP：中点；OP：开口；RC：凹部；SF：含硅膜；SS：侧壁；UF：基底膜；W：基板。

Claims (16)

1.一种基板处理方法，用于在等离子体处理装置中处理基板，
所述等离子体处理装置具备：
腔室；
基板支承器，其设置在所述腔室内；以及
上部电极，其在所述腔室内与所述基板支承器相向地设置，
所述基板处理方法包括以下工序：
准备具有含硅电介质膜的基板到所述基板支承器上；以及
由包含含氢和氟的气体的处理气体生成等离子体，来蚀刻所述含硅电介质膜，
所述蚀刻的工序包括以下工序：
向所述腔室内供给所述处理气体；
向所述基板支承器或所述上部电极供给用于生成所述等离子体的第一高频信号；以及
向所述上部电极施加第一电偏压。
2.根据权利要求1所述的基板处理方法，其中，
所述第一电偏压是直流电压或低频射频信号。
3.根据权利要求1所述的基板处理方法，其中，
所述第一电偏压是负极性的直流电压。
4.根据权利要求1～3中的任一项所述的基板处理方法，其中，
所述第一电偏压是脉冲波或连续波。
5.根据权利要求1～4中的任一项所述的基板处理方法，其中，
在第一期间以及与所述第一期间交替的第二期间向所述上部电极供给所述第一电偏压，
所述第一电偏压的所述第一期间的电压的绝对值为0或第一电压值，所述第一电偏压的所述第二期间的电压的绝对值为比所述第一电压值大的第二电压值。
6.根据权利要求5所述的基板处理方法，其中，
在第三期间以及与所述第三期间交替的第四期间供给所述第一高频信号，
所述第一高频信号的所述第三期间的电压的绝对值为0或第三电压值，所述第一高频信号的所述第四期间的电压的绝对值为比所述第三电压值大的第四电压值，
所述第二期间与所述第三期间至少一部分重叠。
7.根据权利要求5或6所述的基板处理方法，其中，
所述第二期间相对于所述第一期间与所述第二期间的合计所占的比例为20％以上且80％以下。
8.根据权利要求5～7中的任一项所述的基板处理方法，其中，
规定所述第二期间相对于所述第一期间及所述第二期间的周期的频率为2kHz以上且8kHz以下。
9.根据权利要求1～8中的任一项所述的基板处理方法，其中，
所述蚀刻的工序还包括向所述基板支承器供给第二电偏压的工序。
10.根据权利要求1～9中的任一项所述的基板处理方法，其中，
所述含氢和氟的气体是氟化氢气体。
11.根据权利要求1～10中的任一项所述的基板处理方法，其中，
所述处理气体还包含含磷气体。
12.根据权利要求11所述的基板处理方法，其中，
所述含磷气体包括卤化磷。
13.根据权利要求12所述的基板处理方法，其中，
所述卤化磷是氟化磷。
14.根据权利要求1～13中的任一项所述的基板处理方法，其中，
所述处理气体还包含从由碳氟化合物气体和氢氟碳化合物气体构成的组中选择出的至少一种含碳气体。
15.根据权利要求1～14中的任一项所述的基板处理方法，其中，
所述含硅电介质膜包括从由氧化硅膜、氮化硅膜以及多晶硅膜构成的组中选择出的至少一种膜。
16.一种基板处理装置，用于处理基板，具备：
腔室；
基板支承器，其设置在所述腔室内；
上部电极，其在所述腔室内与所述基板支承器相向地设置；
气体供给部，其用于向所述腔室供给处理气体；
电源，其供给用于在所述腔室内生成等离子体的电力；以及
控制部，
其中，所述控制部执行以下控制：
在所述基板支承器上配置具有含硅电介质膜的基板；
向所述腔室内供给包含含氢和氟的气体的处理气体；
向所述基板支承器或所述上部电极供给用于生成所述等离子体的第一高频信号；以及
向所述上部电极施加第一电偏压。
CN202210470922.3A 2021-05-07 2022-04-28 基板处理方法和基板处理装置 Pending CN115312383A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-078924 2021-05-07
JP2021078924A JP2022172753A (ja) 2021-05-07 2021-05-07 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
CN115312383A true CN115312383A (zh) 2022-11-08

Family

ID=83855508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210470922.3A Pending CN115312383A (zh) 2021-05-07 2022-04-28 基板处理方法和基板处理装置

Country Status (5)

Country Link
US (1) US20220359167A1 (zh)
JP (1) JP2022172753A (zh)
KR (1) KR20220152139A (zh)
CN (1) CN115312383A (zh)
TW (1) TW202249119A (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888414A (en) * 1991-06-27 1999-03-30 Applied Materials, Inc. Plasma reactor and processes using RF inductive coupling and scavenger temperature control
US7098141B1 (en) * 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
WO2004079783A2 (en) * 2003-03-03 2004-09-16 Lam Research Corporation Method to improve profile control and n/p loading in dual doped gate applications
US20070059938A1 (en) * 2005-09-15 2007-03-15 Hanako Kida Method and system for etching silicon oxide and silicon nitride with high selectivity relative to silicon
US7393788B2 (en) * 2006-02-10 2008-07-01 Cook Julie A Method and system for selectively etching a dielectric material relative to silicon
US8809196B2 (en) * 2009-01-14 2014-08-19 Tokyo Electron Limited Method of etching a thin film using pressure modulation
US8382999B2 (en) * 2009-03-26 2013-02-26 Applied Materials, Inc. Pulsed plasma high aspect ratio dielectric process
US8404598B2 (en) * 2009-08-07 2013-03-26 Applied Materials, Inc. Synchronized radio frequency pulsing for plasma etching
US8932947B1 (en) * 2013-07-23 2015-01-13 Applied Materials, Inc. Methods for forming a round bottom silicon trench recess for semiconductor applications
JP6454492B2 (ja) 2014-08-08 2019-01-16 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6886940B2 (ja) * 2018-04-23 2021-06-16 東京エレクトロン株式会社 プラズマ処理方法
JP6920245B2 (ja) * 2018-04-23 2021-08-18 東京エレクトロン株式会社 温度制御方法
WO2021090798A1 (ja) * 2019-11-08 2021-05-14 東京エレクトロン株式会社 エッチング方法
TW202209480A (zh) * 2020-08-17 2022-03-01 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置
WO2022234805A1 (ja) * 2021-05-06 2022-11-10 東京エレクトロン株式会社 エッチング方法及びプラズマ処理システム
JP2023063106A (ja) * 2021-10-22 2023-05-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム

Also Published As

Publication number Publication date
KR20220152139A (ko) 2022-11-15
TW202249119A (zh) 2022-12-16
JP2022172753A (ja) 2022-11-17
US20220359167A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
WO2021090516A1 (ja) エッチング方法
US20230230844A1 (en) Etching method and plasma processing system
JP2023063526A (ja) エッチング方法及びプラズマ処理装置
KR20210056241A (ko) 에칭 방법 및 플라즈마 처리 장치
KR20240004206A (ko) 기판 처리 방법 및 기판 처리 장치
US20230282447A1 (en) Plasma processing method and plasma processing apparatus
US20230170189A1 (en) Etching method and plasma processing apparatus
CN115312383A (zh) 基板处理方法和基板处理装置
KR20220064898A (ko) 에칭 방법
WO2022234647A1 (ja) 基板処理方法及び基板処理装置
US20230035021A1 (en) Plasma processing method and plasma processing apparatus
WO2022234643A1 (ja) エッチング方法及びエッチング装置
TWI831594B (zh) 電漿處理方法及電漿處理系統
US20230377899A1 (en) Plasma processing method and plasma processing apparatus
WO2022234648A1 (ja) エッチング方法
TW202245050A (zh) 蝕刻方法及蝕刻裝置
TW202245051A (zh) 基板處理方法及基板處理裝置
CN118645429A (zh) 蚀刻方法、等离子体处理装置以及基板处理系统
TW202244984A (zh) 蝕刻方法
CN116705601A (zh) 等离子体处理方法和等离子体处理装置
JP2023020916A (ja) プラズマ処理方法及びプラズマ処理装置
CN112786441A (zh) 蚀刻方法及等离子体处理装置
TW202245056A (zh) 基板處理方法及基板處理裝置
JP2023171277A (ja) プラズマ処理方法及びプラズマ処理装置
JP2021153170A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination