TWI831594B - 電漿處理方法及電漿處理系統 - Google Patents

電漿處理方法及電漿處理系統 Download PDF

Info

Publication number
TWI831594B
TWI831594B TW112103414A TW112103414A TWI831594B TW I831594 B TWI831594 B TW I831594B TW 112103414 A TW112103414 A TW 112103414A TW 112103414 A TW112103414 A TW 112103414A TW I831594 B TWI831594 B TW I831594B
Authority
TW
Taiwan
Prior art keywords
gas
tungsten
processing
silicon
plasma
Prior art date
Application number
TW112103414A
Other languages
English (en)
Other versions
TW202338976A (zh
Inventor
向山広記
戸村幕樹
木原嘉英
髙橋篤史
大類貴俊
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202338976A publication Critical patent/TW202338976A/zh
Application granted granted Critical
Publication of TWI831594B publication Critical patent/TWI831594B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之課題在於抑制蝕刻之形狀異常。 本發明提供一種於具有腔室之電漿處理裝置中執行之電漿處理方法。該方法包含以下步驟：(a)提供具有含矽膜與上述含矽膜上之遮罩之基板；及(b)對含矽膜進行蝕刻；(b)之步驟包含以下步驟：(b-1)使用自包含氟化氫氣體與含鎢氣體之第1處理氣體產生之電漿，來對含矽膜進行蝕刻；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，來對含矽膜進行蝕刻，且第2處理氣體不包括含鎢氣體，或者，以小於第1處理氣體中之含鎢氣體之流量比的流量比包括含鎢氣體。

Description

電漿處理方法及電漿處理系統
本發明之例示性實施方式係關於一種電漿處理方法及電漿處理系統。
於專利文獻1中揭示有一種技術，其對將氧化矽膜與氮化矽膜交替地積層而成之多層膜進行蝕刻。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-39310號公報
本發明提供一種抑制蝕刻之形狀異常之技術。
於本發明之一個例示性實施方式中，提供一種電漿處理方法，其係於具有腔室之電漿處理裝置中執行之電漿處理方法，且包含以下步驟：(a)提供具有含矽膜與上述含矽膜上之遮罩之基板；及(b)對上述含矽膜進行蝕刻；上述(b)之步驟包含以下步驟：(b-1)使用自包含氟化氫氣體與含鎢氣體之第1處理氣體產生之電漿，來對上述含矽膜進行蝕刻；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，來對上述含矽膜進行蝕刻，且上述第2處理氣體不包括含鎢氣體，或者，以小於上述第1處理氣體中之上述含鎢氣體之流量比的流量比包括含鎢氣體。
根據本發明之一個例示性實施方式，可提供一種抑制蝕刻之形狀異常之技術。
1:電漿處理裝置
2:控制部
2a:電腦
2a1:處理部
2a2:記憶部
2a3:通信介面
10:電漿處理腔室
10a:側壁
10e:氣體排出口
10s:電漿處理空間
11:基板支持部
13:簇射頭
13a:氣體供給口
13b:氣體擴散室
13c:氣體導入口
20:氣體供給部
21:氣體源
22:流量控制器
30:電源
31:RF電源
31a:第1RF產生部
31b:第2RF產生部
32:DC電源
32a:第1DC產生部
32b:第2DC產生部
40:排氣系統
111:本體部
111a:中央區域
111b:環狀區域
112:環組件
1110:基台
1110a:流路
1111:靜電吸盤
1111a:陶瓷構件
1111b:靜電電極
MF:遮罩
OP:開口
PF:保護膜
RC:凹部
SF:含矽膜
ST1~ST2:步驟
ST21~ST24:步驟
UF:基底膜
W:基板
圖1係概略地表示例示性的電漿處理系統之圖。
圖2係表示本處理方法之一例之流程圖。
圖3係表示基板W之剖面構造之一例之圖。
圖4A係表示於步驟ST2中供給之含HF氣體之流量之一例的時序圖。
圖4B係表示於步驟ST2中供給之含鎢氣體之流量之一例的時序圖。
圖4C係表示於步驟ST2中供給之含磷氣體之流量之一例的時序圖。
圖5A係表示步驟ST2之處理中之基板W之剖面構造的圖。
圖5B係表示步驟ST2之處理中之基板W之剖面構造的圖。
圖5C係表示步驟ST2之處理中之基板W之剖面構造的圖。
圖5D係表示步驟ST2之處理中之基板W之剖面構造的圖。
圖6係表示本處理方法之變化例之流程圖。
圖7係表示本處理方法之變化例之流程圖。
圖8係表示實施例3及參考例4之蝕刻之結果之圖。
圖9係表示實施例3、實施例4、參考例4及參考例5之蝕刻之結果之圖。
以下，對本發明之各實施方式進行說明。
於一個例示性實施方式中，提供一種電漿處理方法，其係於具有腔室之電漿處理裝置中執行之電漿處理方法，且包含以下步驟：(a)提供具有含矽膜與含矽膜上之遮罩之基板；及(b)對含矽膜進行蝕刻；(b)之步驟包含以下步驟：(b-1)使用自包含氟化氫氣體與含鎢氣體之第1處理氣體產生之電漿，來對含矽膜進行蝕刻；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，來對含矽膜進行蝕刻，且第2處理氣體不包括含鎢氣體，或者，以小於第1處理氣體中之含鎢氣體之流量比的流量比包括含鎢氣體。
於一個例示性實施方式中，於(b)之步驟中，交替地重複(b-1)之步驟與(b-2)之步驟。
於一個例示性實施方式中，於(b)之步驟中，將包含(b-1)之步驟與(b-2)之步驟之循環重複複數次，於第2次以後之至少1個循環之(b-1)之步驟中，相對於第1處理氣體之含鎢氣體之流量比小於第1次之循環之(b-1)之步驟中的流量比。
於一個例示性實施方式中，第1處理氣體中所包含之含鎢氣體及第2處理氣體中所包含之含鎢氣體之至少一者為WFaClb(a及b分別為0以上6以下之整數，a與b之和為2以上6以下)氣體。
於一個例示性實施方式中，第1處理氣體中所包含之含鎢氣體及第2處理氣體中所包含之含鎢氣體之至少一者為WF6氣體及WCl6氣體之至少任一種氣體。
於一個例示性實施方式中，於第1處理氣體中，除了惰性氣體以外之所有氣體中氟化氫氣體之流量最多。
於一個例示性實施方式中，於第1處理氣體中，除了惰性氣體以外之所有氣體中含鎢氣體之流量最少。
於一個例示性實施方式中，於第1處理氣體中，氟化氫氣體之流量為含鎢氣體之流量之10倍以上。
於一個例示性實施方式中，第1處理氣體及第2處理氣體之至少一者進而包括含磷氣體。
於一個例示性實施方式中，含磷氣體為鹵化磷氣體。
於一個例示性實施方式中，第1處理氣體及第2處理氣體之至少一者進而包括含碳氣體。
於一個例示性實施方式中，含碳氣體為氟碳氣體或者氫氟碳氣體之任一種。
於一個例示性實施方式中，第1處理氣體及第2處理氣體之至少一者進而包括含氧氣體。
於一個例示性實施方式中，第1處理氣體及第2處理氣體之至少一者進而包括含有氟以外之鹵素之氣體。
於一個例示性實施方式中，遮罩具有孔圖案或者狹縫圖案。
於一個例示性實施方式中，提供一種電漿處理方法，其係於具有腔室之電漿處理裝置中執行之電漿處理方法，且包含以下步驟：(a)提供具有含矽膜與含矽膜上之遮罩之基板；及(b)對含矽膜進行蝕刻；(b)之步驟包含以下步驟：(b-1)使用包含氟化氫種與含有鎢、鈦或者鉬之至少任一 者之化學種的第1電漿來對含矽膜進行蝕刻；及(b-2)使用包含氟化氫種之第2電漿來對含矽膜進行蝕刻，且第2電漿不包含化學種，或者，以小於第1電漿中之化學種之分壓的分壓包含化學種。
於一個例示性實施方式中，氟化氫種係自氟化氫氣體或者氫氟碳氣體之至少1種氣體產生。
於一個例示性實施方式中，氟化氫種係自碳數為2以上之氫氟碳氣體產生。
於一個例示性實施方式中，氟化氫種係自含氟氣體及含氫氣體產生。
於一個例示性實施方式中，提供一種電漿處理系統，其具備腔室、設置於腔室內之基板支持部、電漿產生部、及控制部，控制部執行以下控制：(a)將具有含矽膜與含矽膜上之遮罩之基板提供至基板支持部上；及(b)對含矽膜進行蝕刻；(b)之控制包含以下控制：(b-1)使用自包含氟化氫氣體與含鎢氣體之第1處理氣體產生之電漿，來對含矽膜進行蝕刻；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，來對含矽膜進行蝕刻，且第2處理氣體不包括含鎢氣體，或者，以小於第1處理氣體中之含鎢氣體之流量比的流量比包括含鎢氣體。
以下，參照圖式，對本發明之各實施方式詳細地進行說明。再者， 於各圖式中對相同或同樣之要素標註相同之符號，而省略重複之說明。只要未特別說明，則基於圖式所示之位置關係來說明上下左右等位置關係。圖式之尺寸比率並不表示實際之比率，又，實際之比率並不限定為圖示之比率。
<電漿處理系統之構成例>
以下，對電漿處理系統之構成例進行說明。圖1係用以說明電容耦合型之電漿處理裝置之構成例之圖。
電漿處理系統包含電容耦合型之電漿處理裝置1及控制部2。電容耦合型之電漿處理裝置1包含電漿處理腔室10、氣體供給部20、電源30及排氣系統40。又，電漿處理裝置1包含基板支持部11及氣體導入部。氣體導入部構成為將至少一種處理氣體導入至電漿處理腔室10內。氣體導入部包含簇射頭13。基板支持部11配置於電漿處理腔室10內。簇射頭13配置於基板支持部11之上方。於一實施方式中，簇射頭13構成電漿處理腔室10之頂部(ceiling)之至少一部分。電漿處理腔室10具有由簇射頭13、電漿處理腔室10之側壁10a及基板支持部11而界定之電漿處理空間10s。電漿處理腔室10具有用以將至少一種處理氣體供給至電漿處理空間10s之至少1個氣體供給口、及用以將氣體自電漿處理空間10s排出之至少1個氣體排出口。電漿處理腔室10接地。簇射頭13及基板支持部11與電漿處理腔室10之殼體電性絕緣。
基板支持部11包含本體部111及環組件112。本體部111具有用以支 持基板W之中央區域111a、及用以支持環組件112之環狀區域111b。晶圓係基板W之一例。本體部111之環狀區域111b於俯視時包圍本體部111之中央區域111a。基板W配置於本體部111之中央區域111a上，環組件112以包圍本體部111之中央區域111a上之基板W之方式配置於本體部111之環狀區域111b上。因此，中央區域111a亦被稱為用以支持基板W之基板支持面，環狀區域111b亦被稱為用以支持邊緣環組件112之環支持面。
於一實施方式中，本體部111包含基台1110及靜電吸盤1111。基台1110包含導電性構件。基台1110之導電性構件可作為下部電極而發揮功能。靜電吸盤1111配置於基台1110之上。靜電吸盤1111包含陶瓷構件1111a與配置於陶瓷構件1111a內之靜電電極1111b。陶瓷構件1111a具有中央區域111a。於一實施方式中，陶瓷構件1111a亦具有環狀區域111b。再者，如環狀靜電吸盤或環狀絕緣構件般之包圍靜電吸盤1111之其他構件亦可具有環狀區域111b。於該情形時，環組件112可配置於環狀靜電吸盤或者環狀絕緣構件之上，亦可配置於靜電吸盤1111與環狀絕緣構件之兩者之上。又，RF(radio frequency，射頻)或者DC(direct current，直流)電極亦可配置於陶瓷構件1111a內，於該情形時，RF或者DC電極作為下部電極而發揮功能。於下述偏壓RF信號或者DC信號連接於RF或者DC電極之情形時，RF或者DC電極亦被稱為偏壓電極。再者，基台1110之導電性構件與RF或者DC電極之兩者亦可作為2個下部電極而發揮功能。
環組件112包含1個或者複數個環狀構件。於一實施方式中，1個或者複數個環狀構件包含1個或者複數個邊緣環與至少1個蓋環。邊緣環由導電 性材料或者絕緣材料形成，蓋環由絕緣材料形成。
又，基板支持部11亦可包含以將靜電吸盤1111、環組件112及基板中至少一者調節為目標溫度之方式構成之溫度調節模組。溫度調節模組亦可包含加熱器、傳熱介質、流路1110a、或者其等之組合。於流路1110a中流通如鹽水或氣體般之傳熱流體。於一實施方式中，流路1110a形成於基台1110內，1個或者複數個加熱器配置於靜電吸盤1111之陶瓷構件1111a內。又，基板支持部11亦可包含以對基板W之背面與中央區域111a之間供給傳熱氣體之方式構成之傳熱氣體供給部。
簇射頭13構成為將來自氣體供給部20之至少一種處理氣體導入至電漿處理空間10s內。簇射頭13具有至少1個氣體供給口13a、至少1個氣體擴散室13b、及複數個氣體導入口13c。供給至氣體供給口13a之處理氣體通過氣體擴散室13b而自複數個氣體導入口13c導入至電漿處理空間10s內。又，簇射頭13包含上部電極。再者，氣體導入部除了包含簇射頭13以外，亦可包含安裝於形成在側壁10a之1個或者複數個開口部之1個或者複數個側氣體注入部(SGI：Side Gas Injector)。
氣體供給部20亦可包含至少1個氣體源21及至少1個流量控制器22。於一實施方式中，氣體供給部20構成為將至少一種處理氣體自分別對應之氣體源21經由分別對應之流量控制器22而供給至簇射頭13。各流量控制器22例如亦可包含質量流量控制器或者壓力控制式之流量控制器。進而，氣體供給部20亦可包含將至少一種處理氣體之流量調變或者脈衝化之1個 或者1個以上之流量調變元件。
電源30包含經由至少1個阻抗匹配電路而耦合於電漿處理腔室10之RF電源31。RF電源31構成為將源RF信號及偏壓RF信號之類的至少1個RF信號(RF電力)供給到至少1個下部電極及/或至少1個上部電極。藉此，自供給至電漿處理空間10s之至少1種處理氣體形成電漿。因此，RF電源31可作為以於電漿處理腔室10中自1種或1種以上之處理氣體產生電漿之方式構成之電漿產生部之至少一部分而發揮功能。又，藉由將偏壓RF信號供給到至少1個下部電極，可於基板W產生偏壓電位，將所形成之電漿中之離子成分饋入至基板W。
於一實施方式中，RF電源31包含第1RF產生部31a及第2RF產生部31b。第1RF產生部31a構成為經由至少1個阻抗匹配電路而耦合於至少1個下部電極及/或至少1個上部電極，且產生電漿產生用之源RF信號(源RF電力)。於一實施方式中，源RF信號具有10MHz~150MHz之範圍內之頻率。於一實施方式中，第1RF產生部31a亦可構成為產生具有不同之頻率之複數個源RF信號。所產生之1個或者複數個源RF信號供給到至少1個下部電極及/或至少1個上部電極。
第2RF產生部31b構成為經由至少1個阻抗匹配電路而耦合於至少1個下部電極，且產生偏壓RF信號(偏壓RF電力)。偏壓RF信號之頻率可與源RF信號之頻率相同亦可不同。於一實施方式中，偏壓RF信號具有較源RF信號之頻率低之頻率。於一實施方式中，偏壓RF信號具有100kHz~60 MHz之範圍內之頻率。於一實施方式中，第2RF產生部31b亦可構成為產生具有不同之頻率之複數個偏壓RF信號。所產生之1個或者複數個偏壓RF信號供給到至少1個下部電極。又，於各種實施方式中，亦可將源RF信號及偏壓RF信號中至少一者脈衝化。
又，電源30亦可包含耦合於電漿處理腔室10之DC電源32。DC電源32包含第1DC產生部32a及第2DC產生部32b。於一實施方式中，第1DC產生部32a構成為連接於至少1個下部電極，且產生第1DC信號。所產生之第1偏壓DC信號施加到至少1個下部電極。於一實施方式中，第2DC產生部32b構成為連接於至少1個上部電極，且產生第2DC信號。所產生之第2DC信號施加到至少1個上部電極。
於各種實施方式中，亦可將第1及第2DC信號中至少一者脈衝化。於該情形時，將基於DC之電壓脈衝之序列施加到至少1個下部電極及/或至少1個上部電極。電壓脈衝亦可具有矩形、梯形、三角形或者其等之組合之脈衝波形。於一實施方式中，用以自DC信號產生電壓脈衝之序列之波形產生部連接於第1DC產生部32a與至少1個下部電極之間。因此，第1DC產生部32a及波形產生部構成電壓脈衝產生部。於第2DC產生部32b及波形產生部構成電壓脈衝產生部之情形時，電壓脈衝產生部連接於至少1個上部電極。電壓脈衝可具有正極性，亦可具有負極性。又，電壓脈衝之序列亦可於1個週期內包含1個或者複數個正極性電壓脈衝與1個或者複數個負極性電壓脈衝。再者，第1及第2DC產生部32a、32b可除了RF電源31以外另外設置，亦可代替第2RF產生部31b而設置第1DC產生部32a。
排氣系統40例如可連接於設置在電漿處理腔室10之底部之氣體排出口10e。排氣系統40亦可包含壓力調整閥及真空泵。藉由壓力調整閥來調整電漿處理空間10s內之壓力。真空泵亦可包含渦輪分子泵、乾式真空泵或其等之組合。
控制部2對使電漿處理裝置1執行本發明中敍述之各種步驟之電腦能夠執行之命令進行處理。控制部2可構成為以執行此處所述之各種步驟之方式控制電漿處理裝置1之各要素。於一實施方式中，控制部2之一部分或全部亦可包含於電漿處理裝置1。控制部2例如亦可包含電腦2a。電腦2a例如亦可包含處理部(CPU：Central Processing Unit，中央處理單元)2a1、記憶部2a2、及通信介面2a3。處理部2a1可構成為藉由自記憶部2a2讀出程式並執行所讀出之程式而進行各種控制動作。該程式可預先儲存於記憶部2a2，亦可於需要時經由媒體而取得。所取得之程式儲存於記憶部2a2，由處理部2a1自記憶部2a2讀出並執行。媒體可為電腦2a能夠讀取之各種記憶媒體，亦可為連接於通信介面2a3之通信線路。記憶部2a2亦可包含RAM(Random Access Memory，隨機存取記憶體)、ROM(Read Only Memory，唯讀記憶體)、HDD(Hard Disk Drive，硬碟驅動器)、SSD(Solid State Drive，固態驅動器)、或其等之組合。通信介面2a3亦可經由LAN(Local Area Network，區域網路)等通信線路而與電漿處理裝置1之間進行通信。
<電漿處理方法之一例>
圖2係表示一個例示性實施方式之電漿處理方法(以下亦稱為「本處理方法」)之流程圖。如圖2所示，本處理方法包含提供基板之步驟ST1、及進行蝕刻之步驟ST2。各步驟中之處理可由圖1所示之電漿處理系統來執行。以下，以控制部2控制電漿處理裝置1之各部而對基板W執行本處理方法之情形時為例進行說明。
(步驟ST1：基板之提供)
於步驟ST1中，將基板W提供至電漿處理裝置1之電漿處理空間10s內。將基板W提供至基板支持部11之中央區域111a。而且，基板W藉由靜電吸盤1111而保持於基板支持部11。
圖3係表示步驟ST1中提供之基板W之剖面構造之一例的圖。基板W係將含矽膜SF及遮罩MF按照該順序積層於基底膜UF上。基板W可用於製造半導體元件。半導體元件例如包含DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)、3D-NAND快閃記憶體等半導體記憶體元件。
基底膜UF於一例中為矽晶圓或形成於矽晶圓上之有機膜、介電膜、金屬膜、半導體膜等。基底膜UF可將複數個膜積層而構成。
於本處理方法中，含矽膜SF係成為蝕刻之對象之膜。含矽膜SF於一例中為氧化矽膜、氮化矽膜、氮氧化矽膜、多晶矽膜。含矽膜SF可將複數個膜積層而構成。含矽膜SF可將選自由氧化矽膜、氮化矽膜及多晶矽 膜所組成之群中之至少2種膜積層而構成。例如，含矽膜SF可將氧化矽膜與氮化矽膜交替地積層而構成。又，例如，含矽膜SF可將氧化矽膜與多晶矽膜交替地積層而構成。
遮罩MF係於含矽膜SF之蝕刻中作為遮罩而發揮功能之膜。遮罩MF例如可為多晶矽膜、摻硼矽膜、含鎢膜(例如，WC膜、WSi膜等)、含碳膜(例如非晶形碳膜、旋塗式碳膜)、光阻膜或者氧化錫膜或者含鈦膜(例如，TiN膜等)。
如圖3所示，遮罩MF於含矽膜SF上界定至少一個開口OP。開口OP係含矽膜SF上之空間，且由遮罩MF之側壁包圍。即，含矽膜SF之上表面具有由遮罩MF覆蓋之區域、及於開口OP之底部露出之區域。
開口OP於俯視基板W時，即，於從自圖3之上方朝向下方之方向觀察基板W之情形時，可具有任意之形狀。該形狀例如可為圓、橢圓、矩形、線或將其等之1種以上組合而成之形狀。遮罩MF亦可具有複數個側壁，複數個側壁界定複數個開口OP。複數個開口OP亦可分別具有線形狀，且以固定之間隔排列而構成線與間隙之圖案。又，複數個開口OP亦可分別具有孔形狀，而構成陣列圖案。
構成基板W之各膜(基底膜UF、含矽膜SF、遮罩MF)可分別藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法、ALD(Atomic Layer Deposition，原子層沈積)法、旋轉塗佈法等而形成。開口OP可藉 由對遮罩MF進行蝕刻而形成。又，遮罩MF亦可藉由微影法而形成。再者，上述各膜可為平坦之膜，又亦可為具有凹凸之膜。又，基板W亦可於基底膜UF之下進而具有其他膜，含矽膜SF及基底膜UF之積層膜作為多層遮罩而發揮功能。即，亦可將含矽膜SF及基底膜UF之積層膜作為多層遮罩，而對該其他膜進行蝕刻。
形成基板W之各膜之製程之至少一部分可於電漿處理腔室10之空間內進行。於一例中，對遮罩MF進行蝕刻而形成開口OP之步驟可於電漿處理腔室10中執行。即，開口OP及下述含矽膜SF之蝕刻可於相同之腔室內連續地執行。又，亦可於基板W之各膜之全部或者一部分於電漿處理裝置1之外部之裝置或腔室形成之後，將基板W搬入至電漿處理裝置1之電漿處理空間10s內，且配置於基板支持部11之中央區域111a，由此來提供基板。
於將基板W提供至基板支持部11之中央區域111a之後，將基板支持部11之溫度藉由溫度調節模組而調整為設定溫度。設定溫度例如可為70℃以下、0℃以下、-10℃以下、-20℃以下、-30℃以下、-40℃以下、-50℃以下、-60℃以下或者-70℃以下。於一例中，調整或者維持基板支持部11之溫度包含將於流路1110a中流通之傳熱流體之溫度調整或者維持為設定溫度或者與設定溫度不同的溫度。於一例中，調整或者維持基板支持部11之溫度包含控制靜電吸盤1111與基板W之背面之間之傳熱氣體(例如He)的壓力。再者，開始於流路1110a中流通傳熱流體之時序可為將基板W載置於基板支持部11之前亦可為之後，又亦可為同時。又，於本處理方法 中，基板支持部11之溫度可於步驟ST1之前調整為設定溫度。即，可於將基板支持部11之溫度調整為設定溫度之後，對基板支持部11提供基板W。
(步驟ST2：蝕刻)
於步驟ST2中，對基板W之含矽膜SF進行蝕刻。步驟ST2具備第1蝕刻步驟ST21及第2蝕刻步驟ST22。又，步驟ST2可具備判定是否滿足蝕刻之停止條件之步驟ST23。即，可交替地重複步驟ST21與步驟ST22，直至於步驟ST23中判定為滿足停止條件為止。於步驟ST2中之處理之期間，基板支持部11之溫度維持為於步驟ST1中調整之設定溫度。
(步驟ST21：第1蝕刻步驟)
於步驟ST21中，使用自第1處理氣體產生之電漿，來對含矽膜SF進行蝕刻。首先，自氣體供給部20將第1處理氣體供給至電漿處理空間10s內。第1處理氣體包含氟化氫(HF)氣體與含鎢氣體。其次，對基板支持部11之下部電極及/或簇射頭13之上部電極供給源RF信號。藉此，於簇射頭13與基板支持部11之間產生高頻電場，自電漿處理空間10s內之第1處理氣體產生電漿。又，對基板支持部11之下部電極供給偏壓信號，而於電漿與基板W之間產生偏壓電位。藉由偏壓電位，而電漿中之離子、自由基等活性種被基板W吸引，藉由該活性種而對含矽膜SF進行蝕刻。
(步驟ST22：第2蝕刻步驟)
於第2蝕刻步驟ST22中，使用自第2處理氣體產生之電漿，來對含矽膜SF進行蝕刻。首先，自氣體供給部20將第2處理氣體供給至電漿處理空 間10s內。第2處理氣體可不包括含鎢氣體。又，第2處理氣體亦可包括含鎢氣體。於該情形時，第2處理氣體中之含鎢氣體之流量比(含鎢氣體在除了惰性氣體以外之所有氣體之流量中所占的流量)小於第1處理氣體中之含鎢氣體之流量比。即，第2處理氣體可以小於第1處理氣體中之含鎢氣體之流量比的流量比包括含鎢氣體。其次，對基板支持部11之下部電極及/或簇射頭13之上部電極供給源RF信號。藉此，於簇射頭13與基板支持部11之間產生高頻電場，自電漿處理空間10s內之第2處理氣體產生電漿。又，對基板支持部11之下部電極供給偏壓信號，而於電漿與基板W之間產生偏壓電位。藉由偏壓電位，而電漿中之離子、自由基等活性種被基板W吸引，藉由該活性種而對含矽膜SF進行蝕刻，基於遮罩MF之開口OP之形狀而形成凹部。
於步驟ST21及步驟ST22中，偏壓信號可為自第2RF產生部31b供給之偏壓RF信號。又，偏壓信號亦可為自第1DC產生部32a供給之偏壓DC信號。源RF信號及偏壓信號可以是兩者為連續波或者脈衝波，又，亦可以是其中一者為連續波而另一者為脈衝波。於源RF信號及偏壓信號之兩者為脈衝波之情形時，兩者之脈衝波之週期可同步。又，脈衝波之工作比可適當設定，例如，可為1~80%，又可為5~50%。再者，工作比係脈衝波之週期中之電力或者電壓位準較高之期間所占之比率。又，於使用偏壓DC信號之情形時，脈衝波可具有矩形、梯形、三角形或者其等之組合之波形。偏壓DC信號之極性只要以對電漿與基板之間賦予電位差而饋入離子之方式設定基板W之電位，則可為負亦可為正。
(步驟ST23：結束判定)
於步驟ST23中，判定是否滿足停止條件。停止條件例如可為使步驟ST21及步驟ST22為1個循環，該循環之重複次數是否達到給予之次數。停止條件例如亦可為蝕刻時間是否達到給予之時間。停止條件例如亦可為藉由蝕刻而形成之凹部之深度是否達到給予之深度。若於步驟ST23中判定為未滿足停止條件，則重複包含步驟ST21及步驟ST22之循環。若於步驟ST23中判定為滿足停止條件，則結束本處理方法。
(處理氣體之構成)
如上所述，第1處理氣體包含氟化氫(HF)氣體與含鎢氣體。又，第2處理氣體包含氟化氫(HF)氣體，不包括含鎢氣體，或者以小於第1處理氣體中之含鎢氣體之流量比的流量比包括含鎢氣體。
於第1處理氣體及/或第2處理氣體中，除了惰性氣體以外之所有氣體中HF氣體之流量可最多。於一例中，HF氣體相對於除了惰性氣體以外之總流量可為50體積%以上，60體積%以上，70體積%以上，又，亦可為80體積%以上。又，於第1處理氣體及/或第2處理氣體中，氟化氫氣體之流量可為含鎢氣體之流量之10倍以上。再者，作為HF氣體，可使用高純度之氣體，例如，純度為99.999%以上之氣體。
於第2處理氣體包括含鎢氣體之情形時，該含鎢氣體可為與第1處理氣體中所包含之含鎢氣體相同種類之氣體，又，亦可為不同之氣體。此處，含鎢氣體可為含有鎢與鹵素之氣體，於一例中，為WFaClb氣體(a及b 分別為0以上6以下之整數，a與b之和為2以上6以下)。具體而言，作為含鎢氣體，可為二氟化鎢(WF2)氣體、四氟化鎢(WF4)氣體、五氟化鎢(WF5)氣體、六氟化鎢(WF6)氣體等含有鎢與氟之氣體、二氯化鎢(WCl2)氣體、四氯化鎢(WCl4)氣體、五氯化鎢(WCl5)氣體、六氯化鎢(WCl6)氣體等含有鎢與氯之氣體。該等之中，可為WF6氣體及WCl6氣體中之至少任一種氣體。
於第1處理氣體及/或第2處理氣體中，除了惰性氣體以外之所有氣體中含鎢氣體之流量可最少。於一例中，含鎢氣體之流量相對於除了惰性氣體以外之處理氣體之總流量，可為1體積%以下，亦可為0.5體積%以下，0.3體積%以下，或者0.2體積%以下。於一例中，含鎢氣體之流量相對於除了惰性氣體以外之處理氣體之總流量，可為0.1體積%以上。
第1處理氣體中，可代替含鎢氣體或者除了含鎢氣體以外包括含鈦氣體或者含鉬氣體。於該情形時，於自第1處理氣體產生之電漿中，產生鎢、鈦或者鉬之化學種。第2處理氣體可不包含產生該化學種之氣體。又，第2處理氣體亦可以小於第1處理氣體中之該氣體之分壓的分壓包含產生該化學種之氣體。
第1處理氣體及/或第2處理氣體可進而包括含磷氣體。於第1處理氣體與第2處理氣體之兩者包括含磷氣體之情形時，各自中所包含之含磷氣體可為相同種類之氣體亦可為不同之氣體。
含磷氣體係包括含磷分子之氣體。含磷分子亦可為十氧化四磷(P4O10)、八氧化四磷(P4O8)、六氧化四磷(P4O6)等氧化物。十氧化四磷有時被稱為五氧化二磷(P2O5)。含磷分子亦可為三氟化磷(PF3)、五氟化磷(PF5)、三氯化磷(PCl3)、五氯化磷(PCl5)、三溴化磷(PBr3)、五溴化磷(PBr5)、碘化磷(PI3)之類的鹵化物(鹵化磷)。即，氟化磷等含磷分子亦可包含作為鹵素元素之氟。或者，含磷分子亦可包含氟以外之鹵素元素作為鹵素元素。含磷分子可為磷醯氟(POF3)、磷醯氯(POCl3)、磷醯溴(POBr3)之類的磷醯基鹵化物。含磷分子可為磷化氫(PH3)、磷化鈣(Ca3P2等)、磷酸(H3PO4)、磷酸鈉(Na3PO4)、六氟磷酸(HPF6)等。含磷分子可為氟膦類(HgPFh)。此處，g與h之和為3或5。作為氟膦類，可例示HPF2、H2PF3。處理氣體可包含上述含磷分子中一個以上之含磷分子，作為至少一個含磷分子。例如，處理氣體可包含PF3、PCl3、PF5、PCl5、POCl3、PH3、PBr3、或PBr5之至少一者，作為至少一個含磷分子。再者，於第1處理氣體及/或第2處理氣體中所包含之各含磷分子為液體或者固體之情形時，各含磷分子可藉由加熱等而氣化後供給至電漿處理空間10s內。
含磷氣體可為PClaFb(a為1以上之整數，b為0以上之整數，a+b為5以下之整數)氣體或者PCcHdFe(d、e分別為1以上5以下之整數，c為0以上9以下之整數)氣體。
PClaFb氣體例如可為選自由PClF2氣體、PCl2F氣體及PCl2F3氣體所組成之群中之至少1種氣體。
PCcHdFe氣體例如可為選自由PF2CH3氣體、PF(CH3)2氣體、PH2CF3氣體、PH(CF3)2氣體、PCH3(CF3)2氣體、PH2F氣體及PF3(CH3)2氣體所組成之群中之至少1種氣體。
含磷氣體可為PClvFwCxHy(v、w、x及y分別為1以上之整數)氣體。又，含磷氣體亦可為分子構造中包含P(磷)、F(氟)及F(氟)以外之鹵素(例如，Cl、Br或者I)之氣體、分子構造中包含P(磷)、F(氟)、C(碳)及H(氫)之氣體、或者分子構造中包含P(磷)、F(氟)及H(氫)之氣體。
含磷氣體可使用磷化氫系氣體。作為磷化氫系氣體，可例舉磷化氫(PH3)、將磷化氫之至少1個氫原子利用適當之取代基而取代之化合物、及次膦酸衍生物。
作為取代磷化氫之氫原子之取代基，並不特別限定，例如可例舉氟原子、氯原子等鹵素原子；甲基、乙基、丙基等烷基；以及羥甲基、羥乙基、羥丙基等羥烷基等，於一例中，可例舉氯原子、甲基、及羥甲基。
作為次膦酸衍生物，可例舉次膦酸(H3O2P)、烷基次膦酸(PHO(OH)R)、及二烷基次膦酸(PO(OH)R2)。
作為磷化氫系氣體，例如，可使用選自由PCH3Cl2(二氯(甲基)磷化氫)氣體、P(CH3)2Cl(氯(二甲基)磷化氫)氣體、P(HOCH2)Cl2(二氯(羥甲基)磷化氫)氣體、P(HOCH2)2Cl(氯(二羥甲基)磷化氫)氣體、 P(HOCH2)(CH3)2(二甲基(羥甲基)磷化氫)氣體、P(HOCH2)2(CH3)(甲基(二羥甲基)磷化氫)氣體、P(HOCH2)3(三(羥甲基)磷化氫)氣體、H3O2P(次膦酸)氣體、PHO(OH)(CH3)(甲基次膦酸)氣體及PO(OH)(CH3)2(二甲基次膦酸)氣體所組成之群中之至少1種氣體。
第1處理氣體及/或第2處理氣體中所包含之含磷氣體之流量可為包含該含磷氣體之處理氣體之除了惰性氣體以外之總流量中的20體積%以下、10體積%以下、5體積%以下。
第1處理氣體及/或第2處理氣體可進而包括含碳氣體。於第1處理氣體與第2處理氣體之兩者包括含碳氣體之情形時，各自中所包含之含碳氣體可為相同種類之氣體亦可為不同之氣體。此處，含碳氣體例如可為氟碳氣體及氫氟碳氣體之任一者或兩者。於一例中，氟碳氣體可為選自由C2F2氣體、C2F4氣體、C3F6氣體、C3F8氣體、C4F6氣體、C4F8氣體及C5F8氣體所組成之群中之至少1種。於一例中，氫氟碳氣體可為選自由CHF3氣體、CH2F2氣體、CH3F氣體、C2HF5氣體、C2H2F4氣體、C2H3F3氣體、C2H4F2氣體、C3HF7氣體、C3H2F2氣體、C3H2F4氣體、C3H2F6氣體、C3H3F5氣體、C4H2F6氣體、C4H5F5氣體、C4H2F8氣體、C5H2F6氣體、C5H2F10氣體及C5H3F7氣體所組成之群中之至少1種。又，含碳氣體可為具有不飽和鍵之直鏈狀者。具有不飽和鍵之直鏈狀之含碳氣體例如可為選自由C3F6(六氟丙烯)氣體、C4F8(八氟-1-丁烯、八氟-2-丁烯)氣體、C3H2F4(1,3,3,3-四氟丙烯)氣體、C4H2F6(反-1,1,1,4,4,4-六氟-2-丁烯)氣體、C4F8O(五氟乙基三氟乙烯醚)氣體、CF3COF氣體(1,2,2,2-四氟乙烷- 1-酮)、CHF2COF(二氟乙醯氟)氣體及COF2(碳醯氟)氣體所組成之群中之至少1種。
第1處理氣體及/或第2處理氣體可進而包括含氧氣體。於第1處理氣體與第2處理氣體之兩者包括含氧氣體之情形時，各自中所包含之含氧氣體可為相同種類之氣體亦可為不同之氣體。此處，含氧氣體例如可為選自由O2、CO、CO2、H2O及H2O2所組成之群中之至少1種氣體。於一例中，含氧氣體可為H2O以外之含氧氣體，例如選自由O2、CO、CO2及H2O2所組成之群中之至少1種氣體。含氧氣體之流量可根據含碳氣體之流量來調整。
第1處理氣體及/或第2處理氣體可進而包括含有氟以外之鹵素之氣體。於第1處理氣體與第2處理氣體之兩者包括含有氟以外之鹵素之氣體之情形時，各自中所包含之含有氟以外之鹵素之氣體可為相同種類之氣體亦可為不同之氣體。此處，含有氟以外之鹵素之氣體可為含氯氣體、含溴氣體及/或含碘氣體。於一例中，含氯氣體可為選自由Cl2、SiCl2、SiCl4、CCl4、SiH2Cl2、Si2Cl6、CHCl3、SO2Cl2、BCl3、PCl3、PCl5及POCl3所組成之群中之至少1種氣體。於一例中，含溴氣體可為選自由Br2、HBr、CBr2F2、C2F5Br、PBr3、PBr5、POBr3及BBr3所組成之群中之至少1種氣體。於一例中，含碘氣體可為選自由HI、CF3I、C2F5I、C3F7I、IF5、IF7、I2、PI3所組成之群中之至少1種氣體。於一例中，含有氟以外之鹵素之氣體可為選自由Cl2氣體、Br2氣體及HBr氣體所組成之群中之至少1種。於一例中，含有氟以外之鹵素之氣體為Cl2氣體或者HBr氣體。
第1處理氣體及/或第2處理氣體可進而包含惰性氣體。於第1處理氣體與第2處理氣體之兩者包含惰性氣體之情形時，各自中所包含之惰性氣體可為相同種類之氣體亦可為不同之氣體。於一例中，惰性氣體可為Ar氣體、He氣體、Kr氣體等稀有氣體或者氮氣。
第1處理氣體及/或第2處理氣體中，可代替HF氣體或者除了HF氣體以外包含能夠於電漿中產生HF種之氣體。此處，HF種包含氟化氫之氣體、自由基及離子之至少任一者。
能夠產生HF種之氣體例如為氫氟碳氣體。氫氟碳氣體之碳數亦可為2以上、3以上或者4以上。於一例中，氫氟碳氣體為選自由CH2F2氣體、C3H2F4氣體、C3H2F6氣體、C3H3F5氣體、C4H2F6氣體、C4H5F5氣體、C4H2F8氣體、C5H2F6氣體、C5H2F10氣體及C5H3F7氣體所組成之群中之至少1種。於一例中，氫氟碳氣體為選自由CH2F2氣體、C3H2F4氣體、C3H2F6氣體及C4H2F6氣體所組成之群中之至少1種。
能夠產生HF種之氣體例如為含氟氣體及含氫氣體。含氟氣體例如為氟碳氣體。於一例中，氟碳氣體為選自由C2F2氣體、C2F4氣體、C3F6氣體、C3F8氣體、C4F6氣體、C4F8氣體及C5F8氣體所組成之群中之至少1種。又，含氟氣體例如亦可為NF3氣體或者SF6氣體。於一例中，含氫氣體為選自由H2氣體、CH4氣體及NH3氣體所組成之群中之至少一種。
圖4A~圖4C係表示步驟ST2中之處理氣體(第1處理氣體或者第2處理氣體)中之HF氣體、含鎢氣體及含磷氣體之流量之一例的時序圖。於圖4A~圖4C中，縱軸表示各氣體之流量，橫軸表示時間。於圖4A中，F1為大於0之流量。於圖4B中，F2為大於0之流量，F3為小於F2之流量或0。於一例中，F1>F2>F3之關係成立。於圖4C中，F4為大於0之流量或者0。於圖4A~圖4C中，期間T1(時間t0~時間t1)及期間T3(時間t2~時間t3)與步驟ST21對應。又，期間T2(時間t1~時間t2)及期間T4(時間t3~時間t4)與步驟ST22對應。步驟ST21之持續時間(期間T1、T3)與步驟ST22之持續時間(期間T2、T4)之比可適當設定。該比例如可考慮下述遮罩MF之保護與開口OP之堵塞抑制之平衡來設定。該比例如可以1：11~11：1之範圍來設定。又，步驟ST21之持續時間可針對每個循環相同亦可不同。即，期間T1與期間T3可相同亦可不同。例如，步驟ST21之持續時間可根據循環數來設定。於一例中，可在循環數超過給予之次數時，或者，按照所給予之循環數來縮短步驟ST21之持續時間。藉此，隨著形成於含矽膜SF之凹部RC變深，而步驟ST21之持續時間可變短。同樣地，步驟ST22之持續時間於每個循環可相同亦可不同。即，期間T2與期間T4可相同亦可不同。
圖5A~圖5D係表示步驟ST2之處理中之基板W之剖面構造之一例的圖。圖5A表示圖4A~圖4C所示之期間T1結束時之基板W之剖面構造的一例。同樣地，圖5B~圖5D分別表示期間T2~期間T4結束時之基板W之剖面構造之一例。
如圖5A所示，藉由期間T1(第1個循環之步驟ST21)中之處理，而將含矽膜SF中於開口OP露出之部分向深度方向(於圖5A中自上方向下方之方向)蝕刻，形成凹部RC。又，於遮罩MF上形成含有鎢之保護膜PF。考慮保護膜PF係將自第1處理氣體產生之電漿中之鎢種於遮罩MF上附著、沈積而形成。保護膜PF形成於遮罩MF之側壁。保護膜PF亦可遍及遮罩MF之上表面或凹部RC之至少一部分而形成。保護膜PF可包含由蝕刻所致之副產物。
保護膜PF中之鎢與電漿中之HF種之反應性較低，提供對遮罩MF之保護。即，保護膜PF抑制遮罩MF之側壁被HF種去除而導致遮罩MF之形狀惡化的情況。由於抑制遮罩MF之形狀惡化，故而與遮罩MF之側壁碰撞而朝向含矽膜SF之側壁之離子減少。藉此，抑制含矽膜SF之側壁向橫向(圖5之左右方向)被蝕刻(彎曲)。再者，彎曲係蝕刻之形狀異常之一。
如圖5B所示，藉由期間T2(第1循環之步驟ST22)中之處理，而含矽膜SF向深度方向進而蝕刻，凹部RC之深度變大。於期間T2(步驟ST22)中供給至電漿處理空間10s內之含鎢氣體之流量與期間T1(步驟ST21)相比較小或者為零(參照圖4B)。因此，期間T2之期間，含鎢膜向遮罩MF之沈積減少或者成為零，保護膜PF逐漸被削掉。而且，於期間T2(步驟ST22)結束時，保護膜PF之一部分或者全部被去除。藉此，抑制由保護膜PF所致之開口OP之寬度變窄或者堵塞。再者，於期間T2結束時，亦可將遮罩MF之側壁之一部分去除。
如圖5C所示，藉由期間T3(第2個循環之步驟ST21)中之處理，而含矽膜SF向深度方向進而蝕刻，凹部RC之深度變大。又，與期間T1(第1循環之步驟ST21)相同，於遮罩MF上再次形成保護膜PF。如上所述，保護膜PF提供對遮罩MF之保護，可抑制含矽膜SF中之彎曲產生。
如圖5D所示，藉由期間T4(第2循環之步驟ST22)中之處理，而含矽膜SF向深度方向進而蝕刻，凹部RC之深度變大。而且，與期間T2(第1循環之步驟ST22)相同，於期間T4(步驟ST22)結束時，保護膜PF之一部分或者全部被去除。於期間T4結束時，亦可將遮罩MF之側壁之一部分去除。再者，圖5D表示了於期間T4結束時底部BT到達基底膜UF之例子，但並不限定於此，亦可於3個以上之循環後底部BT到達基底膜UF。底部BT到達基底膜UF之狀態中之凹部RC之深寬比例如可為20以上，亦可為30以上，40以上，50以上，或者100以上。
本處理方法中，重複包含步驟ST21及步驟ST22之循環，直至於步驟ST23中判定為滿足停止條件為止。於步驟ST21(期間T1及期間T3)中，藉由形成保護膜PF，而抑制伴隨蝕刻之遮罩MF之形狀惡化，藉此可抑制含矽膜SF之彎曲。又，於步驟ST22(期間T2及期間T4)中，藉由將步驟ST21中形成之保護膜PF之一部分或者全部去除，而可抑制開口OP之堵塞，抑制含矽膜SF之蝕刻速率降低。如此，根據本處理方法，藉由交替地重複保護膜PF之形成(步驟ST21)與去除(步驟ST22)，可使對遮罩MF之保護與抑制開口OP之堵塞之兩者平衡而進行蝕刻。即，可一面抑制由彎曲所致之形狀惡化與蝕刻速率之降低之兩者，一面進行含矽膜SF之蝕刻。
<變化例>
本發明之實施方式可不脫離本發明之範圍及主旨地進行各種變化。
例如，於圖4A中，表示了HF氣體之流量在整個步驟ST2中為固定之例子，但並不限定於此。於一例中，可使HF氣體之流量及/或占處理氣體之流量比(以下亦稱為「流量/流量比」)於步驟ST21(期間T1、期間T3等)與步驟ST22(期間T2、期間T4等)中不同。又，亦可使HF氣體之流量/流量比針對每個循環而變化，例如，可使流量/流量比於某個循環(期間T1、期間T2)與另外某個循環(期間T3、期間T4)中不同。又，例如，HF氣體之流量/流量比可於步驟ST21或步驟ST22之各蝕刻之進行中變化。於一例中，亦可於期間T1中使HF氣體之流量/流量比逐漸或者階段性地增加或者減少(於期間T2、T3、T4等中亦相同)。再者，於第1處理氣體或者第2處理氣體包括含磷氣體等其餘之氣體之情形時，關於該其餘之氣體之流量，亦可不於整個步驟ST2中為固定，而是與上述相同地使其適當變化。
又，例如，於圖4B所示之例中，步驟ST21(期間T1、期間T3等)中之含鎢氣體之流量(F2)及步驟ST22(期間T2、期間T4等)中之含鎢氣體之流量/流量比分別固定，但並不限定於此。例如，可使含鎢氣體之流量/流量比於步驟ST21之某個循環(期間T1)與另外某個循環(期間T3)中不同。又，可使含鎢氣體之流量/流量比於步驟ST22之某個循環(期間T2)與另外某個循環(期間T4)中不同。於一實施方式中，含鎢氣體之流量/流量比可根據循環數來設定。例如，可在循環數超過給予之次數時，或者，按照所 給予之循環數而減小步驟ST21(期間T3等)中之含鎢氣體之流量/流量比。藉此，隨著藉由蝕刻而形成之凹部RC變深，可使含鎢氣體之流量/流量比變小。於一例中，第2次以後之至少1個循環之步驟ST21(期間T3等)中之含鎢氣體的流量/流量比可小於第1次之循環之步驟ST21(期間T1)中之含鎢氣體的流量/流量比。含鎢氣體之流量/流量比之減少量可適當設定，於一例中，為第1次之循環之1/3以下。又，例如，亦可使含鎢氣體之流量/流量比於步驟ST21或步驟ST22之各蝕刻之進行中變化。於一例中，可於期間T1中使含鎢氣體之流量/流量比逐漸或者階段性地增加或者減少(於期間T2、T3、T4等中亦相同)。
又，例如，如圖6所示，步驟ST21與步驟ST22之順序亦可相反。即，可首先使用第2處理氣體來進行含矽膜SF之蝕刻之後(步驟ST22)，使用第1處理氣體來進行含矽膜SF之蝕刻(步驟ST21)。
又，例如，如圖7所示，可於步驟ST21結束之後亦判定是否滿足停止條件。即，於步驟ST21結束之後亦判定是否滿足停止條件(步驟ST24)，於滿足停止條件之情形時，亦可不前進至步驟ST22，而結束蝕刻。
於本發明之另一態樣中，可自步驟ST2之最初或者自中途起僅執行步驟ST21，而不交替地執行步驟ST21(第1蝕刻)與步驟ST22(第2蝕刻)。於該情形時，步驟ST21中之含鎢氣體之流量比相對於除了惰性氣體以外之處理氣體之總流量，可為0.1體積%以上0.3體積%以下。
又，例如，本處理方法除了可使用電容耦合型之電漿處理裝置1來執行以外，還可使用感應耦合型電漿或微波電漿等使用任意電漿源之電漿處理裝置來執行。
<實施例>
其次，對本處理方法之實施例進行說明。本發明並不受以下之實施例任何限定。
(實施例1)
於實施例1中，使用電漿處理裝置1應用本處理方法，對具有與圖3所示之基板W相同之構造之基板進行蝕刻。作為遮罩MF，使用非晶形碳膜。作為含矽膜SF，使用氮化矽膜及氧化矽膜交替地重複積層而成之積層膜。步驟ST21中所使用之第1處理氣體包含HF氣體、含磷氣體及WF6氣體。步驟ST22中所使用之第2處理氣體包含HF氣體及含磷氣體。而且，將步驟ST21(30秒)及步驟ST22(30秒)之循環重複15個循環，進行合計15分鐘之蝕刻。於蝕刻中，基板支持部11之溫度設定為10℃。
(參考例1及參考例2)
於參考例1及2中，使用電漿處理裝置1，對與實施例1相同之構成之基板進行蝕刻。於參考例1中，使用與實施例1中所使用之第1處理氣體相同之處理氣體，進行15分鐘蝕刻。又，於參考例2中，使用與實施例1中所使用之第2處理氣體相同之構成之處理氣體，進行15分鐘蝕刻。於參考例1及參考例2之任一者之蝕刻中，基板支持部11之溫度均設定為10℃。
實施例1、參考例1及參考例2之蝕刻後之含矽膜SF之蝕刻深度：D[nm]、彎曲(最大開口寬度)：B[nm]、彎曲(B)相對於蝕刻深度(D)之比率：B/D、及蝕刻速率：E[nm/分鐘]如表1所示。
Figure 112103414-A0305-02-0033-1
實施例1與參考例1相比，彎曲(B)相對於蝕刻深度(D)之比率(B/D)較低，彎曲進一步得到抑制。又，實施例1與參考例1相比，蝕刻速率較高。實施例1與參考例2相比，蝕刻速率降低，但是彎曲相對於蝕刻深度D之比率(B/D)大幅度降低，彎曲大幅度得到抑制。即，實施例1中之含矽膜SF之蝕刻與參考例1及參考例2相比，可一面抑制彎曲，一面抑制蝕刻速率降低。
(實施例2)
於實施例2中，使用電漿處理裝置1應用本處理方法，對與實施例1相同之構成之基板進行蝕刻。即，對具有與圖3所示之基板W相同之構造之基板進行蝕刻。作為遮罩MF，使用非晶形碳膜。作為含矽膜SF，使用氮化矽膜及氧化矽膜交替地重複積層而成之積層膜。步驟ST21中所使用之第1處理氣體包含HF氣體、含磷氣體、O2氣體及WF6氣體。步驟ST22中所使用之第2處理氣體包含HF氣體、含磷氣體及O2氣體。將步驟ST21(15 秒)及步驟ST22(45秒)之循環重複15個循環，進行合計15分鐘之蝕刻。於蝕刻中，基板支持部11之溫度設定為10℃。
(參考例3)
於參考例3中，使用電漿處理裝置1，對與實施例1相同之構成之基板進行蝕刻。於參考例3中，將使用C4F8氣體、C4F6氣體、CHF3氣體、CH2F2氣體及O2氣體作為處理氣體之蝕刻(25秒)與使用C4F8氣體、C4F6氣體、CH2F2氣體、O2氣體及Kr氣體作為處理氣體之蝕刻(50秒)之循環重複14個循環，進行合計17.5分鐘之蝕刻。於蝕刻中，基板支持部11之溫度設定為10℃。
實施例2、參考例3之蝕刻後之含矽膜SF之蝕刻深度：D[nm]、彎曲(最大開口寬度)：B[nm]、彎曲(B)相對於蝕刻深度(D)之比率：B/D、及蝕刻速率：E[nm/分鐘]如表2所示。
Figure 112103414-A0305-02-0034-2
實施例2與參考例3相比，蝕刻速率大幅度提高。又，實施例2與參考例3相比，彎曲(B)相對於蝕刻深度(D)之比率(B/D)亦同等以上地降低，彎曲亦得到抑制。即，實施例2與參考例3相比，可一面大幅度提高蝕刻速率，一面抑制彎曲。
(實施例3)
於實施例3中，使用電漿處理裝置1應用本處理方法，對與實施例1相同之構成之基板進行蝕刻。步驟ST21中所使用之第1處理氣體包含HF氣體、含磷氣體、WF6氣體、含鹵素氣體、氫氟碳氣體及氟碳氣體。步驟ST22中所使用之第2處理氣體除了不包含WF6氣體之方面以外，與第1處理氣體相同。於步驟ST2中，將步驟ST21(20秒)及步驟ST22(40秒)重複11個循環，進行合計11分鐘之蝕刻。
(實施例4)
實施例4係除了於步驟ST2中將步驟ST21(40秒)及步驟ST22(20秒)之循環重複之方面以外，與實施例3相同。
(參考例4及參考例5)
於參考例4及5中，使用電漿處理裝置1，對與實施例1相同之構成之基板進行蝕刻。於參考例4中，使用與實施例3中所使用之第2處理氣體相同之處理氣體進行11分鐘蝕刻。又，於參考例5中，使用與實施例1中所使用之第1處理氣體相同之構成之處理氣體進行11分鐘蝕刻。
表3表示實施例3、實施例4、參考例4及參考例5之蝕刻之結果。於表3中，D[nm]表示蝕刻後之含矽膜SF之蝕刻深度。B[nm]表示彎曲(最大開口寬度)。BT[nm]表示凹部RC之底部、具體而言距遮罩MF與凹部RC之界面為5μm之深度處之開口寬度。
Figure 112103414-A0305-02-0036-3
如表3所示，實施例3及實施例4與參考例4及參考例5相比，凹部RC之底部之開口寬度寬，抑制了前端變細。又，實施例3及實施例4之彎曲被抑制為與參考例4及參考例5相同程度。
圖8係表示實施例3及參考例4之蝕刻之結果之圖。於圖8中，(a1)及(b1)分別係表示實施例3及參考例4之蝕刻後之凹部RC之底部之剖面形狀的圖。(a2)及(b2)分別係表示實施例3及參考例4之蝕刻後之凹部RC之剖面形狀之圖。
如圖8之(a1)所示，於實施例3之蝕刻中，凹部RC之底部之開口寬度不大，底部之剖面形狀成為矩形狀。相對於此，如圖8之(b1)所示，於參考例4之蝕刻中，凹部RC之底部之開口寬度較小，剖面形狀朝向底部而前端變細。又，如圖8之(a2)所示，於實施例3之蝕刻中，複數個凹部RC之各者沿著深度方向被蝕刻，彎曲或皺紋得到抑制。相對於此，如圖8之(b2)所示，於參考例4之蝕刻中，於複數個凹部RC之幾個產生彎曲或皺紋。
圖9係表示實施例3、實施例4、參考例4及參考例5之蝕刻之結果之 圖。圖9表示步驟ST21之持續時間與藉由蝕刻而產生之皺紋之關係。於圖9中，縱軸表示使參考例4中之凹部RC之皺紋量為100%之情形時之皺紋量σ[%]。橫軸表示步驟ST2之1個循環(60秒)中之步驟ST21之持續時間(參考例4中由於不執行步驟ST21故而設為0秒，參考例5中由於僅執行步驟ST21故而設為60秒)。
如圖9所示，實施例3、實施例4及參考例5與參考例4相比，皺紋均得到抑制，又，1個循環中之步驟ST21之持續時間越長則皺紋越能進一步得到抑制。
本發明之實施方式進而包含以下之態樣。
(附記1)
一種電漿處理方法，其係於具有腔室之電漿處理裝置中執行之電漿處理方法，且包含以下步驟：(a)提供具有含矽膜與上述含矽膜上之遮罩之基板；及(b)對上述含矽膜進行蝕刻；上述(b)之步驟包含以下步驟：(b-1)使用自包含氟化氫氣體與含鎢氣體之第1處理氣體產生之電漿，來對上述含矽膜進行蝕刻；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，來對上述含矽膜進行蝕刻，且上述第2處理氣體不包括含鎢氣體，或者，以小於上述第1處理氣體中之上述含鎢氣體之流量比的流量比包括含鎢氣體。
(附記2)
如附記1之電漿處理方法，其中於上述(b)之步驟中，交替地重複上述(b-1)之步驟與上述(b-2)之步驟。
(附記3)
如附記1之電漿處理方法，其中於上述(b)之步驟中，將包含上述(b-1)之步驟與上述(b-2)之步驟之循環重複複數次，於第2次以後之至少1個上述循環之上述(b-1)之步驟中，相對於上述第1處理氣體而言的上述含鎢氣體之流量比小於第1次之上述循環之上述(b-1)之步驟中的上述流量比。
(附記4)
如附記1至附記3中任一項之電漿處理方法，其中上述第1處理氣體中所包含之含鎢氣體及上述第2處理氣體中所包含之含鎢氣體之至少一者為WFaClb(a及b分別為0以上6以下之整數，a與b之和為2以上6以下)氣體。
(附記5)
如附記1至附記4中任一項之電漿處理方法，其中上述第1處理氣體中所包含之含鎢氣體及上述第2處理氣體中所包含之上述含鎢氣體之至少一者為WF6氣體及WCl6氣體之至少任一種氣體。
(附記6)
如附記1至附記5中任一項之電漿處理方法，其中於上述第1處理氣體中，除了惰性氣體以外之所有氣體中上述氟化氫氣體之流量最多。
(附記7)
如附記1至附記6中任一項之電漿處理方法，其中於上述第1處理氣體中，除了惰性氣體以外之所有氣體中上述含鎢氣體之流量最少。
(附記8)
如附記1至附記7中任一項之電漿處理方法，其中於上述第1處理氣體中，氟化氫氣體之流量為上述含鎢氣體之流量之10倍以上。
(附記9)
如附記1至附記8中任一項之電漿處理方法，其中上述第1處理氣體及上述第2處理氣體之至少一者進而包括含磷氣體。
(附記10)
如附記9之電漿處理方法，其中上述含磷氣體為鹵化磷氣體。
(附記11)
如附記1至附記10中任一項之電漿處理方法，其中上述第1處理氣體及上述第2處理氣體之至少一者進而包括含碳氣體。
(附記12)
如附記11之電漿處理方法，其中上述含碳氣體為氟碳氣體或者氫氟碳氣體之任一者。
(附記13)
如附記1至附記12中任一項之電漿處理方法，其中上述第1處理氣體及上述第2處理氣體之至少一者進而包括含氧氣體。
(附記14)
如附記1至附記13中任一項之電漿處理方法，其中上述第1處理氣體及上述第2處理氣體之至少一者進而包括含有氟以外之鹵素之氣體。
(附記15)
如附記1至附記14中任一項之電漿處理方法，其中上述遮罩具有孔圖案或者狹縫圖案。
(附記16)
一種電漿處理方法，其係於具有腔室之電漿處理裝置中執行之電漿處理方法，且包含以下步驟：(a)提供具有含矽膜與上述含矽膜上之遮罩之基板；及(b)對上述含矽膜進行蝕刻；上述(b)之步驟包含以下步驟：(b-1)使用包含氟化氫種與含有鎢、鈦或者鉬之至少任一者之化學種之第1電漿來對上述含矽膜進行蝕刻；及 (b-2)使用包含氟化氫種之第2電漿來對上述含矽膜進行蝕刻，且上述第2電漿不包含上述化學種，或者，以小於上述第1電漿中之上述化學種之分壓的分壓包含上述化學種。
(附記17)
如附記16之電漿處理方法，其中於上述(b)之步驟中，交替地重複上述(b-1)之步驟與上述(b-2)之步驟。
(附記18)
如附記16或附記17之電漿處理方法，其中上述氟化氫種自氟化氫氣體或者氫氟碳氣體之至少1種氣體產生。
(附記19)
如附記16或附記17之電漿處理方法，其中上述氟化氫種自碳數為2以上之氫氟碳氣體產生。
(附記20)
如附記16或附記17之電漿處理方法，其中上述氟化氫種自含氟氣體及含氫氣體產生。
(附記21)
如附記16至附記20中任一項之電漿處理方法，其中上述第1電漿及上述第2電漿之至少一者進而包括含磷種。
(附記22)
一種電漿處理系統，其具備腔室、設置於上述腔室內之基板支持部、電漿產生部、及控制部，上述控制部執行以下控制：(a)將具有含矽膜與上述含矽膜上之遮罩之基板提供至上述基板支持部上；及(b)對上述含矽膜進行蝕刻；上述(b)之控制包含以下控制：(b-1)使用自包含氟化氫氣體與含鎢氣體之第1處理氣體產生之電漿，來對上述含矽膜進行蝕刻；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，來對上述含矽膜進行蝕刻，且上述第2處理氣體不包括含鎢氣體，或者，以小於上述第1處理氣體中之上述含鎢氣體之流量比的流量比包括含鎢氣體。
(附記23)
一種元件製造方法，其係於具有腔室之電漿處理裝置中執行之元件製造方法，且包含以下步驟：(a)提供具有含矽膜與上述含矽膜上之遮罩之基板；及(b)對上述含矽膜進行蝕刻；上述(b)之步驟包含以下步驟：(b-1)使用自包含氟化氫氣體與含鎢氣體之第1處理氣體產生之電漿，來對上述含矽膜進行蝕刻；及 (b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，來對上述含矽膜進行蝕刻，且上述第2處理氣體不包括含鎢氣體，或者，以小於上述第1處理氣體中之上述含鎢氣體之流量比的流量比包括含鎢氣體。
(附記24)
一種程式，其使具備腔室、設置於上述腔室內之基板支持部、及電漿產生部之電漿處理系統之電腦執行以下控制：(a)將具有含矽膜與上述含矽膜上之遮罩之基板提供至上述基板支持部上；及(b)對上述含矽膜進行蝕刻；上述(b)之控制包含以下控制：(b-1)使用自包含氟化氫氣體與含鎢氣體之第1處理氣體產生之電漿，來對上述含矽膜進行蝕刻；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，來對上述含矽膜進行蝕刻，且上述第2處理氣體不包括含鎢氣體，或者，以小於上述第1處理氣體中之上述含鎢氣體之流量比的流量比包括含鎢氣體。
(附記25)
一種記憶媒體，其儲存如附記24之程式。
ST1～ST2:步驟 ST21～ST23:步驟

Claims (17)

  1. 一種電漿處理方法，其係於具有腔室之電漿處理裝置中執行之電漿處理方法，且包含以下步驟：(a)提供具有含矽膜與上述含矽膜上之遮罩之基板；及(b)對上述含矽膜進行蝕刻；上述(b)之步驟包含以下步驟：(b-1)使用自包含氟化氫氣體與含鎢氣體之第1處理氣體產生之電漿，來對上述含矽膜進行蝕刻；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，來對上述含矽膜進行蝕刻，且上述第2處理氣體不包括含鎢氣體，或者，以小於上述第1處理氣體中之上述含鎢氣體之流量比的流量比包括含鎢氣體。
  2. 如請求項1之電漿處理方法，其中於上述(b)之步驟中，交替地重複上述(b-1)之步驟與上述(b-2)之步驟。
  3. 如請求項1之電漿處理方法，其中於上述(b)之步驟中，將包含上述(b-1)之步驟與上述(b-2)之步驟之循環重複複數次，於第2次以後之至少1個上述循環之上述(b-1)之步驟中，相對於上述第1處理氣體而言的上述含鎢氣體之流量比小於第1次之上述循環之上述(b-1)之步驟中的上述流量比，或者，第2次以後之至少1個上述循環之上述(b-1)之步驟的時間較第1次之上述循環之上述(b-1)之步驟的時間短。
  4. 如請求項1至3中任一項之電漿處理方法，其中上述第1處理氣體中所包含之含鎢氣體及上述第2處理氣體中所包含之含鎢氣體之至少一者為WFaClb(a及b分別為0以上6以下之整數，a與b之和為2以上6以下)氣體。
  5. 如請求項1至3中任一項之電漿處理方法，其中上述第1處理氣體中所包含之含鎢氣體及上述第2處理氣體中所包含之上述含鎢氣體之至少一者為WF6氣體及WCl6氣體之至少任一種氣體。
  6. 如請求項1至3中任一項之電漿處理方法，其中於上述第1處理氣體中，除了惰性氣體以外之所有氣體中上述氟化氫氣體之流量最多。
  7. 如請求項1至3中任一項之電漿處理方法，其中於上述第1處理氣體中，除了惰性氣體以外之所有氣體中上述含鎢氣體之流量最少。
  8. 如請求項1至3中任一項之電漿處理方法，其中於上述第1處理氣體中，氟化氫氣體之流量為上述含鎢氣體之流量之10倍以上。
  9. 如請求項1至3中任一項之電漿處理方法，其中上述第1處理氣體及上述第2處理氣體之至少一者進而包括含磷氣體。
  10. 如請求項9之電漿處理方法，其中上述含磷氣體為鹵化磷氣體。
  11. 如請求項1至3中任一項之電漿處理方法，其中上述第1處理氣體及上述第2處理氣體之至少一者進而包括含碳氣體。
  12. 如請求項11之電漿處理方法，其中上述含碳氣體為氟碳氣體或者氫氟碳氣體之任一者。
  13. 如請求項1至3中任一項之電漿處理方法，其中上述第1處理氣體及上述第2處理氣體之至少一者進而包括含氧氣體。
  14. 如請求項1至3中任一項之電漿處理方法，其中上述第1處理氣體及上述第2處理氣體之至少一者進而包括含有氟以外之鹵素之氣體。
  15. 如請求項1至3中任一項之電漿處理方法，其中上述遮罩具有孔圖案或者狹縫圖案。
  16. 一種電漿處理方法，其係於具有腔室之電漿處理裝置中執行之電漿處理方法，且包含以下步驟：(a)提供具有含矽膜與上述含矽膜上之遮罩之基板；及(b)對上述含矽膜進行蝕刻；上述(b)之步驟包含以下步驟：(b-1)使用自包含氟化氫氣體與含鎢氣體之第1處理氣體產生之電漿來對上述含矽膜進行蝕刻；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿來對上述含矽 膜進行蝕刻，且上述第2處理氣體不包括含鎢氣體，或者，以小於上述第1處理氣體中之上述含鎢氣體之分壓的分壓包括含鎢氣體。
  17. 一種電漿處理系統，其具備腔室、設置於上述腔室內之基板支持部、電漿產生部、及控制部，上述控制部執行以下控制：(a)將具有含矽膜與上述含矽膜上之遮罩之基板提供至上述基板支持部上；及(b)對上述含矽膜進行蝕刻；上述(b)之控制包含以下控制：(b-1)使用自包含氟化氫氣體與含鎢氣體之第1處理氣體產生之電漿，來對上述含矽膜進行蝕刻；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，來對上述含矽膜進行蝕刻，且上述第2處理氣體不包括含鎢氣體，或者，以小於上述第1處理氣體中之上述含鎢氣體之流量比的流量比包括含鎢氣體。
TW112103414A 2022-03-24 2023-02-01 電漿處理方法及電漿處理系統 TWI831594B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-048736 2022-03-24
JP2022048736 2022-03-24
JP2022202997A JP7257088B1 (ja) 2022-03-24 2022-12-20 プラズマ処理方法及びプラズマ処理システム
JP2022-202997 2022-12-20

Publications (2)

Publication Number Publication Date
TW202338976A TW202338976A (zh) 2023-10-01
TWI831594B true TWI831594B (zh) 2024-02-01

Family

ID=85979270

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112103414A TWI831594B (zh) 2022-03-24 2023-02-01 電漿處理方法及電漿處理系統

Country Status (5)

Country Link
US (1) US20230307245A1 (zh)
JP (2) JP7257088B1 (zh)
KR (2) KR102569787B1 (zh)
CN (1) CN116805579A (zh)
TW (1) TWI831594B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046994A (ja) * 2017-09-04 2019-03-22 東京エレクトロン株式会社 エッチング方法
TW202129697A (zh) * 2019-10-21 2021-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻膜之設備及方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432228A (ja) * 1990-05-29 1992-02-04 Toshiba Corp ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPH05129300A (ja) * 1991-06-28 1993-05-25 Hitachi Ltd 金属又は金属シリサイドの薄膜形成方法及び半導体装置の製造方法
JPH0950984A (ja) * 1995-08-07 1997-02-18 Hitachi Ltd 表面処理方法
JPH0986963A (ja) * 1995-09-19 1997-03-31 Hitachi Cable Ltd 石英系ガラスのエッチング方法
US6071822A (en) 1998-06-08 2000-06-06 Plasma-Therm, Inc. Etching process for producing substantially undercut free silicon on insulator structures
JP4804636B2 (ja) 2001-03-07 2011-11-02 東京エレクトロン株式会社 成膜方法
JP5550843B2 (ja) 2009-03-19 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
JP6423643B2 (ja) 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6502160B2 (ja) * 2015-05-11 2019-04-17 東京エレクトロン株式会社 被処理体を処理する方法
US9691625B2 (en) * 2015-11-04 2017-06-27 Lam Research Corporation Methods and systems for plasma etching using bi-modal process gas composition responsive to plasma power level
US9673058B1 (en) * 2016-03-14 2017-06-06 Lam Research Corporation Method for etching features in dielectric layers
US10760158B2 (en) 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing
KR102662656B1 (ko) 2018-03-12 2024-05-03 칸토 덴카 코교 가부시키가이샤 가스 분석 방법 및 장치
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
US10515821B1 (en) * 2018-06-26 2019-12-24 Lam Research Corporation Method of achieving high selectivity for high aspect ratio dielectric etch
US10741407B2 (en) * 2018-10-19 2020-08-11 Lam Research Corporation Reduction of sidewall notching for high aspect ratio 3D NAND etch
WO2020096817A1 (en) * 2018-11-05 2020-05-14 Lam Research Corporation Directional deposition in etch chamber
JP2022506456A (ja) * 2018-11-05 2022-01-17 ラム リサーチ コーポレーション エッチング層をエッチングするための方法
CN115244663A (zh) * 2020-02-28 2022-10-25 朗姆研究公司 高深宽比3d nand蚀刻的侧壁凹陷的减少
TW202209474A (zh) * 2020-04-30 2022-03-01 日商東京威力科創股份有限公司 基板處理方法及電漿處理裝置
JP2022034956A (ja) * 2020-08-19 2022-03-04 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046994A (ja) * 2017-09-04 2019-03-22 東京エレクトロン株式会社 エッチング方法
TW202129697A (zh) * 2019-10-21 2021-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻膜之設備及方法

Also Published As

Publication number Publication date
US20230307245A1 (en) 2023-09-28
KR20230138940A (ko) 2023-10-05
JP7257088B1 (ja) 2023-04-13
JP2023143889A (ja) 2023-10-06
CN116805579A (zh) 2023-09-26
KR102569787B1 (ko) 2023-08-22
TW202338976A (zh) 2023-10-01
JP2023143686A (ja) 2023-10-06

Similar Documents

Publication Publication Date Title
US20230230844A1 (en) Etching method and plasma processing system
TWI831594B (zh) 電漿處理方法及電漿處理系統
WO2024043082A1 (ja) エッチング方法及びプラズマ処理システム
TW202418393A (zh) 電漿處理方法及電漿處理系統
JP7348672B2 (ja) プラズマ処理方法及びプラズマ処理システム
US20230402289A1 (en) Etching method and plasma processing system
WO2022215649A1 (ja) エッチング方法及びプラズマ処理システム
WO2023238903A1 (ja) エッチング方法およびプラズマ処理装置
US20230317466A1 (en) Etching method and plasma processing system
JP2023181081A (ja) エッチング方法及びプラズマ処理システム
CN117219504A (zh) 蚀刻方法以及等离子体处理系统
JP2023141869A (ja) エッチング方法及びプラズマ処理システム
JP2023171269A (ja) エッチング方法及びプラズマ処理システム
KR20240046844A (ko) 에칭 방법 및 플라즈마 처리 시스템
KR20240064532A (ko) 에칭 방법 및 플라즈마 처리 장치
TW202336856A (zh) 電漿處理方法及電漿處理系統
KR20230161883A (ko) 에칭 방법 및 플라즈마 처리 시스템
TW202407797A (zh) 電漿處理方法及電漿處理裝置