JP7348672B2 - プラズマ処理方法及びプラズマ処理システム - Google Patents

プラズマ処理方法及びプラズマ処理システム Download PDF

Info

Publication number
JP7348672B2
JP7348672B2 JP2021197224A JP2021197224A JP7348672B2 JP 7348672 B2 JP7348672 B2 JP 7348672B2 JP 2021197224 A JP2021197224 A JP 2021197224A JP 2021197224 A JP2021197224 A JP 2021197224A JP 7348672 B2 JP7348672 B2 JP 7348672B2
Authority
JP
Japan
Prior art keywords
gas
film
plasma
tungsten
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021197224A
Other languages
English (en)
Other versions
JP2023083086A (ja
Inventor
幕樹 戸村
圭恵 ▲高▼橋
嘉英 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021197224A priority Critical patent/JP7348672B2/ja
Priority to TW111144369A priority patent/TW202326855A/zh
Priority to KR1020220157233A priority patent/KR102725027B1/ko
Priority to CN202211487516.4A priority patent/CN116230523A/zh
Priority to US18/074,071 priority patent/US20230178343A1/en
Publication of JP2023083086A publication Critical patent/JP2023083086A/ja
Priority to JP2023142485A priority patent/JP2023155483A/ja
Application granted granted Critical
Publication of JP7348672B2 publication Critical patent/JP7348672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本開示の例示的実施形態は、プラズマ処理方法及びプラズマ処理システムに関する。
特許文献１には、酸化シリコン膜と窒化シリコン膜とが交互に積層された多層膜をエッチングする方法が開示されている。
特開２０１６－３９３１０号公報
本開示は、エッチングの形状異常を抑制する技術を提供する。
本開示の一つの例示的実施形態において、チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、（ａ）シリコン含有膜と前記シリコン含有膜上のマスク膜とを有する基板を、チャンバ内の基板支持部上に提供する工程と、（ｂ）タングステン含有ガスとフッ化水素ガスとを含む処理ガスを前記チャンバ内に供給する工程であって、前記フッ化水素ガスは、前記タングステン含有ガスの流量よりも多い流量で前記チャンバ内に供給される、工程と、（ｃ）前記処理ガスからプラズマを生成して、前記シリコン含有膜をエッチングする工程と、を含む、プラズマ処理方法が提供される。
本開示の一つの例示的実施形態によれば、エッチングの形状異常を抑制する技術を提供することができる。
例示的なプラズマ処理システムを概略的に示す図である。 本処理方法の一例を示すフローチャートである。 基板Ｗの断面構造の一例を示す図である。 工程ＳＴ３２の処理中の基板Ｗの断面構造の一例を示す図である。 工程ＳＴ３２の処理後の基板Ｗの断面構造の一例を示す図である。 実施例及び参考例にかかるエッチングの結果を示す図である。 実施例にかかるエッチングの結果を示す図である。
以下、本開示の各実施形態について説明する。
一つの例示的実施形態において、チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、（ａ）シリコン含有膜とシリコン含有膜上のマスク膜とを有する基板を、チャンバ内の基板支持部上に提供する工程と、（ｂ）タングステン含有ガスとフッ化水素ガスとを含む処理ガスをチャンバ内に供給する工程であって、フッ化水素ガスは、タングステン含有ガスの流量よりも多い流量でチャンバ内に供給される、工程と、（ｃ）処理ガスからプラズマを生成して、シリコン含有膜をエッチングする工程と、を含むプラズマ処理方法が提供される。
一つの例示的実施形態において、タングステン含有ガスは、ＷＦaＣｌb（a及びｂはそれぞれ０以上６以下の整数であり、ａとｂとの和は２以上６以下である）ガスである。
一つの例示的実施形態において、タングステン含有ガスは、ＷＦ6ガス及びＷＣｌ6ガスの少なくともいずれかのガスである。
一つの例示的実施形態において、処理ガスに含まれるガスのうち、フッ化水素ガスの流量が最も多い。
一つの例示的実施形態において、処理ガスに含まれるガスのうち、タングステン含有ガスの流量が最も少ない。
一つの例示的実施形態において、タングステン含有ガスの流量は、処理ガスの総流量に対して５体積％以下である。
一つの例示的実施形態において、フッ化水素ガスの流量は、タングステン含有ガスの流量の１０倍以上である。
一つの例示的実施形態において処理ガスは、炭素含有ガス、酸素含有ガス及びフッ素以外のハロゲン含有ガスの群から選択される少なくとも１種のガスをさらに含む。
一つの例示的実施形態において、処理ガスは、リン含有ガスをさらに含む。
一つの例示的実施形態において、リン含有ガスは、ハロゲン化リンガスである。
一つの例示的実施形態において、炭素含有ガスは、ＣxＦyガス（ｘ、ｙは正の整数）又はＣsＨtＦuガス（ｓ、ｔ，ｕは正の整数）である。
一つの例示的実施形態において、（ｂ）において、基板支持部の温度が０℃以下に設定される。
一つの例示的実施形態において、（ｂ）において、基板支持部の温度は－５０℃以下に設定される。
一つの例示的実施形態において、チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、（ａ）シリコン含有膜とシリコン含有膜上のマスク膜とを有する基板を、チャンバ内の基板支持部上に提供する工程と、（ｂ）処理ガスをチャンバ内に供給する工程と、（ｃ）処理ガスからプラズマを生成し、プラズマに含まれるＨＦ種により、シリコン含有膜をエッチングする工程と、を含み、（ｂ）において、処理ガスは、タングステン含有ガスを含み、タングステン含有ガスは、処理ガスの総流量に対して５体積％以下の流量でチャンバ内に供給される、プラズマ処理方法が提供される。
一つの例示的実施形態において、ＨＦ種は、ＨＦガス及びハイドロフルオロカーボンガスからなる群から選択される少なくとも１種のガスから生成される。
一つの例示的実施形態において、ＨＦ種は、炭素数が２以上のハイドロフルオロカーボンガスから生成される。
一つの例示的実施形態において、ＨＦ種は、ＣＨ2Ｆ2ガス、Ｃ3Ｈ2Ｆ4ガス、Ｃ3Ｈ2Ｆ6ガス及びＣ4Ｈ2Ｆ6ガスからなる群から選択される少なくとも１種のガスから生成される。
一つの例示的実施形態において、チャンバ、チャンバ内に設けられた基板支持部、プラズマ生成部、及び、制御部を備え、制御部は、（ａ）シリコン含有膜とシリコン含有膜上のマスク膜とを有する基板を、基板支持部上に提供し、（ｂ）タングステン含有ガスとフッ化水素ガスとを含む処理ガスをチャンバ内に供給し、フッ化水素ガスは、タングステン含有ガスの流量よりも多い流量でチャンバ内に供給され、（ｃ）処理ガスからプラズマを生成して、シリコン含有膜をエッチングする、制御を実行する、プラズマ処理システムが提供される。
以下、図面を参照して、本開示の各実施形態について詳細に説明する。なお、各図面において同一または同様の要素には同一の符号を付し、重複する説明を省略する。特に断らない限り、図面に示す位置関係に基づいて上下左右等の位置関係を説明する。図面の寸法比率は実際の比率を示すものではなく、また、実際の比率は図示の比率に限られるものではない。
＜プラズマ処理システムの構成例＞
以下に、プラズマ処理システムの構成例について説明する。図１は、容量結合型のプラズマ処理装置の構成例を説明するための図である。
プラズマ処理システムは、容量結合型のプラズマ処理装置１及び制御部２を含む。容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間１０ｓに供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０筐体とは電気的に絶縁される。
基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。従って、中央領域１１１ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１１ｂは、エッジリングアセンブリ１１２を支持するためのリング支持面とも呼ばれる。
一実施形態において、本体部１１１は、基台１１１０及び静電チャック１１１１を含む。基台１１１０は、導電性部材を含む。基台１１１０の導電性部材は下部電極として機能し得る。静電チャック１１１１は、基台１１１０の上に配置される。静電チャック１１１１は、セラミック部材１１１１ａとセラミック部材１１１１ａ内に配置される静電電極１１１１ｂとを含む。セラミック部材１１１１ａは、中央領域１１１ａを有する。一実施形態において、セラミック部材１１１１ａは、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１１１を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１１１と環状絶縁部材の両方の上に配置されてもよい。また、ＲＦ又はＤＣ電極がセラミック部材１１１１ａ内に配置されてもよく、この場合、ＲＦ又はＤＣ電極が下部電極として機能する。後述するバイアスＲＦ信号又はＤＣ信号がＲＦ又はＤＣ電極に接続される場合、ＲＦ又はＤＣ電極はバイアス電極とも呼ばれる。なお、基台１１１０の導電性部材とＲＦ又はＤＣ電極との両方が２つの下部電極として機能してもよい。
リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。
また、基板支持部１１は、静電チャック１１１１、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路１１１０ａ、又はこれらの組み合わせを含んでもよい。流路１１１０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路１１１０ａが基台１１１０内に形成され、１又は複数のヒータが静電チャック１１１１のセラミック部材１１１１ａ内に配置される。また、基板支持部１１は、基板Ｗの裏面と中央領域１１１ａとの間に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。
シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。
ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する１又はそれ以上の流量変調デバイスを含んでもよい。
電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、ソースＲＦ信号及びバイアスＲＦ信号のような少なくとも１つのＲＦ信号（ＲＦ電力）を、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ処理チャンバ１０において１又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つの下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。
一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。
第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１００ｋＨｚ～６０ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つの下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。
また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のバイアスＤＣ信号は、少なくとも１つの下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂは、少なくとも１つの上部電極に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、少なくとも１つの上部電極に印加される。
種々の実施形態において、第１及び第２のＤＣ信号のうち少なくとも１つがパルス化されてもよい。この場合、ＤＣに基づく電圧パルスのシーケンスが少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと少なくとも１つの下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも１つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ、３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。
排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、例えばコンピュータ２ａを含んでもよい。コンピュータ２ａは、例えば、処理部（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２ａ１、記憶部２ａ２、及び通信インターフェース２ａ３を含んでもよい。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。
＜プラズマ処理方法の一例＞
図２は、一つの例示的実施形態に係るプラズマ処理方法（以下「本処理方法」ともいう。）を示すフローチャートである。図２に示すように、本処理方法は、基板を提供する工程ＳＴ１と、基板支持部の温度を設定する工程ＳＴ２と、基板上のエッチング対象膜をエッチングする工程ＳＴ３とを含む。各工程における処理は、図１に示すプラズマ処理システムで実行されてよい。以下では、制御部２がプラズマ処理装置１の各部を制御して、基板Ｗに対して本処理方法を実行する場合を例に説明する。
（工程ＳＴ１：基板の提供）
工程ＳＴ１において、基板Ｗは、プラズマ処理装置１のプラズマ処理空間１０ｓ内に提供される。基板Ｗは、基板支持部１１の上面に、上部電極と対向するように配置され、静電チャック１１１１により基板支持部１１に保持される。
図３は、工程ＳＴ１で提供される基板Ｗの断面構造の一例を示す図である。基板Ｗは、下地膜ＵＦ上に、エッチング対象膜ＥＦ及びマスク膜ＭＦがこの順で形成されている。基板Ｗは、例えば、ＤＲＡＭ、３Ｄ－ＮＡＮＤフラッシュメモリ等の半導体メモリデバイスを含む半導体デバイスの製造に用いられてよい。
下地膜ＵＦは、例えば、シリコンウェハやシリコンウェハ上に形成された有機膜、誘電体膜、金属膜、半導体膜等でよい。下地膜ＵＦは、複数の膜が積層されて構成されてよい。
エッチング対象膜ＥＦは、シリコン含有膜でよい。シリコン含有膜ＳＦは、一例では、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜でよい。エッチング対象膜ＥＦは、複数の膜が積層されて構成されてよい。例えば、エッチング対象膜ＥＦは、シリコン酸化膜と多結晶シリコン膜とが交互に積層されて構成されてよい。また例えば、エッチング対象膜ＥＦは、シリコン酸化膜とシリコン窒化膜とが交互に積層されて構成されてよい。
下地膜ＵＦ及び／又はエッチング対象膜ＥＦは、ＣＶＤ法、スピンコート法等により形成されてよい。下地膜ＵＦ及び／又はエッチング対象膜ＥＦは、平坦な膜であってよく、また、凹凸を有する膜であってもよい。
マスク膜ＭＦは、エッチング対象膜ＥＦ上に形成されている。マスク膜ＭＦは、エッチング対象膜ＥＦ上において少なくとも一つの開口ＯＰを規定する。開口ＯＰは、エッチング対象膜ＥＦ上の空間であって、マスク膜ＭＦの側壁に囲まれている。すなわち、図３において、エッチング対象膜ＥＦの上面は、マスク膜ＭＦによって覆われた領域と、開口ＯＰの底部において露出した領域とを有する。
開口ＯＰは、基板Ｗの平面視、すなわち、基板Ｗを図３の上から下に向かう方向に見た場合において、任意の形状を有してよい。当該形状は、例えば、円、楕円、矩形、線やこれらの１種類以上を組み合わせた形状であってよい。マスク膜ＭＦは、複数の側壁を有し、複数の側壁が複数の開口ＯＰを規定してもよい。複数の開口ＯＰは、それぞれ線形状を有し、一定の間隔で並んでライン＆スペースのパターンを構成してもよい。また、複数の開口ＯＰは、それぞれ穴形状を有し、アレイパターンを構成してもよい。
マスク膜ＭＦは、例えば、ポリシリコン膜、ホウ素ドープシリコン膜、タングステン含有膜（例えば、ＷＣ膜、ＷＳｉ膜等）、アモルファスカーボン膜、酸化ズズ膜又はチタン含有膜（例えば、ＴｉＮ膜等）でよい。マスク膜ＭＦは、１つの層からなる単層マスクでも、２つ以上の層からなる多層マスクであってもよい。マスク膜ＭＦは、ＣＶＤ法、スピンコート法等により形成されてよい。マスク膜ＭＦは、リソグラフィによって形成されてもよい。開口ＯＰは、マスク膜ＭＦをエッチングすることで形成されてよい。
基板Ｗの各構成を形成するプロセスの少なくとも一部は、プラズマ処理チャンバ１０内で行われてよい。一例では、マスク膜ＭＦをエッチングして開口ＯＰを形成する工程は、プラズマ処理チャンバ１０で実行されてよい。すなわち、開口ＯＰ及び後述するエッチング対象膜ＥＦのエッチングは、同一のチャンバ内で連続して実行されてよい。また、基板Ｗの各構成の全部又は一部がプラズマ処理装置１の外部の装置又はチャンバで形成された後、基板Ｗがプラズマ処理装置１のプラズマ処理空間１０ｓ内に搬入され、基板支持部１１の上面に配置されてもよい。
（基板ＳＴ２：基板支持部の温度設定）
工程ＳＴ２において、基板支持部１１の温度を目標温度に設定する。目標温度は、例えば、０度以下でよい。目標温度は、－１０℃以下、－２０℃以下、－３０℃以下、－４０℃以下、－５０℃以下、－６０℃以下又は－７０℃以下でもよい。
基板支持部１１の温度を目標温度に設定することは、基板支持部１１の温度を測定して、基板支持部１１の温度が目標温度になるように、温調モジュールにより基板支持部１１の温度を調整することを含むがこれに限られない。一例では、基板支持部１１の温度を目標温度に設定することは、（ａ）基板支持部１１の温度が目標温度になるように、基板Ｗの温度又は流路１１１０ａを流れる伝熱流体の温度を当該目標温度又は当該目標温度とは異なる温度に設定すること、及び、（ｂ）基板Ｗの温度が目標温度となるように、基板支持部１１又は流路１１１０ａを流れる伝熱流体の温度を、当該目標温度又は当該目標温度とは異なる温度に設定することを含む。また、温度を「設定」することは、制御部２において当該温度が入力、選択又は記憶されることを含む。
なお、本処理方法において、工程ＳＴ２は、工程ＳＴ１の前に行ってもよい。すなわち、基板支持部１１の温度を目標温度に設定した後に、当該基板支持部１１に基板Ｗを提供してよい。
（工程ＳＴ３：エッチング対象膜ＥＦのエッチング）
工程ＳＴ３において、エッチング対象膜ＥＦがエッチングされる。工程ＳＴ３は、処理ガスを供給する工程ＳＴ３１、及び、処理ガスからプラズマを生成する工程ＳＴ３２を含む。工程ＳＴ３における処理の間、基板支持部１１の温度は、工程ＳＴ２で設定した目標温度に設定される。
工程ＳＴ３１において、処理ガスがガス供給部２０からプラズマ処理空間１０ｓ内に供給される。処理ガスは、フッ化水素（ＨＦ）ガスと、タングステン含有ガスとを含む。ＨＦガスは、タングステン含有ガスよりも流量が多い。
処理ガスにおいて、ＨＦガスの流量が最も多くてよい。一例では、ＨＦガスは、処理ガスの総流量に対して７０体積％以上でよく、また８０体積％以上でもよい。ＨＦガスは、タングステン含有ガスの流量の１０倍以上でよく、５０倍以上、１００倍以上、３００倍以上、５００倍以上でもよい。
処理ガスにおいて、ＨＦガスに代えて又はＨＦガスとともに、チャンバ内でＨＦ種を生成可能なガスを用いてもよい。ＨＦ種は、フッ化水素のガス、ラジカル及びイオンの少なくともいずれかを含む。ＨＦ種は、ＨＦガス及びハイドロフルオロカーボンガスからなる群から選択される少なくとも１種のガスから生成されてよい。また、ＨＦ種は、炭素数が２以上のハイドロフルオロカーボンガスから生成されてよい。ＨＦ種を生成可能なガスとしては、例えば、ＣＨ2Ｆ2ガス、Ｃ3Ｈ2Ｆ4ガス、Ｃ3Ｈ2Ｆ6ガス、Ｃ3Ｈ3Ｆ5ガス、Ｃ4Ｈ2Ｆ6ガス、Ｃ4Ｈ5Ｆ5ガス、Ｃ4Ｈ2Ｆ8ガス、Ｃ5Ｈ2Ｆ6ガス、Ｃ5Ｈ2Ｆ10ガス及びＣ5Ｈ3Ｆ7ガスからなる群から選択される少なくとも１種を用いてよい。一例では、ＨＦ種を生成可能なガスとして、ＣＨ2Ｆ2ガス、Ｃ3Ｈ2Ｆ4ガス、Ｃ3Ｈ2Ｆ6ガス及びＣ4Ｈ2Ｆ6ガスからなる群から選択される少なくとも１種が用いられる。
タングステン含有ガスは、タングステンとハロゲンとを含有するガスでよく、一例では、ＷＦaＣｌbガスである（a及びｂはそれぞれ０以上６以下の整数であり、ａとｂとの和は２以上６以下である）。具体的には、タングステン含有ガスとしては、２フッ化タングステン（ＷＦ2）ガス、４フッ化タングステン（ＷＦ4）ガス、５フッ化タングステン（ＷＦ5）ガス、６フッ化タングステン（ＷＦ6）ガス等のタングステンとフッ素とを含有するガス、２塩化タングステン（ＷＣｌ2）ガス、４塩化タングステン（ＷＣｌ4）ガス、５塩化タングステン（ＷＣｌ5）ガス、６塩化タングステン（ＷＣｌ6）ガス等のタングステンと塩素とを含有するガスであってよい。これらの中でも、ＷＦ6ガス及びＷＣｌ6ガスの少なくともいずれかのガスであってよい。タングステン含有ガスの流量は、処理ガスの総流量に対して、５体積％以下でよく、１体積％以下、０．５体積％以下、０．２体積％以下でもよい。
処理ガスは、炭素含有ガス、酸素含有ガス及びフッ素以外のハロゲン含有ガスの群から選択される少なくとも１種のガスをさらに含でよい。
炭素含有ガスは、ＣxＦyガス（ｘ、ｙは正の整数）でよい。ＣxＦyガスは、Ｃ2Ｆ2ガス、Ｃ2Ｆ4ガス、Ｃ3Ｆ6ガス、Ｃ3Ｆ8ガス、Ｃ4Ｆ6ガス、Ｃ4Ｆ8ガス及びＣ5Ｆ8ガスからなる群から選択される少なくとも１種を含んでよい。
炭素含有ガスは、ＣsＨtＦuガス（ｓ、ｔ，ｕは正の整数）でもよい。ＣsＨtＦuガスは、ＣＨＦ3ガス、ＣＨ2Ｆ2ガス、ＣＨ3Ｆガス、Ｃ2ＨＦ5ガス、Ｃ2Ｈ2Ｆ4ガス、Ｃ2Ｈ3Ｆ3ガス、Ｃ2Ｈ4Ｆ2ガス、Ｃ3ＨＦ7ガス、Ｃ3Ｈ2Ｆ2ガス、Ｃ3Ｈ2Ｆ4ガス、Ｃ3Ｈ2Ｆ6ガス、Ｃ3Ｈ3Ｆ5ガス、Ｃ4Ｈ2Ｆ6ガス、Ｃ4Ｈ5Ｆ5ガス、Ｃ4Ｈ2Ｆ8ガス、Ｃ5Ｈ2Ｆ6ガス、Ｃ5Ｈ2Ｆ10ガス及びＣ5Ｈ3Ｆ7ガスからなる群から選択される少なくとも１種を含んでよい。処理ガスは、ＣxＦyガスとＣsＨtＦuガスとの双方のガスを含んでもよい。
酸素含有ガスは、例えば、Ｏ2、ＣＯ、ＣＯ2、Ｈ2Ｏ及びＨ2Ｏ2からなる群から選択される少なくとも１種のガスでよい。一例では、処理ガスは、Ｈ2Ｏ以外の酸素含有ガス、すなわち、Ｏ2、ＣＯ、ＣＯ2及びＨ2Ｏ2からなる群から選択される少なくとも１種のガスを含んでよい。酸素含有ガスの流量は、ＣxＦyガスやＣsＨtＦuガスの流量に応じて調整してよい。
フッ素以外のハロゲン含有ガスは、塩素含有ガス、臭素含有ガス及び／又はヨウ素含有ガスであってよい。塩素含有ガスとしては、Ｃｌ2、ＳｉＣｌ2、ＳｉＣｌ4、ＣＣｌ4、ＳｉＨ2Ｃｌ2、Ｓｉ2Ｃｌ6、ＣＨＣｌ3、ＳＯ2Ｃｌ2、ＢＣｌ3、ＰＣｌ3、ＰＣｌ5、ＰＯＣｌ3等のガスを使用してよい。臭素含有ガスとしては、Ｂｒ2、ＨＢｒ、ＣＢｒ2Ｆ2、Ｃ2Ｆ5Ｂｒ、ＰＢｒ3、ＰＢｒ5、ＰＯＢｒ3、ＢＢｒ3等のガスを使用してよい。ヨウ素含有ガスとしては、ＨＩ、ＣＦ3Ｉ、Ｃ2Ｆ5Ｉ、Ｃ3Ｆ7Ｉ、ＩＦ5、ＩＦ7、Ｉ2、ＰＩ3等のガスを使用してよい。一例では、ハロゲン含有ガスとして、Ｃｌ2ガス、Ｂｒ2ガス、ＨＢｒガスからなる群から選択される少なくとも１種が使用される。他の例では、ハロゲン含有ガスとして、Ｃｌ2ガス及びＨＢｒガスが使用される。
処理ガスは、リン含有ガスをさらに含んでよい。リン含有ガスは、ＰＦ3ガス、ＰＦ5ガス、ＰＯＦ3ガス、ＨＰＦ6ガス、ＰＣｌ3ガス、ＰＣｌ5ガス、ＰＯＣｌ3ガス、ＰＢｒ3ガス、ＰＢｒ5ガス、ＰＯＢｒ3ガス、ＰＩ3ガス、Ｐ4Ｏ10ガス、Ｐ4Ｏ8ガス、Ｐ4Ｏ6ガス、ＰＨ3ガス、Ｃａ3Ｐ2ガス、Ｈ3ＰＯ4ガス及びＮａ3ＰＯ4ガスからなる群から選択される少なくとも１種でよい。これらガスの中で、ＰＦ3ガス、ＰＦ5ガス、ＰＣｌ3ガス等のハロゲン化リン含有ガスを使用してもよく、また、ＰＦ3ガス、ＰＦ5ガス等のフッ化リンガスを使用してもよい。
工程ＳＴ３２において、第１のＲＦ生成部３１ａからソースＲＦ信号（ＲＦ電力）が下部電極及び／又は上部電極に供給される。これにより、処理ガスからプラズマが生成される。またバイアス信号（電力）として、第２のＲＦ生成部３１ｂから、バイアスＲＦ信号が下部電極に供給され、基板にバイアス電位が発生する。これにより、生成されたプラズマ中のイオン、ラジカルといった活性種が基板Ｗに引きよせられ、マスク膜ＭＦの開口ＯＰを通ってエッチング対象膜ＥＦがエッチングされる。なお、上述のとおり、エッチングの間、基板支持部１１の温度は目標温度に設定されている。
なお、バイアス信号の供給を開始するタイミングは、ソースＲＦ信号の供給を開始するタイミングと同時でも異なってもよい。また、バイアス信号（電力）として、バイアスＤＣ信号を用いてよい。すなわち、ＤＣ生成部３２ａから負極性のバイアスＤＣ信号を下部電極に供給して、基板Ｗにバイアス電位を発生させてよい。ソースＲＦ信号及びバイアス信号は、双方が連続波であってよく、また一方が連続波で他方がパルス波であってよい。またバイアス信号のパルス波のデューティ比は適宜設定してよい。例えば、デューティ比は、３０％以下、２０％以下でよい。なお、バイアス信号のデューティ比は、パルス波の周期における、電力又は電圧レベルが高い期間が占める割合である。
図４は、工程ＳＴ３２の処理中の基板Ｗの断面構造の一例を示す図である。図４に示すように、マスク膜ＭＦ上にタングステンを含有する保護膜ＰＦが形成される。保護膜ＰＦは、例えば、タングステン含有ガス中のタングステンが、プラズマ中の水素の活性種により還元され、マスク膜ＭＦ上に付着、堆積して形成される。保護膜ＰＦは、少なくともマスク膜ＭＦの側壁に形成される。保護膜ＰＦは、マスク膜ＭＦの上面にも形成されてよい。
保護膜ＰＦ中のタングステンは、プラズマ中のＨＦ種との反応性が低い。そのため、工程ＳＴ３２の実行中にマスク膜ＭＦの側壁がエッチングにより除去されることが抑制される。これにより、マスク膜ＭＦのボーイングＣＤが拡大することが抑制される（すなわち、ボーイングが抑制される）。一例として、ボーイングＣＤは、マスク膜ＭＦにおける開口ＯＰ又は保護膜ＰＦにおける凹部ＲＣの最大幅であってよい。
図５は、工程ＳＴ３２の処理後の基板Ｗの断面構造の一例を示す図である。図５に示すように、エッチングによりエッチング対象膜ＥＦに形成される凹部ＲＣの底部ＢＴが下地膜ＵＦに到達し、下地膜ＵＦの表面が露出すると、工程ＳＴ３２が終了する。工程ＳＴ３２の実行中にマスク膜ＭＦのボーイングが抑制されるので、エッチング対象膜ＥＦに形成される凹部ＲＣのボーイングも抑制される。これにより、本処理方法は、エッチング対象膜ＥＦに形成される凹部ＲＣの形状不良を抑制することができる。なお、凹部ＲＣのアスペクト比は、２０以上であってよく、３０以上、４０以上、５０以上、又は１００以上であってもよい。
＜実施例＞
次に、本処理方法の実施例について説明する。本開示は、以下の実施例によって何ら限定されるものではない。
（実施例１及び２）
実施例１及び２では、プラズマ処理装置１を用いて本処理方法を適用し、図３に示す基板Ｗと同様の構造を有する基板をエッチングした。マスク膜ＭＦとしては、ポリシリコン膜を用いた。エッチング膜ＥＦとしては、シリコン酸化膜上にシリコン窒化膜が形成された２層膜を用いた。処理ガスは、ＨＦガス、ＷＦ6ガス、Ｃ4Ｆ8ガス及びＯ2ガスを含んでいた。実施例１の処理ガスは、ＨＦガスを８５体積％以上含み、ＷＦ6ガスを０．２体積％含んでいた。実施例２の処理ガスは、ＨＦガスを８５体積％以上含み、ＷＦ6ガスを０．５体積％含んでいた。エッチング中の基板支持部の目標温度は－７０℃に設定した。またバイアス信号として、バイアスＤＣ信号のパルス波をデューティ比２０％で下部電極に供給した。
（参考例１）
プラズマ処理装置１を用いて、実施例１及び２と同様の基板をエッチングした。参考例１にかかる処理ガスは、ＨＦガス、Ｃ4Ｆ8ガス及びＯ2ガスを含んでおり、ＷＦ6ガスを含んでいなかった。この点を除き、実施例１及び実施例２と同一のエッチング条件でエッチングをおこなった。
図６は、実施例１、実施例２及び参考例１にかかるエッチングの結果を示す図である。図６において縦軸は、マスク膜ＭＦの開口ＯＰ及びエッチング対象膜ＥＦに形成された凹部の深さＤ［μｍ］を示す。縦軸の０μｍ付近はマスク膜ＭＦとシリコン窒化膜（ＳｉＮ）との間の境界である。縦軸の－０．２μｍ付近は、シリコン窒化膜（ＳｉＮ）とシリコン酸化膜（ＳｉＯｘ）との境界である。図６において、横軸は、マスク膜ＭＦの開口ＯＰ及びエッチング対象膜ＥＦに形成された凹部ＲＣの開口幅ＣＤ［ｎｍ］を示す。
図６に示すように、処理ガスとしてＷＦ6ガスを含む実施例１及び実施例２は、ＷＦ6ガスを含まない参考例１に比べて、マスク膜ＭＦ及びシリコン酸化膜（ＳｉＯｘ）のボーイングが抑制されていた。具体的には、実施例１のマスク膜ＭＦ及びシリコン酸化膜（ＳｉＯｘ）のボーイングＣＤは、それぞれ、４１、３９であった。実施例２のマスク膜ＭＦ及びシリコン酸化膜（ＳｉＯｘ）のボーイングＣＤは、それぞれ、４３、３９であった。これに対し、参考例１のマスク膜ＭＦ及びシリコン酸化膜（ＳｉＯｘ）のボーイングＣＤは、それぞれ、４５及び４２であった。シリコン酸化膜（ＳｉＯｘ）のボーイングＣＤは、ＷＦ6ガスの含有量がより少ない実施例１（ＷＦ6ガス：０．２体積％）でも、実施例２（ＷＦ6ガス：０．５体積％）と同程度に抑えられていた。
（実施例３及び４）
プラズマ処理装置１を用いて本処理方法を適用し、実施例１及び実施例２と同様の基板をエッチングした。実施例３及び実施例４にかかる処理ガスは、ＷＦ6ガスを０．３体積％含むことを除き、実施例１及び実施例２と同一である。実施例３では、バイアスＤＣ信号のパルス波のデューティ比を３０％とした。また実施例４では、バイアスＤＣ信号のパルス波のデューティ比を２０％とした。この点を除き、実施例１及び実施例２と同一のエッチング条件でエッチングをおこなった。
図７は、実施例３及び実施例４にかかるエッチングの結果を示す図である。図７の縦軸及び横軸は、図６と同様である。図７に示すように、実施例３及び実施例４ともに、マスク膜ＭＦ及びシリコン酸化膜（ＳｉＯｘ）のボーイングが抑制されていた。バイアスＤＣ信号のデューティ比が２０％の実施例４は、デューティ比が３０％の実施例３に比べて、ボーイングの抑制効果がより大きかった。これは、デューティ比が低いことで、基板Ｗに衝突するイオンの量が相対的に減少し、保護膜ＰＦによるマスク膜ＭＦの保護効果がより大きく現れたためと考えられる。
本開示の実施形態は、以下の態様をさらに含む。
（付記１）
タングステン含有ガスと、当該タングステン含有ガスよりも流量の多いフッ化水素ガスとを含む、エッチングガス組成物。
（付記２）
チャンバを有するプラズマ処理装置において実行されるデバイス製造方法であって、
（ａ）シリコン含有膜と前記シリコン含有膜上のマスク膜とを有する基板を、チャンバ内の基板支持部上に提供する工程と、
（ｂ）タングステン含有ガスと、当該タングステン含有ガスよりも流量の多いフッ化水素ガスとを含む処理ガスからプラズマを生成して、前記シリコン含有膜をエッチングする工程と、
を含む、デバイス製造方法。
（付記３）
チャンバ、前記チャンバ内に設けられた基板支持部及びプラズマ生成部を備えるプラズマ処理システムのコンピュータに、
（ａ）シリコン含有膜と前記シリコン含有膜上のマスク膜とを有する基板を、前記基板支持部上に提供し、
（ｂ）前記プラズマ生成部から供給する電力により、タングステン含有ガスと、当該タングステン含有ガスよりも流量の多いフッ化水素ガスとを含む処理ガスからプラズマを生成して、前記シリコン含有膜をエッチングする、
制御を実行させる、プログラム。
（付記４）
付記３に記載のプログラムを格納した、記憶媒体。
本開示の実施形態は、本開示の範囲及び趣旨から逸脱することなく種々の変形をなし得る。例えば、本処理方法は、容量結合型のプラズマ処理装置１以外にも、誘導結合型プラズマやマイクロ波プラズマ等、任意のプラズマ源を用いたプラズマ処理装置を用いて実行してよい。
１……プラズマ処理装置、２……制御部、１０……プラズマ処理チャンバ、１０ｓ……プラズマ処理空間、１１……基板支持部、１３……シャワーヘッド、２０……ガス供給部、３１ａ……第１のＲＦ生成部、３１ｂ……第２のＲＦ生成部、３２ａ……第１のＤＣ生成部、ＥＦ…エッチング対象膜、ＭＦ…マスク膜、ＯＰ…開口、ＰＦ…保護膜、ＲＣ…凹部、ＵＦ…下地膜、Ｗ…基板

Claims (23)

  1. チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、
    （ａ）シリコン含有膜と前記シリコン含有膜上のマスク膜とを有する基板を、チャンバ内の基板支持部上に提供する工程と、
    （ｂ）タングステン含有ガスとフッ化水素ガスとを含む処理ガスを前記チャンバ内に供給する工程と、
    （ｃ）前記処理ガスからプラズマを生成して、前記シリコン含有膜をエッチングする工程と、を含み、
    前記（ｃ）において、前記タングステン含有ガス中のタングステンにより前記マスク膜上に保護膜を形成しつつ、前記シリコン含有膜をエッチングする、
    プラズマ処理方法。
  2. 前記タングステン含有ガスは、ＷＦaＣｌb（a及びｂはそれぞれ０以上６以下の整数であり、ａとｂとの和は２以上６以下である）ガスである、請求項１に記載のプラズマ処理方法。
  3. 前記タングステン含有ガスは、ＷＦ6ガス及びＷＣｌ6ガスの少なくともいずれかのガスである、請求項１又は請求項２のいずれかに記載のプラズマ処理方法。
  4. 前記処理ガスに含まれるガスのうち、前記フッ化水素ガスの流量が最も多い、請求項１乃至請求項３のいずれか１項に記載のプラズマ処理方法。
  5. チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、
    （ａ）シリコン含有膜と前記シリコン含有膜上のマスク膜とを有する基板を、チャンバ内の基板支持部上に提供する工程と、
    （ｂ）タングステン含有ガスと、フッ化水素ガスと、リン含有ガスと、炭素含有ガス、酸素含有ガス及びフッ素以外のハロゲン含有ガスの群から選択される少なくとも１種のガスとを含む処理ガスを前記チャンバ内に供給する工程と、
    （ｃ）前記処理ガスからプラズマを生成して、前記シリコン含有膜をエッチングする工程と、
    を含み、
    前記処理ガスに含まれるガスのうち、前記タングステン含有ガスの流量が最も少なく、前記タングステン含有ガスの流量は、前記処理ガスの総流量に対して１体積％以下である、プラズマ処理方法。
  6. 前記タングステン含有ガスの流量は、前記処理ガスの総流量に対して５体積％以下である、請求項１乃至請求項４のいずれか１項に記載のプラズマ処理方法。
  7. 前記フッ化水素ガスの流量は、前記タングステン含有ガスの流量の１０倍以上である、請求項１乃至請求項６のいずれか１項に記載のプラズマ処理方法。
  8. 前記処理ガスは、炭素含有ガス、酸素含有ガス及びフッ素以外のハロゲン含有ガスの群から選択される少なくとも１種のガスをさらに含む、請求項１乃至請求項７のいずれか１項に記載のプラズマ処理方法。
  9. 前記炭素含有ガスは、ＣxＦyガス（ｘ、ｙは正の整数）又はＣsＨtＦuガス（ｓ、ｔ，ｕは正の整数）である、請求項８に記載のプラズマ処理方法。
  10. 前記フッ素以外のハロゲン含有ガスは、塩素含有ガスである、請求項８に記載のプラズマ処理方法。
  11. 前記処理ガスは、リン含有ガスをさらに含む請求項１乃至請求項１０のいずれかに記載のプラズマ処理方法。
  12. 前記リン含有ガスは、ハロゲン化リンガスである、請求項１１に記載のプラズマ処理方法。
  13. 前記（ｃ）において、前記基板支持部の温度が０℃以下に設定される、請求項１乃至請求項１２のいずれか１項に記載のプラズマ処理方法。
  14. 前記（ｃ）において、前記基板支持部の温度は－５０℃以下に設定される、請求項１３に記載のプラズマ処理方法。
  15. 前記マスク膜は、タングステン含有膜である、請求項１乃至請求項１４のいずれか１項に記載のプラズマ処理方法。
  16. 前記マスク膜は、ＷＣ膜又はＷＳｉ膜である、請求項１５に記載のプラズマ処理方法。
  17. 前記（ｃ）において、前記タングステン含有ガス中のタングステンが、前記プラズマ中の水素の活性種により還元されて、前記マスク膜上に保護膜を形成しつつ、前記シリコン含有膜をエッチングする、請求項１乃至請求項１６のいずれか１項に記載のプラズマ処理方法。
  18. チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、
    （ａ）シリコン含有膜と前記シリコン含有膜上のマスク膜とを有する基板を、チャンバ内の基板支持部上に提供する工程と、
    （ｂ）処理ガスを前記チャンバ内に供給する工程と、
    （ｃ）前記処理ガスからプラズマを生成し、前記プラズマに含まれるＨＦ種により、前記シリコン含有膜をエッチングする工程と、を含み、
    前記処理ガスは、タングステン含有ガスを含み、前記（ｃ）において、前記タングステン含有ガス中のタングステンにより前記マスク膜上に保護膜を形成しつつ、前記シリコン含有膜をエッチングする、
    プラズマ処理方法。
  19. 前記ＨＦ種は、ＨＦガス及びハイドロフルオロカーボンガスからなる群から選択される少なくとも１種のガスから生成される、請求項１８に記載のプラズマ処理方法。
  20. 前記ＨＦ種は、炭素数が２以上のハイドロフルオロカーボンガスから生成される、請求項１８に記載のプラズマ処理方法。
  21. 前記ＨＦ種は、ＣＨ2Ｆ2ガス、Ｃ3Ｈ2Ｆ4ガス、Ｃ3Ｈ2Ｆ6ガス及びＣ4Ｈ2Ｆ6ガスからなる群から選択される少なくとも１種のガスから生成される、請求項１８に記載のプラズマ処理方法。
  22. チャンバ、前記チャンバ内に設けられた基板支持部、プラズマ生成部、及び、制御部を備え、
    前記制御部は、
    （ａ）シリコン含有膜と前記シリコン含有膜上のマスク膜とを有する基板を、前記基板支持部上に配置し、
    （ｂ）タングステン含有ガスとフッ化水素ガスとを含む処理ガスを前記チャンバ内に供給し、
    （ｃ）前記処理ガスからプラズマを生成して、前記タングステン含有ガス中のタングステンにより前記マスク膜上に保護膜を形成しつつ、前記シリコン含有膜をエッチングする、
    制御を実行する、プラズマ処理システム。
  23. チャンバ、前記チャンバ内に設けられた基板支持部、プラズマ生成部、及び、制御部を備え、
    前記制御部は、
    （ａ）シリコン含有膜と前記シリコン含有膜上のマスク膜とを有する基板を、前記基板支持部上に配置し、
    （ｂ）処理ガスを前記チャンバ内に供給し、
    （ｃ）前記処理ガスからプラズマを生成し、前記プラズマに含まれるＨＦ種により、前記シリコン含有膜をエッチングする工程と、を含み、
    前記処理ガスは、タングステン含有ガスを含み、
    前記（ｃ）において、前記タングステン含有ガス中のタングステンにより前記マスク膜上に保護膜を形成しつつ、前記シリコン含有膜をエッチングする、
    制御を実行する、プラズマ処理システム。
JP2021197224A 2021-12-03 2021-12-03 プラズマ処理方法及びプラズマ処理システム Active JP7348672B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021197224A JP7348672B2 (ja) 2021-12-03 2021-12-03 プラズマ処理方法及びプラズマ処理システム
TW111144369A TW202326855A (zh) 2021-12-03 2022-11-21 電漿處理方法及電漿處理系統
KR1020220157233A KR102725027B1 (ko) 2021-12-03 2022-11-22 플라즈마 처리 방법 및 플라즈마 처리 시스템
CN202211487516.4A CN116230523A (zh) 2021-12-03 2022-11-24 等离子体处理方法和等离子体处理系统
US18/074,071 US20230178343A1 (en) 2021-12-03 2022-12-02 Plasma Processing Method and Plasma Processing System
JP2023142485A JP2023155483A (ja) 2021-12-03 2023-09-01 プラズマ処理装置、エッチング方法、半導体デバイスの製造方法、プログラム及び記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021197224A JP7348672B2 (ja) 2021-12-03 2021-12-03 プラズマ処理方法及びプラズマ処理システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023142485A Division JP2023155483A (ja) 2021-12-03 2023-09-01 プラズマ処理装置、エッチング方法、半導体デバイスの製造方法、プログラム及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2023083086A JP2023083086A (ja) 2023-06-15
JP7348672B2 true JP7348672B2 (ja) 2023-09-21

Family

ID=86573751

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021197224A Active JP7348672B2 (ja) 2021-12-03 2021-12-03 プラズマ処理方法及びプラズマ処理システム
JP2023142485A Pending JP2023155483A (ja) 2021-12-03 2023-09-01 プラズマ処理装置、エッチング方法、半導体デバイスの製造方法、プログラム及び記憶媒体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023142485A Pending JP2023155483A (ja) 2021-12-03 2023-09-01 プラズマ処理装置、エッチング方法、半導体デバイスの製造方法、プログラム及び記憶媒体

Country Status (4)

Country Link
US (1) US20230178343A1 (ja)
JP (2) JP7348672B2 (ja)
CN (1) CN116230523A (ja)
TW (1) TW202326855A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124154A (ja) 1998-10-12 2000-04-28 Sony Corp 金属窒化物膜の形成方法および電子装置の製造方法
WO2021090798A1 (ja) 2019-11-08 2021-05-14 東京エレクトロン株式会社 エッチング方法
JP2021515988A (ja) 2018-03-16 2021-06-24 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2021174985A (ja) 2020-04-30 2021-11-01 東京エレクトロン株式会社 基板処理方法、プラズマ処理装置、及びエッチングガス組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124154A (ja) 1998-10-12 2000-04-28 Sony Corp 金属窒化物膜の形成方法および電子装置の製造方法
JP2021515988A (ja) 2018-03-16 2021-06-24 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
WO2021090798A1 (ja) 2019-11-08 2021-05-14 東京エレクトロン株式会社 エッチング方法
JP2021174985A (ja) 2020-04-30 2021-11-01 東京エレクトロン株式会社 基板処理方法、プラズマ処理装置、及びエッチングガス組成物

Also Published As

Publication number Publication date
KR20230084036A (ko) 2023-06-12
US20230178343A1 (en) 2023-06-08
JP2023083086A (ja) 2023-06-15
JP2023155483A (ja) 2023-10-20
CN116230523A (zh) 2023-06-06
TW202326855A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
JP7325160B2 (ja) エッチング方法及びプラズマ処理システム
US20230282447A1 (en) Plasma processing method and plasma processing apparatus
KR20230057953A (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템
JP7348672B2 (ja) プラズマ処理方法及びプラズマ処理システム
KR102725027B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템
WO2024043082A1 (ja) エッチング方法及びプラズマ処理システム
WO2024214414A1 (ja) エッチング方法及びプラズマ処理装置
KR102569787B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템
WO2024043239A1 (ja) エッチング方法及びプラズマ処理装置
US20240213032A1 (en) Etching method and plasma processing apparatus
JP2023171269A (ja) エッチング方法及びプラズマ処理システム
JP2023151985A (ja) エッチング方法及びプラズマ処理システム
KR20230165190A (ko) 에칭 방법 및 플라즈마 처리 시스템
JP2023127546A (ja) プラズマ処理方法及びプラズマ処理装置
JP2024150167A (ja) プラズマ処理方法及びプラズマ処理装置
KR20230161883A (ko) 에칭 방법 및 플라즈마 처리 시스템
JP2023181081A (ja) エッチング方法及びプラズマ処理システム
JP2024010798A (ja) プラズマ処理方法及びプラズマ処理システム
JP2024150701A (ja) エッチング方法及びプラズマ処理システム
KR20230140495A (ko) 에칭 방법 및 플라즈마 처리 시스템
JP2024129801A (ja) エッチング方法、プラズマ処理装置及び基板処理システム
KR20240139023A (ko) 에칭 방법, 플라즈마 처리 장치 및 기판 처리 시스템
CN116705601A (zh) 等离子体处理方法和等离子体处理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230228

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230901

R150 Certificate of patent or registration of utility model

Ref document number: 7348672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150