JPH0950984A - 表面処理方法 - Google Patents

表面処理方法

Info

Publication number
JPH0950984A
JPH0950984A JP7200656A JP20065695A JPH0950984A JP H0950984 A JPH0950984 A JP H0950984A JP 7200656 A JP7200656 A JP 7200656A JP 20065695 A JP20065695 A JP 20065695A JP H0950984 A JPH0950984 A JP H0950984A
Authority
JP
Japan
Prior art keywords
etching
conductive layer
insulating film
sample
treatment method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7200656A
Other languages
English (en)
Inventor
Tetsuo Ono
哲郎 小野
Takafumi Tokunaga
尚文 徳永
Hiroyuki Enomoto
裕之 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7200656A priority Critical patent/JPH0950984A/ja
Publication of JPH0950984A publication Critical patent/JPH0950984A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】酸化膜などの絶縁膜エッチング中に局所的な帯
電で生じる形状異常の発生を防止する。 【構成】エッチング中に、絶縁膜あるいはエッチングガ
スで生じるポリマ膜上に導電層を形成する。 【効果】導電層内を電子が移動して孔底の正電荷(イオ
ン)を中和し、イオンの方向を曲げる電界の発生を抑止
できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は表面処理方法にかかわ
り、特に絶縁膜エッチングの形状異常を防ぐ方法に関す
る。
【0002】
【従来の技術】半導体素子のエッチングとして現在広く
用いられているのは、プラズマを利用する方法である。
この方法では、真空容器中でマイクロ波あるいはRF(r
adiofrequency)波によりエッチングガスのプラズマを発
生させる。酸化膜あるいは窒化膜などの絶縁膜のエッチ
ングには、CF4 ,C48などのCとFからなるガス、
あるいはCHF3 ,CH22などのCとHとFからなる
ガス、あるいはこれらのガスに希ガス,H2 ,O2 ,N
2 ,CO,CO2 を添加したガスが用いられる。このプ
ラズマ中で発生したFあるいはCFx のイオンと活性種
が試料に入射して絶縁膜がエッチングされる。
【0003】この方法ではイオンが試料表面にできるプ
ラズマのシース中で加速されて、試料表面に垂直に入射
するために、絶縁膜の異方性エッチングができる。
【0004】
【発明が解決しようとする課題】近年半導体の微細化が
進む中、絶縁膜の加工寸法も0.4μm 以下が要求され
ている。このような微細形状の加工では以下に述べる局
所的な帯電により形状異常が発生する。プラズマ中で
は、電子は質量が軽いために熱運動によるランダムな方
向成分が大きく、かつプラズマシース内で減速されるた
めに、イオンより方向性が悪くなる。このため、例えば
微細孔の加工では、孔側面にイオンより多くの電子が入
射して、側面が負に帯電する。この帯電で形成される電
界により、イオンが孔側面に引き込まれ、側面のエッチ
ングが進行してしまう。
【0005】本発明の目的は、局所帯電によるエッチン
グ形状の異常を防ぐことである。なお、本発明の類似技
術としては特開平5−326456 号に掲載されている方法が
ある。この方法では、試料にX線を照射しながらエッチ
ングを行い、X線により微細構造内で放出される光電子
によりイオンを中和して形状異常を防ぐ。つまり、気相
中でイオンの中和を行う。
【0006】
【課題を解決するための手段】本発明では、絶縁膜表面
に導電層を形成しながらエッチングすることで、形状異
常を防ぐ。
【0007】
【作用】本発明の作用を図を用いて説明する。図1は本
発明の原理図である。図1は半導体試料の断面図で、シ
リコン等の試料1上の酸化膜などの絶縁膜2がプラズマ
中でエッチングされている様子を表す。プラズマ中では
電子5とイオン6が試料に入射して、レジスト3で覆わ
れていない部分がエッチングされる。絶縁膜のエッチン
グにはC48のように炭素とフッ素を含むガスが用いら
れ、このプラズマ中では試料にCF系のポリマ膜4が堆
積した状態でエッチングが進行する。エッチング中、イ
オン6はプラズマ中のシースにて加速されるために試料
に垂直方向に入射するが、電子5はシース中で減速され
るために方向性が悪く、図1(a)で示されるよう孔側
壁に入射する割合が多い。
【0008】本発明では絶縁物であるポリマ膜4上に導
電層7を形成しながらエッチングを行う。すると図1
(b)に示すように電子5はこの導電層7中を移動して
イオン6と再結合できる。このため孔内に局所的な帯電
が生じず、イオンが垂直に試料に入射するため、エッチ
ングの形状異常が発生しない。
【0009】図2は、従来方法によるエッチングの模様
を示す。導電層がないと図2(b)のように孔側壁が電
子5で帯電し、この電荷で発生する電界によりイオン6
が曲げられて、形状異常が発生する。
【0010】本発明は、前記従来例の特開平5−326456
号とは異なり、固体中でイオンと電子の中和を行う。こ
のために光電子を放出する必要はなく、たとえば光を用
いる場合でもより低いエネルギーで局所帯電を防ぐこと
ができる。また、固体中での再結合を利用するので効率
もより高くできる。
【0011】
【実施例】
<実施例1>以下一実施例を図3により説明する。図3
はマイクロ波を用いたプラズマエッチング装置である。
マイクロ波電源8から導波管9と導入窓10を介して真
空容器11内にマイクロ波が導入される。真空容器11
の材質はたとえばアルミニウムである。導入窓10の材
質は石英,窒化シリコン,セラミックなどマイクロ波を
透過する物質である。電磁石13の磁場によりプラズマ
14の壁方向への拡散が抑えられて、高密度のプラズマ
が発生する。試料15は試料台16の上に設置される。
この試料15の拡大断面図が図1である。試料に入射す
るイオンを加速するために、RF電源17が試料台16
に接続されている。プラズマとなるガス18は導入管1
2により真空容器11に導入される。
【0012】この実施例では、ガス18に導電性物質を
混合することで、試料表面に導電層7を形成する。以下
その方法を述べる。エッチングガスには分圧5mTorrの
48を用い、導電層を形成するために分圧1mTorrの
WF6 を用いた。マイクロ波の電力を800W,RFバ
イアスを300Wとした。直径0.35μm の酸化膜孔
をエッチングした結果、エッチ速度は600nm/min
で、アスペクト比5の垂直な孔が加工できた。これは、
プラズマ中でWF6 が分解して、金属状のWがポリマ膜
(図1中ポリマ層7)に混合して、導電性が生じ、前述
したように、孔内での局所的な帯電が抑えられたことに
よるものである。
【0013】WF6 の混合無しではアスペクト3程度で
エッチング速度が急激に低下した、これは孔内の局所的
な帯電により、イオンが孔底に到達する量が減少したた
めである。導電層形成のために添加するガスは他に、S
iH4 ,SiF4 ,CH4 などの半導体あるいは金属と
ハロゲンの化合物、もしくは半導体あるいは金属と水素
の化合物を用いることができる。
【0014】<実施例2>次に、エッチングと導電層の
形成を交互に行う実施例を述べる。装置構成は図3と同
じである。まずC48プラズマによりエッチングを行
う。これを数百msecから数十sec 行った後に、ガスをW
6 に切り換えて数百msec から数十sec 放電して、導
電層の形成を行う。この方法では、エッチングガスに導
電層形成用ガスが混入することによるエッチング特性の
変化を防げるので、AlCl3 ,AsCl4 ,GaCl
3 ,SiCl4 ,SiH2Cl2など金属あるいは半導体
の塩化物も使用できる。
【0015】<実施例3>次に、導電層を形成するガス
に水素を添加して、還元を行うことで導電層膜の形成効
率を上げる実施例を述べる。この方法では装置構成は図
3と同様である。実施例1で述べたエッチングガスと導
電層膜形成用ガスを混合したガスにさらに水素を添加し
ても効果がある。しかし、水素に導電層形成用ガスの還
元とエッチングガスとの反応という2つの効果を持たせ
るために、エッチング工程と導電層膜形成工程とを分け
て交互に繰り返すことによってより効果が得られる。導
電層膜形成に用いるガスの例としては、SiH4 ,Si
2Cl2 ,SiF4,CH4,WF6 とH2 の混合ガスで
ある。また実施例1と2のエッチングと導電層膜形成を
交互に行う場合は、試料台16に印加バイアス電圧を導
電膜形成時に下げる、あるいは0にすると膜形成がより
速くなる。
【0016】<実施例4>次に、スパッタにより導電層
を形成する実施例を図4により説明する。図4はマイク
ロ波を用いたプラズマエッチング装置内にスパッタ基板
19を設けた装置である。スパッタ基板19の材質はA
l,W,C,Si等の導体あるいは半導体で、マイクロ
波が通過できるようにスリット状あるいは目の荒い網状
になっている。スパッタ基板19にはイオンを引き込む
ためのRF電源17が接続されている。
【0017】本実施例では上記RF電源17は、試料台
16にRF電圧を印加する電源と共有になっているが、
これは別電源としてもかまわない。
【0018】この装置では、C48などで試料15がエ
ッチングされると同時に、スパッタ基板19がイオンで
削られて放出される金属が試料15に堆積し、導電層が
形成される。これにより、エッチングの形状異常の発生
が抑えられる。またこの実施例でも、試料台16とスパ
ッタ基板19に交互にRF電圧を印加してエッチングと
導電層の形成を交互に行う方法をとってもよい。
【0019】<実施例5>次に、光照射により絶縁膜表
面に導電層を形成する実施例を述べる。図5はマイクロ
波を用いたプラズマエッチング装置内に紫外線ランプ2
0を設けた装置である。ランプの中には重水素あるいは
He等の真空紫外線を発生するガスが封入されている。
ランプから放出された紫外線が試料表面に入射すること
により、図1の絶縁膜2あるいはポリマ膜4の表面に電
子と正孔対が形成される。これらの電荷により導電層が
生じて、局所的な帯電を抑えることができる。
【0020】なお、以上の実施例はマイクロ波を用いた
エッチング装置を例にとり説明したが、RF放電を用い
た誘導結合型,容量結合型の装置など他のプラズマエッ
チング装置でも全く同じ効果がある。
【0021】
【発明の効果】本発明によれば、絶縁膜表面に導電層を
形成しながら、あるいは導電層の形成とエッチングとを
交互に行いながら絶縁膜を除去することで、微小構造内
の局所的な帯電を抑えることができ、エッチングの形状
異常の発生を解消できる。
【図面の簡単な説明】
【図1】本発明の原理を示す試料断面の拡大図。
【図2】従来のエッチング方法の欠点を示す試料断面の
拡大図。
【図3】マイクロ波を用いたエッチング装置による実施
例の構成図。
【図4】マイクロ波を用いたエッチング装置による実施
例の構成図。
【図5】マイクロ波を用いたエッチング装置による実施
例の構成図。
【符号の説明】
1…試料、2…絶縁膜、3…レジスト、4…ポリマ膜、
5…電子、6…イオン、7…導電層、8…マイクロ波電
源、9…導波管、10…導入窓、11…真空容器、12
…導入管、13…電磁石、14…プラズマ、15…試
料、16…試料台、17…RF電源、18…ガス、19
…スパッタ基板、20…ランプ、21…真空紫外線。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】真空容器内にプラズマを発生させ、容器内
    に設置した試料台上の絶縁膜をエッチングする方法にお
    いて、エッチング中に上記絶縁膜表面に導電層を形成し
    ながらエッチングすることを特徴とする表面処理方法。
  2. 【請求項2】請求項1記載のプラズマはCとFからなる
    ガス,CとHとFからなるガス、あるいはこれらのガス
    に希ガス,水素,酸素,窒素,一酸化炭素,二酸化炭素
    の少なくとも一者を添加したガスのプラズマであり、か
    つ、導電層はこれらのプラズマでエッチング中に被エッ
    チング面に形成されるポリマ膜上に形成されることを特
    徴とする表面処理方法。
  3. 【請求項3】請求項1または2記載の導電層はエッチン
    グガス中に半導体あるいは金属とハロゲンの化合物、も
    しくは半導体あるいは金属と水素の化合物を添加して形
    成することを特徴とする表面処理方法。
  4. 【請求項4】請求項3記載の表面処理方法は、絶縁膜の
    エッチング工程と導電層形成の工程を交互に繰り返すこ
    とを特徴とする表面処理方法。
  5. 【請求項5】請求項1または2記載の導電層はエッチン
    グガス中に半導体あるいは金属とハロゲンの化合物もし
    くは半導体あるいは金属と水素の化合物と、さらに水素
    分子を添加して形成することを特徴とする表面処理方
    法。
  6. 【請求項6】請求項5記載の表面処理方法は、絶縁膜の
    エッチング工程と導電層形成の工程を交互に繰り返すこ
    とを特徴とする表面処理方法。
  7. 【請求項7】請求項5記載の導電層は真空容器内に設け
    られた金属基板をスパッタすることにより形成すること
    を特徴とする表面処理方法。
  8. 【請求項8】請求項5記載の導電層をスパッタにより形
    成する工程は絶縁膜をエッチングする工程と交互に繰り
    返されることを特徴とする表面処理方法。
  9. 【請求項9】請求項1または2記載の導電層は、真空紫
    外線を試料に照射して絶縁膜表面に電子と正孔を発生さ
    せることにより形成されることを特徴とする表面処理方
    法。
JP7200656A 1995-08-07 1995-08-07 表面処理方法 Pending JPH0950984A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7200656A JPH0950984A (ja) 1995-08-07 1995-08-07 表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7200656A JPH0950984A (ja) 1995-08-07 1995-08-07 表面処理方法

Publications (1)

Publication Number Publication Date
JPH0950984A true JPH0950984A (ja) 1997-02-18

Family

ID=16428043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7200656A Pending JPH0950984A (ja) 1995-08-07 1995-08-07 表面処理方法

Country Status (1)

Country Link
JP (1) JPH0950984A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163032A (ja) * 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体装置の製造方法
JP2017168645A (ja) * 2016-03-16 2017-09-21 東芝メモリ株式会社 半導体装置の製造方法
KR20220058433A (ko) 2020-10-30 2022-05-09 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20230006394A (ko) 2021-07-02 2023-01-10 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
WO2023008025A1 (ja) * 2021-07-27 2023-02-02 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
JP2023143686A (ja) * 2022-03-24 2023-10-06 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム
KR20230175129A (ko) 2022-06-22 2023-12-29 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20240031070A (ko) 2022-08-31 2024-03-07 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 플라즈마 처리 장치
KR20240047315A (ko) 2022-10-04 2024-04-12 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
WO2024090252A1 (ja) * 2022-10-27 2024-05-02 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163032A (ja) * 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体装置の製造方法
US10490415B2 (en) 2016-03-10 2019-11-26 Toshiba Memory Corporation Method of manufacturing 3-dimensional memories including high aspect ratio memory hole patterns
JP2017168645A (ja) * 2016-03-16 2017-09-21 東芝メモリ株式会社 半導体装置の製造方法
KR20220058433A (ko) 2020-10-30 2022-05-09 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20230006394A (ko) 2021-07-02 2023-01-10 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
WO2023008025A1 (ja) * 2021-07-27 2023-02-02 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
KR20240033271A (ko) 2021-07-27 2024-03-12 도쿄엘렉트론가부시키가이샤 에칭 방법, 반도체 장치의 제조 방법, 에칭 프로그램 및 플라즈마 처리 장치
JP2023143686A (ja) * 2022-03-24 2023-10-06 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム
KR20230175129A (ko) 2022-06-22 2023-12-29 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20240031070A (ko) 2022-08-31 2024-03-07 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 플라즈마 처리 장치
KR20240047315A (ko) 2022-10-04 2024-04-12 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
WO2024090252A1 (ja) * 2022-10-27 2024-05-02 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Similar Documents

Publication Publication Date Title
JP3386287B2 (ja) プラズマエッチング装置
US7473377B2 (en) Plasma processing method
US5284544A (en) Apparatus for and method of surface treatment for microelectronic devices
US8497213B2 (en) Plasma processing method
JP3623256B2 (ja) 表面処理方法および表面処理装置
US20010008805A1 (en) Process for producing semiconductor device
JP2925535B2 (ja) 環状導波路を有するマイクロ波供給器及びそれを備えたプラズマ処理装置及び処理方法
US6217704B1 (en) Plasma processing apparatus
US6291363B1 (en) Surface treatment of DARC films to reduce defects in subsequent cap layers
JP3336975B2 (ja) 基板処理方法
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
JPS6333566A (ja) イオン注入装置
KR100385638B1 (ko) 폴리카보네이트 에칭 마스크를 이용하는 플라즈마 에칭 방법
JPH0950984A (ja) 表面処理方法
Economou Fast (tens to hundreds of eV) neutral beams for materials processing
US6582617B1 (en) Plasma etching using polycarbonate mask and low-pressure high density plasma
JPS6113634A (ja) プラズマ処理装置
JP3272442B2 (ja) 半導体装置の製造方法
KR100425658B1 (ko) 마이크로파 공급기, 이를 구비한 플라즈마 처리 장치, 및 플라즈마 처리 방법
WO2001046993A2 (en) Reduction of plasma charge-induced damage in microfabricated devices
JP3222615B2 (ja) 表面処理装置
JP2000164580A (ja) プラズマ処理装置及びそれを用いた処理方法
KR100466684B1 (ko) 불소 첨가 카본막 및 그 형성 방법
JPH0896990A (ja) プラズマ処理装置およびプラズマ処理方法
JPH0513319A (ja) パターン形成方法