KR20240047315A - 에칭 방법 및 플라즈마 처리 장치 - Google Patents

에칭 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20240047315A
KR20240047315A KR1020230130158A KR20230130158A KR20240047315A KR 20240047315 A KR20240047315 A KR 20240047315A KR 1020230130158 A KR1020230130158 A KR 1020230130158A KR 20230130158 A KR20230130158 A KR 20230130158A KR 20240047315 A KR20240047315 A KR 20240047315A
Authority
KR
South Korea
Prior art keywords
gas
region
flow rate
etching method
substrate
Prior art date
Application number
KR1020230130158A
Other languages
English (en)
Inventor
후미야 다카타
와타루 도가시
고타 오이카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20240047315A publication Critical patent/KR20240047315A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 에칭 선택비를 향상시킬 수 있는 기판 처리 방법 및 플라즈마 처리 장치를 제공하는 것을 목적으로 한다.
하나의 예시적 실시형태에 있어서, 에칭 방법은, (a) 기판을 준비하는 공정이며, 기판은, 실리콘을 포함하는 제1 재료를 포함하는 제1 영역과, 제1 재료와는 상이한 제2 재료를 포함하는 제2 영역을 포함하는 공정과, (b) 탄소 및 불소를 함유하는 가스와, 질소 함유 가스와, 할로겐화 금속 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 의해, 제1 영역을 에칭하는 공정을 포함하고, (b)에 있어서, 할로겐화 금속 가스의 유량은, 탄소 및 불소를 함유하는 가스의 유량 및 질소 함유 가스의 유량보다 적다.

Description

에칭 방법 및 플라즈마 처리 장치{ETCHING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시의 예시적 실시형태는, 에칭 방법 및 플라즈마 처리 장치에 관한 것이다.
특허문헌 1은, 플라즈마를 이용하여 절연막을 에칭하는 방법을 개시한다. 이 방법에서는, 에칭 중에 절연막 표면에 도전층을 형성하면서 에칭을 행한다. 에칭에서는, WF6과 C4F8의 혼합 가스로부터 생성되는 플라즈마가 이용된다.
[특허문헌 1] 일본 특허 공개 평성 제9-50984호 공보
본 개시는, 에칭 선택비를 향상시킬 수 있는 기판 처리 방법 및 플라즈마 처리 장치를 제공한다.
하나의 예시적 실시형태에 있어서, 에칭 방법은, (a) 기판을 준비하는 공정이며, 상기 기판은, 실리콘을 포함하는 제1 재료를 포함하는 제1 영역과, 상기 제1재료와는 상이한 제2 재료를 포함하는 제2 영역을 포함하는 공정과, (b) 탄소 및 불소를 함유하는 가스와, 질소 함유 가스와, 할로겐화 금속 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 의해, 상기 제1 영역을 에칭하는 공정을 포함하고, 상기 (b)에 있어서, 상기 할로겐화 금속 가스의 유량은, 상기 탄소 및 불소를 함유하는 가스의 유량 및 상기 질소 함유 가스의 유량보다 적다.
하나의 예시적 실시형태에 따르면, 에칭 선택비를 향상시킬 수 있는 기판 처리 방법 및 플라즈마 처리 장치가 제공된다.
도 1은 하나의 예시적 실시형태에 따른 플라즈마 처리 장치를 개략적으로 나타낸 도면이다.
도 2는 하나의 예시적 실시형태에 따른 플라즈마 처리 장치를 개략적으로 나타낸 도면이다.
도 3은 하나의 예시적 실시형태에 따른 에칭 방법의 흐름도이다.
도 4는 도 3의 방법이 적용될 수 있는 일례의 기판의 단면도이다.
도 5는 하나의 예시적 실시형태에 따른 에칭 방법의 일 공정을 나타낸 단면도이다.
도 6은 제1 실험에 있어서 에칭 방법을 실행함으로써 얻어지는 기판의 단면의 TEM 화상의 일례를 나타낸 도면이다.
도 7은 제2 실험에 있어서 에칭 방법을 실행함으로써 얻어지는 기판의 단면의 TEM 화상의 일례를 나타낸 도면이다.
도 8은 수소 가스의 유량과 에칭량 또는 에칭 선택비와의 관계의 일례를 나타낸 그래프이다.
이하, 도면을 참조하여 여러 가지 예시적 실시형태에 대해서 상세히 설명한다. 또한, 각 도면에 있어서 동일하거나 또는 상당하는 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
도 1은, 플라즈마 처리 시스템의 구성예를 설명하기 위한 도면이다. 일 실시형태에 있어서, 플라즈마 처리 시스템은, 플라즈마 처리 장치(1) 및 제어부(2)를 포함한다. 플라즈마 처리 시스템은, 기판 처리 시스템의 일례이며, 플라즈마 처리 장치(1)는, 기판 처리 장치의 일례이다. 플라즈마 처리 장치(1)는, 플라즈마 처리 챔버(10), 기판 지지부(11) 및 플라즈마 생성부(12)를 포함한다. 플라즈마 처리 챔버(10)는, 플라즈마 처리 공간을 갖는다. 또한, 플라즈마 처리 챔버(10)는, 적어도 하나의 처리 가스를 플라즈마 처리 공간으로 공급하기 위한 적어도 하나의 가스 공급구와, 플라즈마 처리 공간으로부터 가스를 배출하기 위한 적어도 하나의 가스 배출구를 갖는다. 가스 공급구는, 후술하는 가스 공급부(20)에 접속되고, 가스 배출구는, 후술하는 배기 시스템(40)에 접속된다. 기판 지지부(11)는, 플라즈마 처리 공간 내에 배치되고, 기판을 지지하기 위한 기판 지지면을 갖는다.
플라즈마 생성부(12)는, 플라즈마 처리 공간 내에 공급된 적어도 하나의 처리 가스로부터 플라즈마를 생성하도록 구성된다. 플라즈마 처리 공간에 있어서 형성되는 플라즈마는, 용량 결합 플라즈마(CCP; Capacitively Coupled Plasma), 유도 결합 플라즈마(ICP; Inductively Coupled Plasma), ECR 플라즈마(Electron-Cyclotron-resonance plasma), 헬리콘파 여기 플라즈마(HWP: Helicon Wave Plasma), 또는, 표면파 플라즈마(SWP: Surface Wave Plasma) 등이어도 좋다. 또한, AC(Alternating Current) 플라즈마 생성부 및 DC(Direct Current) 플라즈마 생성부를 포함하는 여러 가지 타입의 플라즈마 생성부가 이용되어도 좋다. 일 실시형태에 있어서, AC 플라즈마 생성부에서 이용되는 AC 신호(AC 전력)는, 100 kHz∼10 GHz 범위 내의 주파수를 갖는다. 따라서, AC 신호는, RF(Radio Frequency) 신호 및 마이크로파 신호를 포함한다. 일 실시형태에 있어서, RF 신호는, 100 kHz∼150 MHz 범위 내의 주파수를 갖는다.
제어부(2)는, 본 개시에 있어서 설명되는 여러 가지 공정을 플라즈마 처리 장치(1)에 실행시키는 컴퓨터 실행 가능한 명령을 처리한다. 제어부(2)는, 여기서 설명되는 여러 가지 공정을 실행하도록 플라즈마 처리 장치(1)의 각 요소를 제어하도록 구성될 수 있다. 일 실시형태에 있어서, 제어부(2)의 일부 또는 전부가 플라즈마 처리 장치(1)에 포함되어도 좋다. 제어부(2)는, 처리부(2a1), 기억부(2a2) 및 통신 인터페이스(2a3)를 포함하여도 좋다. 제어부(2)는, 예컨대 컴퓨터(2a)에 의해 실현된다. 처리부(2a1)는, 기억부(2a2)로부터 프로그램을 독출하고, 독출된 프로그램을 실행함으로써 여러 가지 제어 동작을 행하도록 구성될 수 있다. 이 프로그램은, 미리 기억부(2a2)에 저장되어 있어도 좋고, 필요할 때에, 매체를 통해 취득되어도 좋다. 취득된 프로그램은, 기억부(2a2)에 저장되고, 처리부(2a1)에 의해 기억부(2a2)로부터 독출되어 실행된다. 매체는, 컴퓨터(2a)에 판독 가능한 여러 가지 기억 매체여도 좋고, 통신 인터페이스(2a3)에 접속되어 있는 통신 회선이어도 좋다. 처리부(2a1)는, CPU(Central Processing Unit)여도 좋다. 기억부(2a2)는, RAM(R andom Access Memory), ROM(Read Only Memory), HDD(Hard Disk Drive), SSD(Solid State Drive), 또는 이들 조합을 포함하여도 좋다. 통신 인터페이스(2a3)는, LAN(Local Area Network) 등의 통신 회선을 통해 플라즈마 처리 장치(1)와의 사이에서 통신하여도 좋다.
이하에, 플라즈마 처리 장치(1)의 일례로서의 용량 결합형 플라즈마 처리 장치의 구성예에 대해서 설명한다. 도 2는, 용량 결합형 플라즈마 처리 장치의 구성예를 설명하기 위한 도면이다.
용량 결합형 플라즈마 처리 장치(1)는, 플라즈마 처리 챔버(10), 가스 공급부(20), 전원(30) 및 배기 시스템(40)을 포함한다. 또한, 플라즈마 처리 장치(1)는, 기판 지지부(11) 및 가스 도입부를 포함한다. 가스 도입부는, 적어도 하나의 처리 가스를 플라즈마 처리 챔버(10) 내에 도입하도록 구성된다. 가스 도입부는, 샤워 헤드(13)를 포함한다. 기판 지지부(11)는, 플라즈마 처리 챔버(10) 내에 배치된다. 샤워 헤드(13)는, 기판 지지부(11)의 위쪽에 배치된다. 일 실시형태에 있어서, 샤워 헤드(13)는, 플라즈마 처리 챔버(10)의 천장부(ceiling)의 적어도 일부를 구성한다. 플라즈마 처리 챔버(10)는, 샤워 헤드(13), 플라즈마 처리 챔버(10)의 측벽(10a) 및 기판 지지부(11)에 의해 규정된 플라즈마 처리 공간(10s)을 갖는다. 플라즈마 처리 챔버(10)는 접지된다. 샤워 헤드(13) 및 기판 지지부(11)는, 플라즈마 처리 챔버(10)의 하우징과는 전기적으로 절연된다.
기판 지지부(11)는, 본체부(111) 및 링 어셈블리(112)를 포함한다. 본체부(111)는, 기판(W)을 지지하기 위한 중앙 영역(111a)과, 링 어셈블리(112)를 지지하기 위한 환형 영역(111b)을 갖는다. 웨이퍼는 기판(W)의 일례이다. 본체부(111)의 환형 영역(111b)은 평면에서 볼 때 본체부(111)의 중앙 영역(111a)을 둘러싸고 있다. 기판(W)은, 본체부(111)의 중앙 영역(111a) 상에 배치되고, 링 어셈블리(112)는, 본체부(111)의 중앙 영역(111a) 상의 기판(W)을 둘러싸도록 본체부(111)의 환형 영역(111b) 상에 배치된다. 따라서, 중앙 영역(111a)은, 기판(W)을 지지하기 위한 기판 지지면이라고도 불리며, 환형 영역(111b)은, 링 어셈블리(112)를 지지하기 위한 링 지지면이라고도 불린다.
일 실시형태에 있어서, 본체부(111)는, 베이스(1110) 및 정전 척(1111)을 포함한다. 베이스(1110)는, 도전성 부재를 포함한다. 베이스(1110)의 도전성 부재는 하부 전극으로서 기능할 수 있다. 정전 척(1111)은, 베이스(1110) 상에 배치된다. 정전 척(1111)은, 세라믹 부재(1111a)와 세라믹 부재(1111a) 내에 배치되는 정전 전극(1111b)을 포함한다. 세라믹 부재(1111a)는, 중앙 영역(111a)을 갖는다. 일 실시형태에 있어서, 세라믹 부재(1111a)는, 환형 영역(111b)도 갖는다. 또한, 환형 정전 척이나 환형 절연 부재와 같은 정전 척(1111)을 둘러싸는 다른 부재가 환형 영역(111b)을 가져도 좋다. 이 경우, 링 어셈블리(112)는, 환형 정전 척 또는 환형 절연 부재 상에 배치되어도 좋고, 정전 척(1111)과 환형 절연 부재 양쪽 모두 상에 배치되어도 좋다. 또한, 후술하는 RF 전원(31) 및/또는 DC 전원(32)에 결합되는 적어도 하나의 RF/DC 전극이 세라믹 부재(1111a) 내에 배치되어도 좋다. 이 경우, 적어도 하나의 RF/DC 전극이 하부 전극으로서 기능한다. 후술하는 바이어스 RF 신호 및/또는 DC 신호가 적어도 하나의 RF/DC 전극에 공급되는 경우, RF/DC 전극은 바이어스 전극이라고도 불린다. 또한, 베이스(1110)의 도전성 부재와 적어도 하나의 RF/DC 전극이 복수의 하부 전극으로서 기능하여도 좋다. 또한, 정전 전극(1111b)이 하부 전극으로서 기능하여도 좋다. 따라서, 기판 지지부(11)는, 적어도 하나의 하부 전극을 포함한다.
링 어셈블리(112)는, 1 또는 복수의 환형 부재를 포함한다. 일 실시형태에 있어서, 1 또는 복수의 환형 부재는, 1 또는 복수의 에지링과 적어도 하나의 커버링을 포함한다. 에지링은, 도전성 재료 또는 절연 재료로 형성되고, 커버링은, 절연 재료로 형성된다.
또한, 기판 지지부(11)는, 정전 척(1111), 링 어셈블리(112) 및 기판 중 적어도 하나를 타겟 온도로 조절하도록 구성되는 온도 조절 모듈을 포함하여도 좋다. 온도 조절 모듈은, 히터, 전열 매체, 유로(1110a), 또는 이들의 조합을 포함하여도 좋다. 유로(1110a)에는, 브라인이나 가스와 같은 전열 유체가 흐른다. 일 실시형태에 있어서, 유로(1110a)가 베이스(1110) 내에 형성되고, 1 또는 복수의 히터가 정전 척(1111)의 세라믹 부재(1111a) 내에 배치된다. 또한, 기판 지지부(11)는, 기판(W)의 이면과 중앙 영역(111a) 사이의 간극에 전열 가스를 공급하도록 구성된 전열 가스 공급부를 포함하여도 좋다.
샤워 헤드(13)는, 가스 공급부(20)로부터의 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s) 내에 도입하도록 구성된다. 샤워 헤드(13)는, 적어도 하나의 가스 공급구(13a), 적어도 하나의 가스 확산실(13b), 및 복수의 가스 도입구(13c)를 갖는다. 가스 공급구(13a)로 공급된 처리 가스는, 가스 확산실(13b)을 통과하여 복수의 가스 도입구(13c)로부터 플라즈마 처리 공간(10s) 내로 도입된다. 또한, 샤워 헤드(13)는, 적어도 하나의 상부 전극을 포함한다. 또한, 가스 도입부는, 샤워 헤드(13) 이외에, 측벽(10a)에 형성된 1 또는 복수의 개구부에 부착되는 1 또는 복수의 사이드 가스 주입부(SGI: Side Gas Injector)를 포함하여도 좋다.
가스 공급부(20)는, 적어도 하나의 가스 소스(21) 및 적어도 하나의 유량 제어기(22)를 포함하여도 좋다. 일 실시형태에 있어서, 가스 공급부(20)는, 적어도 하나의 처리 가스를, 각각에 대응하는 가스 소스(21)로부터 각각에 대응하는 유량 제어기(22)를 통해 샤워 헤드(13)에 공급하도록 구성된다. 각 유량 제어기(22)는, 예컨대 매스 플로 컨트롤러 또는 압력 제어식 유량 제어기를 포함하여도 좋다. 또한, 가스 공급부(20)는, 적어도 하나의 처리 가스의 유량을 변조 또는 펄스화하는 적어도 하나의 유량 변조 디바이스를 포함하여도 좋다.
전원(30)은, 적어도 하나의 임피던스 정합 회로를 통해 플라즈마 처리 챔버(10)에 결합되는 RF 전원(31)을 포함한다. RF 전원(31)은, 적어도 하나의 RF 신호(RF 전력)를 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극에 공급하도록 구성된다. 이에 따라, 플라즈마 처리 공간(10s)으로 공급된 적어도 하나의 처리 가스로부터 플라즈마가 형성된다. 따라서, RF 전원(31)은, 플라즈마 생성부(12)의 적어도 일부로서 기능할 수 있다. 또한, 바이어스 RF 신호를 적어도 하나의 하부 전극에 공급함으로써, 기판(W)에 바이어스 전위가 발생하여, 형성된 플라즈마 내의 이온 성분을 기판(W)으로 인입할 수 있다.
일 실시형태에 있어서, RF 전원(31)은, 제1 RF 생성부(31a) 및 제2 RF 생성부(31b)를 포함한다. 제1 RF 생성부(31a)는, 적어도 하나의 임피던스 정합 회로를 통해 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극에 결합되어, 플라즈마 생성용 소스 RF 신호(소스 RF 전력)를 생성하도록 구성된다. 일 실시형태에 있어서, 소스 RF 신호는, 10 MHz∼150 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제1 RF 생성부(31a)는, 상이한 주파수를 갖는 복수의 소스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 1 또는 복수의 소스 RF 신호는, 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극에 공급된다.
제2 RF 생성부(31b)는, 적어도 하나의 임피던스 정합 회로를 통해 적어도 하나의 하부 전극에 결합되어, 바이어스 RF 신호(바이어스 RF 전력)를 생성하도록 구성된다. 바이어스 RF 신호의 주파수는, 소스 RF 신호의 주파수와 동일하여도 좋고 상이하여도 좋다. 일 실시형태에 있어서, 바이어스 RF 신호는, 소스 RF 신호의 주파수보다 낮은 주파수를 갖는다. 일 실시형태에 있어서, 바이어스 RF 신호는, 100 kHz∼60 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제2 RF 생성부(31b)는, 상이한 주파수를 갖는 복수의 바이어스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 1 또는 복수의 바이어스 RF 신호는, 적어도 하나의 하부 전극에 공급된다. 또한, 여러 가지 실시형태에 있어서, 소스 RF 신호 및 바이어스 RF 신호 중 적어도 하나가 펄스화되어도 좋다.
또한, 전원(30)은, 플라즈마 처리 챔버(10)에 결합되는 DC 전원(32)을 포함하여도 좋다. DC 전원(32)은, 제1 DC 생성부(32a) 및 제2 DC 생성부(32b)를 포함한다. 일 실시형태에 있어서, 제1 DC 생성부(32a)는, 적어도 하나의 하부 전극에 접속되어, 제1 DC 신호를 생성하도록 구성된다. 생성된 제1 DC 신호는, 적어도 하나의 하부 전극에 인가된다. 일 실시형태에 있어서, 제2 DC 생성부(32b)는, 적어도 하나의 상부 전극에 접속되어, 제2 DC 신호를 생성하도록 구성된다. 생성된 제2 DC 신호는, 적어도 하나의 상부 전극에 인가된다.
여러 가지 실시형태에 있어서, 제1 및 제2 DC 신호가 펄스화되어도 좋다. 이 경우, 전압 펄스의 시퀀스가 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극에 인가된다. 전압 펄스는, 직사각형, 사다리꼴, 삼각형 또는 이들 조합의 펄스 파형을 가져도 좋다. 일 실시형태에 있어서, DC 신호로부터 전압 펄스의 시퀀스를 생성하기 위한 파형 생성부가 제1 DC 생성부(32a)와 적어도 하나의 하부 전극 사이에 접속된다. 따라서, 제1 DC 생성부(32a) 및 파형 생성부는, 전압 펄스 생성부를 구성한다. 제2 DC 생성부(32b) 및 파형 생성부가 전압 펄스 생성부를 구성하는 경우, 전압 펄스 생성부는, 적어도 하나의 상부 전극에 접속된다. 전압 펄스는, 양의 극성을 가져도 좋고, 음의 극성을 가져도 좋다. 또한, 전압 펄스의 시퀀스는, 1주기 내에 1 또는 복수의 정극성 전압 펄스와 1 또는 복수의 부극성 전압 펄스를 포함하여도 좋다. 또한, 제1 및 제2 DC 생성부(32a, 32b)는, RF 전원(31)에 더하여 마련되어도 좋고, 제1 DC 생성부(32a)가 제2 RF 생성부(31b) 대신에 마련되어도 좋다.
배기 시스템(40)은, 예컨대 플라즈마 처리 챔버(10)의 바닥부에 마련된 가스 배출구(10e)에 접속될 수 있다. 배기 시스템(40)은, 압력 조정 밸브 및 진공 펌프를 포함하여도 좋다. 압력 조정 밸브에 의해, 플라즈마 처리 공간(10s) 내의 압력이 조정된다. 진공 펌프는, 터보 분자 펌프, 드라이 펌프 또는 이들의 조합을 포함하여도 좋다.
도 3은, 하나의 예시적 실시형태에 따른 에칭 방법의 흐름도이다. 도 3에 도시된 에칭 방법 MT1(이하, 「방법 MT1」이라고 함)은, 상기 실시형태의 플라즈마 처리 장치(1)에 의해 실행될 수 있다. 방법 MT1은, 기판(W)에 적용될 수 있다.
도 4는, 도 3의 방법이 적용될 수 있는 일례의 기판의 단면도이다. 도 4에 도시된 바와 같이, 일 실시형태에 있어서, 기판(W)은, 제1 영역(R1)과 제2 영역(R2)을 포함한다. 제2 영역(R2)은 적어도 하나의 개구(OP)를 가져도 좋다. 제2 영역(R2)은, 복수의 개구(OP)를 가져도 좋다. 개구(OP)는, 홀 패턴을 가져도 좋고, 라인 패턴을 가져도 좋다. 개구(OP)의 치수(CD: Critical Dimension)는 100 nm 이하여도 좋고, 50 nm 이하여도 좋으며, 30 nm 이하여도 좋다. 제2 영역(R2)은, 제1 영역(R1) 상에 있어도 좋다. 기판(W)은, 하지 영역(UR)을 더 포함하여도 좋다. 하지 영역(UR)은, 제1 영역(R1)의 아래에 있어도 좋다.
제1 영역(R1)은, 실리콘을 포함하는 제1 재료를 포함한다. 제1 영역(R1)은 실리콘산화막이어도 좋다. 제1 영역(R1)은 SOG(Spin on Glass)막이어도 좋다.
제2 영역(R2)은, 제1 영역(R1)의 제1 재료와는 상이한 제2 재료를 포함한다. 제2 영역(R2)은, 제1 영역(R1) 상에 개구(OP)를 갖는 마스크여도 좋다. 제2 영역(R2)은, 포토레지스트막이어도 좋다. 제2 영역(R2)은, EUV 노광용 포토레지스트막이어도 좋다.
하지 영역(UR)은, 제1 하지 영역(UR1), 제2 하지 영역(UR2) 및 제3 하지 영역(UR3)을 포함하여도 좋다. 제1 하지 영역(UR1), 제2 하지 영역(UR2) 및 제3 하지 영역(UR3)은 차례로 배열된다. 제3 하지 영역(UR3)은, 제1 영역(R1)과 제2 하지 영역(UR2) 사이에 마련된다. 제1 하지 영역(UR1), 제2 하지 영역(UR2) 및 제3 하지 영역(UR3)은 적층막이어도 좋다.
제1 하지 영역(UR1)은 실리콘 및 질소를 포함하여도 좋다. 제1 하지 영역(UR1)은, 실리콘질화물(SiNx)을 포함하여도 좋다. 제2 하지 영역(UR2)은, 실리콘 및 산소를 포함하여도 좋다. 제2 하지 영역(UR2)은, 실리콘산화물(SiOx)을 포함하여도 좋다. 제3 하지 영역(UR3)은, SOC(Spin on Carbon)막이어도 좋고, 탄소 함유막이어도 좋다.
이하, 방법 MT1에 대해서, 방법 MT1이 상기 실시형태의 플라즈마 처리 장치(1)를 이용하여 기판(W)에 적용되는 경우를 예로 들어, 도 3∼도 5를 참조하면서 설명한다. 도 5는, 하나의 예시적 실시형태에 따른 에칭 방법의 일 공정을 나타낸 단면도이다. 플라즈마 처리 장치(1)가 이용되는 경우에는, 제어부(2)에 의한 플라즈마 처리 장치(1)의 각부의 제어에 의해, 플라즈마 처리 장치(1)에 있어서 방법 MT1이 실행될 수 있다. 방법 MT1에서는, 도 2에 도시된 바와 같이, 플라즈마 처리 챔버(10) 내에 배치된 기판 지지부(11) 상의 기판(W)을 처리한다.
도 3에 도시된 바와 같이, 방법 MT1은, 공정 ST1 및 공정 ST2를 포함할 수 있다. 공정 ST1 및 공정 ST2는 차례로 실행될 수 있다.
(공정 ST1)
공정 ST1에서는, 도 4에 도시된 기판(W)을 제공한다. 기판(W)은, 플라즈마 처리 챔버(10) 내에 있어서 기판 지지부(11)에 의해 지지될 수 있다.
(공정 ST2)
공정 ST2에서는, 도 5에 도시된 바와 같이, 처리 가스로부터 생성되는 플라즈마(PL)에 의해, 제1 영역(R1)을 에칭한다. 이에 따라, 제2 영역(R2)의 개구(OP)에 대응하는 오목부(RS)가 제1 영역(R1)에 형성될 수 있다. 오목부(RS)는 개구여도 좋다.
공정 ST2의 처리 가스는, 탄소 및 불소를 함유하는 가스와, 질소 함유 가스와, 할로겐화 금속 가스를 포함한다. 처리 가스는, 수소 함유 가스를 더 포함하여도 좋다.
탄소 및 불소를 함유하는 가스는, 플루오로카본(CxFy) 가스 및 하이드로플루오로카본(CxHyFz) 가스 중 적어도 하나를 포함하여도 좋다. 플루오로카본 가스의 예는, CF4 가스, C3F6 가스, C3F8 가스, C4F8 가스 및 C4F6 가스를 포함한다. 하이드로플루오로카본 가스의 예는, CH2F2 가스, CHF3 가스 및 CH3F 가스를 포함한다.
질소 함유 가스는, 질소(N2) 가스를 포함하여도 좋다.
할로겐화 금속 가스는, 텅스텐, 티탄, 몰리브덴, 바나듐, 백금, 하프늄, 니오븀, 탄탈 및 레늄 중 적어도 하나의 금속을 포함하여도 좋다. 할로겐화 금속 가스는, 불소를 포함하여도 좋다. 할로겐화 금속 가스는, 육불화텅스텐(WF6) 가스, 육브롬화텅스텐(WBr6) 가스, 육염화텅스텐(WCl6) 가스, WF5Cl 가스, 사염화티탄(TiCl4) 가스, 오불화몰리브덴(MoF5) 가스, 육불화바나듐(VF6) 가스, 육불화백금(PtF6) 가스, 사불화하프늄(HfF4) 가스 및 오불화니오븀(NbF5) 가스 중 적어도 하나를 포함하여도 좋다.
수소 함유 가스는, 수소(H2) 가스, 모노실란(SiH4) 가스 및 암모니아(NH3) 가스 중 적어도 하나를 포함하여도 좋다.
공정 ST2에 있어서, 할로겐화 금속 가스의 유량은, 탄소 및 불소를 함유하는 가스의 유량 및 질소 함유 가스의 유량보다 적다. 질소 함유 가스의 유량은, 탄소 및 불소를 함유하는 가스의 유량보다 많아도 좋고, 탄소 및 불소를 함유하는 가스의 유량보다 적어도 좋다. 수소 함유 가스의 유량은, 탄소 및 불소를 함유하는 가스의 유량 및 질소 함유 가스의 유량보다 적어도 좋다. 할로겐화 금속 가스의 유량은, 수소 함유 가스의 유량보다 적어도 좋다. 할로겐화 금속 가스의 유량은, 20 sccm 이하여도 좋고, 10 sccm 이하여도 좋으며, 3 sccm 이상이어도 좋다. 수소 함유 가스의 유량은, 20 sccm 이하여도 좋다.
공정 ST2에 있어서, 기판 지지부(11)의 온도는, 10℃ 이상이어도 좋고, 30℃ 이하여도 좋다.
공정 ST2 후에 제3 하지 영역(UR3)이 에칭되어도 좋다. 그 후, 제2 하지 영역(UR2)이 에칭되어도 좋다.
상기 방법 MT1에 따르면, 제2 영역(R2)에 대한 제1 영역(R1)의 에칭 선택비를 향상시킬 수 있다. 메커니즘은, 이하와 같이 추측되지만, 이것에 한정되지 않는다. 공정 ST2에 있어서, 탄소 함유 퇴적물 및 금속 함유 퇴적물이 제2 영역(R2) 상에 형성됨으로써, 제2 영역(R2)의 에칭량이 저감된다. 탄소 함유 퇴적물은, 탄소 및 불소를 함유하는 가스에서 유래된다. 금속 함유 퇴적물은, 할로겐화 금속 가스에서 유래된다. 금속 함유 퇴적물은 질소를 포함하여도 좋다. 제2 영역(R2)에 대한 제1 영역(R1)의 에칭 선택비가 향상되면, 제2 영역(R2)의 두께를 작게 할 수 있다.
또한, 할로겐화 금속 가스의 유량을 적게 함으로써, 제1 영역(R1)에 형성되는 오목부(RS)의 측벽의 에칭을 억제할 수 있다. 이에 따라, 오목부(RS)의 측벽의 형상 이상(보잉)을 억제할 수 있다. 할로겐화 금속 가스에 포함되는 할로겐이 과잉이 되면, 오목부(RS)의 측벽이 과도하게 에칭된다고 추측되지만, 메커니즘은 이것에 한정되지 않는다.
또한, 상기 방법 MT1에 따르면, 제1 영역(R1)에 형성되는 오목부(RS)의 측벽의 수직성이 향상된다. 즉, 오목부(RS)의 측벽의 테이퍼가 억제된다. 이에 따라, 오목부(RS)의 바닥부에 있어서의 치수 균일성을 향상시킬 수 있다. 치수 균일성을 나타내는 지표로서, LCDU(Local CD Uniformity)의 값(3σ)이 이용된다. 제2 영역(R2)의 에칭량이 저감됨으로써, 오목부(RS)의 측벽의 수직성이 향상된다고 추측되지만, 메커니즘은 이것에 한정되지 않는다.
공정 ST2에 있어서의 처리 가스가 수소 함유 가스를 더 포함하는 경우, 제2 영역(R2)에 대한 제1 영역(R1)의 에칭 선택비를 더욱 향상시킬 수 있다. 메커니즘은, 이하와 같이 추측되지만, 이것에 한정되지 않는다. 공정 ST2에 있어서, 보다 많은 퇴적물이 제2 영역(R2) 상에 형성된다. 예컨대, 탄소 및 수소를 함유하는 퇴적물이 제2 영역(R2) 상에 형성된다. 혹은, 할로겐화 금속 가스가 수소 함유 가스에 의해 환원되어, 금속 퇴적물이 제2 영역(R2) 상에 형성된다.
공정 ST2에 있어서, 질소 함유 가스의 유량이, 탄소 및 불소를 함유하는 가스의 유량보다 적은 경우, 제2 영역(R2) 상에 형성되는 퇴적물의 양을 저감할 수 있다. 그 때문에, 퇴적물에 의한 오목부(RS)의 폐색을 억제할 수 있다.
이하, 방법 MT1의 평가를 위해 행한 여러 가지 실험에 대해서 설명한다. 이하에 설명하는 실험은, 본 개시를 한정하는 것은 아니다.
(제1 실험)
제1 실험에서는, 도 4에 도시된 기판(W)을 준비하였다. 기판(W)은, 실리콘산화막인 제1 영역(R1)과, EUV 노광용 포토레지스트막인 제2 영역(R2)을 포함한다. 그 후, 플라즈마 처리 장치(1)를 이용하여 기판(W)에 대하여 공정 ST2를 실시하였다.
공정 ST2에서는, 플라즈마 처리 챔버(10)에 있어서, WF6 가스, N2 가스 및 CF4 가스를 포함하는 처리 가스로부터 플라즈마(PL)를 생성하고, 플라즈마(PL)에 의해 제1 영역(R1)을 에칭하였다. 처리 가스는 다른 가스를 포함하지 않는다. N2 가스의 유량은 250 sccm이었다. WF6 가스의 유량은, N2 가스의 유량보다 적었다. CF4 가스의 유량은, WF6 가스의 유량 및 N2 가스의 유량보다 많았다.
(제2 실험)
공정 ST2에 있어서 WF6 가스가 이용되지 않는 것 이외에는 제1 실험과 동일하게 제2 실험을 행하였다.
(제1 실험 결과)
제1 실험 및 제2 실험의 각각에 있어서, 제1 영역(R1)의 에칭량 및 제2 영역(R2)의 에칭량을 측정하고, 제2 영역(R2)에 대한 제1 영역(R1)의 에칭 선택비를 산출하였다. 제1 실험에 있어서의 에칭 선택비는 1.45였다. 제2 실험에 있어서의 에칭 선택비는 1.11이었다. 따라서, WF6 가스의 첨가에 의해 에칭 선택비가 향상되는 것을 알 수 있다.
또한, 제1 실험 및 제2 실험에 있어서 얻어진 기판(W)의 단면의 TEM 화상을 관찰하였다. 도 6은, 제1 실험에 있어서 에칭 방법을 실행함으로써 얻어지는 기판의 단면의 TEM 화상의 일례를 나타낸 도면이다. 도 7은, 제2 실험에 있어서 에칭 방법을 실행함으로써 얻어지는 기판의 단면의 TEM 화상의 일례를 나타낸 도면이다. 제1실험에 있어서 제1 영역(R1)에 형성되는 오목부(RS)의 측벽은, 제2 실험에 있어서 제1 영역(R1)에 형성되는 오목부(RS)의 측벽에 비해 높은 수직성을 갖고 있었다. 따라서, WF6 가스의 첨가에 의해 오목부(RS)의 측벽의 수직성이 향상되는 것을 알 수 있다.
(제3 실험)
공정 ST2에 있어서 처리 가스가 H2 가스를 더 포함하고, N2 가스의 유량이 상이한 것 이외에는 제1 실험과 동일하게 제3 실험을 행하였다. H2 가스의 유량은 10 sccm이었다. N2 가스의 유량은 240 sccm이었다.
(제4 실험)
공정 ST2에 있어서 H2 가스의 유량 및 N2 가스의 유량이 상이한 것 이외에는 제3 실험과 동일하게 제4 실험을 행하였다. H2 가스의 유량은 15 sccm이었다. N2 가스의 유량은 235 sccm이었다.
(제5 실험)
공정 ST2에 있어서 H2 가스의 유량 및 N2 가스의 유량이 상이한 것 이외에는 제3 실험과 동일하게 제5 실험을 행하였다. H2 가스의 유량은 20 sccm이었다. N2 가스의 유량은 230 sccm이었다.
(제6 실험)
공정 ST2에 있어서 H2 가스의 유량 및 N2 가스의 유량이 상이한 것 이외에는 제3 실험과 동일하게 제6 실험을 행하였다. H2 가스의 유량은 25 sccm이었다. N2 가스의 유량은 225 sccm이었다.
(제7 실험)
공정 ST2에 있어서 H2 가스의 유량 및 N2 가스의 유량이 상이한 것 이외에는 제3 실험과 동일하게 제7 실험을 행하였다. H2 가스의 유량은 30 sccm이었다. N2 가스의 유량은 220 sccm이었다.
(제8 실험)
공정 ST2에 있어서 H2 가스의 유량 및 N2 가스의 유량이 상이한 것 이외에는 제3 실험과 동일하게 제8 실험을 행하였다. H2 가스의 유량은 40 sccm이었다. N2 가스의 유량은 210 sccm이었다.
(제2 실험 결과)
제1 실험, 제3 실험∼제8 실험의 각각에 있어서, 제1 영역(R1)의 에칭량 및 제2 영역(R2)의 에칭량을 측정하고, 제2 영역(R2)에 대한 제1 영역(R1)의 에칭 선택비를 산출하였다. 결과를 도 8에 나타낸다. 도 8은 수소 가스의 유량과 에칭량 또는 에칭 선택비와의 관계의 일례를 나타낸 그래프이다. 그래프 중, Ox는 제1 영역(R1)의 에칭량을 나타낸다. PR은 제2 영역(R2)의 에칭량을 나타낸다. Sel.은 제2 영역(R2)에 대한 제1 영역(R1)의 에칭 선택비를 나타낸다.
도 8에 도시된 바와 같이, H2 가스의 첨가에 의해, 에칭 선택비가 커지는 것을 알 수 있다. 또한, H2 가스의 유량을 많게 함에 따라 에칭 선택비가 커지는 것도 알 수 있다. 또한, H2 가스의 유량이 25 sccm 이상이 되면, 제1 영역(R1)의 에칭량이 작아지는 것을 알 수 있다.
(제3 실험 결과)
또한, 제2 실험 및 제5 실험에 있어서 얻어진 기판(W)의 단면의 TEM 화상을 관찰하였다. 제5 실험에 있어서 제1 영역(R1)에 형성되는 오목부(RS)의 측벽은, 제2 실험에 있어서 제1 영역(R1)에 형성되는 오목부(RS)의 측벽에 비해 높은 수직성을 갖고 있었다. 따라서, WF6 가스 및 H2 가스의 첨가에 의해 오목부(RS)의 측벽의 수직성이 향상되는 것을 알 수 있다.
이상, 여러 가지 예시적 실시형태에 대해서 설명하였으나, 전술한 예시적 실시형태에 한정되지 않고, 다양한 추가, 생략, 치환, 및 변경이 행해져도 좋다. 또한, 다른 실시형태에 있어서의 요소를 조합하여 다른 실시형태를 형성하는 것이 가능하다.
여기서, 본 개시에 포함되는 여러 가지 예시적 실시형태를, 이하의 [E1]∼[E10]에 기재한다.
[E1]
(a) 기판을 준비하는 공정이며, 상기 기판은, 실리콘을 포함하는 제1 재료를 포함하는 제1 영역과, 상기 제1 재료와는 상이한 제2 재료를 포함하는 제2 영역을 포함하는 공정과,
(b) 탄소 및 불소를 함유하는 가스와, 질소 함유 가스와, 할로겐화 금속 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 의해, 상기 제1 영역을 에칭하는 공정
을 포함하고,
상기 (b)에 있어서, 상기 할로겐화 금속 가스의 유량은, 상기 탄소 및 불소를 함유하는 가스의 유량 및 상기 질소 함유 가스의 유량보다 적은 에칭 방법.
방법 [E1]에 따르면, 제2 영역에 대한 제1 영역의 에칭 선택비를 향상시킬 수 있다. 메커니즘은, 이하와 같이 추측되지만, 이것에 한정되지 않는다. (b)에 있어서, 탄소 함유 퇴적물 및 금속 함유 퇴적물이 제2 영역 상에 형성됨으로써, 제2 영역의 에칭량이 저감된다.
[E2]
상기 처리 가스는, 수소 함유 가스를 더 포함하는 [E1]에 기재된 에칭 방법.
이 경우, 제2 영역에 대한 제1 영역의 에칭 선택비를 더 향상시킬 수 있다. 메커니즘은, 이하와 같이 추측되지만, 이것에 한정되지 않는다. (b)에 있어서, 탄소 및 수소를 함유하는 퇴적물이 제2 영역 상에 형성된다. 혹은, (b)에 있어서, 할로겐화 금속 가스가 수소 함유 가스에 의해 환원되어, 금속 퇴적물이 제2 영역 상에 형성된다.
[E3]
상기 할로겐화 금속 가스는, 텅스텐, 티탄, 몰리브덴, 바나듐, 백금, 하프늄, 니오븀, 탄탈 및 레늄 중 적어도 하나의 금속을 포함하는 [E1] 또는 [E2]에 기재된 에칭 방법.
[E4]
상기 할로겐화 금속 가스는, 육불화텅스텐 가스, 육브롬화텅스텐 가스, 육염화텅스텐 가스, WF5Cl 가스, 사염화티탄 가스, 오불화몰리브덴 가스, 육불화바나듐 가스, 육불화백금 가스, 사불화하프늄 가스 및 오불화니오븀 가스 중 적어도 하나를 포함하는 [E3]에 기재된 에칭 방법.
[E5] 상기 탄소 및 불소를 함유하는 가스는, 플루오로카본 가스 및 하이드로플루오로 카본 가스 중 적어도 하나를 포함하는 [E1]∼[E4] 중 어느 한 항에 기재된 에칭 방법.
[E6]
상기 제2 영역은, 상기 제1 영역 상에 개구를 갖는 마스크인 [E1]∼[E5] 중 어느 한 항에 기재된 에칭 방법.
[E7]
상기 제2 영역은, 포토레지스트막인 [E1]∼[E6] 중 어느 하나에 기재된 에칭 방법.
[E8]
상기 포토레지스트막은, EUV 노광용 포토레지스트막인 [E7]에 기재된 에칭 방법.
[E9]
상기 제1 영역은, 실리콘산화막인 [E1]∼[E8] 중 어느 한 항에 기재된 에칭 방법.
[E10]
챔버와,
상기 챔버 내에서 기판을 지지하기 위한 기판 지지부이며, 상기 기판은, 실리콘을 포함하는 제1 재료를 포함하는 제1 영역과, 상기 제1 재료와는 상이한 제2 재료를 포함하는 제2 영역을 포함하는 기판 지지부와,
탄소 및 불소를 함유하는 가스와, 질소 함유 가스와, 할로겐화 금속 가스를 포함하는 처리 가스를 상기 챔버 내에 공급하도록 구성된 가스 공급부와,
상기 챔버 내에서 상기 처리 가스로부터 플라즈마를 생성하도록 구성된 플라즈마 생성부와,
제어부
를 구비하고,
상기 제어부는, 상기 플라즈마에 의해, 상기 제1 영역을 에칭하도록, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하도록 구성되며,
상기 제어부는, 상기 제1 영역을 에칭하는 공정에 있어서, 상기 할로겐화 금속 가스의 유량이, 상기 탄소 및 불소를 함유하는 가스의 유량 및 상기 질소 함유 가스의 유량보다 적어지도록 상기 가스 공급부를 제어하도록 구성되는 플라즈마 처리 장치.
이상의 설명으로부터, 본 개시의 여러 가지 실시형태는, 설명의 목적으로 본 명세서에 설명되어 있고, 본 개시의 범위 및 주지로부터 일탈하지 않고 여러 가지 변경을 행할 수 있는 것이 이해될 것이다. 따라서, 본 명세서에 개시한 여러 가지 실시형태는 한정하는 것을 의도하고 있지 않으며, 진정한 범위와 주지는, 첨부한 특허청구범위에 의해 나타낸다.

Claims (10)

  1. 에칭 방법에 있어서,
    (a) 기판을 준비하는 공정으로서, 상기 기판은, 실리콘을 포함하는 제1 재료를 포함하는 제1 영역과, 상기 제1 재료와는 상이한 제2 재료를 포함하는 제2 영역을 포함하는 것인, 상기 기판을 준비하는 공정과,
    (b) 탄소 및 불소를 함유하는 가스와, 질소 함유 가스와, 할로겐화 금속 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 의해, 상기 제1 영역을 에칭하는 공정
    을 포함하고,
    상기 (b)에 있어서, 상기 할로겐화 금속 가스의 유량은, 상기 탄소 및 불소를 함유하는 가스의 유량 및 상기 질소 함유 가스의 유량보다 적은 것인 에칭 방법.
  2. 제1항에 있어서,
    상기 처리 가스는, 수소 함유 가스를 더 포함하는 것인 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 할로겐화 금속 가스는, 텅스텐, 티탄, 몰리브덴, 바나듐, 백금, 하프늄, 니오븀, 탄탈 및 레늄 중 적어도 하나의 금속을 포함하는 것인 에칭 방법.
  4. 제3항에 있어서,
    상기 할로겐화 금속 가스는, 육불화텅스텐 가스, 육브롬화텅스텐 가스, 육염화텅스텐 가스, WF5Cl 가스, 사염화티탄 가스, 오불화몰리브덴 가스, 육불화바나듐 가스, 육불화백금 가스, 사불화하프늄 가스 및 오불화니오븀 가스 중 적어도 하나를 포함하는 것인 에칭 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 탄소 및 불소를 함유하는 가스는, 플루오로카본 가스 및 하이드로플루오로카본 가스 중 적어도 하나를 포함하는 것인 에칭 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제2 영역은, 상기 제1 영역 상에 개구를 갖는 마스크인 것인 에칭 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제2 영역은, 포토레지스트막인 것인 에칭 방법.
  8. 제7항에 있어서,
    상기 포토레지스트막은, EUV 노광용 포토레지스트막인 것인 에칭 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 제1 영역은, 실리콘산화막인 것인 에칭 방법.
  10. 플라즈마 처리 장치에 있어서,
    챔버와,
    상기 챔버 내에 있어서 기판을 지지하기 위한 기판 지지부로서, 상기 기판은, 실리콘을 포함하는 제1 재료를 포함하는 제1 영역과, 상기 제1 재료와는 상이한 제2 재료를 포함하는 제2 영역을 포함하는 것인 상기 기판 지지부와,
    탄소 및 불소를 함유하는 가스와, 질소 함유 가스와, 할로겐화 금속 가스를 포함하는 처리 가스를 상기 챔버 내에 공급하도록 구성된 가스 공급부와,
    상기 챔버 내에서 상기 처리 가스로부터 플라즈마를 생성하도록 구성된 플라즈마 생성부와,
    제어부
    를 포함하고,
    상기 제어부는, 상기 플라즈마에 의해, 상기 제1 영역을 에칭하도록, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하도록 구성되며,
    상기 제어부는, 상기 제1 영역을 에칭하는 공정에 있어서, 상기 할로겐화 금속 가스의 유량이, 상기 탄소 및 불소를 함유하는 가스의 유량 및 상기 질소 함유 가스의 유량보다 적어지도록 상기 가스 공급부를 제어하도록 구성되는 것인, 플라즈마 처리 장치.
KR1020230130158A 2022-10-04 2023-09-27 에칭 방법 및 플라즈마 처리 장치 KR20240047315A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022160398A JP2024053900A (ja) 2022-10-04 2022-10-04 エッチング方法及びプラズマ処理装置
JPJP-P-2022-160398 2022-10-04

Publications (1)

Publication Number Publication Date
KR20240047315A true KR20240047315A (ko) 2024-04-12

Family

ID=90469861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230130158A KR20240047315A (ko) 2022-10-04 2023-09-27 에칭 방법 및 플라즈마 처리 장치

Country Status (3)

Country Link
US (1) US20240112927A1 (ko)
JP (1) JP2024053900A (ko)
KR (1) KR20240047315A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950984A (ja) 1995-08-07 1997-02-18 Hitachi Ltd 表面処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950984A (ja) 1995-08-07 1997-02-18 Hitachi Ltd 表面処理方法

Also Published As

Publication number Publication date
JP2024053900A (ja) 2024-04-16
US20240112927A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
US20240112927A1 (en) Etching method and plasma processing apparatus
CN115148593A (zh) 蚀刻方法和蚀刻处理装置
US20230086580A1 (en) Etching method and plasma processing apparatus
WO2024090252A1 (ja) 基板処理方法及び基板処理装置
US20230377851A1 (en) Etching method and plasma processing apparatus
WO2023127820A1 (ja) エッチング方法及びプラズマ処理装置
US20240071727A1 (en) Substrate processing method and plasma processing apparatus
WO2024117212A1 (ja) エッチング方法及びプラズマ処理装置
JP7348672B2 (ja) プラズマ処理方法及びプラズマ処理システム
JP2024064179A (ja) エッチング方法及びプラズマ処理装置
WO2024043139A1 (ja) エッチング方法及びプラズマ処理装置
JP2024039240A (ja) エッチング方法及びプラズマ処理装置
US20230420263A1 (en) Etching method and plasma processing apparatus
US20240213031A1 (en) Etching method and plasma processing apparatus
US20240071728A1 (en) Substrate processing method and plasma processing apparatus
JP2024082795A (ja) エッチング方法及びプラズマ処理装置
JP2023109497A (ja) エッチング方法及びプラズマ処理装置
JP2023109496A (ja) エッチング方法及びプラズマ処理装置
KR20230117529A (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템
TW202316520A (zh) 蝕刻方法及蝕刻裝置
JP2024017869A (ja) エッチング方法及び基板処理装置
JP2024006972A (ja) プラズマ処理方法及びプラズマ処理システム
TW202314852A (zh) 蝕刻方法及電漿處理裝置
KR20230165819A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2023171269A (ja) エッチング方法及びプラズマ処理システム