TW202316520A - 蝕刻方法及蝕刻裝置 - Google Patents

蝕刻方法及蝕刻裝置 Download PDF

Info

Publication number
TW202316520A
TW202316520A TW111135881A TW111135881A TW202316520A TW 202316520 A TW202316520 A TW 202316520A TW 111135881 A TW111135881 A TW 111135881A TW 111135881 A TW111135881 A TW 111135881A TW 202316520 A TW202316520 A TW 202316520A
Authority
TW
Taiwan
Prior art keywords
gas
film
etching
hydrogen
etching method
Prior art date
Application number
TW111135881A
Other languages
English (en)
Inventor
福永裕介
後平拓
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202316520A publication Critical patent/TW202316520A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種可提高蝕刻速率之蝕刻方法及蝕刻裝置。 例示性實施方式之蝕刻方法包括如下步驟：(a)於蝕刻對象膜之表面，使用第1處理氣體，形成包含氮原子及氫原子之第1層；(b)使用包含鹵素原子及氫原子之第2處理氣體，將第1層改質為第2層；以及(c)使用由第3處理氣體生成之電漿，對在表面形成有第2層之蝕刻對象膜進行蝕刻。

Description

蝕刻方法及蝕刻裝置
本發明之例示性實施方式係關於一種蝕刻方法及蝕刻裝置。
專利文獻1揭示一種使用氟化氫對氧化矽膜進行電漿蝕刻之方法。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2020-136669號公報
[發明所欲解決之問題]
本發明提供一種可提高蝕刻速率之蝕刻方法及蝕刻裝置。 [解決問題之技術手段]
於一例示性實施方式中，蝕刻對象膜之蝕刻方法包括如下步驟：(a)使用第1處理氣體，於上述蝕刻對象膜之表面形成包含氮原子及氫原子之第1層；(b)使用包含鹵素原子及氫原子之第2處理氣體，將上述第1層改質為第2層；以及(c)使用由第3處理氣體生成之電漿，對在上述表面形成有上述第2層之上述蝕刻對象膜進行蝕刻。 [發明之效果]
根據一例示性實施方式，可提供一種可提高蝕刻速率之蝕刻方法及蝕刻裝置。
以下，對各種例示性實施方式進行說明。
於一例示性實施方式中，蝕刻對象膜之蝕刻方法包括如下步驟：(a)使用第1處理氣體，於上述蝕刻對象膜之表面形成包含氮原子及氫原子之第1層；(b)使用包含鹵素原子及氫原子之第2處理氣體，將上述第1層改質為第2層；(c)使用由第3處理氣體生成之電漿，對在上述表面形成有上述第2層之上述蝕刻對象膜進行蝕刻。
根據上述實施方式之蝕刻方法，於(c)中，藉由電漿之能量，而促進第2層所包含之鹵素原子與蝕刻對象膜之反應。其結果為，可提高蝕刻對象膜之蝕刻速率。
上述蝕刻對象膜可包含含有氮原子之膜，上述第1處理氣體可包含氫原子。
上述蝕刻對象膜可包含不含有氮原子之膜，上述第1處理氣體可包含氫原子及氮原子。
上述蝕刻對象膜可包含含有氫原子或含氫氣體之膜，上述第1處理氣體可包含氮原子。
上述第1處理氣體可包含氫氣及氮氣。於此情形時，例如形成包含氨、或具有胺基之化合物之第1層。
上述第2處理氣體可包含鹵化氫及鹵化烷基中之至少1種。
上述第2處理氣體可包含氟化氫氣體。於此情形時，藉由氟化氫與第1層結合而形成第2層。
上述第2處理氣體可包含含氫氣體及含鹵素氣體。
於上述(c)中，可藉由將上述電漿中之離子照射至上述蝕刻對象膜之上述表面，而對上述蝕刻對象膜進行蝕刻。於此情形時，藉由離子照射之能量，而進一步促進第2層所包含之鹵素原子與蝕刻對象膜之反應。
上述(a)、上述(b)及上述(c)可同時進行。
上述(b)可於上述(a)之後進行，上述(c)可於上述(b)之後進行。
於上述(b)中，可不生成電漿而使用上述第2處理氣體。
於上述(b)中，可使用由上述第2處理氣體生成之電漿。
上述蝕刻方法可進一步包括於上述(c)之後重複上述(a)、上述(b)及上述(c)之步驟。
上述蝕刻對象膜可包含含矽膜。
於上述(a)、上述(b)及上述(c)之各者中，包含上述蝕刻對象膜之基板之溫度可設定為70℃以下。
於一例示性實施方式中，氧化矽膜之蝕刻方法包括如下步驟：使用由包含氫氣、氮氣及氟化氫氣體之處理氣體生成之電漿，對上述氧化矽膜進行蝕刻。
根據上述實施方式之蝕刻方法，可提高氧化矽膜之蝕刻速率。蝕刻速率提高之機制考慮如下，但不限定於此。藉由氫氣及氮氣而於氧化矽膜之表面形成包含氮原子及氫原子之第1層。藉由氟化氫結合於第1層，第1層被改質為第2層。藉由電漿之能量，而促進第2層所包含之氟原子與氧化矽膜之反應。其結果為，可提高氧化矽膜之蝕刻速率。
於上述蝕刻之步驟中，包含上述氧化矽膜之基板之溫度可設定為70℃以下。
上述氟化氫氣體之流量相對於上述處理氣體之總流量之比率可為50體積%以上90體積%以下。於此情形時，可進一步提高氧化矽膜之蝕刻速率。
上述氫氣之流量相對於上述氫氣及上述氮氣之合計流量之比率可為75體積%以下。於此情形時，可進一步提高氧化矽膜之蝕刻速率。
於一例示性實施方式中，蝕刻裝置具備：腔室；基板支持部，其係用以於上述腔室內支持基板者，上述基板包含蝕刻對象膜；氣體供給部，其係構成為將第1處理氣體、第2處理氣體及第3處理氣體之各者供給至上述腔室內者，上述第2處理氣體包含鹵素原子及氫原子；電漿生成部，其構成為由上述第3處理氣體生成電漿；以及控制部；上述控制部構成為控制上述氣體供給部及上述電漿生成部，以使：(a)於上述蝕刻對象膜之表面，使用上述第1處理氣體，形成包含氮原子及氫原子之第1層；(b)使用上述第2處理氣體，將上述第1層改質為第2層；以及(c)使用由上述第3處理氣體生成之電漿，對在上述表面形成有上述第2層之上述蝕刻對象膜進行蝕刻。
根據上述實施方式之蝕刻裝置，於(c)中，藉由電漿之能量，促進第2層所包含之鹵素原子與蝕刻對象膜之反應。其結果為，可提高蝕刻對象膜之蝕刻速率。
以下，參照圖式，對各種例示性實施方式進行詳細說明。再者，對各圖式中相同或相當之部分標註相同之符號。
圖1係用以對電漿處理系統之構成例進行說明之圖。於一實施方式中，電漿處理系統包含電漿處理裝置1及控制部2。電漿處理系統係基板處理系統之一例，電漿處理裝置1係基板處理裝置或蝕刻裝置之一例。電漿處理裝置1包含電漿處理腔室10、基板支持部11及電漿生成部12。電漿處理腔室10具有電漿處理空間。又，電漿處理腔室10具有用以將至少1種處理氣體供給至電漿處理空間之至少1個氣體供給口、及用以從電漿處理空間排出氣體之至少1個氣體排出口。氣體供給口連接於下述氣體供給部20，氣體排出口連接於下述排氣系統40。基板支持部11配置於電漿處理空間內，具有用以支持基板之基板支持面。
電漿生成部12構成為由供給至電漿處理空間內之至少1種處理氣體生成電漿。於電漿處理空間中形成之電漿可為電容耦合電漿(CCP；Capacitively Coupled Plasma)、電感耦合電漿(ICP；Inductively Coupled Plasma)、ECR電漿(Electron-Cyclotron-resonance plasma，電子回旋共振電漿)、螺旋波激發電漿(HWP：Helicon Wave Plasma)、或表面波電漿(SWP：Surface Wave Plasma)等。又，可使用包括AC(Alternating Current，交流)電漿生成部及DC(Direct Current，直流)電漿生成部之各種類型之電漿生成部。於一實施方式中，於AC電漿生成部中使用之AC信號(AC電力)具有100 kHz～10 GHz之範圍內之頻率。因此，AC信號包含RF(Radio Frequency)信號及微波信號。於一實施方式中，RF信號具有100 kHz～150 MHz之範圍內之頻率。
控制部2處理使電漿處理裝置1執行本發明中所述之各種步驟之可電腦執行之命令。控制部2可構成為控制電漿處理裝置1之各要素，以執行此處所述之各種步驟。於一實施方式中，控制部2之一部分或全部可包含於電漿處理裝置1中。控制部2可包含處理部2a1、記憶部2a2及通訊介面2a3。控制部2例如藉由電腦2a而實現。處理部2a1可構成為，從記憶部2a2讀出程式並執行所讀出之程式，藉此進行各種控制動作。該程式可預先儲存於記憶部2a2中，亦可於需要時經由介質獲取。所獲取之程式儲存於記憶部2a2中，藉由處理部2a1從記憶部2a2讀出而執行。介質可為電腦2a可讀取之各種記憶介質，亦可為連接於通訊介面2a3之通訊線路。處理部2a1可為CPU(Central Processing Unit，中央處理單元)。記憶部2a2可包含RAM(Random Access Memory，隨機存取記憶體)、ROM(Read Only Memory，唯讀記憶體)、HDD(Hard Disk Drive，硬式磁碟機)、SSD(Solid State Drive，固態硬碟)、或該等之組合。通訊介面2a3可經由LAN(Local Area Network，區域網路)等通訊線路而與電漿處理裝置1之間通訊。
以下，對作為電漿處理裝置1之一例之電容耦合型電漿處理裝置之構成例進行說明。圖2係用以對電容耦合型電漿處理裝置之構成例進行說明之圖。
電容耦合型電漿處理裝置1包含電漿處理腔室10、氣體供給部20、電源30及排氣系統40。又，電漿處理裝置1包含基板支持部11及氣體導入部。氣體導入部構成為，將至少1種處理氣體導入至電漿處理腔室10內。氣體導入部包含簇射頭13。基板支持部11配置於電漿處理腔室10內。簇射頭13配置於基板支持部11之上方。於一實施方式中，簇射頭13構成電漿處理腔室10之頂部(ceiling)之至少一部分。電漿處理腔室10具有由簇射頭13、電漿處理腔室10之側壁10a及基板支持部11所界定之電漿處理空間10s。電漿處理腔室10接地。簇射頭13及基板支持部11與電漿處理腔室10之殼體電性絕緣。
基板支持部11包含本體部111及環總成(ring assembly)112。本體部111具有用以支持基板W之中央區域111a、及用以支持環總成112之環狀區域111b。晶圓係基板W之一例。本體部111之環狀區域111b於俯視下包圍本體部111之中央區域111a。基板W配置於本體部111之中央區域111a上，環總成112以包圍本體部111之中央區域111a上之基板W之方式配置於本體部111之環狀區域111b上。因此，中央區域111a亦稱為用以支持基板W之基板支持面，環狀區域111b亦稱為用以支持環總成112之環支持面。
於一實施方式中，本體部111包含基台1110及靜電吸盤1111。基台1110包含導電性構件。基台1110之導電性構件可作為下部電極發揮作用。靜電吸盤1111配置於基台1110之上。靜電吸盤1111包含陶瓷構件1111a及配置於陶瓷構件1111a內之靜電電極1111b。陶瓷構件1111a具有中央區域111a。於一實施方式中，陶瓷構件1111a亦具有環狀區域111b。再者，諸如環狀靜電吸盤或環狀絕緣構件之包圍靜電吸盤1111之其他構件亦可具有環狀區域111b。於此情形時，環總成112可配置於環狀靜電吸盤或環狀絕緣構件之上，亦可配置於靜電吸盤1111及環狀絕緣構件這兩者之上。又，與下述RF電源31及/或DC電源32耦合之至少1個RF/DC電極亦可配置於陶瓷構件1111a內。於此情形時，至少1個RF/DC電極作為下部電極發揮作用。於下述偏壓RF信號及/或DC信號供給到至少1個RF/DC電極之情形時，RF/DC電極亦稱為偏壓電極。再者，基台1110之導電性構件及至少1個RF/DC電極亦可作為複數個下部電極發揮作用。又，靜電電極1111b亦可作為下部電極發揮作用。因此，基板支持部11包含至少1個下部電極。
環總成112包含1個或複數個環狀構件。於一實施方式中，1個或複數個環狀構件包含1個或複數個邊緣環及至少1個蓋環。邊緣環由導電性材料或絕緣材料形成，蓋環由絕緣材料形成。
又，基板支持部11可包含調溫模組，該調溫模組構成為將靜電吸盤1111、環總成112及基板中之至少1個調節至目標溫度。調溫模組可包含加熱器、傳熱介質、流路1110a、或該等之組合。流路1110a中流動諸如鹽水或氣體之傳熱流體。於一實施方式中，流路1110a形成於基台1110內，1個或複數個加熱器配置於靜電吸盤1111之陶瓷構件1111a內。又，基板支持部11可包含傳熱氣體供給部，該傳熱氣體供給部構成為向基板W之背面與中央區域111a之間的間隙供給傳熱氣體。
簇射頭13構成為，將來自氣體供給部20之至少1種處理氣體導入至電漿處理空間10s內。簇射頭13具有至少1個氣體供給口13a、至少1個氣體擴散室13b、及複數個氣體導入口13c。供給至氣體供給口13a之處理氣體通過氣體擴散室13b而從複數個氣體導入口13c被導入至電漿處理空間10s內。又，簇射頭13包含至少1個上部電極。再者，氣體導入部亦可除了包含簇射頭13以外，還包含1個或複數個側氣體注入部(SGI：Side Gas Injector)，其或其等安裝在形成於側壁10a之1個或複數個開口部。
氣體供給部20可包含至少1個氣體源21及至少1個流量控制器22。於一實施方式中，氣體供給部20構成為，將至少1種處理氣體從與各自對應之氣體源21經由與各自對應之流量控制器22而供給至簇射頭13。各流量控制器22可包含例如質量流量控制器或壓力控制式流量控制器。進而，氣體供給部20可包含將至少1種處理氣體之流量進行調變或脈衝化之至少1個流量調變裝置。
電源30包含經由至少1個阻抗匹配電路與電漿處理腔室10耦合之RF電源31。RF電源31構成為，將至少1個RF信號(RF電力)供給到至少1個下部電極及/或至少1個上部電極。藉此，由供給至電漿處理空間10s之至少1種處理氣體形成電漿。因此，RF電源31可作為電漿生成部12之至少一部分發揮作用。又，藉由將偏壓RF信號供給到至少1個下部電極，可使基板W產生偏壓電位，將所形成之電漿中之離子成分饋入至基板W。
於一實施方式中，RF電源31包含第1RF生成部31a及第2RF生成部31b。第1RF生成部31a構成為，經由至少1個阻抗匹配電路而與至少1個下部電極及/或至少1個上部電極耦合，生成電漿生成用源RF信號(源RF電力)。於一實施方式中，源RF信號具有10 MHz～150 MHz之範圍內之頻率。於一實施方式中，第1RF生成部31a亦可構成為，生成具有不同頻率之複數個源RF信號。所生成之1個或複數個源RF信號被供給到至少1個下部電極及/或至少1個上部電極。
第2RF生成部31b構成為，經由至少1個阻抗匹配電路而與至少1個下部電極耦合，生成偏壓RF信號(偏壓RF電力)。偏壓RF信號之頻率可與源RF信號之頻率相同，亦可不同。於一實施方式中，偏壓RF信號具有較源RF信號之頻率低之頻率。於一實施方式中，偏壓RF信號具有100 kHz～60 MHz之範圍內之頻率。於一實施方式中，第2RF生成部31b亦可構成為，生成具有不同頻率之複數個偏壓RF信號。所生成之1個或複數個偏壓RF信號被供給到至少1個下部電極。又，於各種實施方式中，可將源RF信號及偏壓RF信號中之至少1個脈衝化。
又，電源30亦可包含與電漿處理腔室10耦合之DC電源32。DC電源32包含第1DC生成部32a及第2DC生成部32b。於一實施方式中，第1DC生成部32a構成為，連接於至少1個下部電極，生成第1DC信號。所生成之第1DC信號被施加到至少1個下部電極。於一實施方式中，第2DC生成部32b構成為，連接於至少1個上部電極，生成第2DC信號。所生成之第2DC信號被施加到至少1個上部電極。
於各種實施方式中，亦可將第1及第2DC信號脈衝化。於此情形時，電壓脈衝之序列被施加到至少1個下部電極及/或至少1個上部電極。電壓脈衝可具有矩形、梯形、三角形或該等之組合之脈衝波形。於一實施方式中，用以由DC信號生成電壓脈衝之序列之波形生成部連接於第1DC生成部32a與至少1個下部電極之間。因此，第1DC生成部32a及波形生成部構成電壓脈衝生成部。於第2DC生成部32b及波形生成部構成電壓脈衝生成部之情形時，電壓脈衝生成部連接於至少1個上部電極。電壓脈衝可具有正極性，亦可具有負極性。又，電壓脈衝之序列於1週期內亦可包含1個或複數個正極性電壓脈衝及1個或複數個負極性電壓脈衝。再者，除RF電源31外亦可設置第1及第2DC生成部32a、32b，亦可代替第2RF生成部31b而設置第1DC生成部32a。
排氣系統40例如可連接於電漿處理腔室10之底部所設置之氣體排出口10e。排氣系統40可包含壓力調整閥及真空泵。藉由壓力調整閥調整電漿處理空間10s內之壓力。真空泵可包含渦輪分子泵、乾式真空泵或該等之組合。
圖3係一例示性實施方式之蝕刻方法之流程圖。圖3所示之蝕刻方法(以下，稱為「方法MT1」)可藉由上述實施方式之蝕刻裝置而執行。方法MT1可應用於基板W。
圖4係一例之基板之局部放大剖視圖。如圖4所示，於一實施方式中，基板W可具備蝕刻對象膜RE及遮罩MK。遮罩MK設置於蝕刻對象膜RE上。
蝕刻對象膜RE可包含凹部R1。凹部R1具有側壁R1s及底部R1b。凹部R1可為開口。凹部R1例如為孔或溝槽。凹部R1可與下述步驟ST3同樣地藉由使用電漿處理裝置1之電漿蝕刻而形成。蝕刻對象膜RE可包含複數個凹部R1。
蝕刻對象膜RE可包含含矽膜。含矽膜可為氧化矽膜(SiO 2膜)、氮化矽膜(SiN膜)、氮氧化矽膜(SiON膜)、碳化矽膜(SiC膜)、碳氮化矽膜(SiCN膜)、含有機氧化矽膜(SiOCH膜)、及矽膜(Si膜)中之任一單層膜，亦可為包含至少2種之積層膜。含矽膜亦可為交替排列有至少2種含矽膜之多層膜。再者，氮化矽膜(SiN膜)、氮氧化矽膜(SiON膜)、或碳氮化矽膜(SiCN膜)為含有氮之含矽膜。氧化矽膜(SiO 2膜)、碳化矽膜(SiC膜)、含有機氧化矽膜(SiOCH膜)、或矽膜(Si膜)為不含有氮之含矽膜。矽膜(Si膜)亦可為單晶矽膜、多晶矽膜(Poly-Si膜)、或非晶矽膜(α-Si膜)。
蝕刻對象膜RE亦可包含含鍺膜。含鍺膜可為鍺膜(Ge膜)及矽鍺膜(SiGe膜)中之任意1個單層膜。含鍺膜亦可為包含鍺膜(Ge膜)及矽鍺膜(SiGe膜)之積層膜。
蝕刻對象膜RE亦可包含含金屬膜。含金屬膜可含有例如鎢(W)、碳化鎢(WC)、鋁(Al)、鈦(Ti)、氮化鈦(TiN)及釕(Ru)中之至少1種。又，含金屬膜亦可含有例如氧化鋁(Al 2O 3)等金屬氧化物。
遮罩MK具有開口OP。與開口OP對應地於蝕刻對象膜RE設置凹部R1。開口OP之寬度例如可為100 nm以下。相鄰之開口OP間之距離例如可為100 nm以下。
遮罩MK可包含有機膜。有機膜可包含旋塗式碳膜及非晶形碳膜中之至少一種。於蝕刻對象膜RE包含有機膜之情形時，遮罩MK亦可包含氧化矽膜。
以下，參照圖3～圖8，以使用上述實施方式之蝕刻裝置而將方法MT1應用於基板W之情形為例，對方法MT1進行說明。圖5～圖7分別為表示一例示性實施方式之蝕刻方法之一步驟之剖視圖。圖8係藉由執行一例示性實施方式之蝕刻方法而獲得之一例之基板的局部放大剖視圖。於使用電漿處理裝置1之情形時，利用控制部2控制電漿處理裝置1之各部，可於電漿處理裝置1中執行方法MT1。於方法MT1中，如圖2所示，對配置於電漿處理腔室10內之基板支持部11上之基板W進行處理。藉由方法MT1，基板W可被蝕刻。
如圖3所示，方法MT1包括步驟ST1、步驟ST2、步驟ST3及步驟ST4。步驟ST1～步驟ST4可依序執行。步驟ST1～步驟ST3可同時執行。亦可於同時執行步驟ST1及步驟ST2後執行步驟ST3。亦可於執行步驟ST1後同時執行步驟ST2及步驟ST3。步驟ST3亦可與步驟ST3之後之步驟ST1同時進行。步驟ST4亦可不進行。於步驟ST1～步驟ST4中，基板W可於同一電漿處理腔室10內執行，即於所謂in-situ(原位)被處理。藉此，產能會提高。又，基板W於各步驟之間不會暴露於大氣中，因此可不受到大氣中之水分等所導致之影響而實現穩定之處理。
於步驟ST1～步驟ST4中，基板W之溫度可為70℃以下、50℃以下或20℃以下，進而亦可為-10℃以下。基板W之溫度可藉由用以支持基板W之基板支持部11之溫度而調整。基板W之溫度例如可藉由電漿蝕刻而變得高於基板支持部11之溫度。於步驟ST1～步驟ST4中，基板支持部11之溫度可設定為20℃以下、0℃以下或-30℃以下，進而亦可設定為-60℃以下。一例示性實施方式中之基板W與基板支持部11之溫度差為約50℃。
再者，基板W之溫度藉由如下方式調整，即，利用鹽水而調整至特定溫度之基板支持部11之溫度經由基板支持部11之表面及傳熱氣體而傳熱至基板W。又，基板W暴露於藉由電漿激發用第1高頻電力生成之電漿中，藉由來自電漿之光或偏壓用第2高頻電力而饋入之離子被照射至基板W，因此基板W之溫度、特別是基板W之面向電漿之表面溫度變得高於經調整之基板支持部11之溫度。又，基板W之溫度亦有時因來自經溫度調整之對向電極或腔室側壁之輻射熱而上升。因此，基板支持部11之溫度與基板W之溫度之間會產生差。
一例示性實施方式中之溫度差為約50℃，但溫度差會根據製程條件或基板支持部11之設計所致之溫度調整效率而有所不同。又，若可測定蝕刻處理中之實際之基板W之溫度，或者可從製程條件中推測基板支持部11之調整溫度與實際之基板W之表面溫度的溫度差，則為了於預先制定之溫度範圍內調整基板W之溫度，可增減基板支持部11之調整溫度之設定值。再者，若根據第1高頻電力及第2高頻電力之輸出較小之條件等而推測出基板支持部11之調整溫度與實際之晶圓之表面溫度的溫度差較小，則基板W之溫度與基板支持部11之溫度亦可視為同等。
再者，即便在溫度差因製程條件或基板支持部11之設計之溫度調整效率而不同之情形時，亦由於一例示性實施方式之蝕刻方法中之結果係由基板W之表面處之反應所致者，故而理想的是將基板W之溫度用作基準。
又，於步驟ST1～步驟ST4中，基板W可在連接於同一真空搬送系統，於真空狀態下在可搬送基板W之不同電漿處理腔室10中執行之所謂in-system(內部系統)中被處理。藉此，基板W於各步驟之間不會暴露於大氣中，因此可不受到大氣中之水分等所導致之影響而實現穩定之處理。
如圖5所示，於步驟ST1中，例如使用第1電漿P1，於蝕刻對象膜RE之表面形成第1層F1。第1層F1可形成於基板W之凹部R1之底部R1b。第1層F1可不形成於凹部R1之側壁R1s，亦可形成於凹部R1之側壁R1s。第1電漿P1由第1處理氣體生成。於步驟ST1中，可將基板W暴露於第1電漿P1中。第1電漿P1可於基板W之凹部R1之底部R1b形成第1層F1。於步驟ST1中，亦可不生成電漿，而使用第1處理氣體，於蝕刻對象膜RE之表面形成第1層F1。於步驟ST1中，亦可不生成電漿，而將基板W暴露於第1處理氣體中。第1處理氣體可從電漿處理裝置1之氣體供給部20被供給至電漿處理腔室10內。第1電漿P1可藉由電漿處理裝置1之電漿生成部12生成。
第1處理氣體可包含氫原子及氮原子中之至少1種。第1處理氣體亦可包含含氫氣體及含氮氣體中之至少1種。含氫氣體可包含氫(H 2)氣、水蒸氣(H 2O)、烴(C xH y)氣體及氫氟碳氣體中之至少1種。含氮氣體可包含氮(N 2)氣、二氮烯(N 2H 2)氣體、肼(N 2H 4)氣體、氨(NH 3)氣、氮氧化物(NO x)氣體、三氟化氮(NF 3)氣體、及甲基胺(CH 3NH 2)氣體、苯胺(C 6NH 7)氣體等包含胺基(-NH 2)之氣體中之至少1種。第1處理氣體亦可不包含鹵化氫。
於蝕刻對象膜RE包含例如氮化矽膜或氮化鈦膜等含有氮原子之膜之情形時，第1處理氣體亦可包含氫原子。於此情形時，膜中之氮原子及第1處理氣體中之氫原子包含於第1層F1中。於蝕刻對象膜RE包含例如氧化矽膜、鍺膜(Ge膜)、鎢膜(W膜)等不含有氮原子之膜之情形時，第1處理氣體亦可包含氫原子及氮原子。於此情形時，第1處理氣體中之氫原子及氮原子包含於第1層F1中。於蝕刻對象膜RE包含氫原子之情形時，或者於在蝕刻對象膜RE中引入有氫氣或水蒸氣(H 2O)等含氫氣體之情形時，第1處理氣體亦可包含氮原子。於此情形時，膜中之氫原子或含氫氣體及第1處理氣體中之氮原子包含於第1層F1中。再者，無論蝕刻對象膜RE為哪一情形，藉由第1處理氣體包含氫原子及氮原子兩者，都會更有效地於蝕刻對象膜RE之表面形成第1層F1。
第1層F1包含氮原子及氫原子。第1層F1亦可包含氨(NH 3)、或具有胺基(-NH 2)之化合物。第1層F1作為第1電漿P1與蝕刻對象膜RE之相互作用(例如吸附或化學鍵結)之結果而形成。
於步驟ST1中，可對用以支持基板W之基板支持部11施加偏壓電力。偏壓電力可藉由圖2之電源30進行施加。當對基板支持部11施加負偏壓電壓時，第1電漿P1中之正離子(例如N 2 +)饋入至蝕刻對象膜RE之表面。第1電漿P1中之離子可被照射至凹部R1之底部R1b。藉此，第1層F1可形成於基板W之凹部R1之底部R1b。
如圖6所示，於步驟ST2中，例如使用第2電漿P2，將第1層F1改質為第2層F2。第2電漿P2由第2處理氣體生成。於步驟ST2中，亦可將基板W暴露於第2電漿P2中。於步驟ST2中，亦可不生成電漿而使用第2處理氣體，將第1層F1改質為第2層F2。於步驟ST2中，亦可不生成電漿，而將基板W暴露於第2處理氣體中。第2處理氣體可與第1處理氣體不同，亦可與第1處理氣體相同。第2電漿P2可將第1層F1改質為第2層F2。第2處理氣體可從電漿處理裝置1之氣體供給部20被供給至電漿處理腔室10內。第2電漿P2可藉由電漿處理裝置1之電漿生成部12生成。
第2處理氣體包含鹵素原子及氫原子。第2處理氣體亦可包含含鹵素氣體。含鹵素氣體可包含具有極性之鹵化合物。鹵化合物可為鹵化氫(HX：X為F、Cl、Br及I中之任一者)，亦可為鹵化烷基(C nH 2n ＋ 1X：X為F、Cl、Br及I中之任一者。n為1以上之整數)。鹵化烷基例如為CH 3Br(溴甲烷)或C 2H 5Cl(氯乙烷)等。第2處理氣體亦可包含氟化氫氣體。
第2處理氣體可為含氫氣體與含鹵素氣體之組合。含氫氣體可包含氫(H 2)氣、水蒸氣(H 2O)、烴氣體及鹵化烷基(C nH 2n ＋ 1X：X為F、Cl、Br及I中之任一者。n為1以上之整數)氣體中之至少1種。含鹵素氣體可包含氟(F 2)氣、氯(Cl 2)氣、溴(Br 2)氣、三氟化氯(ClF 3)氣體、五氟化溴(BrF 5)氣體、七氟化碘(IF 7)氣體、三氟化氮(NF 3)氣體、六氟化硫(SF 6)氣體、三氟化磷(PF 3)氣體、五氟化磷(PF 5)氣體、六氟化鎢(WF 6)氣體、碳氟化合物氣體、氯氟碳化物氣體及溴氟碳化物氣體中之至少1種。藉由含氫氣體與含鹵素氣體之混合氣體之電漿，而生成鹵化氫或鹵化烷基。或者，不生成電漿而藉由氣相反應生成鹵化氫或鹵化烷基。例如，水蒸氣(H 2O)與三氟化氯(ClF 3)氣體之反應性較高，因此容易不生成電漿而產生氟化氫(HF)。
第2層F2可包含氮原子、氫原子及鹵素原子。第2層F2亦可包含鹵化氫。第2層F2作為第2電漿P2與第1層F1之相互作用(例如化學鍵結)之結果而形成。例如藉由氟化氫之氫原子與第1層F1之胺基之氮原子鍵結，可形成第2層F2。氟化氫之氫原子與胺基之氮原子可藉由配位鍵及氫鍵中之至少1種而鍵結。
於步驟ST2之後，可進行電漿處理腔室10內之沖洗。沖洗氣體可從電漿處理裝置1之氣體供給部20供給至電漿處理腔室10內。
如圖7所示，於步驟ST3中，使用第3電漿P3，對在表面形成有第2層F2之蝕刻對象膜RE進行蝕刻。第2層F2形成於凹部R1之底部R1b，因此凹部R1之底部R1b可被蝕刻。於步驟ST3中，亦可將基板W暴露於第3電漿P3中。第3電漿P3可對凹部R1之底部R1b進行蝕刻。第3電漿P3由第3處理氣體生成。第3處理氣體可從電漿處理裝置1之氣體供給部20供給至電漿處理腔室10內。第3電漿P3可藉由電漿處理裝置1之電漿生成部12生成。第3處理氣體可與第1處理氣體及第2處理氣體不同，亦可與第1處理氣體或第2處理氣體相同。
第3處理氣體可包含稀有氣體(noble gas)。稀有氣體可包含氬(Ar)。
於步驟ST3中，亦可藉由將第3電漿P3中之離子照射至蝕刻對象膜RE之表面，而對蝕刻對象膜RE進行蝕刻。於第3處理氣體包含稀有氣體之情形時，稀有氣體之正離子被照射至蝕刻對象膜RE之表面。
於步驟ST3中，亦可對用以支持基板W之基板支持部11施加偏壓電力。偏壓電力可藉由圖2之電源30進行施加。藉由偏壓電力，蝕刻對象膜RE之蝕刻速率會增大。當對基板支持部11施加負偏壓電壓時，第3電漿P3中之正離子饋入至蝕刻對象膜RE之表面。第3電漿P3中之離子可被照射至凹部R1之底部R1b。
如圖8所示，於步驟ST4中，可判定凹部R1之深度DP是否達到閾值。凹部R1之深度DP例如可藉由終點監測器等進行監測。判定可藉由基板處理裝置之控制部2進行。於凹部R1之深度DP達到閾值之情形時，結束方法MT1。於凹部R1之深度DP未達到閾值之情形時，回到步驟ST1，重複步驟ST1～ST4。於步驟ST4中，亦可判定步驟ST1～步驟ST3之重複次數是否達到閾值。如此，方法MT1可進而包括於步驟ST3之後重複步驟ST1、步驟ST2及步驟ST3之步驟。藉此，可形成較深之凹部R1。
於方法MT1結束後，凹部R1之深度DP可為3 μm以上，凹部R1之深寬比(凹部R1之深度DP相對於寬度WD)可為30以上。於方法MT1結束後，遮罩MK之厚度TH相對於凹部R1之深度DP之比率(TH/DP)可為1/5以上。
於同時執行步驟ST1～步驟ST3之情形時，使用由包含第1處理氣體、第2處理氣體及第3處理氣體之處理氣體生成之電漿對蝕刻對象膜RE進行蝕刻。例如，使用由包含氫氣、氮氣及氟化氫氣體之處理氣體生成之電漿，對蝕刻對象膜RE進行蝕刻。氟化氫氣體之流量相對於處理氣體之總流量之比率可為20體積%以上或50體積%以上，亦可為未達100體積%、90體積%以下或80體積%以下。氫氣之流量相對於氫氣及氮氣之合計流量之比率可為75體積%以下。
根據上述實施方式之方法MT1，於步驟ST3中，藉由電漿之能量，而促進第2層F2所包含之鹵素原子與蝕刻對象膜RE之反應。其結果為，可提高蝕刻對象膜RE之蝕刻速率。
於步驟ST3中，亦可藉由將第3電漿P3中之離子照射至蝕刻對象膜RE之表面，對蝕刻對象膜RE進行蝕刻。於此情形時，藉由離子照射之能量，而進一步促進第2層F2所包含之鹵素原子與蝕刻對象膜RE之反應。
以上，對各種例示性實施方式進行了說明，但並不限定於上述例示性實施方式，可進行各種追加、省略、置換、及變更。又，可將不同實施方式中之要素進行組合而形成其他實施方式。
以下，對為了評估方法MT1而進行之各種實驗進行說明。以下所說明之實驗並不限定本發明。
(第1實驗) 於第1實驗中，準備具備氧化矽膜之晶圓、及具備光阻劑之晶圓。其後，使用上述電漿處理系統，對各晶圓執行上述方法MT1。步驟ST1～步驟ST3同時執行。具體而言，使用由包含氫氣(H 2)、氮氣(N 2)及氟化氫氣體(HF)之處理氣體生成之電漿進行蝕刻。氟化氫氣體之流量相對於處理氣體之總流量之比率為20體積%。即，氫氣及氮氣之合計流量相對於處理氣體之總流量之比率為80體積%。氫氣之流量相對於氫氣及氮氣之合計流量之比率為50體積%。即，氮氣之流量相對於氫氣及氮氣之合計流量之比率為50體積%。基板支持部11之溫度為-60℃。又，基板W之溫度為-10℃。
(第2實驗) 於第2實驗中，除了將氟化氫氣體之流量相對於處理氣體之總流量之比率設為50體積%以外，執行與第1實驗之方法相同之方法。即，氫氣及氮氣之合計流量相對於處理氣體之總流量之比率為50體積%。
(第3實驗) 於第3實驗中，除了將氟化氫氣體之流量相對於處理氣體之總流量之比率設為75體積%以外，執行與第1實驗之方法相同之方法。即，氫氣及氮氣之合計流量相對於處理氣體之總流量之比率為25體積%。
(第4實驗) 於第4實驗中，除了將氟化氫氣體之流量相對於處理氣體之總流量之比率設為90體積%以外，執行與第1實驗之方法相同之方法。即，氫氣及氮氣之合計流量相對於處理氣體之總流量之比率為10體積%。
(第5實驗) 於第5實驗中，除了將氟化氫氣體之流量相對於處理氣體之總流量之比率設為100體積%以外，執行與第1實驗之方法相同之方法。即，氫氣及氮氣之合計流量相對於處理氣體之總流量之比率為0體積%。
(第1實驗結果) 針對在第1實驗～第5實驗中執行了方法之各晶圓，測定氧化矽膜及光阻劑之膜厚。根據膜厚之測定結果，算出氧化矽膜之蝕刻速率及光阻劑之蝕刻速率。圖9係表示於第1實驗～第5實驗中執行蝕刻方法時之蝕刻速率之圖。圖之橫軸表示氟化氫氣體之流量相對於處理氣體之總流量之比率(體積%)。第1實驗～第5實驗中之氟化氫氣體之流量之比率分別為20體積%、50體積%、75體積%、90體積%及100體積%。圖之縱軸表示蝕刻速率(nm/min)。圖中，E1表示氧化矽膜之蝕刻速率，E2表示光阻劑之蝕刻速率。
如圖9所示，可知當氟化氫氣體之流量相對於處理氣體之總流量之比率為50體積%以上90體積%以下時，氧化矽膜之蝕刻速率變得相對較大。於第1實驗～第5實驗中，氧化矽膜相對於光阻劑之蝕刻選擇比分別為1.56、3.04、4.30、4.05及3.31。
(第6實驗) 於第6實驗中，除了將氫氣之流量相對於氫氣及氮氣之合計流量之比率設為25體積%以外，執行與第3實驗之方法相同之方法。即，氮氣之流量相對於氫氣及氮氣之合計流量之比率為75體積%。
(第7實驗) 於第7實驗中，除了將氫氣之流量相對於氫氣及氮氣之合計流量之比率設為75體積%以外，執行與第3實驗之方法相同之方法。即，氮氣之流量相對於氫氣及氮氣之合計流量之比率為25體積%。
(第8實驗) 於第8實驗中，除了將氫氣之流量相對於氫氣及氮氣之合計流量之比率設為100體積%以外，執行與第3實驗之方法相同之方法。即，氮氣之流量相對於氫氣及氮氣之合計流量之比率為0體積%。
(第2實驗結果) 針對在第3實驗及第6實驗～第8實驗中執行了方法之各晶圓，測定氧化矽膜及光阻劑之膜厚。根據膜厚之測定結果，算出氧化矽膜之蝕刻速率及光阻劑之蝕刻速率。圖10係表示於第3實驗及第6實驗～第8實驗中執行蝕刻方法時之蝕刻速率之圖。圖之橫軸表示氫氣之流量相對於氫氣及氮氣之合計流量之比率。第6實驗、第3實驗、第7實驗及第8實驗中之氫氣之流量之比率分別為25體積%、50體積%、75體積%及100體積%。圖之縱軸表示蝕刻速率(nm/min)。圖中，E3表示氧化矽膜之蝕刻速率，E4表示光阻劑之蝕刻速率。E5及E6分別表示第5實驗中之氧化矽膜之蝕刻速率及光阻劑之蝕刻速率。
如圖10所示，可知當氫氣之流量相對於氫氣及氮氣之合計流量之比率為75體積%以下時，氧化矽膜之蝕刻速率變得相對較大。於第6實驗、第3實驗、第7實驗、第8實驗及第5實驗中，氧化矽膜相對於光阻劑之蝕刻選擇比分別為3.69、4.30、5.05、4.40及3.31。
(第9實驗) 於第9實驗中，除了將基板支持部11之溫度設為-30℃，即，將基板W之溫度設為20℃以外，執行與第3實驗之方法相同之方法。
(第10實驗) 於第10實驗中，除了將基板支持部11之溫度設為0℃，即，將基板W之溫度設為50℃以外，執行與第3實驗之方法相同之方法。
(第11實驗) 於第11實驗中，除了將基板支持部11之溫度設為20℃，即，將基板W之溫度設為70℃以外，執行與第3實驗之方法相同之方法。
(第12實驗) 於第12實驗中，除了將基板支持部11之溫度設為-30℃，即，將基板W之溫度設為20℃以外，執行與第5實驗之方法相同之方法。
(第13實驗) 於第13實驗中，除了將基板支持部11之溫度設為0℃，即，將基板W之溫度設為50℃以外，執行與第5實驗之方法相同之方法。
(第14實驗) 於第14實驗中，除了將基板支持部11之溫度設為20℃，即，將基板W之溫度設為70℃以外，執行與第5實驗之方法相同之方法。
(第3實驗結果) 針對在第3實驗、第5實驗及第9實驗～第14實驗中執行了方法之各晶圓，測定氧化矽膜及光阻劑之膜厚。根據膜厚之測定結果，算出氧化矽膜之蝕刻速率及光阻劑之蝕刻速率。圖11係表示於第3實驗、第5實驗及第9實驗～第14實驗中執行蝕刻方法時之蝕刻速率之圖。圖之橫軸表示基板W之溫度(℃)。第3實驗及第5實驗中之基板W之溫度為-10℃。第9實驗及第12實驗中之基板W之溫度為20℃。第10實驗及第13實驗中之基板W之溫度為50℃。第11實驗及第14實驗中之基板W之溫度為70℃。圖之縱軸表示蝕刻速率(nm/min)。圖中，E7及E8分別表示第3實驗及第9實驗～第11實驗中之氧化矽膜之蝕刻速率及光阻劑之蝕刻速率。E9及E10分別表示第5實驗及第12實驗～第14實驗中之氧化矽膜之蝕刻速率及光阻劑之蝕刻速率。
如圖11所示，可知隨著基板支持部11之溫度變低，氧化矽膜之蝕刻速率變得相對較大。又，由圖中之E7及E9可知，藉由向氟化氫氣體中添加氫氣及氮氣，氧化矽膜之蝕刻速率會變大。
(第15實驗) 於第15實驗中，準備具備氧化矽膜之晶圓。其後，使用上述電漿處理系統，對晶圓執行上述方法MT1。步驟ST1～步驟ST4依序執行。於步驟ST1～步驟ST4中，基板支持部11之溫度為-60℃。於步驟ST1中，將晶圓暴露於由包含氫氣(H 2)及氮氣(N 2)之第1處理氣體生成之第1電漿P1中。氫氣之流量相對於氫氣及氮氣之合計流量之比率為50體積%。即，氮氣之流量相對於氫氣及氮氣之合計流量之比率為50體積%。於步驟ST2中，不生成電漿，而將晶圓暴露於包含氟化氫氣體(HF)之第2處理氣體中。於步驟ST2之後，使用氬氣進行電漿處理腔室10內之沖洗。於步驟ST3中，將晶圓暴露於由包含氬氣(Ar)之第3處理氣體生成之第3電漿P3中。於步驟ST4中，重複執行步驟ST1～步驟ST3，直至步驟ST1～步驟ST3之重複次數(循環數)變為10。
(第16實驗) 於第16實驗中，除了不執行步驟ST1以外，執行與第15實驗之方法相同之方法。
(第17實驗) 於第17實驗中，除了不執行步驟ST2以外，執行與第15實驗之方法相同之方法。
(第18實驗) 於第18實驗中，除了不執行步驟ST2及步驟ST3以外，執行與第15實驗之方法相同之方法。
(第19實驗) 於第19實驗中，除了不執行步驟ST1及步驟ST2以外，執行與第15實驗之方法相同之方法。
(第4實驗結果) 針對在第15實驗～第19實驗中執行了方法之晶圓，測定氧化矽膜之膜厚。根據膜厚之測定結果，算出氧化矽膜之蝕刻量。圖12係表示於第15實驗～第19實驗中執行蝕刻方法時之蝕刻量之圖。圖之縱軸表示氧化矽膜之蝕刻量(nm)。圖中，H 2/N 2＋HF＋Ar表示第15實驗之結果。HF＋Ar表示第16實驗之結果。H 2/N 2＋Ar表示第17實驗之結果。H 2/N 2表示第18實驗之結果。Ar表示第19實驗之結果。
如圖12所示，由第15實驗及第16實驗之結果可知，藉由執行步驟ST1，氧化矽膜之蝕刻量變大至4倍左右。亦可知，因第15實驗及第16實驗中之步驟ST2之時間相同，故藉由執行步驟ST1，氧化矽膜之蝕刻速率變大至4倍左右。
根據以上說明應可理解，本發明之各種實施方式係出於說明之目的而於本說明書中進行說明，於不脫離本發明之範圍及主旨之情況下可進行各種變更。因此，本說明書中揭示之各種實施方式並不意圖進行限定，真正之範圍及主旨由隨附之發明申請專利範圍來表示。
1:電漿處理裝置 2:控制部 2a:電腦 2a1:處理部 2a2:記憶部 2a3:通訊介面 10:電漿處理腔室 10a:側壁 10e:氣體排出口 10s:電漿處理空間 11:基板支持部 12:電漿生成部 13:簇射頭 13a:氣體供給口 13b:氣體擴散室 13c:氣體導入口 20:氣體供給部 21:氣體源 22:流量控制器 30:電源 31:RF電源 31a:第1RF生成部 31b:第2RF生成部 32:DC電源 32a:第1DC生成部 32b:第2DC生成部 40:排氣系統 111:本體部 111a:中央區域 111b:環狀區域 112:環總成 1110:基台 1110a:流路 1111:靜電吸盤 1111a:陶瓷構件 1111b:靜電電極 F1:第1層 F2:第2層 MK:遮罩 MT1:方法 OP:開口 P1:第1電漿 P2:第2電漿 P3:第3電漿 R1:凹部 R1b:底部 R1s:側壁 RE:蝕刻對象膜 W:基板
圖1係概略性地表示一例示性實施方式之蝕刻裝置之圖。 圖2係概略性地表示一例示性實施方式之蝕刻裝置之圖。 圖3係一例示性實施方式之蝕刻方法之流程圖。 圖4係一例之基板之局部放大剖視圖。 圖5係表示一例示性實施方式之蝕刻方法之一步驟之剖視圖。 圖6係表示一例示性實施方式之蝕刻方法之一步驟之剖視圖。 圖7係表示一例示性實施方式之蝕刻方法之一步驟之剖視圖。 圖8係藉由執行一例示性實施方式之蝕刻方法而獲得之一例之基板的局部放大剖視圖。 圖9係表示於第1實驗～第5實驗中執行蝕刻方法時之蝕刻速率之圖。 圖10係表示於第3實驗及第6實驗～第8實驗中執行蝕刻方法時之蝕刻速率之圖。 圖11係表示於第3實驗、第5實驗及第9實驗～第14實驗中執行蝕刻方法時之蝕刻速率之圖。 圖12係表示於第15實驗～第19實驗中執行蝕刻方法時之蝕刻量之圖。
MT1:方法

Claims (21)

  1. 一種蝕刻方法，其係蝕刻對象膜之蝕刻方法，且包括如下步驟： (a)使用第1處理氣體，於上述蝕刻對象膜之表面形成包含氮原子及氫原子之第1層； (b)使用包含鹵素原子及氫原子之第2處理氣體，將上述第1層改質為第2層；以及 (c)使用由第3處理氣體生成之電漿，對在上述表面形成有上述第2層之上述蝕刻對象膜進行蝕刻。
  2. 如請求項1之蝕刻方法，其中上述蝕刻對象膜包含含有氮原子之膜， 上述第1處理氣體包含氫原子。
  3. 如請求項1或2之蝕刻方法，其中上述蝕刻對象膜包含不含有氮原子之膜， 上述第1處理氣體包含氫原子及氮原子。
  4. 如請求項1之蝕刻方法，其中上述蝕刻對象膜包含含有氫原子或含氫氣體之膜， 上述第1處理氣體包含氮原子。
  5. 如請求項1至4中任一項之蝕刻方法，其中上述第1處理氣體包含氫氣及氮氣。
  6. 如請求項1至5中任一項之蝕刻方法，其中上述第2處理氣體包含鹵化氫及鹵化烷基中之至少1種。
  7. 如請求項6之蝕刻方法，其中上述第2處理氣體包含氟化氫氣體。
  8. 如請求項1至5中任一項之蝕刻方法，其中上述第2處理氣體包含含氫氣體及含鹵素氣體。
  9. 如請求項1至8中任一項之蝕刻方法，其中於上述(c)中，藉由將上述電漿中之離子照射至上述蝕刻對象膜之上述表面，而對上述蝕刻對象膜進行蝕刻。
  10. 如請求項1至9中任一項之蝕刻方法，其中上述(a)、上述(b)及上述(c)同時進行。
  11. 如請求項1至9中任一項之蝕刻方法，其中上述(b)於上述(a)之後進行， 上述(c)於上述(b)之後進行。
  12. 如請求項11之蝕刻方法，其中於上述(b)中，不生成電漿而使用上述第2處理氣體。
  13. 如請求項11之蝕刻方法，其中於上述(b)中，使用由上述第2處理氣體生成之電漿。
  14. 如請求項11至13中任一項之蝕刻方法，其進一步包括於上述(c)之後重複上述(a)、上述(b)及上述(c)之步驟。
  15. 如請求項1至14中任一項之蝕刻方法，其中上述蝕刻對象膜包含含矽膜。
  16. 如請求項1至15中任一項之蝕刻方法，其中於上述(a)、上述(b)及上述(c)之各者中，包含上述蝕刻對象膜之基板之溫度設定為70℃以下。
  17. 一種蝕刻方法，其係氧化矽膜之蝕刻方法，且包括如下步驟： 使用由包含氫氣、氮氣及氟化氫氣體之處理氣體生成之電漿，對上述氧化矽膜進行蝕刻。
  18. 如請求項17之蝕刻方法，其中於上述蝕刻之步驟中，包含上述氧化矽膜之基板之溫度設定為70℃以下。
  19. 如請求項17或18之蝕刻方法，其中上述氟化氫氣體之流量相對於上述處理氣體之總流量之比率為50體積%以上90體積%以下。
  20. 如請求項17至19中任一項之蝕刻方法，其中上述氫氣之流量相對於上述氫氣及上述氮氣之合計流量之比率為75體積%以下。
  21. 一種蝕刻裝置，其具備： 腔室； 基板支持部，其係用以於上述腔室內支持基板者，上述基板包含蝕刻對象膜； 氣體供給部，其係構成為將第1處理氣體、第2處理氣體及第3處理氣體之各者供給至上述腔室內者，上述第2處理氣體包含鹵素原子及氫原子； 電漿生成部，其構成為由上述第3處理氣體生成電漿；以及 控制部； 上述控制部構成為控制上述氣體供給部及上述電漿生成部，以使得： (a)使用上述第1處理氣體，於上述蝕刻對象膜之表面形成包含氮原子及氫原子之第1層； (b)使用上述第2處理氣體，將上述第1層改質為第2層；以及 (c)使用由上述第3處理氣體生成之電漿，對在上述表面形成有上述第2層之上述蝕刻對象膜進行蝕刻。
TW111135881A 2021-10-06 2022-09-22 蝕刻方法及蝕刻裝置 TW202316520A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021164621A JP2023055335A (ja) 2021-10-06 2021-10-06 エッチング方法及びエッチング装置
JP2021-164621 2021-10-06

Publications (1)

Publication Number Publication Date
TW202316520A true TW202316520A (zh) 2023-04-16

Family

ID=85803449

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111135881A TW202316520A (zh) 2021-10-06 2022-09-22 蝕刻方法及蝕刻裝置

Country Status (3)

Country Link
JP (1) JP2023055335A (zh)
TW (1) TW202316520A (zh)
WO (1) WO2023058582A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160085A (ja) * 1991-12-11 1993-06-25 Fujitsu Ltd 半導体装置の製造方法
JP3854017B2 (ja) * 1999-09-13 2006-12-06 株式会社日立製作所 プラズマ処理装置およびプラズマ処理方法
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
US10497579B2 (en) * 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
JP7113681B2 (ja) * 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置
JP7138529B2 (ja) * 2018-09-28 2022-09-16 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JP2023055335A (ja) 2023-04-18
WO2023058582A1 (ja) 2023-04-13

Similar Documents

Publication Publication Date Title
JP2019046994A (ja) エッチング方法
TW202147925A (zh) 電漿處理裝置及電漿處理方法
WO2022244678A1 (ja) 基板処理方法及び基板処理装置
US20220319860A1 (en) Etching method and etching processing apparatus
TW202316520A (zh) 蝕刻方法及蝕刻裝置
WO2024062995A1 (ja) 基板処理方法及び基板処理装置
JP2022179327A (ja) 基板処理方法及び基板処理装置
WO2023233673A1 (ja) エッチング方法及びプラズマ処理装置
WO2023234214A1 (ja) エッチング方法及びプラズマ処理装置
US11810792B2 (en) Etching method and substrate processing apparatus
US20220310361A1 (en) Substrate processing method and substrate processing apparatus
WO2022220224A1 (ja) エッチング方法及びプラズマ処理装置
JP2022158811A (ja) エッチング方法及びエッチング処理装置
US20230100292A1 (en) Plasma processing method and plasma processing system
JP2024001464A (ja) エッチング方法及びプラズマ処理装置
JP2024098961A (ja) エッチング方法及びプラズマ処理装置
TW202405936A (zh) 基板處理方法
JP2023109497A (ja) エッチング方法及びプラズマ処理装置
JP2024064179A (ja) エッチング方法及びプラズマ処理装置
JP2023109496A (ja) エッチング方法及びプラズマ処理装置
JP2024013628A (ja) エッチング方法及びプラズマ処理装置
KR20240103990A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2024033846A (ja) 基板処理方法及びプラズマ処理装置
JP2024053900A (ja) エッチング方法及びプラズマ処理装置
JP2023171269A (ja) エッチング方法及びプラズマ処理システム