JP2024053900A - エッチング方法及びプラズマ処理装置 - Google Patents

エッチング方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2024053900A
JP2024053900A JP2022160398A JP2022160398A JP2024053900A JP 2024053900 A JP2024053900 A JP 2024053900A JP 2022160398 A JP2022160398 A JP 2022160398A JP 2022160398 A JP2022160398 A JP 2022160398A JP 2024053900 A JP2024053900 A JP 2024053900A
Authority
JP
Japan
Prior art keywords
gas
region
etching method
flow rate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022160398A
Other languages
English (en)
Inventor
郁弥 高田
渉 富樫
弘太 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2022160398A priority Critical patent/JP2024053900A/ja
Priority to KR1020230130158A priority patent/KR20240047315A/ko
Priority to US18/376,050 priority patent/US20240112927A1/en
Publication of JP2024053900A publication Critical patent/JP2024053900A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】エッチング選択比を向上できる基板処理方法及びプラズマ処理装置を提供する。【解決手段】一つの例示的実施形態において、エッチング方法は、（ａ）基板を準備する工程であり、基板は、シリコンを含む第１材料を含む第１領域と、第１材料とは異なる第２材料を含む第２領域とを含む、工程と、（ｂ）炭素及びフッ素を含有するガスと、窒素含有ガスと、ハロゲン化金属ガスとを含む処理ガスから生成されるプラズマにより、第１領域をエッチングする工程と、を含み、（ｂ）において、ハロゲン化金属ガスの流量は、炭素及びフッ素を含有するガスの流量及び窒素含有ガスの流量よりも少ない。【選択図】図３

Description

本開示の例示的実施形態は、エッチング方法及びプラズマ処理装置に関するものである。
特許文献１は、プラズマを用いて絶縁膜をエッチングする方法を開示する。この方法では、エッチング中に絶縁膜表面に導電層を形成しながらエッチングを行う。エッチングでは、ＷＦ６とＣ４Ｆ８との混合ガスから生成されるプラズマが用いられる。
特開平９－５０９８４号公報
本開示は、エッチング選択比を向上できる基板処理方法及びプラズマ処理装置を提供する。
一つの例示的実施形態において、エッチング方法は、（ａ）基板を準備する工程であり、前記基板は、シリコンを含む第１材料を含む第１領域と、前記第１材料とは異なる第２材料を含む第２領域とを含む、工程と、（ｂ）炭素及びフッ素を含有するガスと、窒素含有ガスと、ハロゲン化金属ガスとを含む処理ガスから生成されるプラズマにより、前記第１領域をエッチングする工程と、を含み、前記（ｂ）において、前記ハロゲン化金属ガスの流量は、前記炭素及びフッ素を含有するガスの流量及び前記窒素含有ガスの流量よりも少ない。
一つの例示的実施形態によれば、エッチング選択比を向上できる基板処理方法及びプラズマ処理装置が提供される。
図１は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 図２は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 図３は、一つの例示的実施形態に係るエッチング方法のフローチャートである。 図４は、図３の方法が適用され得る一例の基板の断面図である。 図５は、一つの例示的実施形態に係るエッチング方法の一工程を示す断面図である。 図６は、第１実験においてエッチング方法を実行することによって得られる基板の断面のＴＥＭ画像の一例を示す図である。 図７は、第２実験においてエッチング方法を実行することによって得られる基板の断面のＴＥＭ画像の一例を示す図である。 図８は、水素ガスの流量とエッチング量又はエッチング選択比との関係の一例を示すグラフである。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、プラズマ処理システムの構成例を説明するための図である。一実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御部２を含む。プラズマ処理システムは、基板処理システムの一例であり、プラズマ処理装置１は、基板処理装置の一例である。プラズマ処理装置１は、プラズマ処理チャンバ１０、基板支持部１１及びプラズマ生成部１２を含む。プラズマ処理チャンバ１０は、プラズマ処理空間を有する。また、プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間に供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。ガス供給口は、後述するガス供給部２０に接続され、ガス排出口は、後述する排気システム４０に接続される。基板支持部１１は、プラズマ処理空間内に配置され、基板を支持するための基板支持面を有する。
プラズマ生成部１２は、プラズマ処理空間内に供給された少なくとも１つの処理ガスからプラズマを生成するように構成される。プラズマ処理空間において形成されるプラズマは、容量結合プラズマ（ＣＣＰ；ＣａｐａｃｉｔｉｖｅｌｙＣｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ；Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲプラズマ（Ｅｌｅｃｔｒｏｎ－Ｃｙｃｌｏｔｒｏｎ－ｒｅｓｏｎａｎｃｅ ｐｌａｓｍａ）、ヘリコン波励起プラズマ（ＨＷＰ：ＨｅｌｉｃｏｎＷａｖｅ Ｐｌａｓｍａ）、又は、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）等であってもよい。また、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）プラズマ生成部及びＤＣ（ＤｉｒｅｃｔＣｕｒｒｅｎｔ）プラズマ生成部を含む、種々のタイプのプラズマ生成部が用いられてもよい。一実施形態において、ＡＣプラズマ生成部で用いられるＡＣ信号（ＡＣ電力）は、１００ｋＨｚ～１０ＧＨｚの範囲内の周波数を有する。従って、ＡＣ信号は、ＲＦ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）信号及びマイクロ波信号を含む。一実施形態において、ＲＦ信号は、１００ｋＨｚ～１５０ＭＨｚの範囲内の周波数を有する。
制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、処理部２ａ１、記憶部２ａ２及び通信インターフェース２ａ３を含んでもよい。制御部２は、例えばコンピュータ２ａにより実現される。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。処理部２ａ１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。
以下に、プラズマ処理装置１の一例としての容量結合型のプラズマ処理装置の構成例について説明する。図２は、容量結合型のプラズマ処理装置の構成例を説明するための図である。
容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０の筐体とは電気的に絶縁される。
基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。従って、中央領域１１１ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１１ｂは、リングアセンブリ１１２を支持するためのリング支持面とも呼ばれる。
一実施形態において、本体部１１１は、基台１１１０及び静電チャック１１１１を含む。基台１１１０は、導電性部材を含む。基台１１１０の導電性部材は下部電極として機能し得る。静電チャック１１１１は、基台１１１０の上に配置される。静電チャック１１１１は、セラミック部材１１１１ａとセラミック部材１１１１ａ内に配置される静電電極１１１１ｂとを含む。セラミック部材１１１１ａは、中央領域１１１ａを有する。一実施形態において、セラミック部材１１１１ａは、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１１１を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１１１と環状絶縁部材の両方の上に配置されてもよい。また、後述するＲＦ電源３１及び／又はＤＣ電源３２に結合される少なくとも１つのＲＦ／ＤＣ電極がセラミック部材１１１１ａ内に配置されてもよい。この場合、少なくとも１つのＲＦ／ＤＣ電極が下部電極として機能する。後述するバイアスＲＦ信号及び／又はＤＣ信号が少なくとも１つのＲＦ／ＤＣ電極に供給される場合、ＲＦ／ＤＣ電極はバイアス電極とも呼ばれる。なお、基台１１１０の導電性部材と少なくとも１つのＲＦ／ＤＣ電極とが複数の下部電極として機能してもよい。また、静電電極１１１１ｂが下部電極として機能してもよい。従って、基板支持部１１は、少なくとも１つの下部電極を含む。
リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。
また、基板支持部１１は、静電チャック１１１１、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路１１１０ａ、又はこれらの組み合わせを含んでもよい。流路１１１０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路１１１０ａが基台１１１０内に形成され、１又は複数のヒータが静電チャック１１１１のセラミック部材１１１１ａ内に配置される。また、基板支持部１１は、基板Ｗの裏面と中央領域１１１ａとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。
シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、少なくとも１つの上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。
ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する少なくとも１つの流量変調デバイスを含んでもよい。
電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、少なくとも１つのＲＦ信号（ＲＦ電力）を少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ生成部１２の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つの下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。
一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。
第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１００ｋＨｚ～６０ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つの下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。
また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のＤＣ信号は、少なくとも１つの下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂは、少なくとも１つの上部電極に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、少なくとも１つの上部電極に印加される。
種々の実施形態において、第１及び第２のＤＣ信号がパルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと少なくとも１つの下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも１つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ，３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。
排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
図３は、一つの例示的実施形態に係るエッチング方法のフローチャートである。図３に示されるエッチング方法ＭＴ１（以下、「方法ＭＴ１」という）は、上記実施形態のプラズマ処理装置１により実行され得る。方法ＭＴ１は、基板Ｗに適用され得る。
図４は、図３の方法が適用され得る一例の基板の断面図である。図４に示されるように、一実施形態において、基板Ｗは、第１領域Ｒ１と第２領域Ｒ２とを含む。第２領域Ｒ２は少なくとも１つの開口ＯＰを有してもよい。第２領域Ｒ２は、複数の開口ＯＰを有してもよい。開口ＯＰは、ホールパターンを有してもよいし、ラインパターンを有してもよい。開口ＯＰの寸法（ＣＤ：Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）は１００ｎｍ以下であってもよいし、５０ｎｍ以下であってもよいし、３０ｎｍ以下であってもよい。第２領域Ｒ２は、第１領域Ｒ１上にあってもよい。基板Ｗは、下地領域ＵＲを更に含んでもよい。下地領域ＵＲは、第１領域Ｒ１の下にあってもよい。
第１領域Ｒ１は、シリコンを含む第１材料を含む。第１領域Ｒ１はシリコン酸化膜であってもよい。第１領域Ｒ１はＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）膜であってもよい。
第２領域Ｒ２は、第１領域Ｒ１の第１材料とは異なる第２材料を含む。第２領域Ｒ２は、第１領域Ｒ１上に開口ＯＰを有するマスクであってもよい。第２領域Ｒ２は、フォトレジスト膜であってもよい。第２領域Ｒ２は、ＥＵＶ露光用のフォトレジスト膜であってもよい。
下地領域ＵＲは、第１下地領域ＵＲ１、第２下地領域ＵＲ２及び第３下地領域ＵＲ３を含んでもよい。第１下地領域ＵＲ１、第２下地領域ＵＲ２及び第３下地領域ＵＲ３は順に配列される。第３下地領域ＵＲ３は、第１領域Ｒ１と第２下地領域ＵＲ２との間に設けられる。第１下地領域ＵＲ１、第２下地領域ＵＲ２及び第３下地領域ＵＲ３は積層膜であってもよい。
第１下地領域ＵＲ１はシリコン及び窒素を含んでもよい。第１下地領域ＵＲ１は、シリコン窒化物（ＳｉＮｘ）を含んでもよい。第２下地領域ＵＲ２は、シリコン及び酸素を含んでもよい。第２下地領域ＵＲ２は、シリコン酸化物（ＳｉＯｘ）を含んでもよい。第３下地領域ＵＲ３は、ＳＯＣ（Ｓｐｉｎ ｏｎ Ｃａｒｂｏｎ）膜であってもよいし、炭素含有膜であってもよい。
以下、方法ＭＴ１について、方法ＭＴ１が上記実施形態のプラズマ処理装置１を用いて基板Ｗに適用される場合を例にとって、図３～図５を参照しながら説明する。図５は、一つの例示的実施形態に係るエッチング方法の一工程を示す断面図である。プラズマ処理装置１が用いられる場合には、制御部２によるプラズマ処理装置１の各部の制御により、プラズマ処理装置１において方法ＭＴ１が実行され得る。方法ＭＴ１では、図２に示されるように、プラズマ処理チャンバ１０内に配置された基板支持部１１上の基板Ｗを処理する。
図３に示されるように、方法ＭＴ１は、工程ＳＴ１及び工程ＳＴ２を含み得る。工程ＳＴ１及び工程ＳＴ２は順に実行され得る。
（工程ＳＴ１）
工程ＳＴ１では、図４に示される基板Ｗを提供する。基板Ｗは、プラズマ処理チャンバ１０内において基板支持部１１により支持され得る。
（工程ＳＴ２）
工程ＳＴ２では、図５に示されるように、処理ガスから生成されるプラズマＰＬにより、第１領域Ｒ１をエッチングする。これにより、第２領域Ｒ２の開口ＯＰに対応する凹部ＲＳが第１領域Ｒ１に形成され得る。凹部ＲＳは開口であってもよい。
工程ＳＴ２の処理ガスは、炭素及びフッ素を含有するガスと、窒素含有ガスと、ハロゲン化金属ガスとを含む。処理ガスは、水素含有ガスを更に含んでもよい。
炭素及びフッ素を含有するガスは、フルオロカーボン（ＣｘＦｙ）ガス及びハイドロフルオロカーボン（ＣｘＨｙＦｚ）ガスのうち少なくとも１つを含んでもよい。フルオロカーボンガスの例は、ＣＦ４ガス、Ｃ３Ｆ６ガス、Ｃ３Ｆ８ガス、Ｃ４Ｆ８ガス及びＣ４Ｆ６ガスを含むハイドロフルオロカーボンガスの例は、ＣＨ２Ｆ２ガス、ＣＨＦ３ガス及びＣＨ３Ｆガスを含む。
窒素含有ガスは、窒素（Ｎ２）ガスを含んでもよい。
ハロゲン化金属ガスは、タングステン、チタン、モリブデン、バナジウム、白金、ハフニウム、ニオブ、タンタル及びレニウムのうち少なくとも１つの金属を含んでもよい。ハロゲン化金属ガスは、フッ素を含んでもよい。ハロゲン化金属ガスは、六フッ化タングステン（ＷＦ６）ガス、六臭化タングステン（ＷＢｒ６）ガス、六塩化タングステン（ＷＣｌ６）ガス、ＷＦ５Ｃｌガス、四塩化チタン（ＴｉＣｌ４）ガス、五フッ化モリブデン（ＭｏＦ５）ガス、六フッ化バナジウム（ＶＦ６）ガス、六フッ化白金（ＰｔＦ６）ガス、四フッ化ハフニウム（ＨｆＦ４）ガス及び五フッ化ニオブ（ＮｂＦ５）ガスのうち少なくとも１つを含んでもよい。
水素含有ガスは、水素（Ｈ２）ガス、モノシラン（ＳｉＨ４）ガス及びアンモニア（ＮＨ３）ガスのうち少なくとも１つを含んでもよい。
工程ＳＴ２において、ハロゲン化金属ガスの流量は、炭素及びフッ素を含有するガスの流量及び窒素含有ガスの流量よりも少ない。窒素含有ガスの流量は、炭素及びフッ素を含有するガスの流量より多くてもよいし、炭素及びフッ素を含有するガスの流量より少なくてもよい。水素含有ガスの流量は、炭素及びフッ素を含有するガスの流量及び窒素含有ガスの流量より少なくてもよい。ハロゲン化金属ガスの流量は、水素含有ガスの流量より少なくてもよい。ハロゲン化金属ガスの流量は、２０ｓｃｃｍ以下であってもよいし、１０ｓｃｃｍ以下であってもよいし、３ｓｃｃｍ以上であってもよい。水素含有ガスの流量は、２０ｓｃｃｍ以下であってもよい。
工程ＳＴ２において、基板支持部１１の温度は、１０℃以上であってもよいし、３０℃以下であってもよい。
工程ＳＴ２の後、第３下地領域ＵＲ３がエッチングされてもよい。その後、第２下地領域ＵＲ２がエッチングされてもよい。
上記方法ＭＴ１によれば、第２領域Ｒ２に対する第１領域Ｒ１のエッチング選択比を向上できる。メカニズムは、以下のように推測されるが、これに限定されない。工程ＳＴ２において、炭素含有堆積物及び金属含有堆積物が第２領域Ｒ２上に形成されることによって、第２領域Ｒ２のエッチング量が低減される。炭素含有堆積物は、炭素及びフッ素を含有するガスに由来する。金属含有堆積物は、ハロゲン化金属ガスに由来する。金属含有堆積物は窒素を含んでもよい。第２領域Ｒ２に対する第１領域Ｒ１のエッチング選択比が向上すると、第２領域Ｒ２の厚みを小さくできる。
また、ハロゲン化金属ガスの流量を少なくすることにより、第１領域Ｒ１に形成される凹部ＲＳの側壁のエッチングを抑制できる。これにより、凹部ＲＳの側壁の形状異常（ボーイング）を抑制できる。ハロゲン化金属ガスに含まれるハロゲンが過剰になると、凹部ＲＳの側壁が過度にエッチングされると推測されるが、メカニズムはこれに限定されない。
さらに、上記方法ＭＴ１によれば、第１領域Ｒ１に形成される凹部ＲＳの側壁の垂直性が向上する。すなわち、凹部ＲＳの側壁のテーパーが抑制される。これにより、凹部ＲＳの底部における寸法均一性を向上できる。寸法均一性を示す指標として、ＬＣＤＵ（Ｌｏｃａｌ ＣＤ Ｕｎｉｆｏｒｍｉｔｙ）の値（３σ）が用いられる。第２領域Ｒ２のエッチング量が低減されることによって、凹部ＲＳの側壁の垂直性が向上すると推測されるが、メカニズムはこれに限定されない。
工程ＳＴ２における処理ガスが水素含有ガスを更に含む場合、第２領域Ｒ２に対する第１領域Ｒ１のエッチング選択比を更に向上できる。メカニズムは、以下のように推測されるが、これに限定されない。工程ＳＴ２において、より多くの堆積物が第２領域Ｒ２上に形成される。例えば、炭素及び水素を含有する堆積物が第２領域Ｒ２上に形成される。あるいは、ハロゲン化金属ガスが水素含有ガスによって還元され、金属堆積物が第２領域Ｒ２上に形成される。
工程ＳＴ２において、窒素含有ガスの流量が、炭素及びフッ素を含有するガスの流量より少ない場合、第２領域Ｒ２上に形成される堆積物の量を低減できる。そのため、堆積物による凹部ＲＳの閉塞を抑制できる。
以下、方法ＭＴ１の評価のために行った種々の実験について説明する。以下に説明する実験は、本開示を限定するものではない。
（第１実験）
第１実験では、図４に示される基板Ｗを準備した。基板Ｗは、シリコン酸化膜である第１領域Ｒ１と、ＥＵＶ露光用のフォトレジスト膜である第２領域Ｒ２とを含む。その後、プラズマ処理装置１を用いて基板Ｗに対して工程ＳＴ２を実施した。
工程ＳＴ２では、プラズマ処理チャンバ１０において、ＷＦ６ガス、Ｎ２ガス及びＣＦ４ガスを含む処理ガスからプラズマＰＬを生成し、プラズマＰＬにより第１領域Ｒ１をエッチングした。処理ガスは他のガスを含まない。Ｎ２ガスの流量は２５０ｓｃｃｍであった。ＷＦ６ガスの流量は、Ｎ２ガスの流量よりも少なかった。ＣＦ４ガスの流量は、ＷＦ６ガスの流量及びＮ２ガスの流量よりも多かった。
（第２実験）
工程ＳＴ２においてＷＦ６ガスが用いられないこと以外は第１実験と同じように第２実験を行った。
（第１実験結果）
第１実験及び第２実験のそれぞれにおいて、第１領域Ｒ１のエッチング量及び第２領域Ｒ２のエッチング量を測定し、第２領域Ｒ２に対する第１領域Ｒ１のエッチング選択比を算出した。第１実験におけるエッチング選択比は１．４５であった。第２実験におけるエッチング選択比は１．１１であった。よって、ＷＦ６ガスの添加によりエッチング選択比が向上することが分かる。
また、第１実験及び第２実験において得られた基板Ｗの断面のＴＥＭ画像を観察した。図６は、第１実験においてエッチング方法を実行することによって得られる基板の断面のＴＥＭ画像の一例を示す図である。図７は、第２実験においてエッチング方法を実行することによって得られる基板の断面のＴＥＭ画像の一例を示す図である。第１実験において第１領域Ｒ１に形成される凹部ＲＳの側壁は、第２実験において第１領域Ｒ１に形成される凹部ＲＳの側壁に比べて高い垂直性を有していた。よって、ＷＦ６ガスの添加により凹部ＲＳの側壁の垂直性が向上することが分かる。
（第３実験）
工程ＳＴ２において処理ガスがＨ２ガスを更に含み、Ｎ２ガスの流量が異なること以外は第１実験と同じように第３実験を行った。Ｈ２ガスの流量は１０ｓｃｃｍであった。Ｎ２ガスの流量は２４０ｓｃｃｍであった。
（第４実験）
工程ＳＴ２においてＨ２ガスの流量及びＮ２ガスの流量が異なること以外は第３実験と同じように第４実験を行った。Ｈ２ガスの流量は１５ｓｃｃｍであった。Ｎ２ガスの流量は２３５ｓｃｃｍであった。
（第５実験）
工程ＳＴ２においてＨ２ガスの流量及びＮ２ガスの流量が異なること以外は第３実験と同じように第５実験を行った。Ｈ２ガスの流量は２０ｓｃｃｍであった。Ｎ２ガスの流量は２３０ｓｃｃｍであった。
（第６実験）
工程ＳＴ２においてＨ２ガスの流量及びＮ２ガスの流量が異なること以外は第３実験と同じように第６実験を行った。Ｈ２ガスの流量は２５ｓｃｃｍであった。Ｎ２ガスの流量は２２５ｓｃｃｍであった。
（第７実験）
工程ＳＴ２においてＨ２ガスの流量及びＮ２ガスの流量が異なること以外は第３実験と同じように第７実験を行った。Ｈ２ガスの流量は３０ｓｃｃｍであった。Ｎ２ガスの流量は２２０ｓｃｃｍであった。
（第８実験）
工程ＳＴ２においてＨ２ガスの流量及びＮ２ガスの流量が異なること以外は第３実験と同じように第８実験を行った。Ｈ２ガスの流量は４０ｓｃｃｍであった。Ｎ２ガスの流量は２１０ｓｃｃｍであった。
（第２実験結果）
第１実験、第３実験～第８実験のそれぞれにおいて、第１領域Ｒ１のエッチング量及び第２領域Ｒ２のエッチング量を測定し、第２領域Ｒ２に対する第１領域Ｒ１のエッチング選択比を算出した。結果を図８に示す。図８は、水素ガスの流量とエッチング量又はエッチング選択比との関係の一例を示すグラフである。グラフ中、Ｏｘは第１領域Ｒ１のエッチング量を表す。ＰＲは第２領域Ｒ２のエッチング量を表す。Ｓｅｌ．は第２領域Ｒ２に対する第１領域Ｒ１のエッチング選択比を表す。
図８に示されるように、Ｈ２ガスの添加により、エッチング選択比が大きくなることが分かる。また、Ｈ２ガスの流量を多くするに連れてエッチング選択比が大きくなることも分かる。さらに、Ｈ２ガスの流量が２５ｓｃｃｍ以上になると、第１領域Ｒ１のエッチング量が小さくなることが分かる。
（第３実験結果）
また、第２実験及び第５実験において得られた基板Ｗの断面のＴＥＭ画像を観察した。第５実験において第１領域Ｒ１に形成される凹部ＲＳの側壁は、第２実験において第１領域Ｒ１に形成される凹部ＲＳの側壁に比べて高い垂直性を有していた。よって、ＷＦ６ガス及びＨ２ガスの添加により凹部ＲＳの側壁の垂直性が向上することが分かる。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
ここで、本開示に含まれる種々の例示的実施形態を、以下の［Ｅ１］～［Ｅ１０］に記載する。
［Ｅ１］
（ａ）基板を準備する工程であり、前記基板は、シリコンを含む第１材料を含む第１領域と、前記第１材料とは異なる第２材料を含む第２領域とを含む、工程と、
（ｂ）炭素及びフッ素を含有するガスと、窒素含有ガスと、ハロゲン化金属ガスとを含む処理ガスから生成されるプラズマにより、前記第１領域をエッチングする工程と、
を含み、
前記（ｂ）において、前記ハロゲン化金属ガスの流量は、前記炭素及びフッ素を含有するガスの流量及び前記窒素含有ガスの流量よりも少ない、エッチング方法。
方法［Ｅ１］によれば、第２領域に対する第１領域のエッチング選択比を向上できる。メカニズムは、以下のように推測されるが、これに限定されない。（ｂ）において、炭素含有堆積物及び金属含有堆積物が第２領域上に形成されることによって、第２領域のエッチング量が低減される。
［Ｅ２］
前記処理ガスは、水素含有ガスを更に含む、［Ｅ１］に記載のエッチング方法。
この場合、第２領域に対する第１領域のエッチング選択比を更に向上できる。メカニズムは、以下のように推測されるが、これに限定されない。（ｂ）において、炭素及び水素を含有する堆積物が第２領域上に形成される。あるいは、（ｂ）において、ハロゲン化金属ガスが水素含有ガスによって還元され、金属堆積物が第２領域上に形成される。
［Ｅ３］
前記ハロゲン化金属ガスは、タングステン、チタン、モリブデン、バナジウム、白金、ハフニウム、ニオブ、タンタル及びレニウムのうち少なくとも１つの金属を含む、［Ｅ１］又は［Ｅ２］に記載のエッチング方法。
［Ｅ４］
前記ハロゲン化金属ガスは、六フッ化タングステンガス、六臭化タングステンガス、六塩化タングステンガス、ＷＦ５Ｃｌガス、四塩化チタンガス、五フッ化モリブデンガス、六フッ化バナジウムガス、六フッ化白金ガス、四フッ化ハフニウムガス及び五フッ化ニオブガスのうち少なくとも１つを含む、［Ｅ３］に記載のエッチング方法。
［Ｅ５］
前記炭素及びフッ素を含有するガスは、フルオロカーボンガス及びハイドロフルオロカーボンガスのうち少なくとも１つを含む、［Ｅ１］～［Ｅ４］のいずれか一項に記載のエッチング方法。
［Ｅ６］
前記第２領域は、前記第１領域上に開口を有するマスクである、［Ｅ１］～［Ｅ５］のいずれか一項に記載のエッチング方法。
［Ｅ７］
前記第２領域は、フォトレジスト膜である、［Ｅ１］～［Ｅ６］のいずれか一項に記載のエッチング方法。
［Ｅ８］
前記フォトレジスト膜は、ＥＵＶ露光用のフォトレジスト膜である、［Ｅ７］に記載のエッチング方法。
［Ｅ９］
前記第１領域は、シリコン酸化膜である、［Ｅ１］～［Ｅ８］のいずれか一項に記載のエッチング方法。
［Ｅ１０］
チャンバと、
前記チャンバ内において基板を支持するための基板支持部であり、前記基板は、シリコンを含む第１材料を含む第１領域と、前記第１材料とは異なる第２材料を含む第２領域とを含む、基板支持部と、
炭素及びフッ素を含有するガスと、窒素含有ガスと、ハロゲン化金属ガスとを含む処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、
前記チャンバ内で前記処理ガスからプラズマを生成するように構成されたプラズマ生成部と、
制御部と、
を備え、
前記制御部は、前記プラズマにより、前記第１領域をエッチングするように、前記ガス供給部及び前記プラズマ生成部を制御するように構成され、
前記制御部は、前記第１領域をエッチングする工程において、前記ハロゲン化金属ガスの流量が、前記炭素及びフッ素を含有するガスの流量及び前記窒素含有ガスの流量よりも少なくなるように前記ガス供給部を制御するように構成される、プラズマ処理装置。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
１…プラズマ処理装置、２…制御部、１０…プラズマ処理チャンバ、１１…基板支持部、１２…プラズマ生成部、２０…ガス供給部、ＰＬ…プラズマ、Ｒ１…第１領域、Ｒ２…第２領域、Ｗ…基板。

Claims (10)

  1. （ａ）基板を準備する工程であり、前記基板は、シリコンを含む第１材料を含む第１領域と、前記第１材料とは異なる第２材料を含む第２領域とを含む、工程と、
    （ｂ）炭素及びフッ素を含有するガスと、窒素含有ガスと、ハロゲン化金属ガスとを含む処理ガスから生成されるプラズマにより、前記第１領域をエッチングする工程と、
    を含み、
    前記（ｂ）において、前記ハロゲン化金属ガスの流量は、前記炭素及びフッ素を含有するガスの流量及び前記窒素含有ガスの流量よりも少ない、エッチング方法。
  2. 前記処理ガスは、水素含有ガスを更に含む、請求項１に記載のエッチング方法。
  3. 前記ハロゲン化金属ガスは、タングステン、チタン、モリブデン、バナジウム、白金、ハフニウム、ニオブ、タンタル及びレニウムのうち少なくとも１つの金属を含む、請求項１又は２に記載のエッチング方法。
  4. 前記ハロゲン化金属ガスは、六フッ化タングステンガス、六臭化タングステンガス、六塩化タングステンガス、ＷＦ５Ｃｌガス、四塩化チタンガス、五フッ化モリブデンガス、六フッ化バナジウムガス、六フッ化白金ガス、四フッ化ハフニウムガス及び五フッ化ニオブガスのうち少なくとも１つを含む、請求項３に記載のエッチング方法。
  5. 前記炭素及びフッ素を含有するガスは、フルオロカーボンガス及びハイドロフルオロカーボンガスのうち少なくとも１つを含む、請求項１又は２に記載のエッチング方法。
  6. 前記第２領域は、前記第１領域上に開口を有するマスクである、請求項１又は２に記載のエッチング方法。
  7. 前記第２領域は、フォトレジスト膜である、請求項１又は２に記載のエッチング方法。
  8. 前記フォトレジスト膜は、ＥＵＶ露光用のフォトレジスト膜である、請求項７に記載のエッチング方法。
  9. 前記第１領域は、シリコン酸化膜である、請求項１又は２に記載のエッチング方法。
  10. チャンバと、
    前記チャンバ内において基板を支持するための基板支持部であり、前記基板は、シリコンを含む第１材料を含む第１領域と、前記第１材料とは異なる第２材料を含む第２領域とを含む、基板支持部と、
    炭素及びフッ素を含有するガスと、窒素含有ガスと、ハロゲン化金属ガスとを含む処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、
    前記チャンバ内で前記処理ガスからプラズマを生成するように構成されたプラズマ生成部と、
    制御部と、
    を備え、
    前記制御部は、前記プラズマにより、前記第１領域をエッチングするように、前記ガス供給部及び前記プラズマ生成部を制御するように構成され、
    前記制御部は、前記第１領域をエッチングする工程において、前記ハロゲン化金属ガスの流量が、前記炭素及びフッ素を含有するガスの流量及び前記窒素含有ガスの流量よりも少なくなるように前記ガス供給部を制御するように構成される、プラズマ処理装置。
JP2022160398A 2022-10-04 2022-10-04 エッチング方法及びプラズマ処理装置 Pending JP2024053900A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022160398A JP2024053900A (ja) 2022-10-04 2022-10-04 エッチング方法及びプラズマ処理装置
KR1020230130158A KR20240047315A (ko) 2022-10-04 2023-09-27 에칭 방법 및 플라즈마 처리 장치
US18/376,050 US20240112927A1 (en) 2022-10-04 2023-10-03 Etching method and plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022160398A JP2024053900A (ja) 2022-10-04 2022-10-04 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
JP2024053900A true JP2024053900A (ja) 2024-04-16

Family

ID=90469861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022160398A Pending JP2024053900A (ja) 2022-10-04 2022-10-04 エッチング方法及びプラズマ処理装置

Country Status (3)

Country Link
US (1) US20240112927A1 (ja)
JP (1) JP2024053900A (ja)
KR (1) KR20240047315A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950984A (ja) 1995-08-07 1997-02-18 Hitachi Ltd 表面処理方法

Also Published As

Publication number Publication date
US20240112927A1 (en) 2024-04-04
KR20240047315A (ko) 2024-04-12

Similar Documents

Publication Publication Date Title
WO2022244678A1 (ja) 基板処理方法及び基板処理装置
JP2024053900A (ja) エッチング方法及びプラズマ処理装置
WO2024090252A1 (ja) 基板処理方法及び基板処理装置
JP2024064179A (ja) エッチング方法及びプラズマ処理装置
US20230086580A1 (en) Etching method and plasma processing apparatus
JP2024082795A (ja) エッチング方法及びプラズマ処理装置
JP7250895B2 (ja) エッチング方法及びプラズマ処理装置
US20230420263A1 (en) Etching method and plasma processing apparatus
US11810792B2 (en) Etching method and substrate processing apparatus
US20240213031A1 (en) Etching method and plasma processing apparatus
WO2023127820A1 (ja) エッチング方法及びプラズマ処理装置
JP2024094240A (ja) エッチング方法及びプラズマ処理装置
WO2023058582A1 (ja) エッチング方法及びエッチング装置
US20240071727A1 (en) Substrate processing method and plasma processing apparatus
JP2024094888A (ja) 基板処理方法及び基板処理装置
US20240234163A1 (en) Etching method and plasma processing apparatus
WO2023214575A1 (ja) プラズマ処理方法及びプラズマ処理装置
TW202314852A (zh) 蝕刻方法及電漿處理裝置
JP2024017869A (ja) エッチング方法及び基板処理装置
JP2023008824A (ja) エッチング方法及びプラズマ処理装置
JP2023002460A (ja) エッチング方法及びプラズマ処理装置
JP2023170855A (ja) エッチング方法及びプラズマ処理装置
JP2024039240A (ja) エッチング方法及びプラズマ処理装置
JP2024093553A (ja) エッチング方法及びプラズマ処理装置
KR20240104009A (ko) 에칭 방법 및 플라즈마 처리 장치