CN102738074B

CN102738074B - 半导体结构的形成方法

Info

Publication number: CN102738074B
Application number: CN201210232400.6A
Authority: CN
Inventors: 王兆祥; 梁洁; 邱达燕
Original assignee: Advanced Micro Fabrication Equipment Inc Shanghai
Current assignee: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.
Priority date: 2012-07-05
Filing date: 2012-07-05
Publication date: 2014-07-02
Anticipated expiration: 2032-07-05
Also published as: CN102738074A; TWI514466B; TW201403704A

Abstract

一种半导体结构的形成方法，包括步骤：提供基底，在所述基底上形成氮化硅层和氧化硅层交替分布的多层堆叠结构；对所述堆叠结构进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述堆叠结构，形成刻蚀孔，当偏置功率源关闭时，在已形成的刻蚀孔的侧壁和底部形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成通孔。刻蚀步骤和聚合物形成步骤交替进行，刻蚀形成部分深度的刻蚀孔后，会相应的在刻蚀孔的侧壁形成聚合物，后续沿刻蚀孔继续刻蚀堆叠结构时，保护已形成的刻蚀孔不会被过刻蚀，从而使最终形成的通孔保持垂直的侧壁形貌。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制作领域，特别涉及一种半导体结构的形成方法。

背景技术

随着集成电路向亚微米尺寸发展，器件的密集程度和工艺的复杂程度不断增加，对工艺过程的严格控制变得更为重要。其中，通孔作为多层金属层间互连以及器件有源区与外界电路之间的连接的通道，由于其在器件结构组成中具有的重要作用，使得通孔的形成工艺历来为本领域技术人员所重视。

图1~图3为现有通孔形成过程的结构示意图。

参考图1，提供半导体衬底100，在所述半导体衬底上形成待刻蚀材料层101，所述待刻蚀材料层101为单层结构或多层堆叠结构，例如：所述待刻蚀材料层101为氮化硅层和氧化硅层交替分布的多层堆叠结构；在所述待刻蚀材料层101表面形成掩膜层102，所述掩膜层102具有暴露待刻蚀材料层101表面的开口103。

参考图2，采用等离子体刻蚀工艺，沿开口103刻蚀所述待刻蚀材料层101，形成通孔104，等离子体刻蚀采用的气体为CF₄或C₄F₈。

然而，在实际的生产发现，随着器件的尺寸的缩小，通孔的尺寸也随之缩小，尤其是采用现有的等离子体刻蚀工艺在形成具有高的深宽比的通孔时，容易使形成的通孔104的侧壁具有如图3所述的波浪形缺陷。

更多关于通孔的形成方法，请参考公开号为US2009/0224405A1的美国专利。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，使形成通孔的侧壁具有较好的形貌。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括步骤：

提供基底，在所述基底上形成氮化硅层和氧化硅层交替分布的多层堆叠结构；

对所述堆叠结构进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述堆叠结构，形成刻蚀孔，当偏置功率源关闭时，在已形成的刻蚀孔的侧壁和底部形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成通孔。

可选的，所述堆叠结构的厚度大于等于1微米。

可选的，所述氮化硅层和氧化硅层交替分布的次数大于等于8次。

可选的，所述等离子体刻蚀采用的气体为碳氟气体、碳氟氢气体、氧气和氩气。

可选的，所述碳氟气体为C₄F₈、C₄F₆中的一种或几种，所述碳氟氢气体为CHF₃、CH₂F₂、CH₃F中的一种或几种。

可选的，所述等离子体刻蚀的射频功率源功率为500~4000瓦，射频频率为60~120兆赫兹，偏置功率源功率为2000~8000瓦，偏置频率为2~15兆赫兹，刻蚀腔压力为20~100毫托。

可选的，所述偏置功率源打开和关闭的频率小于50千赫兹。

可选的，所述等离子体刻蚀的一个脉冲周期内，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为占空比，等离子体刻蚀过程中，所述占空比保持不变。

可选的，所述占空比的范围为10%~90%。

可选的，所述等离子体刻蚀的一个脉冲周期内，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为占空比，等离子体刻蚀过程中，所述占空比逐渐减小，每个脉冲周期内第一时间和第二时间之和保持不变。

可选的，等离子体刻蚀过程中，所述占空比随着刻蚀时间的增大逐渐减小。

可选的，等离子体刻蚀过程中，所述占空比随着通孔刻蚀深度的增加逐渐减小。

可选的，所述占空比的减小为阶梯式的减小。

可选的，所述占空比阶梯式减小时，相邻阶梯间的占空比的减小幅度相同或不同。

可选的，所述占空比从90%逐渐减小到10%。

可选的，进行等离子体刻蚀时，首先采用占空比不变的等离子体刻蚀所述堆叠结构，形成第一刻蚀孔，接着沿第一刻蚀孔，采用占空比不断减小的等离子体刻蚀堆叠结构，形成第二刻蚀孔，第一刻蚀孔和第二刻蚀孔构成通孔。

可选的，所述第一刻蚀孔的深度为通孔深度的30%~60%。

可选的，对所述堆叠结构进行等离子体刻蚀之前，采用连续等离子体刻蚀工艺刻蚀所述堆叠结构，形成第三刻蚀孔，接着沿第三刻蚀孔对堆叠结构进行偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀，形成第四刻蚀孔，第三刻蚀孔和第四刻蚀孔构成通孔。

可选的，所述第三刻蚀孔的深度为通孔深度的10%~50%。

可选的，所述偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀为占空比不变的等离子体刻蚀或占空比不断减小的等离子体刻蚀。

可选的，所述通孔的深宽比为15:1~100:1。

可选的，所述堆叠结构的表面还形成有掩膜层。

与现有技术相比，本发明技术方案具有以下优点：

采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀工艺刻蚀氮化硅层和氧化硅层交替分布的多层堆叠结构，形成通孔，由于刻蚀步骤和聚合物形成步骤交替进行，刻蚀形成部分深度的刻蚀孔后，会相应的在刻蚀孔的侧壁形成聚合物，后续沿刻蚀孔继续刻蚀堆叠结构时，保护已形成的刻蚀孔不会被过刻蚀，从而使最终形成的通孔保持垂直的侧壁形貌。

进一步，采用占空比不断减小的等离子体刻蚀，随着刻蚀过程的进行，由于占空比的不断减小，一个脉冲周期内，偏置功率源打开的时间变短，即刻蚀步骤的时间在减少，聚合物形成步骤的时间在增加，从而保证刻蚀孔深度增加时，刻蚀孔的侧壁形成一定量的聚合物。

更进一步，采用占空比不变的等离子体刻蚀形成的第一刻蚀孔，接着采用占空比不断减小的等离子体刻蚀沿第一刻蚀孔继续刻蚀堆叠结构，直至形成通孔，在使形成的通孔的侧壁具有较好的形貌，减小了通孔的刻蚀时间，提高了效率。

再进一步，采用连续等离子刻蚀形成第三刻蚀孔后，接着采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀沿第三刻蚀孔刻蚀堆叠结构，直至形成通孔，使形成的通孔具有较好的侧壁形貌的同时，减少可刻蚀时间，提高了效率。

附图说明

图1~图3为现有通孔形成过程的结构示意图；

图4为本发明第一实施例半导体结构的形成方法的流程示意图；

图5~图8为本发明第一实施例半导体结构的形成过程的剖面结构示意图；

图9为本发明第二实施例半导体结构的形成方法的流程示意图；

图10~13为本发明第二实施例半导体结构形成过程的剖面结构示意图；

图14为本发明第三实施例半导体结构的形成方法的流程示意图；

图15~图17为本发明第三实施例半导体结构的形成过程的剖面结构示意图；

图18为本发明第四实施例半导体结构的形成方法的流程示意图；

图19~图21为本发明第四实施例半导体结构的形成过程的剖面结构示意图。

具体实施方式

发明人在现有采用等离子刻蚀形成通孔的过程中发现，随着刻蚀的通孔的深宽比的不断变大，进入到刻蚀孔内的活性刻蚀成分会越来越少，会导致刻蚀的速率越来越慢，这时需要提高偏置功率来促进刻蚀孔内的气体的交换，以增加刻蚀孔的刻蚀速率，但是随着刻蚀深度的增加，活性刻蚀成分会对孔的侧壁造成过刻蚀，特别是在氮化硅和氧化硅的交替分布的多层堆叠结构中，对氧化硅层的刻蚀偏向于反应离子刻蚀，即先在氧化层表面形成氟碳的聚合物，然后等离子体中的正离子物理轰击提供能量，使聚合物与氧化硅进行反应，完成刻蚀，而对氮化硅层的刻蚀则偏向于化学刻蚀，主要是通过含氟的自由基刻蚀氮化硅层，因此采用现有的等离子体刻蚀工艺刻蚀氮化硅和氧化硅的交替分布的多层堆叠结构时，随着刻蚀孔刻蚀深度的增加，氮化硅层的过刻蚀现象会加重，从而形成波浪形的通孔侧壁形貌，后续形成金属互连结构时，影响互连结构的稳定性。

为此发明人提出一种半导体结构的形成方法，参考图4，图4为本发明第一实施例半导体结构的形成方法的流程示意图，包括：

步骤S21，提供基底，在所述基底上形成氮化硅层和氧化硅层交替分布的多层堆叠结构，在所述堆叠结构表面形成掩膜层，所述掩膜层具有暴露堆叠结构表面的开口；

步骤S22，对所述堆叠结构进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，所述等离子体刻蚀为占空比保持不变的等离子体刻蚀，当偏置功率源打开时，刻蚀部分所述堆叠结构，形成刻蚀孔，当偏置功率源关闭时，在已形成的刻蚀孔的侧壁和底部形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成通孔。

图5~图8为本发明第一实施例半导体结构的形成过程的剖面结构示意图。

参考图5，提供基底200，在所述基底200上形成氮化硅层201和氧化硅层202交替分布的多层堆叠结构204，在所述堆叠结构204表面形成掩膜层203，所述掩膜层203具有暴露堆叠结构204表面的开口205。

所述基底200为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。所述基底200内形成有离子掺杂区、硅通孔等（图中未示出）；所述基底200上还可以形成晶体管、电阻、电容、存储器等半导体器件（图中未示出）。

在本发明的其他实施例中，所述基底200上还形成有一层或多层层间介质层（图中未示出），所述层间介质层的材料为氧化硅、低K介电材料或超低K介电材料，所述介质层中形成有金属互连线、导电插塞等半导体结构。

所述堆叠结构204为氮化硅层201和氧化硅层202交替分布的多层结构，本实施例中，形成堆叠结构204具体过程为：在基底表面形成第一氮化硅层，接着在第一氮化硅层表面形成第一氧化硅层，然后在第一氧化硅层表面形成第二氮化硅层，在第二氮化硅层表面形成第二氧化硅层，依次类推，多次交替后，形成堆叠结构204。所述堆叠结构204的厚度大于等于1微米，所述氮化硅层201和氧化硅层202的交替的次数大于等于8次。所述堆叠结构用于DRAM元件，采用多层堆叠结构可以增加材料的K值，从而改进电容器存储电子的性能。

在本发明的其他实施例中，形成交叠结构时，所述氮化硅层位于氧化硅层表面。

所述掩膜层203的材料为无定形碳或光刻胶，作为后续刻蚀堆叠结构204时的掩膜，通过图形化所述掩膜层203在掩膜层203中形成暴露堆叠结构204表面的开口205，所述开口205的位置与后续堆叠结构204中形成的通孔的位置相对应。

参考图6，对所述堆叠结构204进行等离子体刻蚀，偏置功率源以脉冲的方式周期性的输出偏置功率，即偏置功率源间隔的打开或关闭，偏置功率源打开时有偏置功率输出，偏置功率源关闭时没有偏置功率输出，偏置功率源打开和相邻的关闭的过程为一个脉冲周期，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为占空比，本实施例中，等离子体刻蚀过程中，每一个脉冲周期中所述占空比保持不变，即所述等离子体刻蚀为占空比保持不变的等离子体刻蚀。本实施例中，等离子体刻蚀时，射频功率源以连续的方式输出射频功率，在本发明的其他实施例中，射频功率源以脉冲的方式输出射频功率。

需要说明的是，本实施例以及后续实施例中进行等离子体刻蚀采用的刻蚀装置可以是电感耦合等离子体刻蚀装置（ICP）也可以是电容耦合等离子体刻蚀装置（CCP），电感耦合等离子体刻蚀装置和电容耦合等离子体刻蚀装置提供的射频功率源频率大于等于27兆赫兹，偏置功率源频率小于等于15兆赫兹。当所述刻蚀装置为电容耦合等离子体刻蚀装置时，射频功率源可以施加在上电极上或者施加在上下电极上，用于产生射频功率，电离刻蚀气体，产生等离子体，并控制等离子体的密度；偏置功率源施加在下电极，用于产生偏置功率，影响鞘层特性（鞘层电压或加速电压），并控制等离子体的能量分布。当所述刻蚀装置为电感耦合等离子体刻蚀装置时，射频功率源可以施加在电感线圈，用于产生射频功率，电离刻蚀气体，产生等离子体，并控制等离子体的密度；偏置功率源施加在下电极，用于产生偏置功率，影响鞘层特性（鞘层电压或加速电压），并控制等离子体的能量分布。

所述等离子体刻蚀的射频功率源功率为500~4000瓦，射频频率为60~120兆赫兹，偏置功率源功率为2000~8000瓦，偏置频率为2~15兆赫兹，刻蚀腔压力为20~100毫托，所述偏置功率源打开和关闭的频率小于50千赫兹，所述占空比的范围为10%~90%，较佳的，所述占空比的范围为40%~60%，在进行等离子体刻蚀时，在提高刻蚀效率的同时，保证已形成的刻蚀孔的侧壁形成足量的聚合物，保护侧壁不会被过刻蚀。

在等离子体刻蚀的一个脉冲周期内，包括刻蚀步骤和聚合物形成步骤，参考图6，射频功率电离刻蚀气体形成等离子体，当偏置功率源打开时进行刻蚀步骤，刻蚀部分所述堆叠结构，形成刻蚀孔206，接着参考图7，当偏置功率源关闭时，进行聚合物形成步骤，在已形成的刻蚀孔206的侧壁和底部形成聚合物207，所述聚合物207在后续沿刻蚀孔206刻蚀堆叠结构204时保护刻蚀孔206的侧壁不会被刻蚀到，底部的聚合物在后续刻蚀步骤中被去除。

所述等离子体刻蚀采用的气体为碳氟气体、碳氟氢气体、氧气（O₂）和氩气（Ar），所述碳氟气体为C₄F₈、C₄F₆中的一种或几种，所述碳氟氢气体为CHF₃、CH₂F₂、CH₃F中的一种或几种，CHF₃、CH₂F₂、CH₃F用于提高聚合物浓度，O₂用于控制聚合物的量，CO用于控制氟碳的比例，Ar用于形成正离子，提供反应的能量。

本实施例中所述等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、CH₃F、O₂和Ar的混合气体，以保证等离子体刻蚀过程中，在已形成的刻蚀孔侧壁形成足够的聚合物。射频功率源打开，偏置功率源也打开时，进行刻蚀步骤，C₄F₆、C₄F₈、CHF₃、CH₂F₂、CH₃F等会被射频功率电离生成氟自由基、中性的CF₂等分子碎片，同时也会生成一些正离子，如：CF₃ ⁺等，Ar也会失去电子生成Ar⁺正离子，正离子经过等离子体鞘层（plasma sheath）和偏置功率的加速，会轰击待刻蚀材料，去除部分待刻蚀材料，同时F自由基也会和待刻蚀材料发生化学反应，去除部分待刻蚀材料；当射频功率源保持打开，而偏置功率源关闭时，此时腔室内还存在刻蚀步骤残留的部分活性基团或新形成活性基团，而中性的活性成分如CF₂等会复合生成氟碳聚合物沉积在刻蚀孔的侧壁和底部表面，由于偏置功率源关闭，不存在加速电场或加速电场减小，正离子不会轰击形成的聚合物或只会去除部分形成的聚合物，使形成的聚合物全部或部分得以保存，后续继续刻蚀时保护已形成的刻蚀孔的侧壁不会被过刻蚀。

参考图8，重复上述刻蚀步骤和聚合物的形成步骤，沿刻蚀孔206（参考图7）刻蚀所述堆叠结构204，直至形成通孔208。

所述通孔208的深宽比为15:1~100:1，形成高的深宽比的通孔208时，偏置功率源以脉冲的方式周期性的输出偏置功率，偏置功率的占空比保持不变，由于刻蚀步骤和聚合物形成步骤交替进行，刻蚀形成部分深度的刻蚀孔后，会相应的在刻蚀孔的侧壁形成聚合物，后续沿刻蚀孔继续刻蚀堆叠结构时，保护已形成的刻蚀孔不会被过刻蚀，从而使最终形成的通孔208保持垂直的侧壁形貌。

第二实施例

参考图9，图9为本发明第二实施例半导体结构的形成方法的流程示意图，包括：

步骤S31，提供基底，在所述基底上形成氮化硅层和氧化硅层交替分布的多层堆叠结构，在所述堆叠结构表面形成掩膜层，所述掩膜层具有暴露堆叠结构表面的开口；

步骤S32，对所述堆叠结构进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，所述等离子体刻蚀为占空比不断减小的等离子体刻蚀，当偏置功率源打开时，刻蚀部分所述堆叠结构，形成刻蚀孔，当偏置功率源关闭时，在已形成的刻蚀孔的侧壁和底部形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成通孔。

图10~13为本发明第二实施例半导体结构形成过程的剖面结构示意图。

参考图10，提供基底300，在所述基底300上形成氮化硅层301和氧化硅层302交替分布的多层堆叠结构304，在所述堆叠结构304表面形成掩膜层303，所述掩膜层303具有暴露堆叠结构304表面的开口305。

所述基底300为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。所述基底300内形成有离子掺杂区、硅通孔（图中未示出）等；所述基底300上还可以形成晶体管、电阻、电容、存储器等半导体器件（图中未示出）。

在本发明的其他实施例中，所述基底300上还形成有一层或多层层间介质层（图中未示出），所述层间介质层的材料为氧化硅、低K介电材料或超低K介电材料，所述介质层中形成有金属互连线、导电插塞等半导体结构。

所述堆叠结构304为氮化硅层301和氧化硅层302交替分布的多层结构，本实施例中，形成堆叠结构304具体过程为：先在基底表面形成第一氮化硅层，接着在第一氮化硅层表面形成第一氧化硅层，然后在第一氧化硅层表面形成第二氮化硅层，在第二氮化硅层表面形成第二氧化硅层，依次类推，多次交替后，形成堆叠结构304。所述堆叠结构304的厚度大于等于1微米，所述氮化硅层301和氧化硅层302的交替的次数大于等于8次。

参考图11，对所述堆叠结构304进行等离子体刻蚀，偏置功率源以脉冲的方式周期性的输出偏置功率，偏置功率源打开时有偏置功率输出，偏置功率源关闭时没有偏置功率输出，偏置功率源打开和相邻的关闭的过程为一个脉冲周期，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为占空比。本实施例中，等离子体刻蚀过程中，所述偏置功率源输出脉冲的占空比逐渐减小，每个脉冲周期内第一时间和第二时间之和保持不变。本实施例中，等离子体刻蚀时，射频功率源以连续的方式输出射频功率，在本发明的其他实施例中，射频功率源以脉冲的方式输出射频功率。

采用第一实施例的占空比不变的等离子体刻蚀方法形成通孔时，发明人发现，随着刻蚀孔深度的增加，刻蚀孔侧壁形成的聚合物的量会逐渐减小，会影响通孔下部形成的形貌，因此本实施例中，采用占空比不断减小的等离子体刻蚀，随着刻蚀过程的进行，由于占空比的不断减小，一个脉冲周期内，偏置功率源打开的时间变短，即刻蚀步骤的时间在减少，聚合物形成步骤的时间在增加，从而保证刻蚀孔深度增加时，刻蚀孔的侧壁形成一定量的聚合物。

在本实施例中，占空比不断减小的等离子体刻蚀过程中，所述占空比随着刻蚀时间的增大逐渐减小，所述占空比的减小为阶梯式的减小，所述占空比随着刻蚀时间的增加从90%逐渐减小到10%，相邻阶梯间的占空比的减小幅度相同或不同，采用这种方式控制过程简单，且刻蚀孔侧壁的聚合物具有较好的均匀性。具体的，将刻蚀时间分成T₁、T₂.....T_N个时间段，每个时间段可以相等也可以不等，相应的每个时间段对应占空比为A₁、A₂.....A_N，A₁﹥A₂﹥.....A_N。

在本发明其他实施例中，占空比不断减小的等离子体刻蚀过程中，所述占空比随着通孔刻蚀深度的增加逐渐减小。所述占空比的减小为阶梯式的减小，所述占空比随着刻蚀深度的增加从90%逐渐减小到10％，相邻阶梯间的占空比的减小幅度相同或不同，采用这种方式控制比较精确，使刻蚀孔侧壁的聚合物具有较好的均匀性。具体的，将通孔的刻蚀深度分成T₁、T₂.....T_N个深度段，每个深度段可以相等也可以不等，相应的每个深度段对应占空比为A₁、A₂.....A_N，A₁﹥A₂﹥.....A_N，较佳的，每个深度段的距离相等，相邻占空比的减小幅度也相等。

所述占空比不断减小的等离子体刻蚀的射频功率源功率为500~4000瓦，射频频率为60~120兆赫兹，偏置功率源功率为2000~8000瓦，偏置频率为2~15兆赫兹，刻蚀腔压力为20~100毫托，所述偏置功率源打开和关闭的频率小于50千赫兹，在进行等离子体刻蚀时，在提高刻蚀效率的同时，保证已形成的刻蚀孔的侧壁形成足量的聚合物，保护侧壁不会被过刻蚀。

在占空比不断减小的等离子体刻蚀的一个脉冲周期内，包括刻蚀步骤和聚合物形成步骤，参考图11，射频功率电离刻蚀气体形成等离子体，当偏置功率源打开时，进行刻蚀步骤，刻蚀部分所述堆叠结构，形成刻蚀孔306，接着参考图12，当偏置功率源关闭时，进行聚合物形成步骤，在已形成的刻蚀孔306的侧壁和底部形成聚合物307，所述聚合物307在后续沿刻蚀孔306刻蚀堆叠结构304时保护刻蚀孔306的侧壁不会被刻蚀到。

所述占空比不断减小的等离子体刻蚀采用的气体为碳氟气体、碳氟氢气体、氧气（O₂）和氩气（Ar），所述碳氟气体为C₄F₈、C₄F₆中的一种或几种，所述碳氟氢气体为CHF₃、CH₂F₂、CH₃F中的一种或几种，CHF₃、CH₂F₂、CH₃F用于提高聚合物浓度，O₂用于控制聚合物的量，CO用于控制氟碳的比例，Ar用于形成正离子，提供反应的能量。

本实施例中所述占空比不断减小的等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、CH₃F、O₂和Ar的混合气体，以保证等离子体刻蚀过程中，在已形成的刻蚀孔侧壁形成足够的聚合物。射频功率源打开，偏置功率源也打开时，进行刻蚀步骤，C₄F₈、C₄F₆、CHF₃、CH₂F₂、CH₃F等会被射频功率电离生成氟自由基、中性的CF₂等分子碎片，同时也会生成一些正离子，如：CF₃ ⁺等，Ar也会失去电子生成Ar⁺正离子，正离子经过等离子体鞘层（plasmasheath）和偏置功率的加速，会轰击待刻蚀材料，去除部分待刻蚀材料，同时F自由基也会和待刻蚀材料发生化学反应，去除部分待刻蚀材料；当射频功率源保持打开，而偏置功率源关闭时，此时腔室内还存在刻蚀步骤残留的部分活性基团或新形成活性基团，而中性的活性成分如CF₂等会复合生成氟碳聚合物沉积在刻蚀孔的侧壁和底部表面，由于偏置功率源关闭，不存在加速电场或加速电场减小，正离子不会轰击形成的聚合物或只会去除部分形成的聚合物，使形成的聚合物全部或部分得以保存，后续继续刻蚀时保护已形成的刻蚀孔的侧壁不会被过刻蚀。本实施例中，偏置功率的占空比不断减小，偏置功率的一个脉冲周期内，第一时间会逐渐减少，第二时间会逐渐的增大，因此，等离子体刻蚀时，刻蚀步骤的时间会逐渐少，聚合物形成步骤的时间会逐渐增加，从而保证刻蚀孔深度增加时，刻蚀孔的侧壁形成足够的聚合物，并使形成的聚合物保持一定的均匀性，保护已形成的刻蚀孔不会被过刻蚀，从而使最终形成的通孔保持垂直的侧壁形貌。

参考图13，重复上述刻蚀步骤和聚合物的形成步骤，沿刻蚀孔306（参考图12）刻蚀所述堆叠结构304，直至形成通孔308。

所述通孔308的深宽比为15:1~100:1，采用等离子体刻蚀形成高的深宽比的通孔308时，由于刻蚀步骤和聚合物形成步骤交替进行，并且在刻蚀的过程中，偏置功率源输出脉冲的占空比不断减小，一个脉冲周期内，偏置功率源打开的时间变短，即刻蚀步骤的时间在减少，聚合物形成步骤的时间在增加，从而保证刻蚀孔深度增加时，刻蚀孔的侧壁形成足够的聚合物，并使形成的聚合物保持一定的均匀性，保护已形成的刻蚀孔不会被过刻蚀，从而使最终形成的通孔308保持垂直的侧壁形貌。

第三实施例

参考图14，图14为本发明第三实施例半导体结构的形成方法的流程示意图，包括：

步骤S41，提供基底，在所述基底上形成氮化硅层和氧化硅层交替分布的多层堆叠结构，在所述堆叠结构表面形成掩膜层，所述掩膜层具有暴露堆叠结构表面的开口；

步骤S42，采用占空比不变的等离子体刻蚀所述堆叠结构，形成第一刻蚀孔；

步骤S43，沿第一刻蚀孔，采用占空比不断减小的等离子体刻蚀堆叠结构，形成第二刻蚀孔，第一刻蚀孔和第二刻蚀孔构成通孔。

图15~图17为本发明第三实施例半导体结构的形成过程的剖面结构示意图。

参考图15，提供基底400，在所述基底400上形成氮化硅层401和氧化硅层402交替分布的多层堆叠结构404，在所述堆叠结构404表面形成掩膜层403，所述掩膜层403具有暴露堆叠结构404表面的开口405。

所述基底400为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。所述基底400内形成有离子掺杂区、硅通孔（图中未示出）等；所述基底400上还可以形成晶体管、电阻、电容、存储器等半导体器件（图中未示出）。

在本发明的其他实施例中，所述基底400上还形成有一层或多层层间介质层（图中未示出），所述层间介质层的材料为氧化硅、低K介电材料或超低K介电材料，所述介质层中形成有金属互连线、导电插塞等半导体结构。

所述堆叠结构404为氮化硅层401和氧化硅层402交替分布的多层结构，本实施例中，形成堆叠结构404具体过程为：先在基底表面形成第一氮化硅层，接着在第一氮化硅层表面形成第一氧化硅层，然后在第一氧化硅层表面形成第二氮化硅层，在第二氮化硅层表面形成第二氧化硅层，依次类推，多次交替后，形成堆叠结构404。所述堆叠结构404的厚度大于等于1微米，所述氮化硅层401和氧化硅层402的交替的次数大于等于8次。

参考图16，沿所述开口405，采用占空比不变的等离子体刻蚀所述堆叠结构404，形成第一刻蚀孔406。

所述占空比不变的等离子体刻蚀的射频功率源功率为500~4000瓦，射频频率为60~120兆赫兹，偏置功率源功率为2000~8000瓦，偏置频率为2~15兆赫兹，刻蚀腔压力为20~100毫托，偏置功率源以脉冲的方式输出偏置功率，刻蚀过程中，偏置功率的占空比保持不变，所述偏置功率源打开和关闭的频率小于50千赫兹，所述占空比的范围为10%~90%，较佳的，所述占空比的范围为40%~60%，在进行等离子体刻蚀时，在提高刻蚀效率的同时，保证已形成的刻蚀孔的侧壁形成足量的聚合物，保护侧壁不会被过刻蚀。

所述占空比不变的等离子体刻蚀采用的气体为碳氟气体、碳氟氢气体、氧气（O₂）和氩气（Ar），所述碳氟气体为C₄F₈、C₄F₆中的一种或几种，所述碳氟氢气体为CHF₃、CH₂F₂、CH₃F中的一种或几种，CHF₃、CH₂F₂、CH₃F用于提高聚合物浓度，O₂用于控制聚合物的量，CO用于控制氟碳的比例，Ar用于形成正离子，提供反应的能量。

本实施例中所述占空比不断的等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、CH₃F、O₂和Ar的混合气体，以保证等离子体刻蚀过程中，在已形成的刻蚀孔侧壁形成足够的聚合物。

采用占空比不变的等离子体刻蚀形成的第一刻蚀孔406，所述第一刻蚀孔406的刻蚀深度为通孔深度的30%~60%，第一刻蚀孔406的深度相对较浅，采用占空比不变的等离子体刻蚀形成第一刻蚀孔406的过程中侧壁形成的聚合物足以保护侧壁不会被过刻蚀，后续采用占空比不断减小的等离子体刻蚀沿第一刻蚀孔406继续刻蚀堆叠结构404，采用占空比不断减小的等离子体刻蚀时，使后续形成的刻蚀孔的侧壁形成足够的聚合物，直至形成通孔，使形成的通孔的侧壁具有较好的形貌，相比于本发明第三实施例直接采用占空比不断减小的等离子体刻蚀方法，本实施例中，采用占空比不变的等离子体刻蚀和占空比不断减小的等离子体刻蚀减小了通孔的刻蚀时间，刻蚀时间较短，提高了效率，并且形成的通孔具有较好的侧壁形貌。

参考图17，沿第一刻蚀孔406（参考图16），采用占空比不断减小的等离子体刻蚀堆叠结构404，形成第二刻蚀孔，第一刻蚀孔和第二刻蚀孔构成通孔408。

所述通孔408的深宽比为15:1~100:1，由于随着刻蚀孔的深度的增加，刻蚀孔侧壁形成的聚合物会不断减少，因此第二刻蚀孔的形成采用占空比不断减小的等离子体刻蚀，随着刻蚀过程的进行，由于占空比的不断减小，一个脉冲周期内，偏置功率源打开的时间变短，即刻蚀步骤的时间在减少，聚合物形成步骤的时间在增加，从而保证刻蚀孔深度增加时，刻蚀孔的侧壁形成一定量的聚合物。

在本实施例中，占空比不断减小的等离子体刻蚀过程中，所述占空比随着刻蚀时间的增大逐渐减小，所述占空比的减小为阶梯式的减小，所述占空比随着刻蚀时间的增加从90%逐渐减小到10%，相邻阶梯间的占空比的减小幅度相同或不同，采用这种方式控制过程简单，且刻蚀孔侧壁的聚合物具有较好的均匀性。具体的，将刻蚀时间分成T₁、T₂.....T_N个时间段，每个时间段可以相等也可以不等，相应的每个时间段对应占空比为A₁、A₂.....A_N，A1﹥A₂﹥.....A_N。较佳的，由于要刻蚀的第二刻蚀孔深度的减小，刻蚀形成第二刻蚀孔时，所述占空比从90%逐渐减小到50%，或者增大相邻阶梯间的占空比的变化幅度，以提高刻蚀和聚合物形成的效率。

在本发明其他实施例中，占空比不断减小的等离子体刻蚀过程中，所述占空比随着通孔刻蚀深度的增加逐渐减小。所述占空比的减小为阶梯式的减小，所述占空比随着刻蚀深度的增加从90%逐渐减小到10％，相邻阶梯间的占空比的减小幅度相同或不同，采用这种方式控制比较精确，使刻蚀孔侧壁的聚合物具有较好的均匀性。具体的，将通孔的刻蚀深度分成T₁、T₂.....T_N个深度段，每个深度段可以相等也可以不等，相应的每个深度段对应占空比为A₁、A₂.....A_N，A₁﹥A₂﹥.....A_N。较佳的，由于要刻蚀的第二刻蚀孔深度的减小，刻蚀形成第二刻蚀孔时，所述占空比从90%逐渐减小到50%，或者减少刻蚀深度段的分段次数，抑或者增大相邻阶梯间的占空比的变化幅度，以提高刻蚀和聚合物形成的效率。

本实施例中所述占空比不断减小的等离子体刻蚀采用的气体为碳氟气体、碳氟氢气体、氧气（O₂）和氩气（Ar），所述碳氟气体为C₄F₈、C₄F₆中的一种或几种，所述碳氟氢气体为CHF₃、CH₂F₂、CH₃F中的一种或几种，CHF₃、CH₂F₂、CH₃F用于提高聚合物浓度，O₂用于控制聚合物的量，CO用于控制氟碳的比例，Ar用于形成正离子，提供反应的能量。

本实施例中所述占空比不断减小的等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、CH₃F、O₂和Ar的混合气体，以保证等离子体刻蚀过程中，在已形成的刻蚀孔侧壁形成足够的聚合物。

第四实施例

参考图18，图18为本发明第四实施例半导体结构的形成方法的流程示意图，包括：

步骤S51，提供基底，在所述基底上形成氮化硅层和氧化硅层交替分布的多层堆叠结构，在所述堆叠结构表面形成掩膜层，所述掩膜层具有暴露堆叠结构表面的开口；

步骤S52，采用连续的等离子体刻蚀工艺刻蚀所述堆叠结构，形成第三刻蚀孔；

步骤S53，接着沿第三刻蚀孔对堆叠结构进行偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀，形成第四刻蚀孔，第三刻蚀孔和第四刻蚀孔构成通孔。

参考图19，提供基底500，在所述基底500上形成氮化硅层501和氧化硅层502交替分布的多层堆叠结构504，在所述堆叠结构504表面形成掩膜层503，所述掩膜层503具有暴露堆叠结构504表面的开口505。

所述基底500为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。所述基底500内形成有离子掺杂区、硅通孔（图中未示出）等；所述基底500上还可以形成晶体管、电阻、电容、存储器等半导体器件（图中未示出）。

在本发明的其他实施例中，所述基底500上还形成有一层或多层层间介质层（图中未示出），所述层间介质层的材料为氧化硅、低K介电材料或超低K介电材料，所述介质层中形成有金属互连线、导电插塞等半导体结构。

所述堆叠结构504为氮化硅层501和氧化硅层502交替分布的多层结构，本实施例中，形成堆叠结构504具体过程为：先在基底表面形成第一氮化硅层，接着在第一氮化硅层表面形成第一氧化硅层，然后在第一氧化硅层表面形成第二氮化硅层，在第二氮化硅层表面形成第二氧化硅层，依次类推，多次交替后，形成堆叠结构504。所述堆叠结构504的厚度大于等于1微米，所述氮化硅层501和氧化硅层502的交替的次数大于等于8次。

参考图20，采用等离子体刻蚀工艺刻蚀所述堆叠结构504，形成第三刻蚀孔506。

所述等离子刻蚀为现有的常规等离子刻蚀（连续等离子刻蚀），偏置功率源和射频功率源均是连续的输出偏置功率和射频功率，采用现有的常规的等离子刻蚀的刻蚀堆叠结构504是连续的刻蚀过程，相比于偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀，刻蚀时间短，刻蚀效率高。

所述第三刻蚀孔506的深度为后续形成的通孔深度的10%~50%，由于第三刻蚀孔506的深度相对较浅，因此采用常规等离子刻蚀形成第三刻蚀孔506时，刻蚀过程对第三刻蚀孔506侧壁的损伤忽略不计。

采用常规等离子刻蚀形成第三刻蚀孔506后，后续沿第三刻蚀孔506采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀工艺刻蚀所述堆叠结构，直至形成通孔，采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀工艺刻蚀堆叠结构时会在第三刻蚀孔506和后续形成的刻蚀孔侧壁形成聚合物，从而防止偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀时，对第三刻蚀孔506和后续形成的刻蚀孔侧壁的过刻蚀，使形成的通孔具有较好的侧壁形貌的同时，减少了刻蚀时间，提高了效率。

参考图21，沿第三刻蚀孔506（参考图20）对堆叠结构504进行偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀，形成第四刻蚀孔，第三刻蚀孔506和第四刻蚀孔构成通孔508。

所述通孔508的深宽比为15:1~100:1，采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀工艺刻蚀堆叠结构504时会在第三刻蚀孔506和第四刻蚀孔的侧壁形成聚合物，从而防止等离子体刻蚀时，对第三刻蚀孔506和第四刻蚀孔侧壁的过刻蚀，使形成的通孔508具有较好的侧壁形貌。

所述偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀采用的气体为碳氟气体、碳氟氢气体、氧气（O₂）和氩气（Ar），所述碳氟气体为C₄F₈、C₄F₆中的一种或几种，所述碳氟氢气体为CHF₃、CH₂F₂、CH₃F中的一种或几种，CHF₃、CH₂F₂、CH₃F用于提高聚合物浓度，O₂用于控制聚合物的量，CO用于控制氟碳的比例，Ar用于形成正离子，提供反应的能量。

本实施例中所述偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、CH₃F、O₂和Ar的混合气体，以保证等离子体刻蚀过程中，在已形成的刻蚀孔侧壁形成足够的聚合物。

所述偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀是指刻蚀时，偏置功率源以脉冲的方式输出偏置功率，所述等离子体刻蚀为占空比不变的等离子体刻蚀或者占空比不断减小的等离子体刻蚀，即偏置功率源输出脉冲的占空比保持不变或不断减小。

所述占空比不变的等离子体刻蚀的射频功率源功率为500~4000瓦，射频频率为60~120兆赫兹，偏置功率源功率为2000~8000瓦，偏置频率为2~15兆赫兹，刻蚀腔压力为20~100毫托，偏置功率源输出脉冲的占空比保持不变，所述偏置功率源打开和关闭的频率小于50千赫兹，所述偏置功率源输出脉冲的占空比的范围为10%~90%，较佳的，所述占空比的范围为40%~60%，在进行等离子体刻蚀时，在提高刻蚀效率的同时，保证已形成的刻蚀孔的侧壁形成足量的聚合物，保护侧壁不会被过刻蚀。

所述占空比不断减小的等离子体刻蚀过程中，偏置功率源输出脉冲的占空比不断减小，所述占空比随着刻蚀时间的增大逐渐减小，所述占空比的减小为阶梯式的减小，所述占空比随着刻蚀时间的增加从90%逐渐减小到10%，相邻阶梯间的占空比的减小幅度相同或不同，采用这种方式控制过程简单，且刻蚀孔侧壁的聚合物具有较好的均匀性。具体的，将刻蚀时间分成T₁、T₂.....T_N个时间段，每个时间段可以相等也可以不等，相应的每个时间段对应占空比为A₁、A₂.....A_N，A₁﹥A₂﹥.....A_N。较佳的，由于要刻蚀的第二刻蚀孔深度的减小，刻蚀形成第二刻蚀孔时，所述占空比从90%逐渐减小到50%，或者减少刻蚀时间段的分段次数，抑或者增大相邻阶梯间的占空比的变化幅度，以提高刻蚀和聚合物形成的效率。

在本发明其他实施例中，所述占空比不断减小的等离子体刻蚀过程中，所述占空比随着通孔刻蚀深度的增加逐渐减小。所述占空比的减小为阶梯式的减小，所述占空比随着刻蚀深度的增加从90%逐渐减小到10％，相邻阶梯间的占空比的减小幅度相同或不同，采用这种方式控制比较精确，使刻蚀孔侧壁的聚合物具有较好的均匀性。具体的，将通孔的刻蚀深度分成T₁、T₂.....T_N个深度段，每个深度段可以相等也可以不等，相应的每个深度段对应占空比为A₁、A₂.....A_N，A₁﹥A₂﹥.....A_N。较佳的，由于要刻蚀的第二刻蚀孔深度的减小，刻蚀形成第二刻蚀孔时，所述占空比从90%逐渐减小到50%，或者减少刻蚀深度段的分段次数，抑或者增大相邻阶梯间的占空比的变化幅度，以提高刻蚀和聚合物形成的效率。

综上，本发明实施例提供的半导体结构的形成方法，采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀工艺刻蚀氮化硅层和氧化硅层交替分布的多层堆叠结构，形成通孔，由于刻蚀步骤和聚合物形成步骤交替进行，刻蚀形成部分深度的刻蚀孔后，会相应的在刻蚀孔的侧壁形成聚合物，后续沿刻蚀孔继续刻蚀堆叠结构时，保护已形成的刻蚀孔不会被过刻蚀，从而使最终形成的通孔保持垂直的侧壁形貌。

更进一步，采用占空比不变的等离子体刻蚀形成的第一刻蚀孔，接着采用占空比不断减小的等离子体刻蚀沿第一刻蚀孔继续刻蚀堆叠结构，直至形成通孔，使形成的通孔的侧壁具有较好的形貌，减小了通孔的刻蚀时间，提高了效率。

再进一步，采用常规等离子刻蚀形成第三刻蚀孔后，接着采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀沿第三刻蚀孔刻蚀堆叠结构，直至形成通孔，使形成的通孔具有较好的侧壁形貌的同时，减少刻蚀时间，提高了效率。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种半导体结构的形成方法，其特征在于，包括步骤：

对所述堆叠结构进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述堆叠结构，形成刻蚀孔，当偏置功率源关闭时，在已形成的刻蚀孔的侧壁和底部形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成通孔，其中，所述等离子体刻蚀的一个脉冲周期内，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为占空比，等离子体刻蚀过程中，所述占空比逐渐减小，每个脉冲周期内第一时间和第二时间之和保持不变。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述堆叠结构的厚度大于等于1微米。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氮化硅层和氧化硅层交替分布的次数大于等于8次。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子体刻蚀采用的气体为碳氟气体、碳氟氢气体、氧气和氩气。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述碳氟气体为C₄F₈、C₄F₆中的一种或几种，所述碳氟氢气体为CHF₃、CH₂F₂、CH₃F中的一种或几种。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子体刻蚀的射频功率源功率为500～4000瓦，射频频率为60～120兆赫兹，偏置功率源功率为2000～8000瓦，偏置频率为2～15兆赫兹，刻蚀腔压力为20～100毫托。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述偏置功率源打开和关闭的频率小于50千赫兹。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子体刻蚀的一个脉冲周期内，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为占空比，等离子体刻蚀过程中，所述占空比保持不变。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述占空比的范围为10%～90%。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，等离子体刻蚀过程中，所述占空比随着刻蚀时间的增大逐渐减小。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，等离子体刻蚀过程中，所述占空比随着通孔刻蚀深度的增加逐渐减小。

12.如权利要求10或11所述的半导体结构的形成方法，其特征在于，所述占空比的减小为阶梯式的减小。

13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述占空比阶梯式减小时，相邻阶梯间的占空比的减小幅度相同或不同。

14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述占空比从90%逐渐减小到10%。

15.如权利要求1所述的半导体结构的形成方法，其特征在于，进行等离子体刻蚀时，首先采用占空比不变的等离子体刻蚀所述堆叠结构，形成第一刻蚀孔，接着沿第一刻蚀孔，采用占空比不断减小的等离子体刻蚀堆叠结构，形成第二刻蚀孔，第一刻蚀孔和第二刻蚀孔构成通孔。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一刻蚀孔的深度为通孔深度的30%～60%。

17.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述堆叠结构进行等离子体刻蚀之前，采用连续的等离子体刻蚀工艺刻蚀所述堆叠结构，形成第三刻蚀孔，接着沿第三刻蚀孔对堆叠结构进行偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀，形成第四刻蚀孔，第三刻蚀孔和第四刻蚀孔构成通孔。

18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第三刻蚀孔的深度为通孔深度的10%～50%。

19.如权利要求17所述的半导体结构的形成方法，其特征在于，所述偏置功率源以脉冲的方式输出偏置功率等离子体刻蚀为占空比不变的等离子体刻蚀或占空比不断减小的等离子体刻蚀。

20.如权利要求1所述的半导体结构的形成方法，其特征在于，所述通孔的深宽比为15:1～100:1。

21.如权利要求1所述的半导体结构的形成方法，其特征在于，所述堆叠结构的表面还形成有掩膜层。