CN100442452C - 等离子蚀刻法 - Google Patents

等离子蚀刻法 Download PDF

Info

Publication number
CN100442452C
CN100442452C CNB2004800355465A CN200480035546A CN100442452C CN 100442452 C CN100442452 C CN 100442452C CN B2004800355465 A CNB2004800355465 A CN B2004800355465A CN 200480035546 A CN200480035546 A CN 200480035546A CN 100442452 C CN100442452 C CN 100442452C
Authority
CN
China
Prior art keywords
gas
aforementioned
etching
plasma etching
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800355465A
Other languages
English (en)
Other versions
CN1886824A (zh
Inventor
奥根充弘
广岛满
铃木宏之
三宅清郎
渡边彰三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1886824A publication Critical patent/CN1886824A/zh
Application granted granted Critical
Publication of CN100442452C publication Critical patent/CN100442452C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明之目的为:提供一种不仅能够同时满足对沟槽形状的要求和对深径比的要求,而且还能够形成具有平滑形状侧壁之沟槽的等离子蚀刻法。本发明将硅基片装载在下电极(120)上,通过气体导入口(140)供应蚀刻气体,再由排气口(150)排气,并从高频电源(130a、130b)分别向上电极(110)以及下电极(120)供应高频电力,然后利用ICP法将蚀刻气体等离子化,生成活性种,对硅基片进行蚀刻,作为蚀刻气体,使用一种混合气体:以SF6气体作为主要成分,里面添加了O2气体以及He气体。

Description

等离子蚀刻法
技术领域
本发明涉及等离子蚀刻法,尤其涉及良好形成沟槽的等离子蚀刻法。
背景技术
近年来,随着电子仪器的小型化,相关的半导体器件也越来越被要求小型化。因此,为了半导体器件的元件隔离和确保存储单元容量面积,在硅基片上形成的沟槽和孔(via hole)被要求为例如40以上的高深径比(沟槽或孔的深度/沟槽或孔的直径)。于是,作为在硅基片上形成这种高深径比的沟槽和孔的方法,有如下等离子蚀刻法,即:利用将蚀刻气体等离子化生成的活性种(离子和自由基),对硅基片进行蚀刻。由于沟槽和孔的等离子蚀刻法原理大致相同,因此下面就沟槽阐述一下。
对于沟槽,被要求高深径比的同时,如图10所示,被要求将侧壁部的倾斜角作成约为90度(垂直)。但是,如果要想作成高深径比的沟槽,就很难控制沟槽的形状,所以面临着这样一个问题:无法同时满足对沟槽形状的要求和对深径比的要求。即:在利用等离子蚀刻法对硅基片进行蚀刻的工序上,带中性电荷的自由基会各向同性地入射到硅基片表层,造成侧向蚀刻。因此这一点在高深径比的沟槽上会尤其明显,沟槽形状无法成为规定的形状,而成为如图11所示的形状。
作为解决这种问题的已知技术,有例如专利文献1、2所记载的等离子蚀刻法。
下面,就利用专利文献1、2所记载的等离子蚀刻法对硅基片进行蚀刻的方法,按照图12A~图12D的顺序作一下说明。
首先,如图12A所示,使用已构图形成的掩膜300,并以因蚀刻气体等离子化而产生的活性种对硅基片310进行蚀刻。这时,离子因负偏压被加速,垂直地入射到硅基片310表层,向垂直方向进行蚀刻,而自由基各向同性地入射到硅基片310表层,在上端开口部的掩膜300下,造成侧向蚀刻。
而后,如图12B所示,在沟槽内的硅基片310表层形成针对蚀刻的保护膜320。
接下来,如图12C所示,再次利用活性种对硅基片310进行蚀刻。这时,由于沟槽侧壁被保护膜320所覆盖,因此自由基对侧面的蚀刻则会停止,而进行垂直方向的蚀刻和新出现的沟槽侧壁的蚀刻。
然后,如图12D所示,反复进行上述图12A~图12C的工序。
如果是使用上述以往的等离子蚀刻法,要分数次进行蚀刻工序,并且在进行蚀刻前用保护膜覆盖沟槽侧壁。因而通过增加蚀刻次数,能够形成高深径比的沟槽,并能够抑制对沟槽侧壁进行的蚀刻,所以能够同时满足对沟槽形状的要求和对深径比的要求。
专利文献1:特开昭60-50923号公报
专利文献2:特开平7-503815号公报
但是,如果是采用以往的等离子蚀刻法,则需反复进行蚀刻工序和形成保护膜的工序,所以就存在一个问题:沟槽侧壁产生凹凸。
发明内容
因此鉴于这一问题,本发明之目的为:提供一种不仅能够同时满足对沟槽形状的要求和对深径比的要求,而且还能够形成具有平滑形状侧壁之沟槽的等离子蚀刻法。
为了达到上述目的,本发明涉及的等离子蚀刻法的特征在于:在处理室内对由Si构成的被处理体进行等离子蚀刻的方法,将含有氟化合物气体以及稀有气体的蚀刻气体导入前述处理室内,将前述蚀刻气体等离子化后对前述被处理体进行蚀刻。在此,前述蚀刻气体还包括O2气体,前述氟化合物气体也可以为SF6气体,前述稀有气体也可以为He气体,导入前述处理室内的He气体量也可以为前述蚀刻气体总流量的30%以上,前述蚀刻气体也可以利用ICP法等离子化。
因而,能够产生出一种能够将沟槽内部的气体驱逐到外面去的气流,而且能够缩短沟槽内部的反应产物以及活性种的滞留时间,所以即使在需要形成高深径比的沟槽时,也能够抑制在沟槽上产生侧向蚀刻,或沟槽底部变尖。即:能够实现可以同时满足对沟槽形状的要求和对深径比的要求的等离子蚀刻装置。并且,将以1次蚀刻工序在硅基片上形成沟槽,因而能够防止在沟槽侧壁产生凹凸。即,能够实现可以形成具有平滑形状侧壁之沟槽的等离子蚀刻法。
在此,前述处理室的内壁也可以由绝缘性材料构成。再者,前述绝缘性材料也可以为:石英、氧化铝、经氧化铝膜处理的铝母材、或氧化钇。
由此,能够高度保持等离子体的密度,高度维持蚀刻速率,以防止降低针对沟槽的侧壁保护效果,因此能够实现可以不在沟槽上造成侧向蚀刻而形成规定形状之沟槽的等离子蚀刻法。
此外,前述蚀刻气体还可以包括Cl2气体。再者,导入到前述处理室内的Cl2气体量也可以是前述蚀刻气体总流量的10%以下。
由此,因为蚀刻气体包括Cl2,所以如果沟槽侧壁保护效果过强了的话,保护至沟槽底部的作用就会发挥出来,能够实现可以减少因一部分蚀刻受阻而产生之沟槽底部残渣的等离子蚀刻法。
再者,前述氟化合物气体为SF6气体或NF3气体,并可以向前述蚀刻气体施加27MHz以上频率的电力,使之等离子化。
由此,能够抑制对沟槽的侧向蚀刻的进行,因而能够实现可以不在沟槽上造成侧向蚀刻而形成规定形状之沟槽的等离子蚀刻法。
再者,前述稀有气体为He气体,导入到前述处理室内的He气体量也可以是前述蚀刻气体总流量的80%以上。
由此,能够进一步抑制对沟槽的侧向蚀刻的进行,因而能够实现可以形成规定形状之沟槽的等离子蚀刻法。
再者,前述蚀刻气体还含有聚合物生成气体,前述氟化合物气体也可以为SF6气体,前述聚合物生成气体也可以为C4F8气体、CHF3气体、C5F8气体以及C4F6气体之任意一种。此外,前述氟化合物气体为SF6气体,并也可以向前述蚀刻气体施加500kHz频率的电力,使之等离子化。
由此,对SOI基片等进行蚀刻时,因为即使是在露出绝缘性阻挡层后,也能够继续保护沟槽侧壁,所以能够实现可以不在沟槽上造成侧向蚀刻而在SOI基片等上形成规定形状之沟槽的等离子蚀刻法。
再者,也可以使用包括O2气体、并采用SF6气体作为氟化合物气体的蚀刻气体对前述被处理体进行蚀刻,然后使用包括聚合物生成气体、并采用SF6气体作为氟化合物气体的蚀刻气体进一步对前述被处理体进行蚀刻。
由此,能够在因蚀刻而露出绝缘性阻挡层之前,进行使用O2气体的蚀刻,实现高蚀刻速度,并能够在因蚀刻而露出绝缘性阻挡层之后,进行使用聚合物生成气体的蚀刻,实现侧向蚀刻进行少的蚀刻。
再者,前述氟化合物气体可以为CF4气体。此外,前述稀有气体也可以为Ar气体,导入前述处理室内的Ar气体量也可以是前述蚀刻气体总流量的50~90%。
由此,能够降低活性,可将蚀刻速度减慢,所以能以高尺寸精度形成深度浅的高深径比沟槽。
发明效果
利用有关本发明的等离子蚀刻法,即使要形成高深径比的沟槽时,也能够抑制在沟槽上产生侧向蚀刻,或沟槽底部变尖,并能够同时满足对沟槽形状的要求和对深径比的要求,另外还能够形成具有平滑形状侧壁的沟槽,进而不在沟槽上造成侧向蚀刻而形成规定形状的沟槽。除此之外,还能够以高尺寸精度形成深度浅的高深径比的沟槽。
因而,利用本发明,能够提供可以同时满足对沟槽形状的要求和对深径比的要求,并可以形成具有平滑形状侧壁之沟槽的等离子蚀刻法,实用价值极高。
附图说明
图1是表示本发明第1实施方式的等离子蚀刻装置的结构。
图2是表示作为该实施方式的等离子蚀刻装置上的蚀刻气体使用He气体的效果。
图3A是表示对该实施方式的等离子蚀刻装置上的蚀刻处理室内壁使用绝缘性材料的效果。
图3B是表示对该实施方式的等离子蚀刻装置上的蚀刻处理室内壁使用绝缘性材料的效果。
图4是表示第2实施方式的等离子蚀刻装置的结构。
图5是表示He量与底切大小的关系。
图6是表示形成产生了凹口之沟槽的SOI基片断面图。
图7是表示本发明第3实施方式的等离子蚀刻装置的结构。
图8是表示本发明第4实施方式的等离子蚀刻装置的结构。
图9是表示在该实施方式的等离子蚀刻装置上,在硅基片上形成沟槽的样子。
图10是表示形成了规定形状之沟槽的硅基片断面图。
图11是表示形成了产生侧向蚀刻之沟槽的硅基片断面图。
图12A是表示用以往的等离子蚀刻法对硅基片进行蚀刻的情况。
图12B是表示用以往的等离子蚀刻法对硅基片进行蚀刻的情况。
图12C是表示用以往的等离子蚀刻法对硅基片进行蚀刻的情况。
图12D是表示用以往的等离子蚀刻法对硅基片进行蚀刻的情况。
符号说明
100、1100蚀刻处理室
110上电极
120下电极
130a、130b、730a、730b、1030a、1030b、1110a、1110b高频电源
140、1120气体导入口
150、1130排气口
300掩膜
310、910、1150a硅基片
320保护膜
600蚀刻处理室壁
610等离子体
900凹口
920阻挡层
1000底切(undercut)
1140感应线圈
1150电极
1150a硅基片
1160介质板
1170加热器
1180处理室加热器
具体实施方式
下面,参照图面,就本发明实施方式的等离子蚀刻装置进行一下说明。
(第1实施方式)
图1是表示第1实施方式的等离子蚀刻装置的结构。
等离子蚀刻装置为一种例如ICP(Inductively CoupledPlasma)型的蚀刻装置,具有如下设备:真空蚀刻处理室100、蚀刻处理室100内的上电极110以及下电极120、高频电源130a、130b以及气体导入口140和排气口150。
蚀刻处理室100为可进行蚀刻的处理室,内壁由绝缘性材料构成,例如是石英、氧化铝、经氧化铝膜处理(耐腐蚀处理)的铝母材、或者氧化钇等。
高频电源130a、130b供应例如13.56MHz的高频电力。
气体导入口140向蚀刻处理室100供应气体。
排气口150排放蚀刻处理室100内的气体。
接下来,下面就作为制造晶体管等半导体器件的1道工序,使用上述等离子蚀刻装置进行硅基片的沟槽加工之方法,按顺序进行一下说明。
首先,在下电极120上装载硅基片,将蚀刻处理室100的内部保持在一定的压力下,同时通过气体导入口140供应蚀刻气体,并由排气口150排气。在此,蚀刻气体为一种混合气体,它将氟化合物气体例如SF6气体作为主要成分,里面加上一些添加气体,例如O2气体以及稀有气体例如He气体等。另外,如果He量少的话,SF6气体以及O2气体在蚀刻气体中的所占比率就会增大,而在沟槽上产生侧向蚀刻,或沟槽底部变尖,另外如果多的话,SF6气体以及O2气体在蚀刻气体中的所占比率又会变小,从而无法进行蚀刻,所以要进行调节,占总流量的比率要达到30%以上。另外,添加气体也可以为CO和CO2等碳化合物,而稀有气体也可以为Ar气体、Xe气体、Ne气体以及Kr气体。
其次,从高频电源130a、130b,分别向上电极110以及下电极120供应高频电力,将蚀刻气体等离子化。F+离子、F自由基等等离子体中的活性种与硅基片的硅产生反应,生成SiF4、SiO2等反应产物,对硅基片进行蚀刻,形成沟槽。这时,要考虑到蚀刻对象为硅基片,将施加给下电极120的RF功率设定为低,例如约50W。
如上所述,如果利用本实施方式的等离子蚀刻装置,将使用含有He气体的蚀刻气体,在硅基片上形成沟槽。因而,如图2所示,能够产生出一种可将沟槽内部的气体驱逐到外面去的气流,并且能够缩短沟槽内部的反应产物以及活性种的滞留时间,所以本实施方式的等离子蚀刻装置即使在需要形成例如40以上的高深径比的沟槽时,也能够抑制在沟槽上产生侧向蚀刻,或沟槽底部变尖。即:能够实现可以同时满足对沟槽形状的要求和对深径比比的要求的等离子蚀刻装置。
另外,如果利用本实施方式的等离子蚀刻装置,将以1次蚀刻工序在硅基片上形成沟槽,因而能够防止在沟槽侧壁产生凹凸。因此,本实施方式的等离子蚀刻装置能够实现可以形成具有平滑形状侧壁之沟槽的等离子蚀刻装置。
其次,如果利用本实施方式的等离子蚀刻装置,将使用含有O2气体的蚀刻气体对硅基片进行蚀刻。因而,能够提高针对沟槽的侧壁保护效果,所以本实施方式的等离子蚀刻装置能够实现可以不在沟槽上造成侧向蚀刻而形成规定形状之沟槽的等离子蚀刻装置。
而且如果利用本实施方式的等离子蚀刻装置,蚀刻处理室100的内壁由绝缘性材料构成。因而不会如图3A所示那样,由于因放电产生的电子对蚀刻处理室壁600的碰撞,使得等离子体610的密度减低,而是如图3B所示,能够高度保持等离子体610的密度,高度维持蚀刻速率,以防止降低针对沟槽的侧壁保护效果,因此本实施方式的等离子蚀刻装置能够实现可以不在沟槽上造成侧向蚀刻而形成规定形状之沟槽的等离子蚀刻装置。
另外,在本实施方式的等离子蚀刻装置上,蚀刻气体应为一种混合气体,它以SF6气体作为主要成分,里面添加O2气体以及稀有气体。但是,在蚀刻气体中,还可以添加例如总流量的10%以下的氯(Cl2)气体,例如约10%。由此,如果沟槽侧壁保护效果过强了的话,保护至沟槽底部的作用就会发挥出来,能够减少沟槽底部因一部分蚀刻受阻而产生的残渣。
其次,在本实施方式的等离子蚀刻装置上,虽然蚀刻气体以SF6气体作为主要成分,但也可以以NF3气体为主要成分。
(第2实施方式)
在上述第1实施方式的等离子蚀刻装置上,作为蚀刻气体,应使用含有SF6气体、O2气体以及稀有气体的混合气体,对其混合气体应施加例如13.56MHz的高频电力。但是,作为蚀刻气体,即使使用不含O2气体的混合气体、即含有SF6气体等氟化合物气体以及稀有气体的混合气体,并对其混合气体施加27MHz以上的高频电力,也能够获得同样的效果。
因此,在第2实施方式的等离子蚀刻装置上,作为蚀刻气体,使用了含有SF6气体等氟化合物气体以及稀有气体的混合气体,并对其混合气体施加了27MHz以上的高频电力。下面,就以与第1实施方式之不同点为中心,进行一下说明。
图4是表示第2实施方式的等离子蚀刻装置的结构。
等离子蚀刻装置具有与第1实施方式的等离子蚀刻装置不同的高频电源,配有如下设备:蚀刻处理室100、上电极110以及下电极120、高频电源730a、730b以及气体导入口140和排气口150。
高频电源730a、730b供应27MHz以上的高频电力,例如功率消耗少的27MHz的高频功率。
接下来,下面关于使用了上述等离子蚀刻装置的硅基片沟槽加工,按照顺序进行一下说明。
首先,在下电极120上装载硅基片,将蚀刻处理室100的内部保持在一定的压力下,同时通过气体导入口140供应蚀刻气体,并由排气口150排气。在此,蚀刻气体为一种混合气体,它将SF6气体等氟化合物气体作为主要成分,再添加稀有气体、例如He等气体。另外,对沟槽的侧向蚀刻的进行程度,即底切(图11的1000)大小对于He量显示出如图5所示的变化。即:He量一旦小于80%,侧向蚀刻的进行程度则会变大。因而要调节He量,使之占总流量的比率达到80%以上。另外,稀有气体也可以为Ar气体和Xe气体。
其次,从高频电源730a、730b,分别向上电极110以及下电极120供应高频电力,将蚀刻气体等离子化。F+离子、F自由基等等离子体中的活性种与硅基片的硅产生反应,生成SiF4等反应产物,并对硅基片进行蚀刻,形成沟槽。
如上所述,如果利用本实施方式的等离子蚀刻装置,与第1实施方式的等离子蚀刻装置相同,能够实现可以同时满足对沟槽形状的要求和对深径比的要求的等离子蚀刻装置。
另外,如果利用本实施方式的等离子蚀刻装置,与第1实施方式的等离子蚀刻装置相同,能够实现可以形成具有平滑形状侧壁之沟槽的等离子蚀刻装置。
其次,如果利用本实施方式的等离子蚀刻装置,将对蚀刻气体施加27MHz以上的高频电力,使之等离子化后,对硅基片进行蚀刻。因而,能够抑制对沟槽的侧向蚀刻的进行,所以本实施方式的等离子蚀刻装置能够实现可以不在沟槽上造成侧向蚀刻而形成规定形状之沟槽的等离子蚀刻装置。
另外,在本实施方式的等离子蚀刻装置上,虽然蚀刻气体以SF6气体作为主要成分,但也可以以NF3气体作为主要成分。
而且,在本实施方式的等离子蚀刻装置上,作为蚀刻气体,即使使用含有SF6气体、O2气体以及稀有气体的混合气体,并对其混合气体施加27MHz以上的高频电力,也能够获得同样的效果。
(第3实施方式)
在上述第1实施方式的等离子蚀刻装置上,作为蚀刻气体,应使用含有SF6气体、O2气体以及稀有气体的混合气体。但是作为蚀刻气体,即使使用含有SF6气体等氟化合物气体、聚合物生成气体以及稀有气体的混合气体,也能够获得同样的效果,进而能够抑制对在SOI(Silicon On Insulator)基片等下方有绝缘性阻挡层的硅基片进行蚀刻时产生的侧向蚀刻的进行。
即:如果是第1实施方式的等离子蚀刻装置,由O2与硅反应生成的反应产物保护了沟槽的侧壁。因而在SOI基片等上,一旦因蚀刻露出阻挡层,反应产物的生成就会停止而无法再保护沟槽侧壁,在阻挡层920近旁的硅基片910上形成如图6所示的凹口900。但是,如果作为蚀刻气体使用聚合物生成气体的话,便可通过由聚合物生成气体生成的聚合体来保护沟槽侧壁。因此,即使露出阻挡层,聚合体的生成也不会停止而能够继续保护沟槽侧壁。
因此,在第3实施方式的等离子蚀刻装置上,作为蚀刻气体,使用了含有SF6气体等氟化合物气体、聚合物生成气体以及稀有气体的混合气体。下面,就以与第1实施方式的不同点为中心,做一下说明。另外作为聚合体生成气体,有例如C4F8气体、CHF3气体、C5F8气体以及C4F6气体等。
图7是表示第3实施方式的等离子蚀刻装置的结构。
等离子蚀刻装置具有与第1实施方式的等离子蚀刻装置相同的结构,配有如下设备:蚀刻处理室100、上电极110以及下电极120、高频电源1030a、1030b以及气体导入口140和排气口150。
接下来,下面关于使用了上述等离子蚀刻装置的SOI基片的沟槽加工,按顺序进行一下说明。
首先,在下电极120上装载SOI基片,将蚀刻处理室100的内部保持在一定的压力下,同时通过气体导入口140供应蚀刻气体,并由排气口150排气。在此,蚀刻气体为一种混合气体,它以SF6气体等氟化合物气体作为主要成分,里面添加了聚合物生成气体以及稀有气体、例如He气体等。另外,He量如果少的话,SF6气体在蚀刻气体中的所占比率就会增大,而在沟槽上产生侧向蚀刻,或沟槽底部变尖,另外如果多的话,SF6气体在蚀刻气体中的所占比率又会变小,从而无法进行蚀刻,所以要进行调节,使之占总流量的比率达到30%以上。另外,稀有气体也可以为Ar气体、Xe气体。
其次,从高频电源1030a、1030b,分别向上电极110以及下电极120供应高频电力,将蚀刻气体等离子化。F+离子、F自由基等等离子体中的活性种与SOI基片的硅产生反应,生成Si2F6等反应产物,并对SOI基片的硅基片进行蚀刻,直至露出阻挡层,形成沟槽。
如上所述,如果利用本实施方式的等离子蚀刻装置,与第1实施方式的等离子蚀刻装置相同,能够实现可以同时满足对沟槽形状的要求和对深径比的要求的等离子蚀刻装置。
另外,如果利用本实施方式的等离子蚀刻装置,与第1实施方式的等离子蚀刻装置相同,能够实现可以形成具有平滑形状侧壁之沟槽的等离子蚀刻装置。
而且,如果利用本实施方式的等离子蚀刻装置,将使用含有聚合物生成气体的蚀刻气体,在SOI基片上形成沟槽。因而,在露出阻挡层后也能够继续保护沟槽侧壁,所以本实施方式的等离子蚀刻装置能够实现可以不在沟槽上造成侧向蚀刻而在SOI基片等上形成规定形状之沟槽的等离子蚀刻装置。
另外,在本实施方式的等离子蚀刻装置上,作为蚀刻气体,应使用含有SF6气体、聚合物生成气体以及稀有气体的混合气体,抑制对在SOI基片等下方有阻挡层的硅基片进行蚀刻时产生的侧向蚀刻的进行。但是作为蚀刻气体,即使使用不含聚合物生成气体的混合气体,即含有氟化合物气体例如SF6气体以及稀有气体的混合气体,但因等离子蚀刻装置备有供应例如500kHz的低频电力的低频电源,因此只要向蚀刻气体施加500kHz的低频电力,也能够获得同样的效果。
即:如果是第1实施方式的等离子蚀刻装置,因为使用了13.56MHz的高频电力,所以正离子是低速地入射硅基片。因而在SOI基片等上,一旦因蚀刻而露出阻挡层,那么因已经入射的正离子而带了电的阻挡层,会使在此之后入射的正离子的轨道弯曲。但是,如果是使用500kHz的低频电力,正离子便可高速入射硅基片。因而即使在SOI基片等上因蚀刻而露出阻挡层,正离子的轨道也不会弯曲很大,能够继续保护沟槽侧壁。
因而,也可以通过对蚀刻气体施加500kHz的低频电力使之等离子化的方法,来实现能够在SOI基片等上形成规定形状之沟槽的等离子蚀刻装置。
另外,在本实施方式的等离子蚀刻装置上,应实现下述等离子蚀刻装置功能:能够通过使用上述聚合物生成气体的蚀刻,或者是使用低频电力的蚀刻,在SOI基片等上形成规定形状之沟槽。但是,也可以使用含有SF6气体、O2气体以及稀有气体的混合气体作为蚀刻气体,像第1实施方式那样进行蚀刻,直至例如50~90%以上的沟槽被加工,之后为了加工剩余的沟槽,再进行使用上述聚合物生成气体的蚀刻或者是使用低频电力的本实施方式的蚀刻。
由此,能够在因蚀刻而露出阻挡层之前,进行使用O2气体的蚀刻,实现高蚀刻速度,并能够在因蚀刻而露出阻挡层之后,进行使用聚合物生成气体的蚀刻,实现侧向蚀刻进行少的蚀刻。
另外,在本实施方式的等离子蚀刻装置上,蚀刻气体应以SF6气体作为主要成分,但也可以以NF3气体作为主要成分。
(第4实施方式)
在上述第1实施方式的等离子蚀刻装置上,刚开始进行蚀刻处理时,一旦在等离子体稳定之前结束沟槽的加工,沟槽的深度就会产生偏差。因而,当要形成深度浅、例如200nm以下的沟槽时,需要减慢蚀刻速度,不要在等离子体稳定之前结束沟槽的加工。但是,如果是第1实施方式的等离子蚀刻装置,不可能将蚀刻速度减慢到50nm/min以下,当要形成深度浅的沟槽时,因为在等离子体稳定之前沟槽的加工便会结束,所以不可能以高尺寸精度形成深度浅的沟槽。这时,作为减慢蚀刻速度的方法,可考虑使用这一方法:降低向下电极施加的RF功率。但RF功率一旦降低,等离子体的密度就会降低,所以难以得到所希望的自由基和离子,而且由于放电变得不稳定,所以如果用这种方法则会产生新的问题。
因此,在第4实施方式的等离子蚀刻装置上,作为蚀刻气体,使用含有氟化合物气体、例如CF4气体以及稀有气体的混合气体。下面,就以与第1实施方式的不同点为中心,进行一下说明。
图8是表示第1实施方式的等离子蚀刻装置的结构。
等离子蚀刻装置为例如ICP型的蚀刻装置,配有如下设备:真空的蚀刻处理室1100、高频电源1110a、1110b以及气体导入口1120、排气口1130、螺旋天线状的感应线圈1140、载有硅基片1150a的电极1150和石英板等介质板1160、加热器1170、处理室加热器1180。
蚀刻处理室1100为可进行蚀刻的处理室。
高频电源1110a、1110b将例如13.56MHz的高频电压施加给感应线圈1140以及电极1150。
气体导入口1120向蚀刻处理室1100供应气体。
排气口1130排放蚀刻处理室1100内的气体。
接下来,下面关于使用了上述等离子蚀刻装置的硅基片的沟槽加工,按顺序进行一下说明。
首先,在电极1150上装载硅基片1150a,将蚀刻处理室1100的内部保持在一定的压力下,同时通过气体导入口1120供应蚀刻气体,并由排气口1130排气。在此,蚀刻气体为一种混合气体,它以CF4气体等氟化合物气体作为主要成分,里面添加了稀有气体、例如Ar气体等。另外,Ar量如果少的话,CF4气体在蚀刻气体中所占的比率就会增大,从而在沟槽上产生侧向蚀刻,或沟槽底部变尖,而如果多的话,CF4气体在蚀刻气体中所占的比率又会变小,从而无法进行蚀刻,所以要进行调节,使之占总流量的比率达到50~90%以上。另外,稀有气体也可以为He气体和Xe气体。
其次,从高频电源1110a、1110b,分别向感应线圈1140以及电极1150供应高频电力,将蚀刻气体等离子化。F+离子、F自由基等等离子体中的活性种如图9所示,与硅基片的硅产生反应,生成SiFx、Si2F6等反应产物,对硅基片进行蚀刻,形成沟槽。
如上所述,如果利用本实施方式的等离子蚀刻装置,将使用含有Ar气体的蚀刻气体,在硅基片上形成沟槽。因而,能够产生出一种能够将沟槽内部的气体驱逐到外面去的气流,而且能够缩短沟槽内部的反应产物以及活性种的滞留时间,所以本实施方式的等离子蚀刻装置即使在需要形成例如40以上的高深径比的沟槽时,也能够抑制在沟槽上产生侧向蚀刻,或沟槽底部变尖。即:能够实现可以同时满足对沟槽形状的要求和对深径比的要求的等离子蚀刻装置。
另外,如果利用本实施方式的等离子蚀刻装置,将以1次蚀刻工序在硅基片上形成沟槽。因而能够防止在沟槽侧壁产生凹凸,所以,本实施方式的等离子蚀刻装置是能够实现可以形成具有平滑形状侧壁之沟槽的等离子蚀刻装置。
而且,如果利用本实施方式的等离子蚀刻装置,将以比SF6气体离解自由基程度小的CF4气体作为主要成分,里面再添加上Ar气体,用这种混合气体作为蚀刻气体,在硅基片上形成沟槽。由此,能够降低活性,可将蚀刻速度减慢到50nm/min以下,例如降为12nm/min,所以本实施方式的等离子蚀刻装置是能够实现可以以高尺寸精度形成例如200nm以下深度浅的高深径比之沟槽的等离子蚀刻装置,即:如果要以2000nm/min的蚀刻速度形成100nm深度的沟槽的话,蚀刻将以约3sec结束,所以如果考虑到至等离子体稳定所需时间,在样本之间的标准偏差约为1sec,那么蚀刻深度的标准偏差将约为30%,超出作为蚀刻深度的标准偏差所能允许的约5%。但如果是以20nm/min的蚀刻速度形成100nm深度的沟槽的话,以相同的计算,蚀刻深度的标准偏差将约为0.3%,没有超过约5%的标准,所以本实施方式的等离子蚀刻装置能够在纵深方向上实现相当高精度的控制。
产业上利用的可能性
本发明能够利用于等离子蚀刻法,尤其是能够利用于当加工半导体器件的沟槽时对半导体基片的蚀刻等。

Claims (15)

1、一种在处理室内对由Si构成的被处理体进行等离子蚀刻的方法,该等离子蚀刻法具有下述特征:
将含有氟化合物气体以及稀有气体的蚀刻气体导入前述处理室内,向前述蚀刻气体施加27MHz以上频率的电力,使前述蚀刻气体等离子化,并对前述被处理体进行蚀刻,其中,前述稀有气体的量是前述蚀刻气体的总流量的80%以上。
2、如权利要求1所记载的等离子蚀刻法,具有下述特征:
前述氟化合物气体为SF6气体。
3、如权利要求2所记载的等离子蚀刻法,具有下述特征:
前述稀有气体为He气体。
4、如权利要求1所记载的等离子蚀刻法,具有下述特征:
利用ICP法使前述蚀刻气体等离子化。
5、如权利要求3所记载的等离子蚀刻法,具有下述特征:
前述处理室的内壁由绝缘性材料构成。
6、如权利要求5所记载的等离子蚀刻法,具有下述特征:
前述绝缘性材料为:石英、氧化铝、经氧化铝膜处理的铝母材、或氧化钇。
7、如权利要求2所记载的等离子蚀刻法,具有下述特征:
前述蚀刻气体还包括Cl2气体。
8、如权利要求7所记载的等离子蚀刻法,具有下述特征:
导入到前述处理室内的Cl2气体量是前述蚀刻气体总流量的10%以下。
9、如权利要求1所记载的等离子蚀刻法,具有下述特征:
前述氟化合物气体为NF3气体。
10、如权利要求9所记载的等离子蚀刻法,具有下述特征:
前述稀有气体为He气体,
导入到前述处理室内的He气体量是前述蚀刻气体总流量的80%以上。
11、如权利要求1所记载的等离子蚀刻法,具有下述特征:
前述蚀刻气体还含有聚合物生成气体,
前述氟化合物气体为SF6气体。
12、如权利要求11所记载的等离子蚀刻法,具有下述特征:
前述聚合物生成气体为C4F8气体、CHF3气体、C5F8气体以及C4F6气体之任意一种。
13、如权利要求1所记载的等离子蚀刻法,具有下述特征:
使用包括O2气体、CO气体或CO2气体、并采用SF6气体作为氟化合物气体的蚀刻气体,对前述被处理体进行蚀刻,然后使用包括聚合物生成气体、并采用SF6气体作为氟化合物气体的蚀刻气体,进一步对前述被处理体进行蚀刻。
14、一种在处理室内对由Si构成的被处理体进行等离子蚀刻的方法,该等离子蚀刻法具有下述特征:
将含有氟化合物气体以及稀有气体的蚀刻气体导入前述处理室内,使前述蚀刻气体等离子化,并对前述被处理体进行蚀刻;
前述氟化合物气体为CF4气体;
当作为前述氟化合物气体使用前述CF4气体时,蚀刻速度减慢到50nm/min以下,从而提高蚀刻深度的精度;
其中,前述稀有气体的量是前述蚀刻气体的总流量的50~90%。
15、如权利要求14所记载的等离子蚀刻法,具有下述特征:
前述稀有气体为Ar气体。
CNB2004800355465A 2003-12-01 2004-11-26 等离子蚀刻法 Active CN100442452C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003402110A JP4098225B2 (ja) 2003-12-01 2003-12-01 プラズマエッチング方法
JP401876/2003 2003-12-01
JP402110/2003 2003-12-01
JP340752/2004 2004-11-25

Publications (2)

Publication Number Publication Date
CN1886824A CN1886824A (zh) 2006-12-27
CN100442452C true CN100442452C (zh) 2008-12-10

Family

ID=34725821

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800355465A Active CN100442452C (zh) 2003-12-01 2004-11-26 等离子蚀刻法

Country Status (2)

Country Link
JP (1) JP4098225B2 (zh)
CN (1) CN100442452C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608195B2 (en) * 2006-02-21 2009-10-27 Micron Technology, Inc. High aspect ratio contacts
WO2011093258A1 (ja) * 2010-01-26 2011-08-04 株式会社 アルバック ドライエッチング方法
US8871105B2 (en) * 2011-05-12 2014-10-28 Lam Research Corporation Method for achieving smooth side walls after Bosch etch process
CN103086607B (zh) * 2011-10-28 2015-08-26 清华大学 光栅的制备方法
US9159574B2 (en) * 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498312A (en) * 1993-05-27 1996-03-12 Robert Bosch Gmbh Method for anisotropic plasma etching of substrates
US20010001743A1 (en) * 1999-04-20 2001-05-24 Mcreynolds Darrell Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
US6277756B1 (en) * 1999-02-12 2001-08-21 Denso Corporation Method for manufacturing semiconductor device
WO2001061750A2 (en) * 2000-02-17 2001-08-23 Applied Materials, Inc. Method of etching a shaped cavity
US20010023960A1 (en) * 2000-02-28 2001-09-27 Hajime Soga Method for manufacturing semiconductor device and insulated gate type power transistor
US20010028093A1 (en) * 2000-03-30 2001-10-11 Kazuo Yamazaki Fabrication method for semiconductor integrated circuit devices and semiconductor integrated circuit device
WO2003030239A1 (fr) * 2001-09-28 2003-04-10 Sumitomo Precision Products Co., Ltd. Procede de gravure de substrat de silicium et appareil de gravure
JP2003303812A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及び装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498312A (en) * 1993-05-27 1996-03-12 Robert Bosch Gmbh Method for anisotropic plasma etching of substrates
US6277756B1 (en) * 1999-02-12 2001-08-21 Denso Corporation Method for manufacturing semiconductor device
US20010001743A1 (en) * 1999-04-20 2001-05-24 Mcreynolds Darrell Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
WO2001061750A2 (en) * 2000-02-17 2001-08-23 Applied Materials, Inc. Method of etching a shaped cavity
US20010023960A1 (en) * 2000-02-28 2001-09-27 Hajime Soga Method for manufacturing semiconductor device and insulated gate type power transistor
US20010028093A1 (en) * 2000-03-30 2001-10-11 Kazuo Yamazaki Fabrication method for semiconductor integrated circuit devices and semiconductor integrated circuit device
WO2003030239A1 (fr) * 2001-09-28 2003-04-10 Sumitomo Precision Products Co., Ltd. Procede de gravure de substrat de silicium et appareil de gravure
JP2003303812A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及び装置

Also Published As

Publication number Publication date
JP2005166838A (ja) 2005-06-23
CN1886824A (zh) 2006-12-27
JP4098225B2 (ja) 2008-06-11

Similar Documents

Publication Publication Date Title
KR102436237B1 (ko) 에칭 방법 및 에칭 장치
US7364956B2 (en) Method for manufacturing semiconductor devices
JPH06163478A (ja) 半導体のドライエッチング方法
KR100686763B1 (ko) 포커스링, 플라즈마 에칭 장치 및 플라즈마 에칭 방법
US6037265A (en) Etchant gas and a method for etching transistor gates
US5851926A (en) Method for etching transistor gates using a hardmask
KR20020027520A (ko) 에칭 공정용 측벽 폴리머 형성 가스 첨가제
JP2002543613A (ja) 低容量の誘電体層をエッチングするための技術
CN100521111C (zh) 等离子体蚀刻方法
US6355557B2 (en) Oxide plasma etching process with a controlled wineglass shape
WO2003037497A2 (en) Method of etching high aspect ratio features
US20060175292A1 (en) System and method for anisotropically etching a recess in a silicon substrate
KR101083558B1 (ko) 플라즈마 에칭 방법
US20030042465A1 (en) Etchant gas composition
CN109983558A (zh) 成膜装置及成膜方法
JP3331979B2 (ja) 半導体のエッチング方法
US20110171833A1 (en) Dry etching method of high-k film
CN100442452C (zh) 等离子蚀刻法
US20070232070A1 (en) Method and device for depositing a protective layer during an etching procedure
CN102737984A (zh) 半导体结构的形成方法
WO2002029858A2 (en) Deep trench etching method to reduce/eliminate formation of black silicon
CN101789372A (zh) 一种含硅绝缘层的等离子刻蚀方法
US7115518B2 (en) Method for fabricating semiconductor device comprising forming holes in a multi-layer insulating film
JP2007036018A (ja) 半導体装置の製造方法
JP5041696B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant