CN104617033B - 晶圆级封装方法 - Google Patents
晶圆级封装方法 Download PDFInfo
- Publication number
- CN104617033B CN104617033B CN201310542070.5A CN201310542070A CN104617033B CN 104617033 B CN104617033 B CN 104617033B CN 201310542070 A CN201310542070 A CN 201310542070A CN 104617033 B CN104617033 B CN 104617033B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- substrate
- interlayer dielectric
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Abstract
一种晶圆级封装方法，包括：提供基底，基底具有正面和背面，在正面中形成有层间介质层和位于层间介质层上的焊垫；在基底的背面形成第一通孔，第一通孔露出层间介质层；在基底的背面和第一通孔侧壁形成聚合物层；刻蚀层间介质层，在刻蚀层间介质层的过程还刻蚀去除聚合物层；重复在基底背面和第一通孔侧壁形成聚合物层，和刻蚀层间介质层，在刻蚀层间介质层的过程还刻蚀去除聚合物层的步骤，至焊垫露出停止，形成第二通孔。使用本技术方案，在刻蚀层间介质层过程中，聚合物层保护基底的背面和第一通孔侧壁，基底背面和第一通孔侧壁不会遭到损伤，基底背面和第一通孔侧壁表面光滑，保证后续第二通孔中的再布线的电信号良好，封装结构的性能较佳。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种晶圆级封装方法。
背景技术
硅通孔（Through Silicon Via，简称TSV）技术是一种实现芯片和芯片之间、基底和基底之间、或者基底和芯片之间线路导通的互连技术。与以往的IC封装键合和使用凸点的叠加技术不同，硅通孔技术能够使芯片在三维方向堆叠的密度最大、外形尺寸最小。
现有一种基于硅通孔技术的晶圆级封装方法包括：
参照图1，提供基底1，所述基底1为硅基底，基底1具有正面S1和背面S2，其中，正面S1与基板2粘贴，且两者之间具有空腔3，在基底1的正面S1形成有器件结构，还形成有层间介质层4和位于层间介质层4上的焊垫5，焊垫5与层间介质层4中的互连结构电连接；
参照图2，使用光刻、刻蚀工艺，在基底1的背面S2形成开口6，开口6暴露层间介质层4，开口6的侧壁基本垂直于基底1的背面S2；
参照图3，刻蚀开口6（参照图2）形成第一通孔7，第一通孔7的侧壁倾斜，与基底1的背面S2之间的夹角大于90°，第一通孔7由基底1的背面S2指向正面S1方向逐渐从宽变窄；
参照图4，刻蚀层间介质层4，至焊垫5暴露形成第二通孔8，第二通孔8为所谓的硅通孔。后续在第二通孔8中和正面S1上形成绝缘层、位于绝缘层上的再布线，再布线的底部与焊垫电连接，正面S1上的再布线与基底1上的其他结构电连接。
但是，参照图4，在刻蚀层间介质层4时，刻蚀气体也会与第一通孔7（参照图3）侧壁和基底1背面S2的硅反应，造成硅通孔的侧壁和基底1背面S2受损，变得凹凸不平，影响后续硅通孔中的再布线的电信号，造成封装结构的性能不佳。
发明内容
本发明解决的问题是，使用现有技术的基于硅通孔技术的晶圆级封装方法，硅通孔和基底背面受损，凹凸不平，影响硅通孔中的金属层的电信号，造成封装结构的性能不佳。
为解决上述问题，本发明提供一种晶圆级封装方法，该晶圆级封装方法包括：
提供基底，所述基底具有正面和背面，在所述正面中形成有层间介质层和位于层间介质层上的焊垫；
在所述基底的背面形成第一通孔，所述第一通孔露出层间介质层；
在所述基底的背面和第一通孔侧壁形成聚合物层；
刻蚀所述层间介质层，在刻蚀层间介质层的过程还刻蚀去除聚合物层；
重复在基底的背面和第一通孔侧壁形成聚合物层，和刻蚀层间介质层，在刻蚀层间介质层的过程还刻蚀去除聚合物层的步骤，至焊垫露出停止，形成第二通孔。
可选地，在基底的背面和第一通孔侧壁形成聚合物层的方法包括：
使用第一碳氟气体刻蚀所述基底的背面和第一通孔侧壁，在刻蚀过程中，第一碳氟气体等离子体化后的等离子体与基底的材料反应生成聚合物层，所述聚合物层覆盖基底的背面和第一通孔侧壁。
可选地，所述层间介质层为氧化硅层，或者所述层间介质层为氧化硅层、和位于氧化硅层上的氮化硅层的叠层结构，或者所述层间介质层为氧化硅层、位于氧化硅层上的氮化硅层、和位于氮化硅层上的氧化硅层的叠层结构。
可选地，在刻蚀所述层间介质层的过程中，使用的刻蚀气体为第二碳氟气体，第二碳氟气体分子中碳与氟的比例，小于第一碳氟气体分子中碳与氟的比例。
可选地，所述第一碳氟气体为C4F8、C4F6、C5F8中的一种或多种。
可选地，所述第二碳氟气体为CF4、CHF3中的一种或多种。
可选地，所述第一碳氟气体的刻蚀环境中的偏置功率小于刻蚀所述层间介质层过程中的偏置功率。
可选地，所述第一碳氟气体的刻蚀环境中，偏置功率的范围为0～1000W。
可选地，刻蚀所述层间介质层的过程中，偏置功率的范围为1000～2500W。
可选地，在所述基底的背面形成第一通孔的方法包括：
使用光刻、刻蚀工艺，在所述基底背面形成第一开口，所述第一开口露出层间介质层，所述第一开口的侧壁垂直于基底的背面；
刻蚀基底的背面和第一开口侧壁形成第一通孔，所述第一通孔侧壁与基底背面之间的夹角大于90°。
可选地，刻蚀基底的背面和第一开口侧壁形成第一通孔的过程中，使用的刻蚀气体包括SF6和C4F8。
可选地，在形成所述第二通孔后，还包括：
在所述基底背面、以及第二通孔的侧壁上形成第一绝缘层；
在所述第一绝缘层上和第二通孔底部形成再布线；
在所述再布线上形成第二绝缘层，所述第二绝缘层填充满第二通孔；
在所述第二绝缘层中形成第二开口，所述第二开口露出再布线；
在所述第二开口中形成焊球。
可选地，在所述第一绝缘层上和第二通孔底部形成再布线的方法包括：
形成再布线材料层，所述再布线材料层覆盖所述基底背面上的第一绝缘层以及第二通孔底部、第二通孔中的第一绝缘层侧壁；
对所述再布线材料层进行图形化，形成多个相互隔开的再布线。
可选地，在所述第二开口中形成焊球之前，在所述第二开口的底部和侧壁形成凸点底部金属层。
与现有技术相比，本发明的技术方案具有以下优点：
在刻蚀层间介质层之前，在基底的背面和第一通孔侧壁形成聚合物层，聚合物层用于保护基底背面和第一通孔侧壁。之后，在刻蚀层间介质层过程，聚合物层也被消耗。当聚合物层被消耗殆尽，重复形成聚合物层和刻蚀层间介质层的步骤，至焊垫露出停止，至此形成第二通孔。与现有技术相比，在刻蚀层间介质层过程中，聚合物层用于保护基底的背面和第一通孔侧壁不会遭到损伤，基底的背面和第一通孔侧壁表面光滑，保证后续第二通孔中的再布线的电信号良好，封装结构的性能较佳。
附图说明
图1～图4是现有技术的晶圆级封装结构在形成过程中的剖面结构示意图；
图5～图14是本发明具体实施例的晶圆级封装结构在形成过程中的剖面结构示意图。
具体实施方式
针对现有技术存在的问题，本技术方案提出一种新的晶圆级封装方法。使用该晶圆级封装方法，在基底中形成第一通孔后，首先在基底的背面和第一通孔侧壁形成一层较薄的聚合物层，所述聚合物层作为基底背面和第一通孔侧壁的保护层；接着，刻蚀层间介质层，并同时刻蚀去除聚合物层。之后，重复形成聚合物层和刻蚀层间介质层的过程，直至焊垫露出为止，形成第二通孔，第二通孔作为硅通孔。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图5，提供基底100，基底100具有正面S1和背面S2。在正面S1中形成有器件结构（图中未示出），在正面S1中还形成有层间介质层101和位于层间介质层101上的焊垫102，层间介质层101覆盖器件结构，在层间介质层101中形成有互连结构，所述互连结构与器件结构电连接，焊垫102亦与互连结构电连接。在具体实施例中，所述基底100为硅基底。
在本实施例中，基底100正面S1通过胶104与基板103紧密粘贴，在基板103与基底100的正面S1之间具有空腔105。在具体实施例中，基板103的材料为透明材料，比如玻璃、石英等。
在具体实施例中，焊垫102的作用是将基底101中的器件结构与外部电路电连接起来。焊垫102的材料为铝或其他常用金属。
在具体实施例中，层间介质层101为氧化硅层，或者所述层间介质层101为氧化硅层、位于氧化硅层上的氮化硅层，或者所述层间介质层101为氧化硅层、位于氧化硅层上的氮化硅层、位于氮化硅层上的氧化硅层。
参照图6，在基底100的背面S2形成第一通孔106，第一通孔106露出层间介质层101。
在具体实施例中，在基底100的背面S2形成第一通孔106的方法包括：
使用光刻、刻蚀工艺，在基底100的背面S2形成第一开口，该第一开口露出层间介质层101，第一开口的侧壁基本垂直于基底100的背面S2；
刻蚀基底100的背面S2和第一开口侧壁形成第一通孔106，第一通孔106侧壁与基底100的背面S2之间的夹角α大于90°，也就是第一通孔106的侧壁是倾斜的，第一通孔106的线宽由基底100的背面S2指向正面S1方向逐渐从宽变窄。
在具体实施例中，刻蚀基底100的背面S2和第一开口的侧壁形成第一通孔106的过程中，使用的刻蚀气体包括SF6和C4F8。具体地，交替通入SF6和C4F8气体，形成倾斜的第一通孔106。
参照图7，在基底100的背面S2和第一通孔106侧壁形成聚合物层107，该聚合物层107较薄，用于保护背面S2和第一通孔106的侧壁；
参照图8，刻蚀层间介质层101，在刻蚀层间介质层101的过程中还刻蚀去除聚合物层107（参照图7）；
参照图9，重复在基底100的背面S2和第一通孔106（参照图8）侧壁形成聚合物层，和刻蚀层间介质层101，在刻蚀层间介质层101过程还刻蚀去除聚合物层的步骤，至焊垫102露出停止，形成第二通孔108。
在具体实施例中，聚合物层用于保护基底100的背面S2和第一通孔的侧壁，基底100的背面S2和第一通孔的侧壁不会遭到损伤，基底100的背面S2和第一通孔侧壁表面光滑，后续第二通孔中的再布线的电信号良好，封装结构的性能较佳。
在具体实施例中，参照图7，在基底100的背面S2和第一通孔106侧壁形成聚合物层107的方法包括：
使用第一碳氟气体刻蚀基底100的背面S2和第一通孔106的侧壁，具体地，可将基底100置于具有第一碳氟气体的刻蚀反应腔中，第一碳氟气体等离子体化的后的等离子体与基底100的材料反应生成聚合物层107，聚合物层107覆盖基底100的背面S2和第一通孔106的侧壁。
在本实施例中，基底100为硅基底。第一碳氟气体会刻蚀基底100的背面S2和第一通孔106的侧壁，第一碳氟气体中的碳极易与硅等物质生成聚合物。因此，在本实施例中，第一碳氟气体为C4F8、C4F6、C5F8中的一种或多种。C4F8、C4F6、C5F8中的碳与氟的比例较高，也就是，第一碳氟气体分子中的碳原子数与氟原子数之比很高。第一碳氟气体中的碳含量较高，易生成聚合物层。
在该过程中，设置第一碳氟气体的刻蚀环境中的偏置功率（bias power）小于刻蚀层间介质层过程中的偏置功率。第一碳氟气体的刻蚀环境中的偏置功率较低，使刻蚀第一通孔侧壁的各向同性刻蚀明显，对第一通孔侧壁的刻蚀速率较低，相对地，碳与硅等物质反应生成聚合物的速率明显升高，这极易生成聚合物层。而且，由于刻蚀速率低，对第一通孔侧壁基本无损伤，而聚合物层的生成速率高，可迅速覆盖第一通孔侧壁，保护第一通孔侧壁免遭损伤。
在本实施例中，第一碳氟气体的刻蚀环境中的偏置功率范围为0～1000W，例如可以为500W、600W、1000W。如果偏置功率大于1000W，会不利于聚合物层的形成，这样聚合物层的保护作用下降。
在具体实施例中，参照图8，刻蚀层间介质层101的过程中，使用的刻蚀气体为第二碳氟气体，第二碳氟气体中的碳与氟的比例小于第一碳氟气体中的碳与氟的比例，使得刻蚀层间介质层101的过程不易生成聚合物，刻蚀速率较高，刻蚀速率远大于生成聚合物的生成速率，层间介质层101得到较快刻蚀。在本实施例中，第二碳氟气体为CF4、CHF3中的一种或多种。
在刻蚀层间介质层101的过程中，刻蚀层间介质层101过程中的偏置功率较大，大于第一碳氟气体的刻蚀环境中的偏置功率，这样对层间介质层的各向异性刻蚀明显增强，这对层间介质层的刻蚀速率较大。而且，在刻蚀层间介质层101过程中，对聚合物层的刻蚀速率也较大。在本实施例中，刻蚀层间介质层101的过程中的偏置功率范围为1000～2500W。
参照图10，在形成第二通孔108后，在基底100的背面S2、以及第二通孔108的侧壁上形成第一绝缘层109。第一绝缘层109起到绝缘隔离作用。
在本实施例中，第一绝缘层109的形成方法包括：
在基底100的背面S2、以及第二通孔108的底部和侧壁上形成绝缘材料层，该绝缘材料层的形成方法可以为化学气相沉积、热氧化等方法；对所述绝缘材料层进行图形化，以去除覆盖在第一通孔110底部的绝缘材料层，剩余的绝缘材料层作为第一绝缘层109。
参照图11，在第一绝缘层109上和第二通孔108的底部形成再布线110。由于再布线110覆盖第二通孔108的底部，因此，再布线110与焊垫102电连接，基底100上的器件结构通过焊垫102与再布线110电连接。在具体实施例中，第一绝缘层109将基底100与再布线110绝缘隔离。
在具体实施例中，在第一绝缘层109上和第二通孔108底部形成再布线110的方法包括：
形成再布线材料层，再布线材料层覆盖所述基底100背面S2上的第一绝缘层以及第二通孔中的第一绝缘层侧壁、第二通孔底部，但并没有填充满第二通孔108，再布线材料层的材料为铝铜合金，再布线材料层的形成方法为电镀、物理气相沉积等；
对再布线材料层进行图形化，具体可使用光刻、刻蚀工艺，形成多个相互隔开的再布线110。
参照图12，在再布线110上形成第二绝缘层111，第二绝缘层111填充满第二通孔，还填充相邻两再布线110之间的空隙。
在具体实施例中，在后续将本实施例的基底与其他晶圆封装时，第二绝缘层111将再布线110与第二绝缘层111上的其他电路结构绝缘隔离。
在本实施例中，第二绝缘层111的材料为氧化硅等介电材料。
参照图13，在第二绝缘层111中形成第二开口112，第二开口112露出再布线110。
在具体实施例中，可以使用光刻、刻蚀工艺形成第二开口112。
参照图14，在第二开口112（参照图12）的底部和侧壁形成凸点底部金属层（UnderBump Metallization，简称UBM）114，凸点底部金属层114还覆盖靠近第二开口112的第二绝缘层111，凸点底部金属层114与再布线110接触电连接；在第二开口中形成焊球113，焊球113实现与再布线110电连接。
在其他实施例中，焊球113与再布线110之间也可以没有凸点底部金属层114，在这种情况下，焊球113与再布线110直接接触。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种晶圆级封装方法，其特征在于，包括：
提供基底，所述基底具有正面和背面，在所述正面中形成有层间介质层和位于层间介质层上的焊垫；
在所述基底的背面形成第一通孔，所述第一通孔露出层间介质层；在所述基底的背面形成第一通孔的方法包括：使用光刻、刻蚀工艺，在所述基底背面形成第一开口，所述第一开口露出层间介质层，所述第一开口的侧壁垂直于基底的背面；刻蚀基底的背面和第一开口侧壁形成第一通孔，所述第一通孔侧壁与基底背面之间的夹角大于90°；
在所述基底的背面和第一通孔侧壁形成聚合物层；
刻蚀所述层间介质层，在刻蚀层间介质层的过程还刻蚀去除聚合物层，在刻蚀所述层间介质层的过程中，基底的背面和第一通孔的侧壁由于受到聚合物层的保护而不会遭到损伤；
重复在基底的背面和第一通孔侧壁形成聚合物层，和刻蚀层间介质层，在刻蚀层间介质层的过程还刻蚀去除聚合物层的步骤，至焊垫露出停止，形成第二通孔；
在基底的背面和第一通孔侧壁形成聚合物层的方法包括：
使用第一碳氟气体刻蚀所述基底的背面和第一通孔侧壁，在刻蚀过程中第一碳氟气体等离子体化后的等离子体与基底的材料反应生成聚合物层，所述聚合物层覆盖基底的背面和第一通孔侧壁。
2.如权利要求1所述的晶圆级封装方法，其特征在于，所述层间介质层为氧化硅层，或者所述层间介质层为氧化硅层、和位于氧化硅层上的氮化硅层的叠层结构，或者所述层间介质层为氧化硅层、位于氧化硅层上的氮化硅层、和位于氮化硅层上的氧化硅层的叠层结构。
3.如权利要求2所述的晶圆级封装方法，其特征在于，在刻蚀所述层间介质层的过程中，使用的刻蚀气体为第二碳氟气体，第二碳氟气体分子中碳与氟的比例，小于第一碳氟气体分子中碳与氟的比例。
4.如权利要求1所述的晶圆级封装方法，其特征在于，所述第一碳氟气体为C4F8、C4F6、C5F8中的一种或多种。
5.如权利要求3所述的晶圆级封装方法，其特征在于，所述第二碳氟气体为CF4、CHF3中的一种或多种。
6.如权利要求1所述的晶圆级封装方法，其特征在于，所述第一碳氟气体的刻蚀环境中的偏置功率小于刻蚀所述层间介质层过程中的偏置功率。
7.如权利要求1所述的晶圆级封装方法，其特征在于，所述第一碳氟气体的刻蚀环境中，偏置功率的范围为0～1000W。
8.如权利要求1所述的晶圆级封装方法，其特征在于，刻蚀所述层间介质层的过程中，偏置功率的范围为1000～2500W。
9.如权利要求1所述的晶圆级封装方法，其特征在于，刻蚀基底的背面和第一开口侧壁形成第一通孔的过程中，使用的刻蚀气体包括SF6和C4F8。
10.如权利要求1所述的晶圆级封装方法，其特征在于，在形成所述第二通孔后，还包括：
在所述基底背面、以及第二通孔的侧壁上形成第一绝缘层；
在所述第一绝缘层上和第二通孔底部形成再布线；
在所述再布线上形成第二绝缘层，所述第二绝缘层填充满第二通孔；
在所述第二绝缘层中形成第二开口，所述第二开口露出再布线；
在所述第二开口中形成焊球。
11.如权利要求10所述的晶圆级封装方法，其特征在于，在所述第一绝缘层上和第二通孔底部形成再布线的方法包括：
形成再布线材料层，所述再布线材料层覆盖所述基底背面上的第一绝缘层以及第二通孔底部、第二通孔中的第一绝缘层侧壁；
对所述再布线材料层进行图形化，形成多个相互隔开的再布线。
12.如权利要求10所述的晶圆级封装方法，其特征在于，在所述第二开口中形成焊球之前，在所述第二开口的底部和侧壁形成凸点底部金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310542070.5A CN104617033B (zh) | 2013-11-05 | 2013-11-05 | 晶圆级封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310542070.5A CN104617033B (zh) | 2013-11-05 | 2013-11-05 | 晶圆级封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104617033A CN104617033A (zh) | 2015-05-13 |
| CN104617033B true CN104617033B (zh) | 2018-09-14 |
Family
ID=53151423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310542070.5A Active CN104617033B (zh) | 2013-11-05 | 2013-11-05 | 晶圆级封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104617033B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108002342B (zh) * | 2016-10-31 | 2020-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN108831860A (zh) * | 2018-08-09 | 2018-11-16 | 苏州晶方半导体科技股份有限公司 | 堆叠式芯片封装方法及封装结构 |
| CN110190027A (zh) * | 2019-07-02 | 2019-08-30 | 武汉新芯集成电路制造有限公司 | 半导体器件的制作方法 |
| CN111599817B (zh) * | 2020-05-29 | 2021-05-07 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075554A (zh) * | 2006-05-19 | 2007-11-21 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN101312149A (zh) * | 2007-05-21 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 通孔的形成方法 |
| CN102204418A (zh) * | 2008-10-30 | 2011-09-28 | At&S奥地利科技及系统技术股份公司 | 用于将电子部件集成到印制电路板中的方法 |
| CN102431960A (zh) * | 2011-12-07 | 2012-05-02 | 华中科技大学 | 一种硅通孔刻蚀方法 |
| CN102593086A (zh) * | 2011-01-12 | 2012-07-18 | 佳能株式会社 | 半导体装置和用于制造半导体装置的方法 |
| CN102738074A (zh) * | 2012-07-05 | 2012-10-17 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
| WO2012154764A2 (en) * | 2011-05-12 | 2012-11-15 | Lam Research Corporation | Method for achieving smooth side walls after bosch etch process |
| CN103050434A (zh) * | 2011-10-17 | 2013-04-17 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的刻蚀方法 |
| JP2013140916A (ja) * | 2012-01-06 | 2013-07-18 | Toppan Printing Co Ltd | 半導体装置及びその製造方法 |
-
2013
- 2013-11-05 CN CN201310542070.5A patent/CN104617033B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075554A (zh) * | 2006-05-19 | 2007-11-21 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN101312149A (zh) * | 2007-05-21 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 通孔的形成方法 |
| CN102204418A (zh) * | 2008-10-30 | 2011-09-28 | At&S奥地利科技及系统技术股份公司 | 用于将电子部件集成到印制电路板中的方法 |
| CN102593086A (zh) * | 2011-01-12 | 2012-07-18 | 佳能株式会社 | 半导体装置和用于制造半导体装置的方法 |
| WO2012154764A2 (en) * | 2011-05-12 | 2012-11-15 | Lam Research Corporation | Method for achieving smooth side walls after bosch etch process |
| CN103050434A (zh) * | 2011-10-17 | 2013-04-17 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的刻蚀方法 |
| CN102431960A (zh) * | 2011-12-07 | 2012-05-02 | 华中科技大学 | 一种硅通孔刻蚀方法 |
| JP2013140916A (ja) * | 2012-01-06 | 2013-07-18 | Toppan Printing Co Ltd | 半導体装置及びその製造方法 |
| CN102738074A (zh) * | 2012-07-05 | 2012-10-17 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104617033A (zh) | 2015-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5497756B2 (ja) | 半導体素子の製造方法および半導体素子 | |
| CN104218022B (zh) | 晶片封装体及其制造方法 | |
| CN105280610B (zh) | 3dic互连器件及其形成方法 | |
| CN105023917B (zh) | 晶圆上芯片封装件及其形成方法 | |
| CN105280611B (zh) | 3dic互连器件及其形成方法 | |
| TWI484606B (zh) | 晶片封裝體及其形成方法 | |
| US8319329B2 (en) | Stacked integrated circuit package having recessed sidewalls | |
| TW201222773A (en) | Integrated circuit device and method of forming the same | |
| EP3437126A1 (en) | Stacked dies and methods for forming bonded structures | |
| JP2004128063A (ja) | 半導体装置及びその製造方法 | |
| JP2004296488A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| CN100595928C (zh) | 半导体衬底、制备技术及在先进三维电子封装中的应用 | |
| CN104617033B (zh) | 晶圆级封装方法 | |
| JP2004152810A (ja) | 半導体装置及び積層型半導体装置 | |
| TW200910584A (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
| JP2006269860A (ja) | 貫通導電体およびその製造方法 | |
| JP6137196B2 (ja) | インターポーザー用基板及びその製造方法 | |
| TW201240018A (en) | Package interconnects | |
| US20150054136A1 (en) | Method of providing a via hole and routing structure | |
| JP2004079745A (ja) | インターポーザおよびその製造方法、並びに電子回路装置およびその製造方法 | |
| CN103779351B (zh) | 三维封装结构及其制造方法 | |
| CN104617035A (zh) | 半导体器件的形成方法 | |
| CN108666284A (zh) | 半导体装置的制造方法及半导体装置 | |
| JP2021535608A (ja) | ウェハレベルパッケージ方法及びパッケージ構造 | |
| TW201001645A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180530 Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Core integrated circuit (Ningbo) Co., Ltd. Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |