TWI484606B - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TWI484606B
TWI484606B TW098142446A TW98142446A TWI484606B TW I484606 B TWI484606 B TW I484606B TW 098142446 A TW098142446 A TW 098142446A TW 98142446 A TW98142446 A TW 98142446A TW I484606 B TWI484606 B TW I484606B
Authority
TW
Taiwan
Prior art keywords
hole
carrier substrate
forming
conductive layer
electrode
Prior art date
Application number
TW098142446A
Other languages
English (en)
Other versions
TW201023313A (en
Inventor
Tien Hao Huang
Shang Yi Wu
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201023313A publication Critical patent/TW201023313A/zh
Application granted granted Critical
Publication of TWI484606B publication Critical patent/TWI484606B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Description

晶片封裝體及其形成方法
本發明係有關於一種晶片封裝體及其形成方法，且特別是有關於發光晶片之封裝體。
晶片封裝製程是形成電子產品過程中之一重要步驟。晶片封裝體除了將晶片保護於其中，使免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。
發光晶片一般係設置於印刷電路板上再打線完成封裝，然而發光晶片的散熱及產出效率仍有待加強。
因此，業界亟需一種新穎的封裝技術及結構以改善發光晶片之封裝。
本發明實施例提供一種晶片封裝體，包括：一承載基底，包括一上表面及一相反之下表面；一晶片，位於該承載基底上，該晶片具有一第一表面及一相反之第二表面，其中該第二表面面向該上表面，且該晶片包括一第一電極及一第二電極；一第一導電結構，位於該承載基底上且電性連接至該第一電極；一第二導電結構，位於該承載基底上且電性連接至該第二電極；一第一穿孔，包括一堆疊式通孔，其貫穿該上表面及該下表面，該第一穿孔位於該晶片之外側；一第一導電層，位於該第一穿孔之側壁上且電性連接至該第一導電結構；以及一第三導電結構，包括一第二穿孔，位於該承載基底上且電性連接至該第二導電結構。
本發明實施例另提供一種晶片封裝體的形成方法，包括：提供一承載基底，包括一上表面及一相反之下表面；形成一堆疊式通孔以作為第一穿孔，該第一穿孔貫穿該上表面及該下表面；於該第一穿孔之側壁上形成一第一導電層；於該承載基底上形成一第三導電結構，其包括一第二穿孔；將一晶片設置於該承載基底上，該晶片具有一第一表面及一相反之第二表面，其中該第二表面面向該上表面，且該晶片包括一第一電極及一第二電極；於該承載基底上形成電性連接至該第一電極及該第一導電層之一第一導電結構；以及於該承載基底上形成電性連接至該第二電極及該第三導電結構之一第二導電結構。
本發明實施例另提供一種晶片封裝體的形成方法，包括：提供一半導體晶圓，包括一上表面及一相反之下表面；形成一堆疊式通孔以作為第一穿孔，該第一穿孔貫穿該半導體晶圓之上表面及該下表面；於該第一穿孔之側壁上形成一第一導電層；於該半導體晶圓上形成一第三導電結構，其包括一第二穿孔；切割該半導體晶圓以形成複數個封裝用之承載基底；將一發光晶片設置於該承載基底上，該發光晶片具有一第一表面及一相反之第二表面，其中該第二表面面向該上表面，且該發光晶片包括一第一電極及一第二電極；於該承載基底上形成電性連接至該第一電極及該第一導電層之一第一導電結構；以及於該承載基底上形成電性連接至該第二電極及該第三導電結構之一第二導電結構。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
本發明實施例可選擇以晶圓級製程製作發光晶片所需的承載基底，透過穿基底通孔將連接至發光晶片的導電通路導引至封裝體的其他平面。
第1A-1F圖顯示本發明一實施例之晶片封裝體的一系列製程剖面圖。首先，如第1A圖所示，提供承載基底100，其包括上表面100a及相反之下表面100b。承載基底100可包括矽基底、半導體基底、化合物半導體基底、半導體晶圓、藍寶石基底、絕緣基底、或前述之組合。
接著，繼續參照第1A圖，自承載基底100之下表面100b形成穿入承載基底100之孔洞102a’及102b’，孔洞102a’及102b’之底部露出承載基底100。在其他實施例中，亦可先設置晶片，再將孔洞102a’及102b’形成於晶片之外側。
請接著參照第1B圖，選擇性於孔洞102a’及102b’之側壁上及部分的承載基底100上形成絕緣層104a’及104b’。絕緣層104a’及104b’之材質可例如為環氧樹脂、防銲材料、或其他適合之絕緣物質，例如無機材料之氧化矽層、氮化矽層、氮氧化矽層、金屬氧化物、或前述之組合；或亦可為有機高分子材料之聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene,BCB,道氏化學公司)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates)等。絕緣層104a’及104b’的形成方式可包含塗佈方式，例如旋轉塗佈(spin coating)、噴塗(spray coating)、或淋幕塗佈(curtain coating)，或其他適合之沈積方式，例如，液相沈積、物理氣相沈積、化學氣相沈積、低壓化學氣相沈積、電漿增強式化學氣相沈積、快速熱化學氣相沈積、或常壓化學氣相沈積等製程。在一實施例中，絕緣層104a’及104b’較佳選用光阻材料，易於依需求而將之圖案化。在此實施例中，較佳亦同時形成絕緣層104a’及104b’。此外，若上述承載基板係由絕緣基底構成，則可省去形成導電層前的絕緣層沉積步驟。
接著，繼續參照第1B圖，於孔洞102a’及102b’之側壁上分別形成孔洞導電層106a’及106b’。孔洞導電層106a’及106b’還進一步延伸至承載基底100下表面100b上，可作為晶片封裝體與外部的導電通路。例如，延伸至下表面100b上之孔洞導電層106a’及106b’可進一步透過銲球或凸塊等電性連接至外部結構，如印刷電路板等。孔洞導電層106a’及106b’之材質包括金屬材料、導電高分子材料、導電陶瓷材料、或前述之組合，可採用例如物理氣相沉積、化學氣相沉積、或電化學電鍍等方法來形成孔洞導電層106a’及106b’。可利用微影及蝕刻製程依所需將孔洞導電層106a’及106b’圖案化。在此實施例中，較佳同時形成孔洞導電層106a’及106b’，即孔洞導電層106a’及106b’較佳由同一導電層圖案化而得。
接著，繼續參照第1B圖，可選擇性於孔洞102a’及102b’中之孔洞導電層106a’及106b’上分別形成填充層108a’及108b’。填充層108a’及108b’之材質包括高分子材料，例如是防焊綠漆、聚亞醯胺(Polyimide)、類聚亞醯胺(Polyimide-like material)等可作為永久材的材料、或前述之組合，其形成方式例如包括電鍍、旋轉塗佈(spin coating)、噴塗(spray coating)、淋幕塗佈(curatin coating)等、或前述之組合。
接著，如第1C圖所示，例如以蝕刻或雷射穿孔之方式，於承載基底100上表面100a上形成孔洞102a”及102b”。孔洞102a”及102b”大抵對準於下方之孔洞102a’及102b’。在一實施例中，以蝕刻方式形成孔洞102a”及102b”，其中孔洞102a’及102b’底部之孔洞導電層106a’及106b’可分別作為蝕刻形成孔洞102a”及102b”時之蝕刻停止層。所形成之孔洞102a“及102b”的底部分別露出孔洞導電層106a’及106b’。在一實施例中，在形成孔洞102a”及102b”的過程中，孔洞102a’及102b’底部之絕緣層104a’及104b’亦被移除。
接著，如第1D圖所示，選擇性於孔洞102a”及102b”的側壁及底部上，分別形成絕緣層104a”及104b”。絕緣層104a”及104b”分別進一步延伸至承載基底100之上表面100a上。在一實施例中，絕緣層104a”及104b”之材質與形成方式可與絕緣層104a’及104b’相同或近似。
接著，如第1E圖所示，移除孔洞102a”及102b”底部上之絕緣層104a”及104b”而露出孔洞導電層106a’及106b’，移除方式例如包括使用微影及蝕刻製程或使用雷射移除。接著，於孔洞102a”及102b”之側壁與底部上分別形成孔洞導電層106a”及106b”，孔洞導電層106a”及106b”進一步延伸至承載基底100之上表面100a上。在一實施例中，孔洞導電層106a”及106b”之材質與形成方式可與孔洞導電層106a’及106b’相同或近似。隨後，選擇性於孔洞導電層106a”及106b”上分別填入填充層108a”及108b”。在一實施例中，填充層108a”及108b”之材質與形成方式可與填充層108a’及108b’相同或近似。
雖然，此實施例中之堆疊式穿孔係先形成下孔洞，接著再形成上孔洞，但本發明實施例不限於此。在其他實施例中，可先形成上孔洞，接著再形成下孔洞。在一實施例中，共同組成穿孔之孔洞中，後形成之孔洞的底部尺寸較佳小於較先形成孔洞的底部尺寸，可有助於孔洞間之對準。
在此實施例中，上下堆疊的孔洞102a’及102a”以及位於孔洞102a’及102a”側壁上之孔洞導電層106a’及106a”係構成一第一導電通道。類似地，上下堆疊的孔洞102b’及102b”以及位於孔洞102b’及102b”側壁上之孔洞導電層106b’及106b”係構成一第二導電通道。此外，第1E圖之實施例中，第一導電通道和第二導電通道與承載基底100之間較佳包括絕緣層104a’、104a”、104b’、及104b”。第一導電通道和第二導電通道之孔洞導電層上還可視情況填入填充層108a’、108a”、108b’及108b”。
本發明實施例還包括許多其他諸多變化，例如孔洞導電層可大抵完全填滿孔洞。兩堆疊的孔洞之間如水平接面上還可包括一中間導電層以電性連接上下孔洞之孔洞導電層，各種變化端視應用及製程狀況而定。
雖然，在此實施例中堆疊孔洞之形成是先形成下孔洞與下孔洞導電層，再接著形成上孔洞與上孔洞導電層，但本發明實施例不限於此。在另一實施例中，可先形成上孔洞與上孔洞導電層，再接著形成下孔洞與下孔洞導電層。再者，較佳於形成上孔洞時，同時形成用以放置晶片之凹槽。
接著，在以晶圓為承載基板的實施例中，可先對晶圓進行切割形成複數個封裝用之承載基板，另重新佈置於一平台上，以放置發光晶片及進行後續封裝製程。
繼續參照第1E圖，將晶片110設置於承載基底100上。例如，可透過黏著層(未顯示)將晶片110固定於承載基底100上。晶片110具有第一表面110a及相反之第二表面110b。晶片110包括複數電極，例如第一電極112a及第二電極112b。電極112a及112b可皆設置於第一表面110a上、皆設置於第二表面110b上、或分別設置於第一表面110a及第二表面110b上。在第1E圖所示實施例中，電極112a及電極112b分別設置於第二表面110b及第一表面110a上，一般而言，底部電極112a可以是全面性的，然並不限於此。如第1E圖所示，電極112a與延伸在承載基底100上表面100a上之孔洞導電層106a”電性接觸。其中，延伸在上表面100a上之孔洞導電層106a”係用作線路重佈層，形成電極112a與穿孔導電層(孔洞導電層106a”及106a’)之間的導電通路。
晶片110可應用於其他電子元件，例如包括(但不限於)微機電系統、微流體系統、或利用熱、光線及壓力等物理變化量來測量的物理感測器、射頻元件、加速計、陀螺儀、微制動器、表面聲波元件、壓力感測器、噴墨頭、發光元件、太陽能電池等。在此實施例中，晶片110以發光二極體晶片為例，因此第一電極112a與第二電極112b之電性彼此相反。在一實施例中，第一電極112a為p型電極，而第二電極112b為n型電極。在另一實施例中，第一電極112a為n型電極，而第二電極112b為p型電極。
接著，如第1F圖所示，在一實施例中，可選擇以一般打線製程於第二電極112b與孔洞導電層106b”之間形成銲線114。透過銲線114及由導電層106b’及106b”共同組成貫穿承載基底100之導電層，可將連接至第二電極112b之導電通路導引至承載基底100之下表面100b上。在其他實施例中，第二電極112b與導電層106b”之間不限於使用銲線連接，而可改用線路重佈層。相似地，第一電極112a與導電層106a”之間亦不限於使用線路重佈層連接，而可改用銲線。
在第1F圖所示實施例中，晶片封裝體包括承載基底100。承載基底100包括上表面100a及下表面100b。晶片110位於上表面100a上，且具有第一表面110a及相反之第二表面110b，其中第一表面110a面向上表面100a。晶片110還包括複數電極，如第一電極112a及第二電極112b。在此實施例中，第一電極112a及第二電極112b分別位於第二表面110b上及第一表面110a上。晶片封裝體還包括位於承載基底100上且電性連接至第一電極112a之第一導電結構，及於承載基底100上且電性連接至第二電極112b之第二導電結構。在此實施例中，第一導電結構為延伸在承載基底100上表面100a上之孔洞導電層106a”，而第二導電結構為銲線114。晶片封裝體還包括貫穿上表面100a及下表面100b之穿孔，穿孔位於晶片110之外側而不與晶片110重疊。在此實施例中，穿孔由下孔洞102a’及上孔洞102a”所組成之堆疊式穿孔構成。穿孔之側壁上包括由下孔洞導電層106a’及上孔洞導電層106a”所組成之導電層。導電層電性連接至作為第一導電結構之線路重佈層(即延伸在承載基底100上表面100a上之孔洞導電層106a”)。電性連接至第二電極112b之第二導電結構(即銲線114)還進一步電性連接至承載基底上之第三導電結構。在此實施例中，第三導電結構亦包括堆疊式通孔。第三導電結構之堆疊式通孔包括堆疊式穿孔(孔洞102b’及102b)”，以及穿孔側壁上之導電層(孔洞導電層106b’及106b”)。此外，第1F圖之實施例中，導電線路與承載基底100之間較佳包括絕緣層，包括絕緣層104a’、104a”、104b’、及104b”。穿孔中之導電層上還可視情況填入填充層108a’、108a”、108b’、及108b”。在此實施例中，穿孔中還包括貫穿填充層之中間導電層。中間導電層由位於上孔洞102a”底部之上孔洞導電層106a”與位於下孔洞102a’底部之下孔洞導電層106a’共同組成。
本發明實施例還包括許多其他諸多變化，例如穿孔中之導電層可大抵完全填滿穿孔，導電電極與穿孔中之導電層或第三導電結構間之導電通路可使用銲線或線路重佈層作連接。第三導電結構亦可視情況使用銲線或通孔。通孔可為分次形成之堆疊式通孔或單一通孔，端視應用及製程狀況而定。
本發明實施例之晶片封裝體，除了包括將晶片設置於承載基底上之外，還包括將晶片設置於承載基底之凹槽中。第2A-2E圖顯示本發明一實施例之晶片封裝體的一系列製程剖面圖。
首先，如第2A圖所示，提供承載基底200，其包括上表面200a及相反之下表面200b。承載基底200之材質可與第1A-1F圖實施例中之承載基底100相似。
接著，繼續參照第2A圖，自承載基底200之下表面200b形成穿入承載基底200之孔洞202a’及202b’，孔洞202a’及202b’之底部露出承載基底200。孔洞202a’及202b’之位置可選擇位於晶片之外側。孔洞202a’及202b’之形成方式可與第1A圖實施例中之孔洞102a’及102b’相似。分段形成孔洞而不一次貫穿承載基底，可降低製程難度，並提高良率。
請接著參照第2B圖，選擇性於孔洞202a’及202b’之側壁上及部分的承載基底200上形成絕緣層204a’及204b’。絕緣層204a’及204b’之材質與形成方式可與第1B圖實施例中之絕緣層104a’及104b’相同或近似。
接著，繼續參照第2B圖，於孔洞202a’及202b’之側壁上分別形成孔洞導電層206a’及206b’。孔洞導電層206a’及206b’還進一步延伸至承載基底200下表面200b上，可作為晶片封裝體與外部的導電通路。例如，延伸至下表面200b上之孔洞導電層206a’及206b’可進一步透過銲球或凸塊等電性連接至外部結構，如印刷電路板等。孔洞導電層206a’及206b’之材質及形成方式可與第1B圖實施例中之導電層106a’及106b’相同或近似。
接著，繼續參照第2B圖，可選擇性於孔洞202a’及202b’中之孔洞導電層206a’及206b’上分別形成填充層208a’及208b’。填充層208a’及208b’之材質及形成方式可與可與第1B圖實施例中之填充層108a’及108b’相同或近似。
接著，如第2C圖所示，例如以蝕刻或雷射穿孔之方式，於承載基底200上表面200a上形成孔洞202a”及202b”。孔洞202a”及202b”大抵對準於下方之孔洞202a’及202b’。在一實施例中，以蝕刻方式形成孔洞202a”及202b”，其中孔洞202a’及202b’底部之孔洞導電層206a’及206b’可分別作為蝕刻形成孔洞202a”及202b”時之蝕刻停止層。所形成之孔洞202a”及202b”的底部分別露出孔洞導電層206a’及206b’。在一實施例中，在形成孔洞202a”及202b”的過程中，孔洞202a’及202b’底部之絕緣層204a’及204b’亦被移除。
請繼續參照第2C圖，於承載基底200之上表面200a上形成凹槽203。凹槽203之底部將用以放置晶片於其上。凹槽203之形成方式可與孔洞202a”及202b”相似。在一實施例中，凹槽203較佳於形成孔洞202a”及202b”時同時形成，可省去額外的製程。在一實施例中，凹槽203之深度大抵與孔洞202a”及202b”實質相同。在其他實施例中，凹槽203之深度較孔洞202a”及202b”還深。此外，在其他實施例中，若將設置於凹槽中之晶片為發光二極體晶片，更可於凹槽之側壁及/或底部上形成反射層以增加發光亮度。
接著，如第2D圖所示，選擇性於孔洞202a”及202b”的側壁及底部上，分別形成絕緣層204a”及204b”。絕緣層204a”及204b”分別進一步延伸至承載基底200之上表面200a上，並延伸至凹槽203之側壁及底部上。絕緣層204a”及204b”之材質與形成方式可與絕緣層204a’及204b’相同或近似。
接著，如第2E圖所示，移除孔洞202a”及202b”底部上之絕緣層204a”及204b”而露出孔洞導電層206a’及206b’，移除方式例如包括使用微影及蝕刻製程或使用雷射移除。接著，於孔洞202a”及202b”之側壁與底部上分別形成孔洞導電層206a”及206b”，孔洞導電層206a”及206b”進一步延伸至承載基底200之上表面200a上。在一實施例中，將於凹槽203之底部上設置發光二極體晶片，較佳於凹槽203之側壁及底部上形成反射層。在一實施例中，反射層較佳與孔洞導電層206a”及206b”同時形成。孔洞導電層206a”及206b”之材質與形成方式可與孔洞導電層206a’及206b’相同或近似。反射層之材質包括具反射性之金屬材質，其形成方式與孔洞導電層206a”及206b”相似。在此實施例中，反射層由延伸進入凹槽203之側壁上的孔洞導電層206a”及206b”構成。
接著，繼續參照第2E圖，將晶片210設置於承載基底200上。在此實施例中，晶片210係設置於凹槽203的底部上。例如，可透過黏著層(未顯示)將晶片210固定於承載基底200上。晶片210具有第一表面210a及相反之第二表面210b，且晶片210包括第一電極212a及第二電極212b。第一電極212a及第二電極212b可皆設置於第一表面210a上、皆設置於第二表面210b上、或分別設置於第一表面210a及第二表面210b上。在此實施例中，晶片210之第一電極212a透過銲線而與導電層206a”電性連接，而晶片210之第二電極212b而與導電層206b”電性接觸。
晶片210可與第1A-1F圖實施例中之晶片110相似。在此實施例中，晶片210以發光二極體晶片為例，其中第一電極212a與第二電極212b之電性彼此相反。在一實施例中，第一電極212a為p型電極，而第二電極212b為n型電極。在另一實施例中，第一電極212a為n型電極，而第二電極212b為p型電極。
雖然，在此實施例中堆疊式通孔之形成是先形成下孔洞與下孔洞導電層，再接著形成上孔洞與上孔洞導電層，但本發明實施例不限於此。在另一實施例中，可先形成上孔洞與上孔洞導電層，再接著形成下孔洞與下孔洞導電層。再者，較佳於形成上孔洞時，同時形成用以放置晶片之凹槽。
在上述實施例中，當第三導電結構為堆疊式通孔時，第三導電結構係位於凹槽之外側。然而，本發明實施例並不限於此。第3A-3E圖顯示本發明一實施例之晶片封裝體的一系列製程剖面圖。
首先，如第3A圖所示，提供承載基底300，其包括上表面300a及相反之下表面300b。承載基底300之材質可與第1A-1F圖實施例中之承載基底100相同或近似。
接著，繼續參照第3A圖，自承載基底300之下表面300b形成穿入承載基底300之孔洞302a’及302C’，孔洞302a’及302C’之底部露出承載基底300。孔洞302a’之位置可選擇位於晶片之外側。至於孔洞302c’，在此實施例中，則可位於隨後將設置之晶片的下方。孔洞302a’及302c’之形成方式可與第2A圖實施例中之孔洞202a’及202b’相同或近似。分段形成孔洞而不一次貫穿承載基底，可降低製程難度，並提高良率。
請接著參照第3B圖，選擇性於孔洞302a’及302c’之側壁上及部分的承載基底300上形成絕緣層304a’及304c’。絕緣層304a’及304c’之材質與形成方式可與第2B圖實施例中之絕緣層204a’及204b’相同或近似。
接著，繼續參照第3B圖，於孔洞302a’及302c’之側壁上分別形成孔洞導電層306a’及306c’。孔洞導電層306a’及306c’還進一步延伸至承載基底300下表面300b上，可作為晶片封裝體與外部的導電通路。例如，延伸至下表面300b上之孔洞導電層306a’及306b’可進一步透過銲球或凸塊等電性連接至外部結構，如印刷電路板等。孔洞導電層306a’及306c’之材質及形成方式可與第2B圖實施例中之導電層206a’及206b’相同或近似。
接著，繼續參照第3B圖，可選擇性於孔洞302a’及302c’中之孔洞導電層306a’及306c’上分別形成填充層308a’及308c’。填充層308a’及308c’之材質及形成方式可與可與第2B圖實施例中之填充層208a’及208b’相同或近似。
接著，如第3C圖所示，例如以蝕刻或雷射穿孔之方式，於承載基底300上表面300a上形成孔洞302a”及凹槽302c”。孔洞302a”及凹槽302c”大抵對準於下方之孔洞302a’及302c’。在一實施例中，凹槽302c”之開口直徑大於孔洞302c’之開口直徑。在一實施例中，以蝕刻方式形成孔洞302a”及凹槽302c”，其中孔洞302a’及302c’底部之孔洞導電層306a’及306c’可分別作為蝕刻形成孔洞302a”及凹槽302c”時之蝕刻停止層。所形成之孔洞302a”及凹槽302c”的底部分別露出孔洞導電層306a’及306c’。在一實施例中，在形成孔洞302a”及凹槽302c”的過程中，孔洞302a’及302c’底部之絕緣層304a’及304c’亦被移除。
在一實施例中，若設置於凹槽中之晶片為發光二極體晶片，更可於凹槽之側壁及/或底部上形成反射層以增加發光亮度。
接著，如第3D圖所示，選擇性於孔洞302a”及凹槽302c”的側壁及底部上，分別形成絕緣層304a”及304c”。絕緣層304a”及304c”分別進一步延伸至承載基底300之上表面1100a上。絕緣層304a”及304c”之材質與形成方式可與絕緣層304a’及304c’相似。在此實施例中，絕緣層304a”及304c”係由同一絕緣層圖案化而成。例如，移除孔洞302a”及凹槽302c”底部上之絕緣層304a”及304c”而露出孔洞導電層306a’及306c’，移除方式例如包括使用微影及蝕刻製程或使用雷射移除。
接著，如第3E圖所示，於孔洞302a”及凹槽302c”之側壁與底部上分別形成孔洞導電層306a”及306c”，孔洞導電層306a”及306c”進一步延伸至承載基底300之上表面300a上。當隨後設置之晶片為發光二極體晶片時，延伸在凹槽302c”之側壁及底部上之孔洞導電層306a”及306c”可作為反射層，並提供晶片對外之導電通路。
接著，繼續參照第3E圖，將晶片310設置於承載基底300上。例如，可透過黏著層(未顯示)將晶片310固定於承載基底300上。在此實施例中，晶片310之位置與孔洞302c’重疊。晶片310具有第一表面310a及相反之第二表面310b，且晶片310包括第一電極312a及第二電極312b。第一電極312a及第二電極312b可皆設置於第一表面310a上、皆設置於第二表面310b上、或分別設置於第一表面310a及第二表面310b上。在第3E圖所示實施例中，第一電極312a及第二電極312b分別設置於第一表面310a及310b上。
晶片310可與第2E圖實施例中之晶片210相同或近似。在此實施例中，晶片310以發光二極體晶片為例，其中第一電極312a與第二電極312b之電性彼此相反。在一實施例中，第一電極312a為p型電極，而第二電極312b為n型電極。在另一實施例中，第一電極312a為n型電極，而第二電極312b為p型電極。
在此實施例中，當第三導電結構為單一通孔時，第三導電結構係位於凹槽之下方。而單一通孔內之孔洞導電層306c’除了可將連接至第二電極312b之導電通路導引至承載基底310之下表面310b上之外，還可有助於將晶片310運作所產生之熱能導出，利於晶片運作。
雖然，在此實施例中是先形成下孔洞與下孔洞導電層，再接著形成上孔洞與上孔洞導電層，但本發明實施例不限於此。在另一實施例中，可先形成上孔洞與上孔洞導電層，再接著形成下孔洞與下孔洞導電層。其中，由於晶片係置於凹槽底部，因此凹槽底部至承載基板下表面之間的導熱距離大幅縮短，因此，可減緩穿孔位於晶片下方的熱累積問題，同時，當以導電層填滿穿孔時，也具有導熱柱的效果。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300．．．承載基底
100a、100b、200a、200b、300a、300b．．．表面
102a’、102b’、102a”、102b”、202a’、202b’、202a”、202b”、302a’、302c’、302a”．．．孔洞
104a’、104b’、104a”、104b”、204a’、204b’、204a”、204b”、304a’、304c’、304a”、304c”．．．絕緣層
106a’、106b’、106a”、106b”、206a’、206b’、206a”、206b”、306a’、306c’、306a”、306c”．．．導電層
108a’、108b’、108a”、108b”、208a’、208b’、308a’、308c’．．．填充層
110、210、310．．．晶片
110a、110b、210a、210b、310a、310b．．．表面
112a、112b、212a、212b、312a、312b．．．電極
114．．．銲線
203、302c”．．．凹槽
第1A-1F圖顯示本發明一實施例之晶片封裝體的一系列製程剖面圖。
第2A-2E圖顯示本發明一實施例之晶片封裝體的一系列製程剖面圖。
第3A-3E圖顯示本發明一實施例之晶片封裝體的一系列製程剖面圖。
100．．．承載基底
100a、100b．．．表面
102a’、102b’、102a”、102b”．．．孔洞
104a’、104b’、104a”、104b”．．．絕緣層
106a’、106b’、106a”、106b”．．．導電層
108a’、108b’、108a”、108b”．．．填充層
110．．．晶片
110a、110b．．．表面
112a、112b．．．電極
114．．．銲線

Claims (21)

  1. 一種晶片封裝體，包括：一承載基底，包括一上表面及一相反之下表面；一發光晶片，位於該承載基底上，該發光晶片具有一第一表面及一相反之第二表面，其中該第二表面面向該上表面，且該發光晶片包括一第一電極及一第二電極；一第一導電結構，位於該承載基底上且電性連接至該第一電極；一第二導電結構，位於該承載基底上且電性連接至該第二電極；一第一穿孔，包括一堆疊式通孔，其貫穿該上表面及該下表面，該第一穿孔位於該發光晶片之外側，其中該第一穿孔包括一第一下孔洞及堆疊於其上之一第一上孔洞；一第一導電層，位於該第一穿孔之側壁上且電性連接至該第一導電結構，其中該第一穿孔中更包括一第一中間導電層，位於該第一上孔洞與該第一下孔洞之接面上；以及一第三導電結構，包括一第二穿孔，位於該承載基底上且電性連接至該第二導電結構。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該第一中間導電層與該第一穿孔側壁上之該第一導電層電性接觸。
  3. 如申請專利範圍第1項所述之晶片封裝體，更包括一第一絕緣層，位於該第一穿孔之側壁與該第一導電 層之間。
  4. 如申請專利範圍第1項所述之晶片封裝體，其中該第一電極位於該發光晶片之該第一表面上，而該第二電極位於該發光晶片之該第二表面上。
  5. 如申請專利範圍第1項所述之晶片封裝體，其中該第二導電結構包括一線路重佈層。
  6. 如申請專利範圍第1項所述之晶片封裝體，其中該第一導電結構包括一銲線。
  7. 如申請專利範圍第1項所述之晶片封裝體，其中該第三導電結構之第二穿孔，包括一堆疊式通孔；及一第二導電層，位於該第二穿孔之側壁上且電性連接至該第二導電結構。
  8. 如申請專利範圍第7項所述之晶片封裝體，其中該第二穿孔包括一第二下孔洞及堆疊於其上之一第二上孔洞。
  9. 如申請專利範圍第8項所述之晶片封裝體，其中該第二穿孔中更包括一第二中間導電層，位於該第二上孔洞與該第二下孔洞之接面上，且與該第二穿孔側壁上之該第二導電層電性接觸。
  10. 如申請專利範圍第1項所述之晶片封裝體，其中該承載基底包括一凹槽，且其中該發光晶片位於該凹槽之底部上。
  11. 如申請專利範圍第10項所述之晶片封裝體，其中該第三導電結構之第二穿孔，係貫穿該承載基底之該下表面並連通至該凹槽之底部；以及 一第二導電層，位於該第二穿孔之側壁上且電性連接至該第二導電結構。
  12. 如申請專利範圍第11項所述之晶片封裝體，更包括一第二絕緣層，位於該第二穿孔之側壁與該第二導電層之間。
  13. 一種晶片封裝體的形成方法，包括：提供一承載基底，包括一上表面及一相反之下表面；形成一堆疊式通孔以作為第一穿孔，該第一穿孔貫穿該上表面及該下表面，其中該第一穿孔包括一第一下孔洞及堆疊於其上之一第一上孔洞；於該第一穿孔之側壁上形成一第一導電層，其中該第一穿孔中更包括一第一中間導電層，位於該第一上孔洞與該第一下孔洞之接面上；於該承載基底上形成一第三導電結構，其包括一第二穿孔；將一發光晶片設置於該承載基底上，該發光晶片具有一第一表面及一相反之第二表面，其中該第二表面面向該上表面，且該發光晶片包括一第一電極及一第二電極；於該承載基底上形成電性連接至該第一電極及該第一導電層之一第一導電結構；以及於該承載基底上形成電性連接至該第二電極及該第三導電結構之一第二導電結構。
  14. 如申請專利範圍第13項所述之晶片封裝體的形成方法，其中該第一穿孔之形成包括： 於該承載基底之下表面形成該第一下孔洞；及於該承載基底之上表面形成該第一上孔洞，其中該第一上孔洞係對準該第一下孔洞。
  15. 如申請專利範圍第14項所述之晶片封裝體的形成方法，其更包括將該第一穿孔側壁上之該第一導電層延伸至該第一上孔洞與該第一下孔洞之接面上，以作為該第一中間導電層。
  16. 如申請專利範圍第14項所述之晶片封裝體的形成方法，其中該第二穿孔之形成包括，形成一堆疊式通孔以貫穿該承載基板之該上表面及該下表面；及於該第二穿孔之側壁上形成一第二導電層，以電性連接至該第二導電結構。
  17. 如申請專利範圍第16項所述之晶片封裝體的形成方法，其中該第二穿孔之形成包括：於該承載基底之下表面形成一第二下孔洞；及於該承載基底之上表面形成一第二上孔洞，其中該第二上孔洞係對準該第二下孔洞。
  18. 如申請專利範圍第17項所述之晶片封裝體的形成方法，其更包括將該第二穿孔側壁上之該第二導電層延伸至該第二上孔洞與該第二下孔洞之接面上，以作為一第二中間導電層。
  19. 如申請專利範圍第14項所述之晶片封裝體的形成方法，其中更包括於形成該第一穿孔之第一上孔洞時同時形成一凹槽，以容納該發光晶片。
  20. 如申請專利範圍第19項所述之晶片封裝體的形 成方法，其中該第二穿孔之形成包括：於該承載基底之下表面形成一第二下孔洞以連通至該凹槽底部；及形成一第三導電層於該第二穿孔之側壁上且電性連接至該第二導電結構。
  21. 一種晶片封裝體的形成方法，包括：提供一半導體晶圓，包括一上表面及一相反之下表面；形成一堆疊式通孔以作為第一穿孔，該第一穿孔貫穿該半導體晶圓之上表面及該下表面，其中該第一穿孔包括一第一下孔洞及堆疊於其上之一第一上孔洞；於該第一穿孔之側壁上形成一第一導電層，其中該第一穿孔中更包括一第一中間導電層，位於該第一上孔洞與該第一下孔洞之接面上；於該半導體晶圓上形成一第三導電結構，其包括一第二穿孔；切割該半導體晶圓以形成複數個封裝用之承載基底；將一發光晶片設置於該承載基底上，該發光晶片具有一第一表面及一相反之第二表面，其中該第二表面面向該上表面，且該發光晶片包括一第一電極及一第二電極；於該承載基底上形成電性連接至該第一電極及該第一導電層之一第一導電結構；以及於該承載基底上形成電性連接至該第二電極及該第 三導電結構之一第二導電結構。
TW098142446A 2008-12-11 2009-12-11 晶片封裝體及其形成方法 TWI484606B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12188008P 2008-12-11 2008-12-11

Publications (2)

Publication Number Publication Date
TW201023313A TW201023313A (en) 2010-06-16
TWI484606B true TWI484606B (zh) 2015-05-11

Family

ID=42239457

Family Applications (2)

Application Number Title Priority Date Filing Date
TW098142218A TW201114003A (en) 2008-12-11 2009-12-10 Chip package structure and method for fabricating the same
TW098142446A TWI484606B (zh) 2008-12-11 2009-12-11 晶片封裝體及其形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW098142218A TW201114003A (en) 2008-12-11 2009-12-10 Chip package structure and method for fabricating the same

Country Status (3)

Country Link
US (2) US8237187B2 (zh)
CN (2) CN101794853A (zh)
TW (2) TW201114003A (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8104171B2 (en) * 2008-08-27 2012-01-31 Advanced Semiconductor Engineering, Inc. Method of fabricating multi-layered substrate
US7939926B2 (en) * 2008-12-12 2011-05-10 Qualcomm Incorporated Via first plus via last technique for IC interconnects
KR101673913B1 (ko) * 2009-07-20 2016-11-08 삼성전자 주식회사 발광 패키지 및 그 제조 방법
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US8207554B2 (en) * 2009-09-11 2012-06-26 Soraa, Inc. System and method for LED packaging
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
DE102009051746A1 (de) * 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US10290788B2 (en) * 2009-11-24 2019-05-14 Luminus Devices, Inc. Systems and methods for managing heat from an LED
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
DE102010026344A1 (de) * 2010-07-07 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiode
CN102339940A (zh) * 2010-07-27 2012-02-01 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
KR101208174B1 (ko) * 2010-07-28 2012-12-04 엘지이노텍 주식회사 광학시트 및 이를 포함하는 발광소자패키지
CN102386318A (zh) * 2010-09-03 2012-03-21 台达电子工业股份有限公司 发光二极管的封装结构及封装方法
TWI446590B (zh) * 2010-09-30 2014-07-21 Everlight Electronics Co Ltd 發光二極體封裝結構及其製作方法
US8415684B2 (en) 2010-11-12 2013-04-09 Tsmc Solid State Lighting Ltd. LED device with improved thermal performance
US8896235B1 (en) 2010-11-17 2014-11-25 Soraa, Inc. High temperature LED system using an AC power source
TWI459527B (zh) * 2010-12-01 2014-11-01 矽品精密工業股份有限公司 半導體元件用基板結構之製法
TW201225360A (en) * 2010-12-07 2012-06-16 Chi Mei Lighting Tech Corp Light-emitting diode device
CN102694081B (zh) * 2011-03-21 2014-11-05 展晶科技(深圳)有限公司 发光二极管制造方法
AT511628B1 (de) * 2011-07-01 2013-09-15 Stojec Mario Paul Photovoltaik-modul mit mehreren solarzellen
CN102903821A (zh) * 2011-07-29 2013-01-30 鸿富锦精密工业（深圳）有限公司 晶圆级封装结构及其制作方法
US9488324B2 (en) 2011-09-02 2016-11-08 Soraa, Inc. Accessories for LED lamp systems
TWM428490U (en) * 2011-09-27 2012-05-01 Lingsen Precision Ind Ltd Optical module packaging unit
DE102011114641B4 (de) * 2011-09-30 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
TWI471955B (zh) * 2011-12-13 2015-02-01 Xintec Inc 半導體封裝件及其製法
FR2985088B1 (fr) * 2011-12-23 2015-04-17 Commissariat Energie Atomique Via tsv dote d'une structure de liberation de contraintes et son procede de fabrication
TWI446501B (zh) * 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
US8847137B2 (en) * 2012-02-29 2014-09-30 Blackberry Limited Single package imaging and inertial navigation sensors, and methods of manufacturing the same
TWI476841B (zh) * 2012-03-03 2015-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US8985794B1 (en) 2012-04-17 2015-03-24 Soraa, Inc. Providing remote blue phosphors in an LED lamp
US20140048128A1 (en) * 2012-08-16 2014-02-20 Semprius, Inc. Surface mountable solar receiver with integrated through substrate interconnect and optical element cradle
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
CN102969432A (zh) * 2012-10-25 2013-03-13 日月光半导体制造股份有限公司 发光二极管封装构造及其制造方法
DE202012104748U1 (de) 2012-12-06 2013-01-30 Mario Paul Stojec Photovoltaik-Modul mit mehreren Solarzellen
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
TWI575785B (zh) 2014-10-30 2017-03-21 新世紀光電股份有限公司 發光裝置
TWI571983B (zh) * 2014-11-25 2017-02-21 矽品精密工業股份有限公司 電子封裝件及其製法
JP2016100555A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP2016100553A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
CN106298837A (zh) * 2015-05-29 2017-01-04 鸿富锦精密工业（深圳）有限公司 Oled显示面板及拼接显示装置
CN106449584B (zh) * 2015-08-13 2019-06-18 碁鼎科技秦皇岛有限公司 Ic载板、具有该ic载板的封装结构及其制作方法
US11315843B2 (en) * 2016-12-28 2022-04-26 Intel Corporation Embedded component and methods of making the same
TWI646679B (zh) * 2018-02-27 2019-01-01 欣興電子股份有限公司 像素結構及製造像素結構的方法
DE102018122166A1 (de) * 2018-09-11 2020-03-12 Osram Opto Semiconductors Gmbh Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung
TWI680593B (zh) * 2018-10-12 2019-12-21 欣興電子股份有限公司 發光元件封裝結構及其製造方法
TWI698941B (zh) * 2019-03-21 2020-07-11 力成科技股份有限公司 雙面堆疊式晶片封裝結構及其製法
CN110211931A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种三维封装结构及其制造方法
TWI717911B (zh) * 2019-11-25 2021-02-01 友達光電股份有限公司 顯示裝置
CN111211481B (zh) * 2020-01-16 2022-03-01 常州纵慧芯光半导体科技有限公司 一种具有背面正负电极的vcsel器件及其制备方法
CN113964082A (zh) * 2020-07-21 2022-01-21 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200837976A (en) * 2007-03-02 2008-09-16 Advanced Optoelectronic Tech Packaging structure of laser diode surface mount device and fabrication method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843280A (en) * 1988-01-15 1989-06-27 Siemens Corporate Research & Support, Inc. A modular surface mount component for an electrical device or led's
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
US7230318B2 (en) * 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
CA2552908C (en) 2004-08-06 2010-07-20 A. L. M. T. Corp. Collective substrate, semiconductor element mount, semiconductor device, imaging device, light emitting diode component and light emitting diode
CN101414597B (zh) 2004-08-06 2010-09-15 联合材料公司 半导体元件搭载部件、半导体装置及摄像装置
WO2006092754A2 (en) * 2005-03-02 2006-09-08 Koninklijke Philips Electronics N.V. A method of manufacturing a semiconductor packages and packages made
TWI305428B (en) * 2006-05-26 2009-01-11 Lustrous Technology Ltd Led package structure
JP5148849B2 (ja) * 2006-07-27 2013-02-20 スタンレー電気株式会社 Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法
JP5089336B2 (ja) * 2007-10-29 2012-12-05 新光電気工業株式会社 パッケージ用シリコン基板
US7786008B2 (en) * 2008-12-12 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200837976A (en) * 2007-03-02 2008-09-16 Advanced Optoelectronic Tech Packaging structure of laser diode surface mount device and fabrication method thereof

Also Published As

Publication number Publication date
CN101794853A (zh) 2010-08-04
US20100181589A1 (en) 2010-07-22
TW201114003A (en) 2011-04-16
US20100148210A1 (en) 2010-06-17
US8237187B2 (en) 2012-08-07
CN101853842A (zh) 2010-10-06
CN101853842B (zh) 2012-03-21
TW201023313A (en) 2010-06-16

Similar Documents

Publication Publication Date Title
TWI484606B (zh) 晶片封裝體及其形成方法
TWI512918B (zh) 晶片封裝體及其形成方法
US7902674B2 (en) Three-dimensional die-stacking package structure
TWI512932B (zh) 晶片封裝體及其製造方法
US7879711B2 (en) Stacked structures and methods of fabricating stacked structures
TWI578478B (zh) 晶片封裝體及其形成方法
JP3821125B2 (ja) 半導体装置の製造方法、半導体装置、回路基板、電子機器
US20130049225A1 (en) Stacked integrated circuit packages that include monolithic conductive vias
TWI459485B (zh) 晶片封裝體的形成方法
TWI489605B (zh) 晶片封裝體及其形成方法
JP2004296488A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2003318178A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW201222773A (en) Integrated circuit device and method of forming the same
US8178977B2 (en) Semiconductor device and method of manufacturing the same
TWI546921B (zh) 晶片封裝體及其形成方法
WO2015077623A1 (en) Led submount with integrated interconnects
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
TW201806113A (zh) 重配置線路結構的製造方法
JP2007208136A (ja) 発光装置
CN107359129A (zh) 一种用于多层键合堆叠的键合结构制作方法和键合结构
JP2007067211A (ja) 半導体装置及びその製造方法
TWI567894B (zh) 晶片封裝
US7364985B2 (en) Method for creating electrical pathways for semiconductor device structures using laser machining processes
TW202406018A (zh) 具有高深寬比tsv的電連接結構及其製造方法
US20060267190A1 (en) Semiconductor device, laminated semiconductor device, and method for producing semiconductor device