CN113964082A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113964082A
CN113964082A CN202010707452.9A CN202010707452A CN113964082A CN 113964082 A CN113964082 A CN 113964082A CN 202010707452 A CN202010707452 A CN 202010707452A CN 113964082 A CN113964082 A CN 113964082A
Authority
CN
China
Prior art keywords
wafer
layer
conductive
back surface
conductive plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010707452.9A
Other languages
English (en)
Inventor
吴秉桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010707452.9A priority Critical patent/CN113964082A/zh
Priority to PCT/CN2021/100217 priority patent/WO2022017079A1/zh
Priority to US17/398,127 priority patent/US12009324B2/en
Publication of CN113964082A publication Critical patent/CN113964082A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供一种半导体结构及其形成方法，半导体结构及其形成方法包括：提供晶圆，所述晶圆具有正面和与所述正面相对的背面；图形化所述晶圆的背面，形成自所述背面向所述正面延伸的凹槽；在所述凹槽底部和侧壁形成介质层；在所述介质层上形成填充所述凹槽的导电层。本发明有利于降低半导体结构的封装高度以及减小晶圆受到的变形应力。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其形成方法。
背景技术
目前，在芯片结构的3D封装上，常会利用晶圆的晶背区域来布局导电层。而为了降低导电层漏电以及导电层内的金属离子迁移等负面情况对晶圆背面区域的影响，当前工艺选择在晶背表面额外形成介质层等膜层，然后再在额外形成的膜层内或者在其远离晶背的一侧制备导电层，从而实现导电层和晶圆的隔离。
发明内容
本发明实施例提供一种半导体结构及其形成方法，有利于减小半导体结构的整体厚度和整体封装高度，以及减小晶圆所承受的变形应力。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供晶圆，所述晶圆具有正面和与所述正面相对的背面；图形化所述晶圆的背面，形成自所述背面向所述正面延伸的凹槽；在所述凹槽底部和侧壁形成介质层；在所述介质层上形成填充所述凹槽的导电层。
另外，所述介质层与所述晶圆背面共面。
另外，形成所述介质层的工艺步骤，包括：形成填充满所述凹槽且覆盖所述晶圆背面的第一介质膜；进行平坦化工艺，去除覆盖所述晶圆背面的所述第一介质膜，形成第二介质膜；对所述第二介质膜进行刻蚀工艺，形成所述介质层。
另外，在进行所述平坦化工艺之后，且在进行所述刻蚀工艺之前，还包括：在所述晶圆背面形成阻拦层，所述阻拦层用于阻拦金属离子迁移至所述晶圆内。
另外，所述阻拦层与所述导电层共面。
另外，所述晶圆内具有自所述正面向所述背面延伸的导电插塞，所述导电插塞的底面位于所述晶圆内；所述形成凹槽，包括：形成暴露所述导电插塞至少部分表面的凹槽。
另外，在垂直于所述晶圆背面的方向上，所述晶圆内具有底面高度不同的多个所述导电插塞；所述形成凹槽，包括：形成暴露每一所述导电插塞至少部分表面的凹槽。
另外，所述介质层暴露出所述导电插塞至少部分表面。
另外，在垂直于所述晶圆背面的方向上，所述导电插塞底面的正投影位于所述导电层顶面的正投影内，或者，所述导电插塞底面的正投影与所述导电层顶面的正投影部分重合，或者，所述导电插塞底面的正投影与所述导电层顶面的正投影不重合。
相应地，本发明实施例还提供一种半导体结构，包括：晶圆，所述晶圆具有正面和与所述正面相对的背面；凹槽，所述凹槽位于所述晶圆内，所述凹槽自所述背面向所述正面延伸；介质层，所述介质层覆盖所述凹槽底部和侧壁；导电层，所述导电层位于所述介质层远离所述晶圆的一侧且填充所述凹槽。
另外，所述半导体结构还包括：阻拦层，所述阻拦层覆盖所述晶圆背面，所述阻拦层用于阻拦金属离子迁移至所述晶圆内。
另外，所述晶圆内具有自所述正面向所述背面延伸的导电插塞，所述导电插塞的底面位于所述晶圆内；所述导电层与所述导电插塞连接，在垂直于所述晶圆背面的方向上，所述导电插塞底面的正投影位于所述导电层顶面的正投影内，或者，所述导电插塞底面的正投影与所述导电层顶面的正投影部分重合，或者，所述导电插塞底面的正投影与所述导电层顶面的正投影不重合。
另外，所述晶圆内具有底部高度不同的多个导电插塞，每一所述导电插塞与一所述导电层连接。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，选择图形化晶背以形成凹槽，并在凹槽内填充导电层，导电层的设置不会增加晶圆的整体厚度，且晶背表面无需形成额外的膜层，有利于减小半导体结构的整体封装高度，以及减小晶圆背面所承受的变形应力，使得晶圆具有较好的结构稳定性。
另外，通过控制导电插塞底面和导电层顶面的正投影关系，可使导电层起到重布线层或者焊盘的作用，从而调整晶圆背面焊点的位置和形状，进而满足更高的封装工艺要求。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1至图3为半导体结构的结构示意图；
图4至图7为本发明一实施例提供的半导体结构的形成方法各步骤对应的结构示意图；
图8至图11为本发明另一实施例提供的半导体结构的形成方法各步骤对应的结构示意图。
具体实施方式
参考图1至图3，导电层12形成于晶圆10背面101上，且在导电层12和晶圆10之间具有至少一层介质层11。当具有多层介质层11时，不同介质层11的材料和功能不同。
上述导电层12的设置存在以下问题：堆叠在背面101上的介质层11和导电层12会增加半导体结构的整体厚度，进而增加整体封装尺寸；此外，堆叠的膜层会对晶圆10施加应力，进而使得晶圆10发生应力变形。
堆叠在背面101上的膜层(以下简称堆叠膜层，堆叠膜层包括介质层11和导电层12)对晶圆10施加的应力主要来源于堆叠膜层自身的内应力、堆叠膜层内部的热应力以及堆叠膜层和晶圆10之间的热应力。其中，内应力大多是在膜层生长过程中产生的，例如晶体失配、杂质接入、晶格重构以及相变等，而热应力主要来源于相邻膜层的热膨胀系数差异。
为解决上问题，本发明实施例提供一种半导体结构及其形成方法，通过图案化晶背形成凹槽，且在凹槽内填充导电层，使得导电层的设置不会增加半导体结构的整体厚度，也不会在晶圆背面额外堆叠膜层，有利于减小半导体结构的整体封装尺寸以及减小晶圆受到的应力。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图4至图11为本发明实施例提供的半导体结构的制作方法各步骤对应的结构示意图。
参考图4，提供晶圆20，晶圆20具有正面202和与正面202相对的背面201；图形化晶圆20的背面201，形成自背面201向正面202延伸的凹槽21。
本实施例中，在对背面201进行图形化之前，还对背面201进行减薄处理，以减小晶圆20的整体厚度以及增加晶圆20的柔韧性，进而减小半导体结构的整体封装尺寸，以及使得晶圆20能够承受更大的应力变形。
需要说明的是，减薄后的晶圆20在能够承受更大的应力变形的同时，也更容易发生应力变形，因此，在减薄晶圆20的基础上，减小晶圆20所承受的变形应力，才能使得晶圆20以及包含晶圆20的半导体结构具有较高的结构稳定性。
由于凹槽21的结构特征一定程度上限定了后续形成于凹槽21内的导电层的结构特征，因此在形成凹槽21时，凹槽21的结构特征需要受到导电层的实际封装工艺要求的限定。其中，导电层的实际封装工艺与进行封装的具体部件有关，实际封装工艺要求包括相邻导电层之间的间距与焊料球最小间距的关系以及多个导电层的排列方式。
参考图5，在凹槽21内填充满介质材料，形成第二介质膜22；在背面201形成阻拦层23，阻拦层23用于阻拦金属离子迁移至晶圆20内。
第二介质膜22的工艺步骤包括：形成填充满凹槽21且覆盖背面201的第一介质膜；对第一介质膜进行平坦化工艺，去除覆盖背面201的第一介质膜，形成第二介质膜22。
介质材料用于包覆后续形成的导电层，以避免导电层漏电对晶圆20造成负面影响。由于后续形成的导电层填充于凹槽21内，因此位于背面201上的第一介质膜不具备防漏电的作用，属于多余材料。去除覆盖背面201的第一介电膜，有利于避免多余的第一介质膜对晶圆20施加应力，从而使得晶圆20受到的应力较小，以及使得晶圆20具有较高的结构稳定性。
本实施例中，阻拦层23的设置不仅用于阻拦导电层形成过程中沉积于背面201上的金属材料，还用于阻拦在进行封装后与背面201接触的其他金属材料。
参考图6，对第二介质膜22(参考图5)进行刻蚀工艺，形成介质层24。
具体地，对第二介质膜22和阻拦层23进行刻蚀工艺，形成覆盖凹槽21底部和侧壁的介质层24。
需要说明的是，介质层24在垂直于凹槽21表面的不同方向上的厚度可以相同也可以不同。由于后续要在介质层24上形成填充凹槽21的导电层，因此，可以通过控制介质层24在不同方向上的厚度，调整导电层的结构特征，结构特征包括位置、形状和在垂直于背面201方向上的正投影面积。
本实施例中，介质层24与晶圆20背面201共面，也就是说，介质层24顶面与背面201处于同一平面，介质层24完全位于晶圆20内。如此，有利于避免介质层24对背面201施加额外的变形应力，保证晶圆20具有较好的结构稳定性。
参考图7，在介质层24上形成填充凹槽21的导电层26。
本实施例中，在介质层24上依次形成第一阻障层25和导电层26，第一阻障层25用于阻拦导电层26中的金属离子向晶圆20内迁移；在其他实施例中，还可以在导电层和介质层之间设置用于缓解导电层的应力，或者，粘附导电层的膜层。
本实施例中，导电层26与阻拦层23共面，也就是说，导电层26顶面与阻拦层23顶面处于同一平面，导电层26完全位于阻拦层23和晶圆20构成的叠层结构内，如此，导电层26不会通过阻拦层23或直接对背面201施加变形应力，保证晶圆20具有较高的结构稳定性。
本实施例中，图案化晶圆背面以形成凹槽，并在凹槽内填充导电层，导电层的设置不会增加半导体结构的整体厚度，，且无需在晶圆背面设置起防漏电作用的介质层，有利于减小半导体结构的整体厚度，以及减小晶圆背面所承受的应力，使得封装后的半导体结构具有较小的封装尺寸和较好的结构稳定性。
本发明另一实施例还提供一种半导体结构的形成方法，与前一实施例不同的是，本实施例中，晶圆内具有自正面向背面延伸的导电插塞，且导电插塞的底面位于晶圆内。以下将结合图8至图11进行详细说明，图8至图11为本发明另一实施例提供的半导体结构的形成方法各步骤对应的结构示意图。与上一实施例相同或者相应的形成步骤，可以参考上一方法实施例的相应说明，以下不做赘述。
参考图8，提供晶圆30，晶圆30具有正面302和与正面302相对的背面301；晶圆30内具有自正面302向背面301延伸的导电插塞31，导电插塞31的底面位于晶圆30内。
本实施例中，导电插塞31的底面位于晶圆30内，如此，后续可以通过调整与导电插塞31连接的导电层的位置，改变晶圆背面301的焊点位置，使得半导体结构的焊点分布满足实际封装工艺要求。
导电插塞31表面覆盖有第二阻障层311和第一介质层312，第二阻障层311用于阻拦导电插塞31内的金属离子向晶圆30内迁移，第一介质层312用于防止导电插塞31漏电对晶圆30造成负面影响。
本实施例中，第二阻障层311的材料为导电材料，例如钽；在其他实施例中，第二阻障层的材料为介质材料，例如碳氮化硅。
参考图9，对背面301进行图案化处理，形成暴露导电插塞31的凹槽32。
具体地，对背面301进行图案化处理，并去除包覆导电插塞31的部分第一介质层312形成暴露出第二阻障层311的凹槽32。由于第二阻障层311的材料为导电材料，因此第二阻障层311的保留不会影响导电插塞31与后续形成的导电层的电连接。
在实际工艺过程中，主要基于以下两点考虑是否去除第二阻障层311：第一，第二阻障层311的电导率，第二阻障层311的电导率高于导电插塞31的电导率、或者高于后续形成的导电层的电导率、或者满足导电层和导电插塞31之间的电连接要求时，可不去除第二阻障层311；第二，第二阻障层311的去除工艺耗时，去除工艺时间包括更换刻蚀剂、更换反应腔室、刻蚀时间以及刻蚀前的清洗时间等，第二阻障层311的去除工艺耗时较长时，可根据当前的工艺周期要求以及其他标准要求确定是否去除阻拦层。
本实施例中，凹槽32暴露出第二阻障层311底面和部分侧壁；在其他实施例中，凹槽仅暴露出阻拦层底面。
暴露出第二阻障层311部分侧壁有利于增大阻拦层311和导电层的可接触区域。接触区域的增大可以减小导电插塞31与导电层之间电阻，增大导电插塞31与导电层之间的最大电流流量，保证与焊点连接的功率器件能够有效工作；此外，可接触区域的增加有利于扩大导电层的位置选择范围，即导电层可以与第二阻障层311侧壁连接而非与底面连接，如此，在垂直于背面301的方向上，导电层的正投影可以不再与第二阻障层311的正投影重合，导电层可以具有更小的正投影面积，从而更好地满足封装工艺要求。
本实施例中，晶圆30内具有多个导电插塞31，在垂直于背面301的方向上，多个导电插塞31的底面高度相同；在其他实施例中，多个导电插塞的底面高度不同，在形成凹槽时，凹槽暴露每一导电插塞的至少部分表面。
参考图10和图11，在第二介质层33上形成填充凹槽32的导电层34。
本实施例中，导电层34既可以作为重布线层(RDL)，也可以作为焊盘(PAD)，重布线层用于改变焊点位置，从而实现焊点的重新布局，以使焊点的排列满足实际封装工艺的要求。
具体来说，在垂直于背面301的方向上，第二阻障层311的正投影位于导电层34顶面的正投影内，或者，第二阻障层311的正投影与导电层34顶面的正投影部分重合，或者，第二阻障层311的正投影与导电层34顶面的正投影不重合。
需要说明的是，当导电层34作为重布线层与第二阻障层311电连接时，第二阻障层311的正投影既可以与导电层34顶面的正投影部分重合，也可以与导电层34顶面的正投影不重合，这取决于介质层33的结构。其中，部分重合包括区域重合和边界重合两种情况。
本实施例中，由于作为重布线层的导电层34并不位于阻拦层35背离晶圆30的一侧，因此导电层34的设置不会通过阻拦层35或者直接对背面301施加变形应力；此外，由于作为重布线层的导电层34位于阻拦层35和晶圆30构成的叠层结构内部，因此，用于隔离晶圆30和导电层34的阻障层或应力缓冲层等膜层也都位于叠层结构内部，即阻障层或应力缓冲层等膜层的设置不会增加半导体结构的封装高度，也不会对晶圆30施加额外的变形应力；此外，由于导电层34与阻拦层35共面，且导电层34本身就是作为焊点存在，因此不需要设置额外的平坦化层来保护导电层34和定义新焊点的位置，如此，有利于进一步减小半导体结构的封装高度和减小晶圆30背面受到的变形应力。
本实施例中，导电层与位于晶圆内的导电插塞连接，导电层可作为焊盘或者重布线层使用，焊盘可以改变焊点的大小和形状，重布线层能够改变焊点的位置，从而使得晶圆背面的焊点排列分布以及形状大小满足实际封装工艺要求。
相应地，本发明实施例还提供一种半导体结构，可采用上述半导体结构的形成方法制成。
参考图10，半导体结构包括：晶圆30，晶圆30具有正面302和与正面302相对的背面301；凹槽32，凹槽32位于晶圆30内，凹槽32自背面301向正面302延伸；介质层33，介质层33覆盖凹槽32底部和侧壁；导电层34，导电层34位于介质层33远离晶圆30的一侧且填充凹槽32。
本实施例中，半导体结构还包括阻拦层35，阻拦层35覆盖晶圆背面301，阻拦层35用于阻拦金属离子迁移至晶圆30内。
本实施例中，晶圆30内具有自正面302向背面301延伸的导电插塞31，导电插塞31的底面位于晶圆30内；导电层34与导电插塞31连接，在垂直于晶圆背面301的方向上，导电插塞31底面的正投影位于导电层34顶面的正投影内，或者，导电插塞31底面的正投影与导电层34顶面的正投影部分重合，或者，导电插塞31底面的正投影与导电层34顶面的正投影不重合。
本实施例中，晶圆30内具有多个导电插塞31，多个导电插塞31的底面高度相同，每一导电插塞31与一导电层34连接；在其他实施例中，多个导电插塞的底面高度不同。
本实施例中，导电层位于晶圆内，晶圆背面无需设置额外的介质层以防止导电层漏电，如此，有利于避免介质层和导电层在背面堆叠而增加半导体结构整体厚度，以及避免堆叠的膜层对晶圆背面施加较大的形变应力，从而使得半导体结构具有较小的封装尺寸以及较高的结构稳定性。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (13)

1.一种半导体结构的形成方法，其特征在于，包括：
提供晶圆，所述晶圆具有正面和与所述正面相对的背面；
图形化所述晶圆的背面，形成自所述背面向所述正面延伸的凹槽；
在所述凹槽底部和侧壁形成介质层；
在所述介质层上形成填充所述凹槽的导电层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层与所述晶圆背面共面。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介质层的工艺步骤，包括：形成填充满所述凹槽且覆盖所述晶圆背面的第一介质膜；进行平坦化工艺，去除覆盖所述晶圆背面的所述第一介质膜，形成第二介质膜；对所述第二介质膜进行刻蚀工艺，形成所述介质层。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，在进行所述平坦化工艺之后，且在进行所述刻蚀工艺之前，还包括：在所述晶圆背面形成阻拦层，所述阻拦层用于阻拦金属离子迁移至所述晶圆内。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述阻挡层与所述导电层共面。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述晶圆内具有自所述正面向所述背面延伸的导电插塞，所述导电插塞的底面位于所述晶圆内；所述形成凹槽，包括：形成暴露所述导电插塞至少部分表面的凹槽。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，在垂直于所述晶圆背面的方向上，所述晶圆内具有底面高度不同的多个所述导电插塞；所述形成凹槽，包括：形成暴露每一所述导电插塞至少部分表面的凹槽。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述介质层暴露出所述导电插塞至少部分表面。
9.根据权利要求8所述半导体结构的形成方法，其特征在于，在垂直于所述晶圆背面的方向上，所述导电插塞底面的正投影位于所述导电层顶面的正投影内，或者，所述导电插塞底面的正投影与所述导电层顶面的正投影部分重合，或者，所述导电插塞底面的正投影与所述导电层顶面的正投影不重合。
10.一种半导体结构，其特征在于，包括：
晶圆，所述晶圆具有正面和与所述正面相对的背面；
凹槽，所述凹槽位于所述晶圆内，所述凹槽自所述背面向所述正面延伸；
介质层，所述介质层覆盖所述凹槽底部和侧壁；
导电层，所述导电层位于所述介质层远离所述晶圆的一侧且填充所述凹槽。
11.根据权利要求10所述的半导体结构，其特征在于，还包括：阻拦层，所述阻拦层覆盖所述晶圆背面，所述阻拦层用于阻拦金属离子迁移至所述晶圆内。
12.根据权利要求10所述的半导体结构，其特征在于，所述晶圆内具有自所述正面向所述背面延伸的导电插塞，所述导电插塞的底面位于所述晶圆内；所述导电层与所述导电插塞连接，在垂直于所述晶圆背面的方向上，所述导电插塞底面的正投影位于所述导电层顶面的正投影内，或者，所述导电插塞底面的正投影与所述导电层顶面的正投影部分重合，或者，所述导电插塞底面的正投影与所述导电层顶面的正投影不重合。
13.根据权利要求12所述的半导体结构，其特征在于，所述晶圆内具有底部高度不同的多个导电插塞，每一所述导电插塞与一所述导电层连接。
CN202010707452.9A 2020-07-21 2020-07-21 半导体结构及其形成方法 Pending CN113964082A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010707452.9A CN113964082A (zh) 2020-07-21 2020-07-21 半导体结构及其形成方法
PCT/CN2021/100217 WO2022017079A1 (zh) 2020-07-21 2021-06-15 半导体结构及其形成方法
US17/398,127 US12009324B2 (en) 2020-07-21 2021-08-10 Semiconductor structure and method for forming semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010707452.9A CN113964082A (zh) 2020-07-21 2020-07-21 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113964082A true CN113964082A (zh) 2022-01-21

Family

ID=79460012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010707452.9A Pending CN113964082A (zh) 2020-07-21 2020-07-21 半导体结构及其形成方法

Country Status (2)

Country Link
CN (1) CN113964082A (zh)
WO (1) WO2022017079A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330067B (zh) * 2007-06-22 2010-06-09 财团法人工业技术研究院 自对准晶片或芯片结构以及自对准堆迭结构及其制造方法
CN101488538B (zh) * 2008-01-14 2011-04-06 奇力光电科技股份有限公司 具有导热基座的发光二极管装置
TW201114003A (en) * 2008-12-11 2011-04-16 Xintec Inc Chip package structure and method for fabricating the same
KR102072994B1 (ko) * 2017-12-06 2020-02-04 엘비세미콘 주식회사 사이드 몰딩을 이용한 반도체 패키지의 제조방법
CN209029370U (zh) * 2018-08-07 2019-06-25 深圳市为通博科技有限责任公司 芯片封装结构

Also Published As

Publication number Publication date
WO2022017079A1 (zh) 2022-01-27

Similar Documents

Publication Publication Date Title
CN104319258B (zh) 一种硅穿孔工艺
KR100826979B1 (ko) 스택 패키지 및 그 제조방법
US11901313B2 (en) Methods for forming three-dimensional memory devices with supporting structure for staircase region
TWI691022B (zh) 在混合鍵合半導體元件中形成引線的方法
CN107492533B (zh) 封装结构及其封装方法
CN109390305B (zh) 一种键合晶圆及其制备方法
CN108074797A (zh) 制作衬底结构的方法
US11647632B2 (en) Three-dimensional memory devices with supporting structure for staircase region
CN110379789B (zh) 一种三维存储器及其制造方法
US20150187648A1 (en) Semiconductor device and method for fabricating the same
TWI670857B (zh) 記憶體結構及其形成方法
CN111480226A (zh) 在半导体芯片中的保护结构及用于形成其的方法
CN113707641A (zh) 半导体器件及其制作方法
CN112635659B (zh) 半导体结构及其形成方法
US11164834B2 (en) Wafer structure and method for manufacturing the same, and chip structure
CN113964082A (zh) 半导体结构及其形成方法
CN110783265A (zh) 一种半导体器件及其制作方法
CN116130414A (zh) 半导体结构的制造方法和半导体结构
TWI799144B (zh) 半導體裝置及其製造方法
US20220028810A1 (en) Semiconductor structure and method for forming semiconductor structure
CN112185969B (zh) 三维存储器结构及其制备方法
US8563432B2 (en) Method for forming through silicon via structure
CN209029382U (zh) 存储器结构
WO2023184571A1 (zh) 半导体结构及其制备方法
CN104465494B (zh) 硅通孔的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination