CN110379789B - 一种三维存储器及其制造方法 - Google Patents

一种三维存储器及其制造方法 Download PDF

Info

Publication number
CN110379789B
CN110379789B CN201910676806.5A CN201910676806A CN110379789B CN 110379789 B CN110379789 B CN 110379789B CN 201910676806 A CN201910676806 A CN 201910676806A CN 110379789 B CN110379789 B CN 110379789B
Authority
CN
China
Prior art keywords
channel
substrate
epitaxial structure
trench
dimensional memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910676806.5A
Other languages
English (en)
Other versions
CN110379789A (zh
Inventor
何家兰
杨号号
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910676806.5A priority Critical patent/CN110379789B/zh
Publication of CN110379789A publication Critical patent/CN110379789A/zh
Application granted granted Critical
Publication of CN110379789B publication Critical patent/CN110379789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种三维存储器及其制造方法，上述三维存储器结构包括衬底；堆叠层结构，位于上述衬底的上方；以及第一沟道通孔，上述衬底的上部对应第一沟道通孔的位置设有绝缘沟槽，上述第一沟道通孔沿上述衬底高度方向贯穿上述堆叠层结构和上述绝缘沟槽，上述第一沟道通孔的底部具有第一沟道外延结构，上述第一沟道外延结构的上表面低于上述衬底的上表面。本发明还提供了用以制造上述三维存储器的制造方法。根据本发明所提供的制造方法所制造的三维存储器结构稳定，并且第一沟道通孔不会与周围的堆叠层结构旁通，三维存储器的电特性良好。

Description

一种三维存储器及其制造方法
技术领域
本发明涉及半导体结构及其制造领域，尤其涉及一种三维存储器结构及其制造方法。
背景技术
随着对高度集成电子装置的持续重视，对以更高的速度和更低的功率运行并具有增大的器件密度的半导体存储器件存在持续的需求。为达到这一目的，已经发展了具有更小尺寸的器件和具有以水平和垂直阵列布置的晶体管单元的多层器件。三维存储器是业界所研发的一种新兴的闪存类型，通过垂直堆叠多层数据存储单元来解决二维或者平面闪存带来的限制，其具备卓越的精度，支持在更小的空间内容纳更高的存储容量，可打造出存储容量比同类闪存技术高达数倍的存储设备，进而有效降低成本和能耗，能全面满足众多消费类移动设备和要求最严苛的企业部署的需求。
现有的三维存储器的控制栅极通常是通过后栅工艺形成的。所谓后栅工艺也就是最初形成的堆叠层中包含了多个控制栅极的牺牲层，后续制程中，通过去除牺牲层，并在牺牲层原有的空间内填充栅极介质(通常包括金属或多晶硅)的工艺。在采用后栅工艺形成三维存储器的控制栅极的过程中，当已经去除牺牲层还未填充栅极介质时，整个器件是通过沟道通孔(CH，channel hole)支撑，但随着现有的三维存储器在高度上垂直堆叠的数据存储单元层数的增大，并且随着沟道通孔尺寸的日益缩减，牺牲层的去除容易导致结构的坍塌，造成损失。
为了解决上述牺牲层去除后整体结构坍塌的问题，用来起到支撑作用的虚拟沟道通孔(DCH，dummy channel hole)应运而生。由于虚拟沟道通孔起到支撑作用，其在特征尺寸上会略大于实际的沟道通孔。并且，为了兼容现有工艺，希望虚拟沟道通孔能够共享实际沟道通孔的制造工艺，以降低工艺复杂度，减小制造成本。因此，所形成的虚拟沟道通孔内部具有与实际沟道通孔一致的结构，这也就要求虚拟沟道通孔不能与外围堆叠层以及衬底等等器件有电性解除，以避免造成器件漏电等问题。
但是在现有的工艺中，仍然不可避免地出现了虚拟沟道通孔与外部器件接触造成漏电的情况。请参见图1，图1示出了现有技术中形成有虚拟沟道通孔的器件结构实施例。如图1所示出的，现有技术中的器件结构包括衬底100，形成在衬底100上方的堆叠层200，其中堆叠层200中包括牺牲层201和绝缘层202的交替堆叠以及台阶区域203，在堆叠层200靠近衬底100的部分包含三维存储器的底部选择栅极(BSG，bottom select gate)的牺牲层210。器件的实际沟道通孔400形成在堆叠层中，沿衬底高度方向贯穿整个堆叠层200，在实际沟道通孔400的底部形成有沟道通孔外延结构410，实际沟道通孔400的侧壁以及在沟道通孔外延结构410的上表面形成有SONO结构，随后，需要对沟道通孔外延结构410的上表面的SONO结构进行刻蚀，以穿过SONO结构暴露沟道通孔外延结构410，随后将沟道介质填充满沟道通孔，然后进行后续的接触孔、引线(PLUG)的制造。
如图1所示出的，在堆叠层中还可以形成有虚拟沟道通孔300以起到支撑作用，为了更好地起到支撑作用，虚拟沟道通孔300的特征尺寸大于实际沟道通孔400。由于为了兼容现有的沟道工艺，在虚拟沟道通孔300的底部形成有虚拟沟道通孔外延结构310，在虚拟沟道通孔300的侧壁以及虚拟沟道通孔外延结构310的上表面形成有SONO结构，并且，在对实际沟道通孔400中的SONO结构进行刻蚀时，一并对虚拟沟道通孔外延结构310上表面的SONO结构进行刻蚀。然而，由于虚拟沟道通孔300的特征尺寸大于实际沟道通孔400，在对虚拟沟道通孔外延结构310上表面的SONO结构进行刻蚀时，刻蚀程度比刻蚀沟道通孔外延结构410上表面的SONO结构来得深，甚至触及底部SiN层，即三维存储器的底部选择栅极的牺牲层210(请参考图1中虚拟沟道通孔300中的所示出的示意图)。当SiN层被金属W层替代后，虚拟沟道通孔300中的沟道介质与栅线接触，将会造成漏电，引起器件性能的降低。
因此，亟需要一种三维存储器及其制造方法，能够使得所制造的三维存储器包含用以起到支撑作用的虚拟沟道通孔，并且虚拟沟道通孔不会与周围的器件存在电接触，从而保证虚拟沟道通孔与周围器件的电性隔离，使得虚拟沟道通孔仅起到支撑作用，不会对三维存储器的电特性能造成负面影响。并且，希望用以形成上述三维存储器的制造方法工艺流程简单，能够与现有的制造工艺兼容，不会额外增加制造成本。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了解决上述问题，本发明提供了一种三维存储器，具体包括：
衬底；
堆叠层结构，位于上述衬底的上方；以及
第一沟道通孔，上述衬底的上部对应第一沟道通孔的位置设有绝缘沟槽，上述第一沟道通孔沿上述衬底高度方向贯穿上述堆叠层结构和上述绝缘沟槽，上述第一沟道通孔的底部具有第一沟道外延结构，上述第一沟道外延结构的上表面低于上述衬底的上表面。
在上述三维存储器的一实施例中，可选的，上述第一沟道外延结构的上表面至上述衬底的上表面的距离大于上述绝缘沟槽的深度的三分之二。
在上述三维存储器的一实施例中，可选的，上述堆叠层结构中与上述衬底邻近的部分为上述三维存储器的选择管栅极。
在上述三维存储器的一实施例中，可选的，还包括第二沟道通孔，上述第二沟道通孔沿上述衬底高度方向贯穿上述堆叠层结构，上述第二沟道通孔的底部具有第二沟道外延结构，上述第二沟道外延结构的高度等于上述第一沟道外延结构的高度。
在上述三维存储器的一实施例中，可选的，上述第一沟道通孔的开口尺寸大于上述第二沟道通孔的开口尺寸。
在上述三维存储器的一实施例中，可选的，上述第一沟道通孔和上述第二沟道通孔中具有相同的沟道介质结构。
在上述三维存储器的一实施例中，可选的，上述沟道介质结构包括形成在沟道通孔侧壁和外延结构上表面的SONO结构，以及填满沟道通孔的沟道多晶硅；其中
上述沟道多晶硅穿过形成在外延结构上表面的SONO结构并延伸至外延结构。
本发明还提供了一种三维存储器的制造方法，具体包括：
提供上部具有绝缘沟槽的衬底；
在上述衬底上方形成堆叠层结构；
刻蚀上述堆叠层结构，以形成沿上述衬底高度方向贯穿上述堆叠层结构和上述绝缘沟槽的第一沟道通孔；以及
在上述第一沟道通孔的底部形成第一沟道外延结构，上述第一沟道外延结构的上表面低于上述衬底的上表面。
在上述制造方法的一实施例中，可选的，所形成的上述第一沟道外延结构的上表面至上述衬底的上表面的距离大于上述绝缘沟槽的深度的三分之二。
在上述制造方法的一实施例中，可选的，还包括在上述堆叠层结构中与上述衬底邻近的部分形成上述三维存储器的选择管栅极。
在上述制造方法的一实施例中，可选的，还包括刻蚀上述堆叠层结构，以形成沿上述衬底高度方向贯穿上述堆叠层结构的第二沟道通孔；以及
在上述第二沟道通孔的底部形成第二沟道外延结构，上述第二沟道外延结构的高度等于上述第一沟道外延结构的高度。
在上述制造方法的一实施例中，可选的，上述第一沟道通孔的开口尺寸大于上述第二沟道通孔的开口尺寸。
在上述制造方法的一实施例中，可选的，还包括在上述第一第二沟道通孔和上述第二沟道通孔中同步地形成相同的沟道介质结构。
在上述制造方法的一实施例中，可选的，同步地形成相同的沟道介质结构进一步包括：
同步地在沟道通孔侧壁以及外延结构上表面形成SONO结构；
同步地刻蚀形成在外延结构上表面的SONO结构；以及
同步地形成填满沟道通孔的沟道多晶硅；其中
上述沟道多晶硅穿过形成在外延结构上表面的SONO结构并延伸至外延结构。
根据本发明所提供的三维存储器，包含用以起到支撑作用的虚拟沟道通孔，由于上述虚拟沟道通孔的底部深入衬底以及衬底中的绝缘沟槽，上述虚拟沟道通孔不会与周围的器件有电性接触，尤其不会与底部控制栅极的旁通，能够有效降低由于虚拟沟道通孔与底部控制栅极旁通导致的漏电问题。并且，由于虚拟沟道通孔底部具有外延结构，能够在后续工艺中被用作接触停止层，从而使得虚拟沟道通孔及其内部的沟道介质的形成与三维存储器实际的沟道通孔一致，并且虚拟沟道通孔的形成更具有规律性，能够保证器件的一致性，从而保证器件的电特性能。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
这些示图仅提供示例，不应不当地限制权利要求的范围。本领域技术人员将领会到有许多变体、替换方案、以及变型。取决于实现，可以添加、移除、重复、重新排列、修改、替换、和/或交迭一个或更多个步骤，并且这不影响权利要求的保护范围。
图1示出了现有技术中包含虚拟沟道通孔的三维存储器的结构示意图。
图2示出了根据本发明所提供的包含虚拟沟道通孔的三维存储器的结构示意图。
图3-6A、图7-9示出了根据本发明所提供的制造方法制造过程中的器件结构示意图。
图6B为图6A虚线框中结构的放大细节图。
附图标记
100 衬底
200 堆叠层
201 牺牲层
202 绝缘层
203 台阶区域
210 牺牲层
300 虚拟沟道通孔
310 虚拟沟道通孔外延结构
320 SONO结构
330 虚拟沟道沟槽
340 沟道填充介质
400 沟道通孔
410 沟道通孔外延结构
420 SONO结构
430 沟道沟槽
440 沟道填充介质
900 绝缘沟槽
具体实施方式
以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。
如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。
如上所述，为了解决上述虚拟沟道通孔与周围器件旁通导致漏电的问题，本发明提供了一种三维存储器，请参考图2，如图2所示出的，本发明所提供的三维存储器包括衬底100，形成在衬底100上方的堆叠层200，其中堆叠层200中包括牺牲层201和绝缘层202的交替堆叠以及台阶区域203，在堆叠层200靠近衬底100的部分包含三维存储器的底部选择栅极(BSG，bottom select gate)的牺牲层210。
具体的，上述衬底100可包含元素半导体，其包含结晶、多晶质或非晶质结构的硅或锗；化合物半导体，其包含碳化硅(silicon carbide)、砷化镓(gallium arsenic)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)以及锑化铟(indium antimonide)；合金半导体，其包含SiGe、GaAsP，AlInAs、AlGaAs、GalnAs、GalnP以及GalnAsP；任何其他合适的材料，或前述的组合。需要注意的是，上述衬底材质的举例仅为示意性，本领域技术人员可以根据实际需要进行调整，关于衬底材质的举例不应不当地用以限制本发明的具体保护范围。
虽然在上述的描述中，将堆叠层中交替堆叠的多层命名为牺牲层201和绝缘层202，本领域技术人员应当知道，在不同的工艺中，例如在前栅工艺(gate-first)中，上述牺牲层201可以直接为栅极功能层，本领域技术人员可以根据实际的需要变换堆叠层200中的各功能层，并不以上述举例为限，并且，在三维存储器的最终形态中，牺牲层201需要被替换为实际的栅极功能层。本领域技术人员应当知道的是，在堆叠层200主要用于实现三维存储器的存储功能，通过上述堆叠的结构以及后续不同引线的设置，可以实现存储器的各种功能器件，例如，源线、字线、沟道、漏极等等。在上述的实施例中，堆叠层200靠近衬底100的部分为三维存储器的底部选择栅极(BSG，Bottom select gate)，牺牲层210为底部选择栅极的牺牲层，其材质可以是SiN，在后续的工艺中，SiN层可以被替换为金属钨，从而形成底部选择栅极层。需要注意的是，上述关于堆叠层中具体结构的举例仅为示意性，本领域技术人员可以根据实际需要进行调整，关于堆叠层中具体结构的举例不应不当地用以限制本发明的具体保护范围。
更进一步地，堆叠层200中还形成有第一沟道通孔及其中的介质和第二沟道通孔及其中的介质。从功能上来看，上述第一沟道通孔为虚拟沟道通孔，上述第二沟道通孔为器件的实际沟道通孔。需要注意的，上述虚拟沟道通孔300和实际沟道通孔400可以根据实际的需要设置在堆叠层的不同位置处。尤其对于虚拟沟道通孔300，虽然在如图2所示出的实施例中，虚拟沟道通孔300形成在台阶区域，但这并非是限定，虚拟沟道通孔300作为起到支撑作用的支撑部件，可以根据实际需要设置在不同位置，并且，在堆叠层200中可以形成有多个虚拟沟道通孔300和实际沟道通孔400。
虚拟沟道通孔300和实际沟道通孔400均沿衬底高度方向贯穿整个堆叠层200。更具体的，根据本发明所提供的三维存储器，在衬底100上部对应虚拟沟道通孔300的位置形成有绝缘沟槽900，上述绝缘沟槽900为形成在衬底上部的沟槽，并且其中填充有绝缘材质，上述绝缘材质可以是SiO2氧化硅材质，填充有绝缘材质后的绝缘沟槽900的上表面与衬底100的其他区域上表面齐平。在本发明所提供的三维存储器中，虚拟沟道通孔300不仅沿衬底高度方向贯穿整个堆叠层200，更进一步地贯穿绝缘沟槽900。
为了简化工艺流程，希望虚拟沟道通孔300和实际沟道通孔400能够同步地进行处理，并且由于虚拟沟道通孔300主要起到支撑作用，因此，其特征尺寸较之实际的沟道通孔更大，如上所述的，在后续进行SONO刻蚀时由于虚拟沟道通孔300特征尺寸较大容易引起的将上述底部选择栅极的牺牲层210刻穿的问题，而本发明所提供的三维存储器通过在衬底100的上部形成绝缘沟槽900，能够使得虚拟沟道通孔300在衬底高度方向上比原先的结构或者说比实际沟道通孔400更刻蚀得深，从而使得在进行后续的SONO刻蚀时，避免在底部选择栅极的位置造成刻蚀损伤的问题。
进一步地，虽然通过在衬底100的上部形成绝缘沟槽900，从而使得虚拟沟道通孔300能够较原先刻蚀得更深，已经能够有效地避免在后续的SONO刻蚀时对底部选择栅极造成刻蚀损伤，但如果虚拟沟道通孔300没有贯穿绝缘沟槽900从而暴露衬底100，将无法在后续进行外延生长，无法生成外延结构。这样一来，一方面虚拟沟道通孔300的制造工艺流程将不同于实际沟道通孔400的制造工艺流程，需要额外增加制造流程使得在实际沟道通孔400的外延生长的步骤中将虚拟沟道通孔300隔离开来，使制造流程复杂化。另一方面，在后续的SONO刻蚀中，如果虚拟沟道通孔300的底部是绝缘沟槽900，尤其，当绝缘沟槽900的材质是SiO2时，SONO刻蚀在虚拟沟道通孔300处将没有刻蚀停止层，因此在后续的SONO刻蚀中，难以控制刻蚀过程，难以保证刻蚀结果，难以保证虚拟沟道通孔300底部刻蚀的均一性，从而影响到三维存储器整体的结构。
因此，在本发明所提供的三维存储器中，虚拟沟道通孔300不仅沿衬底高度方向贯穿堆叠层200，还一并贯穿绝缘沟槽900，从而暴露绝缘沟槽900下方的衬底100。因此，在后续的过程中，能够同步地在虚拟沟道通孔300和实际沟道通孔400中形成高度相同的外延结构310、410以及同步地进行其他工艺流程，并且在后续的SONO刻蚀步骤中，不仅能够避免SONO刻蚀对底部选择栅极造成的刻蚀损伤，还能够将虚拟沟道通孔300底部的外延结构310作为接触停止层，使得后续的SONO刻蚀更容易控制，从而能够保证SONO刻蚀后的虚拟沟道通孔300的一致性，进一步改善器件性能。
在上述的实施例中，可以理解的是，由于在虚拟沟道通孔300的底部外延生长了外延结构310，需要控制所生长的外延结构310的上表面低于衬底100的上表面，才能起到使得虚拟沟道通孔刻蚀得更深，避免对周围底部选择栅极造成刻蚀损伤的问题。
进一步的，由于在后续的SONO刻蚀中，离子在接触到底部接触停止层后存在反溅现象，为了避免反溅现象导致对应底部选择栅极的虚拟沟道通孔300侧壁的SONO结构310的薄膜损伤，进而导致虚拟沟道通孔300在后续与底部选择栅极旁通，希望将虚拟沟道通孔300底部的外延结构310的高度控制在虚拟沟道通孔300底部的外延结构310的上表面距离大于绝缘沟槽900深度的三分之二，也就是说，能够使得虚拟沟道通孔300较之现有技术更深入衬底至少绝缘沟道900三分之二的深度，从而能够有效地避免离子反溅效应对虚拟沟道通孔对应底部选择栅极的SONO结构的侧壁薄膜损伤。
更进一步的，由于已经在虚拟沟道通孔300底部形成了外延结构310，能够在后续SONO刻蚀过程中起到刻蚀接触停止层的作用，并且外延结构310的上表面距离衬底上表面的距离大于绝缘沟槽900深度的三分之二，能够有效保证在后续SONO刻蚀过程中不会对侧壁的薄膜造成损伤，能够使得虚拟沟道通孔300的制造工艺共享实际沟道通孔400的制造工艺。
因此，虚拟沟道通孔300和实际沟道通孔400具有相同的内部结构，包括位于沟道通孔底部的外延结构310、410，包括形成在虚拟沟道通孔300侧壁以及虚拟沟道外延结构310上表面的SONO结构320和形成在实际沟道通孔400侧壁以及实际沟道外延结构410上表面的SONO结构420，其中虚拟沟道外延结构310上表面的SONO结构320和实际沟道外延结构410上表面的SONO结构420在后续SONO刻蚀步骤中被刻穿暴露对应的外延结构并形成沟道沟槽，并且在后续沟道沟槽中填充有沟道填充介质340、440。具体的，上述沟道填充介质340、440可以是多晶硅等沟道介质。
本领域技术人员应当知道，上述对于虚拟沟道通孔300和实际沟道通孔400内部的结构仅为示意性，在实际的制造过程中，可以根据需要调整，而不限于上述描述。并且，对于实际沟道通孔400，还包括后续接触孔(CT，contact)、引线(PLUG)的形成的过程，本领域技术人员可以根据现有或将有的技术调整实际沟道通孔400内部的填充物，并同步地形成在虚拟沟道通孔300中，只需要保证实际沟道通孔400后续被引出，以实现电性连接、电性控制等，而虚拟沟道通孔300后续并不会被引出，不会与周围器件后电性接触。
由于形成有虚拟沟道通孔300，能够在后续将牺牲层201替换为实际栅极功能层的步骤中，通过虚拟沟道通孔300能够有效地起到支撑起整个器件的作用，并且，根据本发明所提供的三维存储器中的虚拟沟道通孔300，能够保证虚拟沟道通孔300同步于实际沟道通孔400形成，同时，能够保证虚拟沟道通孔300的内部沟道介质不会与周围器件旁通，导致漏电。进一步的，由于底部外延结构的存在，能够保证虚拟沟道通孔300后续SONO刻蚀的一致性，在节省工艺流程的同时保证器件的电特性能。
本发明还提供了一种制造方法，用以制造上述的三维存储器。具体的，请结合图3-9来理解本发明所提供的制造方法。本发明所提供的制造方法在工艺步骤上能够与现有的三维存储器的制造工艺流程相兼容，在没有额外增加制造成本的情况下，能够克服现有技术中制造虚拟沟道通孔时存在的各种问题，保证器件制造的一致性，从而能够有效改善的电特性能。
请参考图3，图3示出了本发明提供的制造方法提供上部形成有绝缘沟槽900的衬底100后的结构示意图。本领域技术人员应当知道，上述衬底100的材质可包含元素半导体，其包含结晶、多晶质或非晶质结构的硅或锗；化合物半导体，其包含碳化硅(siliconcarbide)、砷化镓(gallium arsenic)、磷化镓(gallium phosphide)、磷化铟(indiumphosphide)、砷化铟(indium arsenide)以及锑化铟(indium antimonide)；合金半导体，其包含SiGe、GaAsP，AlInAs、AlGaAs、GalnAs、GalnP以及GalnAsP；任何其他合适的材料，或前述的组合。进一步的，上述绝缘沟槽900是形成在衬底上部，上表面的沟槽，并且其中填充有绝缘材质，上述绝缘材质可以是SiO2氧化硅材质，填充有绝缘材质后的绝缘沟槽900的上表面与衬底100的其他区域上表面齐平。
本领域技术人员应当知道，可以通过现有或将有的各种刻蚀工艺形成上述沟槽，并且可以通过现有或将有的各种沉积工艺在沟槽中填充有绝缘材质，并且上述绝缘材质也不限于SiO2氧化硅材质。在一较为优选的实施例中，上述形成绝缘沟槽900的步骤与处理硅片最早的形成标记(mark)的步骤在同一步骤中完成。上述形成标记mark的工艺一般被称为ZERO工艺，其中所形成的标记mark用于后续的工艺对准。本领域技术人员可以知道，可以用同一张光掩膜版(mask)同时形成上述标记mark和绝缘沟槽900的沟槽，因此，不需要额外的特殊工艺，最大化简便制造工艺流程。
在上述的实施例中，由于绝缘沟槽900的沟槽是与标记mark同时形成的，一般标记mark的深度在500nm，因此，所形成的绝缘沟槽900的深度与之持平，在500nm，并且上述深度也能够满足后续的刻蚀要求。
请进一步参考图4，图4示出了在上述已经形成有绝缘沟槽900的衬底100的上方形成堆叠层200后的结构示意图。上述堆叠层200中包含有多个交替层叠的牺牲层201和绝缘层202，并且已经形成有台阶区域203。本领域技术人员应当知道，可以通过现有或将有的技术形成上述牺牲层201、绝缘层202和台阶区域203，并不为限。上述牺牲层201可以直接为栅极功能层，本领域技术人员可以根据实际的需要变换堆叠层200中的各功能层，并不以上述举例为限，并且，在三维存储器的最终形态中，牺牲层201需要被替换为实际的栅极功能层。上述堆叠层200靠近衬底100的部分为三维存储器的底部选择栅极(BSG，Bottom selectgate)，牺牲层210为底部选择栅极的牺牲层，其材质可以是SiN，在后续的工艺中，SiN层可以被替换为金属钨，从而形成底部选择栅极层。需要注意的是，上述堆叠层中的具体结构仅为示意性，本领域技术人员可以根据实际需要进行变换，关于堆叠层中的具体结构不应不当地用以限制本发明的具体保护范围。
请参考图5，图5示出了在堆叠层200中形成了虚拟沟道通孔300和实际沟道通孔400后的结构示意图。本领域技术人员应当知道，实际沟道通孔400中可以填充有器件的功能层、栅绝缘层以及沟道介质以形成沟道。在堆叠层200中可以在适当的位置形成多个上述实际沟道通孔400，并且，在后续的工艺中，需要将实际沟道通孔400通过接触孔(点)(CT，contact)、接触栓(塞)(PLUG)引出，从而使得实际沟道通孔400中的填充介质与外围器件之间形成电性连接。进一步的，在现有的后栅工艺中，实际沟道通孔400中填充有沟道介质后，在后续的栅极替换的步骤中，实际沟道通孔400还起到制程整个器件结构的作用。但由于实际沟道通孔400的特征尺寸日益缩减，堆叠层的层数日益增加，仅仅依靠实际沟道通孔400难以起到有效的支撑效果，引发器件坍塌，造成损失。因此，需要在堆叠层200中形成特征尺寸较大的虚拟沟道通孔300来辅助实际沟道通孔400一并起到支撑的作用。虽然虚拟沟道通孔300不需要与外部器件具有电性连接，但出于简化工艺流程的考虑，希望虚拟沟道通孔300能够共享与实际沟道通孔400一致的制造工艺流程。
因此，如图5所示出的，虚拟沟道通孔300与实际沟道通孔400在同一刻蚀工艺中形成。本领域技术人员可以根据现有或将有的工艺形成上述虚拟沟道通孔300与实际沟道通孔400，本发明中并不限定。虚拟沟道通孔300周围的衬底上部具有上述形成的绝缘沟槽900。虽然图中所示出的虚拟沟道通孔300形成在台阶区域203，但本领域技术人员可以根据实际需要在其他区域的堆叠层中形成多个虚拟沟道通孔300，并不以上述台阶区域为限。虚拟沟道通孔300的特征尺寸大于实际沟道通孔400，并且，所形成的虚拟沟道通孔300在衬底高度方向上不仅贯穿堆叠层200，还贯穿绝缘沟槽900，以暴露衬底100，而实际沟道通孔400在衬底高度方向上贯穿堆叠层200以暴露衬底100。由于上述虚拟沟道通孔300和实际沟道通孔400的刻蚀都停在衬底上，在刻蚀工艺的控制上容易实现，也能够保证虚拟沟道通孔300和实际沟道通孔400底部刻蚀的一致性。
进一步地，虽然通过在衬底100的上部形成绝缘沟槽900，从而使得虚拟沟道通孔300能够较原先刻蚀得更深，已经能够有效地避免在后续的SONO刻蚀时对底部选择栅极造成刻蚀损伤，但如果虚拟沟道通孔300没有贯穿绝缘沟槽900从而暴露衬底100，将无法在后续进行外延生长，无法生成外延结构。这样一来，一方面虚拟沟道通孔300的制造工艺流程将不同于实际沟道通孔400的制造工艺流程，需要额外增加制造流程使得在实际沟道通孔400的外延生长的步骤中将虚拟沟道通孔300隔离开来，使制造流程复杂化。另一方面，在后续的SONO刻蚀中，如果虚拟沟道通孔300的底部是绝缘沟槽900，尤其，当绝缘沟槽900的材质是SiO2时，SONO刻蚀在虚拟沟道通孔300处将没有刻蚀停止层，因此在后续的SONO刻蚀中，难以控制刻蚀过程，难以保证刻蚀结果，难以保证虚拟沟道通孔300底部刻蚀的均一性，从而影响到三维存储器整体的结构。
请一并参考图6A，图6A示出了同步地在虚拟沟道通孔300和实际沟道通孔400中形成虚拟沟道通孔外延结构310和实际沟道通孔外延结构410后的结构示意图。如上所述，由于所形成的虚拟沟道通孔300不仅沿衬底高度方向贯穿堆叠层200，还一并贯穿绝缘沟槽900，从而暴露绝缘沟槽900下方的衬底100。因此，在后续的过程中，能够同步地在虚拟沟道通孔300和实际沟道通孔400中形成高度相同的外延结构310、410以及同步地进行其他工艺流程，并且在后续的SONO刻蚀步骤中，不仅能够避免SONO刻蚀对底部选择栅极造成的刻蚀损伤，还能够将虚拟沟道通孔300底部的外延结构310作为接触停止层，使得后续的SONO刻蚀更容易控制，从而能够保证SONO刻蚀后的虚拟沟道通孔300的一致性，进一步改善器件性能。
本领域技术人员应当知道，在上述的步骤中，可以采用现有或将有的技术在虚拟沟道通孔300和实际沟道通孔400的底部形成对应的虚拟沟道通孔外延结构310和实际沟道通孔外延结构410，在本发明中不作限定。
在上述的实施例中，可以理解的是，由于在虚拟沟道通孔300的底部外延生长了外延结构310，需要控制所生长的外延结构310的上表面低于衬底100的上表面，才能起到使得虚拟沟道通孔刻蚀得更深，避免对周围底部选择栅极造成刻蚀损伤的问题。
进一步的，由于在后续的SONO刻蚀中，离子在接触到底部接触停止层后存在反溅现象，为了避免反溅现象导致对应底部选择栅极的虚拟沟道通孔300侧壁的SONO结构310的薄膜损伤，进而导致虚拟沟道通孔300在后续与底部选择栅极旁通，希望将虚拟沟道通孔300底部的外延结构310的高度控制在虚拟沟道通孔300底部的外延结构310的上表面距离大于绝缘沟槽900深度的三分之二，也就是说，能够使得虚拟沟道通孔300较之现有技术更深入衬底至少绝缘沟道900三分之二的深度，从而能够有效地避免离子反溅效应对虚拟沟道通孔对应底部选择栅极的SONO结构的侧壁薄膜损伤。
请一并参考图6B，图6B放大了图6A中的虚线框中的外延结构的结构细节图，从图6B中能够看出，虚拟沟道通孔外延结构310距离衬底上表面的距离D2大于绝缘沟槽900的深度D1的三分之二。
更进一步的，由于已经在虚拟沟道通孔300底部形成了虚拟沟道通外延结构310，能够在后续SONO刻蚀过程中起到刻蚀接触停止层的作用，并且外延结构310的上表面距离衬底上表面的距离大于绝缘沟槽900深度的三分之二，能够有效保证在后续SONO刻蚀过程中不会对侧壁的薄膜造成损伤，能够使得虚拟沟道通孔300的制造工艺共享实际沟道通孔400的制造工艺。
请参考图7，图7示出了在同步地在虚拟沟道通孔300和实际沟道通孔400中形成SONO结构320、420后的步骤。上述的SONO结构包括硅-氧-氮-氧的多层结构，可以认为是沟道与栅极之间的功能层、栅绝缘层等等，上述的SNON结构形成在虚拟沟道通孔300和实际沟道通孔400的侧壁以及形成在虚拟沟道通孔外延结构310和实际沟道通孔外延结构410的上表面。
在上述步骤中，本领域技术人员应当知道，可以根据实际需要调整形成在侧壁以及外延结构上表面的结构的材质，并不以SONO材质为限。并且，由于根据本发明所提供的制造方法所形成的虚拟沟道通孔300和实际沟道通孔400具有一致的结构，仅在尺寸上有所不同，因此，本领域技术人员可以根据需要调整实际沟道通孔400中的填充物质，并且可以同步地形成在虚拟沟道通孔300中，从而起到简化工艺流程的作用。
请再参考图8，图8中示出了对虚拟沟道通孔外延结构310和实际沟道通孔外延结构410的上表面的SONO结构320、420进行刻蚀形成虚拟沟道沟槽330、沟道沟槽430后的结构示意图。在此步骤中，由于已经使得虚拟沟道通孔300更深入衬底，并且保证虚拟沟道通孔外延结构310的上表面至衬底的距离大于绝缘沟槽900深度的三分之二，能够保证SONO刻蚀的步骤中，不会对虚拟沟道通孔300侧壁的SONO结构造成刻蚀损伤，尤其是对应于底部选择栅极的牺牲层210，不会造成损伤，从而能够保证虚拟沟道通孔300中的介质不会与周围器件存在电性连接，不会造成漏电。
并且，在上述SONO刻蚀的步骤中，由于刻蚀SONO结构(包括SiN、SiO2)的速度很快，刻蚀Si衬底的速度比较慢，因此，当存在有虚拟沟道通孔外延结构310和实际沟道通孔外延结构410后，很容易控制上述SONO刻蚀停在虚拟沟道通孔外延结构310和实际沟道通孔外延结构410，能够有效保证虚拟沟道通孔300和实际沟道通孔400底部的刻蚀一致性，有效改善器件的电特性能。
请参考图9，图9示出了对进行了SONO刻蚀，形成有虚拟沟道沟槽330、沟道沟槽430后对虚拟沟道沟槽330、沟道沟槽430进行沟道填充介质340、440填充后的结构示意图。上述的沟道填充介质340、440可以根据需要为多晶硅。并且，在填充了沟道填充介质340、440后，还可以在虚拟沟道通孔300和实际沟道通孔400的顶部形成三维存储器件的漏极，具体的结构可以根据需要变换，在本发明中不作限定。
至此，已经描述了本发明所提供的制造方法制造三维存储器的流程。进一步的，在将虚拟沟道通孔300和实际沟道通孔400填充满后，实际的工艺流程还可以包括洗去堆叠层200中的牺牲层201，从而形成三维存储器的实际栅极的步骤。并且，还可以包括后续接触孔(CT，contact)、引线(PLUG)的形成的过程，本领域技术人员可以根据现有或将有的技术调整实际沟道通孔400内部的填充物，并同步地形成在虚拟沟道通孔300中，只需要保证实际沟道通孔400后续被引出，以实现电性连接、电性控制等，而虚拟沟道通孔300后续并不会被引出，不会与周围器件后电性接触。
由于形成有虚拟沟道通孔300，能够在后续将牺牲层201替换为实际栅极功能层的步骤中，通过虚拟沟道通孔300能够有效地起到支撑起整个器件的作用，并且，根据本发明所提供的三维存储器中的虚拟沟道通孔300，能够保证虚拟沟道通孔300同步于实际沟道通孔400形成，同时，能够保证虚拟沟道通孔300的内部沟道介质不会与周围器件旁通，导致漏电。进一步的，由于底部外延结构的存在，能够保证虚拟沟道通孔300后续SONO刻蚀的一致性，在节省工艺流程的同时保证器件的电特性能。
尽管已经关于特定的示例性实施例描述了本公开，但将明显的是，可以对这些实施例做出各种修改和改变而不偏离本公开的更广泛的精神和范围。因此，本说明书和附图应被视为是说明性的含义而不是限制性的含义。
应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。

Claims (14)

1.一种三维存储器，其特征在于，包括：
衬底；
堆叠层结构，位于所述衬底的上方；以及
第一沟道通孔，所述衬底的上部对应第一沟道通孔的位置设有绝缘沟槽，所述第一沟道通孔沿所述衬底高度方向贯穿所述堆叠层结构和所述绝缘沟槽，所述第一沟道通孔的底部具有第一沟道外延结构，所述第一沟道外延结构的上表面低于所述衬底的上表面。
2.如权利要求1所述的三维存储器，其特征在于，所述第一沟道外延结构的上表面至所述衬底的上表面的距离大于所述绝缘沟槽的深度的三分之二。
3.如权利要求1所述的三维存储器，其特征在于，所述堆叠层结构中与所述衬底邻近的部分为所述三维存储器的选择管栅极。
4.如权利要求1所述的三维存储器，其特征在于，还包括第二沟道通孔，所述第二沟道通孔沿所述衬底高度方向贯穿所述堆叠层结构，所述第二沟道通孔的底部具有第二沟道外延结构，所述第二沟道外延结构的高度等于所述第一沟道外延结构的高度。
5.如权利要求4所述的三维存储器，其特征在于，所述第一沟道通孔的开口尺寸大于所述第二沟道通孔的开口尺寸。
6.如权利要求4所述的三维存储器，其特征在于，所述第一沟道通孔和所述第二沟道通孔中具有相同的沟道介质结构。
7.如权利要求6所述的三维存储器，其特征在于，所述沟道介质结构包括形成在沟道通孔侧壁和外延结构上表面的SONO结构，以及填满沟道通孔的沟道多晶硅；其中
所述沟道多晶硅穿过形成在外延结构上表面的SONO结构并延伸至外延结构。
8.一种三维存储器的制造方法，其特征在于，包括：
提供上部具有绝缘沟槽的衬底；
在所述衬底上方形成堆叠层结构；
刻蚀所述堆叠层结构，以形成沿所述衬底高度方向贯穿所述堆叠层结构和所述绝缘沟槽的第一沟道通孔；以及
在所述第一沟道通孔的底部形成第一沟道外延结构，所述第一沟道外延结构的上表面低于所述衬底的上表面。
9.如权利要求8所述的制造方法，其特征在于，所形成的所述第一沟道外延结构的上表面至所述衬底的上表面的距离大于所述绝缘沟槽的深度的三分之二。
10.如权利要求8所述的制造方法，其特征在于，还包括在所述堆叠层结构中与所述衬底邻近的部分形成所述三维存储器的选择管栅极。
11.如权利要求8所述的制造方法，其特征在于，还包括刻蚀所述堆叠层结构，以形成沿所述衬底高度方向贯穿所述堆叠层结构的第二沟道通孔；以及
在所述第二沟道通孔的底部形成第二沟道外延结构，所述第二沟道外延结构的高度等于所述第一沟道外延结构的高度。
12.如权利要求11所述的制造方法，其特征在于，所述第一沟道通孔的开口尺寸大于所述第二沟道通孔的开口尺寸。
13.如权利要求11所述的制造方法，其特征在于，还包括在所述第一沟道通孔和所述第二沟道通孔中同步地形成相同的沟道介质结构。
14.如权利要求13所述的制造方法，其特征在于，同步地形成相同的沟道介质结构进一步包括：
同步地在沟道通孔侧壁以及外延结构上表面形成SONO结构；
同步地刻蚀形成在外延结构上表面的SONO结构；以及
同步地形成填满沟道通孔的沟道多晶硅；其中
所述沟道多晶硅穿过形成在外延结构上表面的SONO结构并延伸至外延结构。
CN201910676806.5A 2019-07-25 2019-07-25 一种三维存储器及其制造方法 Active CN110379789B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910676806.5A CN110379789B (zh) 2019-07-25 2019-07-25 一种三维存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910676806.5A CN110379789B (zh) 2019-07-25 2019-07-25 一种三维存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN110379789A CN110379789A (zh) 2019-10-25
CN110379789B true CN110379789B (zh) 2020-06-02

Family

ID=68255862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910676806.5A Active CN110379789B (zh) 2019-07-25 2019-07-25 一种三维存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN110379789B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755453B (zh) * 2020-05-29 2021-06-04 长江存储科技有限责任公司 3d存储器件及其制造方法
CN112885835A (zh) * 2021-01-11 2021-06-01 长江存储科技有限责任公司 三维存储器件的制造方法
CN112768468B (zh) * 2021-01-22 2024-04-09 长江存储科技有限责任公司 三维存储器及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101755643B1 (ko) * 2010-12-15 2017-07-10 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
CN109244075B (zh) * 2018-09-04 2021-10-12 长江存储科技有限责任公司 3d存储器件的制造方法
CN109473433B (zh) * 2018-11-09 2020-06-26 长江存储科技有限责任公司 三维存储器及其制作方法
CN109727981B (zh) * 2019-01-31 2021-05-18 长江存储科技有限责任公司 3d nand存储器及其形成方法

Also Published As

Publication number Publication date
CN110379789A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
CN113707665B (zh) 存储器及其形成方法
US9704816B1 (en) Active region structure and forming method thereof
US8552472B2 (en) Integrated circuit devices including vertical channel transistors with shield lines interposed between bit lines and methods of fabricating the same
CN110379789B (zh) 一种三维存储器及其制造方法
CN113394229B (zh) 3d nand存储器及其形成方法
CN110289263B (zh) 3d nand存储器及其形成方法
CN105280494A (zh) 用于制造半导体器件的方法
CN105719997A (zh) 半导体结构的形成方法
CN116171043B (zh) 半导体结构及其制备方法
CN107154345A (zh) 光掩模布图以及形成精细图案的方法
CN112466888B (zh) 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法
CN113410251B (zh) 三维存储器及其制备方法
KR20130134139A (ko) 반도체 소자 및 그 형성 방법
CN116801629A (zh) 存储器件及其形成方法
CN113314543A (zh) 三维存储器及其制备方法
US9640432B2 (en) Memory device structure and fabricating method thereof
CN111403405A (zh) 一种3d nand存储结构及其制备方法
CN116367536B (zh) 存储器及其制造方法、电子设备
US20230125309A1 (en) Semiconductor device and method for preparing same
US7553723B2 (en) Manufacturing method of a memory device
CN113451326B (zh) 三维存储器及其制备方法
CN112542465B (zh) 一种三维存储器及其制作方法
CN106206585B (zh) 自对准埋入式字线隔离结构的形成方法
CN112740404B (zh) 存储器件及其制造方法
CN111276483B (zh) 三维存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant