KR101755643B1 - 3차원 반도체 장치 및 그 제조 방법 - Google Patents
3차원 반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101755643B1 KR101755643B1 KR1020100128412A KR20100128412A KR101755643B1 KR 101755643 B1 KR101755643 B1 KR 101755643B1 KR 1020100128412 A KR1020100128412 A KR 1020100128412A KR 20100128412 A KR20100128412 A KR 20100128412A KR 101755643 B1 KR101755643 B1 KR 101755643B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- pattern
- active pattern
- forming
- carbon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 238000000034 method Methods 0.000 title claims description 50
- 239000012535 impurity Substances 0.000 claims abstract description 175
- 238000009792 diffusion process Methods 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 53
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 16
- 230000002401 inhibitory effect Effects 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 125000004432 carbon atom Chemical group C* 0.000 claims description 3
- 230000002829 reductive effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 113
- 239000010410 layer Substances 0.000 description 97
- 238000003860 storage Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 23
- 230000002265 prevention Effects 0.000 description 17
- 230000000903 blocking effect Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000009826 distribution Methods 0.000 description 14
- 230000006698 induction Effects 0.000 description 13
- 230000001939 inductive effect Effects 0.000 description 13
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 12
- 101150064834 ssl1 gene Proteins 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 7
- 230000010365 information processing Effects 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000002717 carbon nanostructure Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 1
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
기판, 기판 상에 적층된 도전 패턴, 및 도전 패턴들을 관통하여 기판과 연결되는 활성 패턴이 제공된다. 활성 패턴은 활성 패턴의 상부 영역에 형성된 제 1 불순물 영역 및 상기 제 1 불순물 영역과 적어도 일부 중첩되는 확산 저지 불순물 영역을 포함하고, 상기 확산 저지 불순물 영역은 탄소를 포함할 수 있다.
Description
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 3차원적으로 배열된 메모리 셀들을 포함하는 3차원 메모리 반도체 장치 및 제조 방법에 관한 것이다.
3D-IC 메모리 기술은 메모리 용량의 증대를 위한 기술로서, 메모리 셀들을 3차원적으로 배열하는 것과 관련된 제반 기술들을 의미한다.
3D-IC 기술의 하나로서, 펀치-앤-플러그(punch-and-plug) 기술이 최근 제안되었다. 상기 펀치-앤-플러그 기술은 다층의 박막들을 기판 상에 차례로 형성한 후 상기 박막들을 관통하는 플러그들을 형성하는 단계들을 포함한다. 이 기술을 이용하면, 제조 비용의 큰 증가없이 3D 메모리 소자의 메모리 용량을 크게 증가시킬 수 있기 때문에, 이 기술은 최근 크게 주목받고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 전기적 특성을 향상시킬 수 있는 3차원 반도체 장치 및 그 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 해결하기 위한 반도체 장치가 제공된다. 이 장치는 기판, 상기 기판 상에 적층된 도전 패턴들, 및 상기 도전 패턴들을 관통하여 상기 기판과 연결되는 활성 패턴을 포함하고, 상기 활성 패턴은 상기 활성 패턴의 상부 영역에 형성된 제 1 불순물 영역, 및 상기 제 1 불순물 영역과 적어도 일부 중첩되는 확산 저지 불순물 영역을 포함하고, 상기 확산 저지 불순물 영역은 탄소를 포함할 수 있다.
일 실시예에 있어서, 상기 제 1 불순물 영역의 도전형은 n형일 수 있다.
일 실시예에 있어서, 상기 확산 저지 불순물 영역의 하면은 상기 도전 패턴들의 최상면 보다 위에 제공될 수 있다.
일 실시예에 있어서, 상기 활성 패턴 내에 제공되는 매립 패턴을 더 포함하고, 상기 확산 저지 불순물 영역의 탄소의 최고 농도점은 상기 매립 패턴의 상면 보다 높을 수 있다.
일 실시예에 있어서, 상기 제 1 불순물 영역은 n형 불순물을 포함하고, 상기 탄소의 최고 농도 지점의 깊이는 상기 n형 불순물의 최고 농도 지점의 깊이보다 깊을 수 있다.
일 실시예에 있어서, 상기 확산 저지 불순물 영역의 탄소의 농도는 상기 활성 패턴의 측벽으로부터 상기 활성 패턴의 중심으로 갈수록 감소될 수 있다.
일 실시예에 있어서, 상기 활성 패턴은 실리콘을 포함하고, 상기 확산 저지 불순물 영역의 탄소의 최대 농도 지점에서 단위 부피당 탄소 원자수는 상기 활성 패턴의 단위 부피당 실리콘 원자수에 대하여 0.1 - 2%일 수 있다.
일 실시예에 있어서, 상기 확산 저지 불순물 영역의 탄소의 최대 농도 지점의 깊이는 상기 제 1 불순물 영역의 n 형 불순물의 최대 농도 지점의 깊이보다 깊을 수 있다.
일 실시예에 있어서, 상기 확산 저지 불순물 영역의 하면은 상기 제 1 불순물 영역의 하면 보다 낮을 수 있다.
일 실시예에 있어서, 상기 도전 패턴들과 상기 활성 패턴 사이에 정보 저장막을 더 포함할 수 있다.
일 실시예에 있어서, 상기 도전 패턴들 상에 반전 유도 패턴을 더 포함하고, 상기 반전 유도 패턴은 상기 제 1 불순물 영역과 오버랩될 수 있다.
상술한 기술적 과제를 해결하기 위한 3차원 반도체 장치의 제조 방법이 제공된다. 이 방법은 기판 상에, 도전 패턴들 및 절연 패턴들이 교대로 반복하여 제공된 적층 구조체를 형성하는 것, 및 상기 적층 구조체를 관통하여 상기 기판과 연결되는 활성 패턴을 형성하는 것을 포함하고, 상기 활성 패턴을 형성하는 것은 상기 활성 패턴의 상부에 탄소를 도핑하는 것, 및 상기 활성 패턴의 상부에 상기 기판의 도전형과는 다른 제 1 불순물 영역을 형성하는 것을 포함할 수 있다.
일 실시예에 있어서, 상기 적층 구조체를 형성하는 것은 상기 기판 상에 교대로 반복하여 상기 절연 패턴들 및 희생 패턴들을 형성하는 것, 및 상기 희생 패턴들을 도전 패턴들로 교체하는 것을 포함할 수 있다.
일 실시예에 있어서, 상기 활성 패턴을 형성하는 것은 상기 희생 패턴들 및 상기 절연 패턴들을 관통하는 제 1 채널 홀을 형성하는 것, 및 상기 제 1 채널 홀 내에 제 1 반도체 패턴 및 매립 패턴을 형성하는 것을 포함하고, 상기 탄소는 상기 제 1 반도체 패턴에 도핑될 수 있다.
일 실시예에 있어서, 상기 활성 패턴을 형성하는 것은 상기 매립 패턴의 상부를 제거하여 제 2 채널 홀을 형성하는 것, 및 상기 제 2 채널 홀을 채우는 제 2 반도체 패턴을 형성하는 것을 포함하고, 상기 제 1 불순물 영역은 상기 제 2 반도체 패턴 및 상기 제 1 반도체 패턴의 상부에 형성될 수 있다.
일 실시예에 있어서, 상기 활성 패턴을 형성하는 것은 상기 희생 패턴들 및 상기 절연 패턴들을 관통하는 제 1 채널 홀을 형성하는 것, 및 상기 제 1 채널 홀 내에 제 1 반도체 패턴 및 매립 패턴을 형성하는 것, 상기 매립 패턴의 상부를 제거하여 제 2 채널 홀을 형성하는 것, 및 상기 제 2 채널 홀 내에 제 2 반도체 패턴을 형성하는 것을 포함하고, 상기 탄소는 상기 제 2 반도체 패턴의 형성 시 인-시츄 도핑될 수 있다.
일 실시예에 있어서, 상기 제 1 불순물 영역은 상기 탄소의 도핑 후 형성될 수 있다.
일 실시예에 있어서, 상기 제 1 불순물 영역의 형성은 상기 활성 패턴의 상부에 n형 불순물을 주입하는 것을 포함하고, 상기 탄소의 주입 깊이는 상기 n형 불순물의 주입 깊이보다 깊을 수 있다.
일 실시예에 있어서, 상기 제 1 불순물 영역과 오버랩되는 반전 유도 패턴을 형성하는 것을 더 포함할 수 있다.
일 실시예에 있어서, 상기 활성 패턴 상에 상기 활성 패턴과 전기적으로 연결되는 상부 배선들을 형성하는 것을 더 포함할 수 있다.
본 발명에 따르면, 드레인 영역 내에 확산 저지 불순물 영역이 제공되어 드레인 영역의 불순물의 확산을 완화할 수 있다.
본 발명에 따르면, 반전 유도 패턴이 제공되어 채널 연결 영역의 반전을 도울 수 있다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 회로도이다.
도 2 및 도 3은 본 발명의 제 1 실시예에 따른 3차원 반도체 장치의 사시도 및 확대도이다.
도 4 및 도 5는 제 1 실시예의 변형예에 따른 3차원 반도체 장치의 확대도들이다.
도 6은 본 발명의 비교례를 나타내는 도면이다.
도 7 내지 도 9는 제 1 불순물 영역 및 확산 저지 불순물 영역의 불순물 농도 분포를 나타내는 그래프들이다.
도 10 내지 도 17은 본 발명의 제 1 실시예에 따른 3차원 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 18 내지 도 20은 확산 저지 불순물 영역의 제조 방법의 일 예를 나타내는 단면도들이다.
도 21 및 도 22는 확산 저지 불순물 영역의 제조 방법의 다른 예를 나타내는 단면도들이다.
도 23 내지 도 25는 본 발명의 제 2 실시예에 따른 3차원 반도체 장치의 제조 방법을 설명하기 위한 사시도들 및 단면도들이다.
도 26은 본 발명의 제 3 실시예에 따른 3차원 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 27 내지 29는 본 발명의 실시예들에 따른 정보 저장막들의 구조를 설명하기 위한 일부 사시도이다.
도 30은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 31은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 32는 본 발명에 따른 3차원 반도체 메모리 장치를 장착한 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
도 2 및 도 3은 본 발명의 제 1 실시예에 따른 3차원 반도체 장치의 사시도 및 확대도이다.
도 4 및 도 5는 제 1 실시예의 변형예에 따른 3차원 반도체 장치의 확대도들이다.
도 6은 본 발명의 비교례를 나타내는 도면이다.
도 7 내지 도 9는 제 1 불순물 영역 및 확산 저지 불순물 영역의 불순물 농도 분포를 나타내는 그래프들이다.
도 10 내지 도 17은 본 발명의 제 1 실시예에 따른 3차원 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 18 내지 도 20은 확산 저지 불순물 영역의 제조 방법의 일 예를 나타내는 단면도들이다.
도 21 및 도 22는 확산 저지 불순물 영역의 제조 방법의 다른 예를 나타내는 단면도들이다.
도 23 내지 도 25는 본 발명의 제 2 실시예에 따른 3차원 반도체 장치의 제조 방법을 설명하기 위한 사시도들 및 단면도들이다.
도 26은 본 발명의 제 3 실시예에 따른 3차원 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 27 내지 29는 본 발명의 실시예들에 따른 정보 저장막들의 구조를 설명하기 위한 일부 사시도이다.
도 30은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 31은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 32는 본 발명에 따른 3차원 반도체 메모리 장치를 장착한 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1막질로 언급된 막질이 다른 실시예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.
본 발명의 실시예들에 따른 3차원 반도체 장치는 셀 어레이 영역, 주변회로 영역, 센스 앰프 영역, 디코딩 회로 영역 및 연결 영역을 포함할 수 있다. 상기 셀 어레이 영역에는, 복수의 메모리 셀들 및 상기 메모리 셀들로의 전기적 연결을 위한 비트 라인들 및 워드라인들이 배치된다. 상기 주변 회로 영역에는 상기 메모리 셀들의 구동을 위한 회로들이 배치되고, 상기 센스 앰프 영역에는 상기 메모리 셀들에 저장된 정보를 판독하기 위한 회로들이 배치된다. 상기 연결 영역은 상기 셀 어레이 영역과 상기 디코딩 회로 영역 사이에 배치될 수 있으며, 여기에는 상기 워드라인들과 상기 디코딩 회로 영역을 전기적으로 연결하는 배선 구조체가 배치될 수 있다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 회로도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치는 공통 소오스 라인들(CSL), 비트 라인들(BL0-BL2) 및 상기 공통 소오스 라인들(CSL)과 상기 비트 라인들(BL0-BL2) 사이에 배치되는 셀 스트링들(CSTR)을 포함할 수 있다.
비트 라인들(BL0-BL2)은 2차원적으로 배열되고, 그 각각에는 복수개의 셀 스트링들(CSTR)이 병렬로 연결된다. 상기 셀 스트링들(CSTR)은 상기 공통 소오스 라인들(CSL)에 공통으로 연결될 수 있다. 즉, 상기 비트 라인들(BL0-BL2)과 하나의 공통 소오스 라인(CSL) 사이에 복수의 셀 스트링들(CSTR)이 배치될 수 있다. 일 실시예에 따르면, 상기 공통 소오스 라인들(CSL)은 복수 개가 2차원적으로 배열될 수 있다. 여기서, 상기 공통 소오스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으며, 또는 상기 공통 소오스 라인들(CSL) 각각이 전기적으로 제어될 수도 있다.
상기 셀 스트링들(CSTR) 각각은 상기 공통 소오스 라인들(CSL)에 접속하는 접지 선택 트랜지스터(GST), 상기 비트 라인들(BL0-BL2)에 접속하는 스트링 선택 트랜지스터(SST), 및 상기 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 그리고, 상기 접지 선택 트랜지스터(GST), 상기 스트링 선택 트랜지스터(SST) 및 상기 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다.
공통 소오스 라인들(CSL)은 복수의 접지 선택 트랜지스터들(GST)의 소오스들에 공통으로 연결될 수 있다. 이에 더하여, 공통 소오스 라인들(CSL)과 비트 라인들(BL0-BL2) 사이에 배치되는, 접지 선택 라인들(GSL), 워드라인들(WL0-WL3) 및 스트링 선택 라인들(SSL)이 상기 접지 선택 트랜지스터(GST), 상기 메모리 셀 트랜지스터들(MCT) 및 상기 스트링 선택 트랜지스터들(SST)의 게이트 전극들로서 각각 사용될 수 있다. 또한, 상기 메모리 셀 트랜지스터들(MCT) 각각은 정보저장체를 포함한다.
하나의 셀 스트링(CSTR)은 상기 공통 소오스 라인들(CSL)으로부터의 거리가 서로 다른 복수개의 메모리 셀 트랜지스터들(MCT)로 구성되기 때문에, 상기 공통 소오스 라인들(CSL)과 상기 비트 라인들(BL0-BL2) 사이에는 다층의 워드라인들(WL0-WL3)이 배치된다.
상기 공통 소오스 라인들(CSL)으로부터 실질적으로 동일한 거리에 배치되는, 상기 메모리 셀 트랜지스터들(MCT)의 게이트 전극들은 상기 워드라인들(WL0-WL3) 중의 하나에 공통으로 연결되어 등전위 상태에 있을 수 있다. 이와 달리, 상기 메모리 셀 트랜지스터들(MCT)의 게이트 전극들이 상기 공통 소오스 라인들(CSL)으로부터 실질적으로 동일한 거리에 배치되더라도, 서로 다른 행 또는 열에 배치되는 게이트 전극들이 독립적으로 제어될 수 있다.
[제 1
실시예
]
도 2 및 도 3은 본 발명의 제 1 실시예에 따른 3차원 반도체 장치를 설명하기 위한 도면들로, 도 3은 도 2의 G 영역의 확대도이다.
도 2 및 도 3을 참조하여, 기판(10) 상에 도전 패턴들(230) 및 제 1 내지 제 8 절연막들(121-128)이 교대로 반복하여 제공된다. 상기 기판(10)은 반도체 특성을 갖는 물질들, 절연성 물질들, 절연성 물질에 의해 덮인 반도체 또는 도전체 중의 하나일 수 있다. 예를 들면, 상기 기판(10)은 실리콘 웨이퍼일 수 있다. 상기 기판(10)은 제 1 도전형 불순물로 도핑된 구조일 수 있다. 일 예로, 상기 기판(10)은 p형 불순물로 도핑된 실리콘 기판일 수 있다.
상기 도전 패턴들(230)은 도핑된 실리콘, 금속 물질들, 금속 질화막들 및 금속 실리사이드들 중의 적어도 하나를 포함할 수 있다. 예를 들면, 상기 도전막은 탄탈륨 질화막 또는 텅스텐을 포함할 수 있다 상기 절연막들(121-128)은 실리콘 산화막 또는 실리콘 질화막 중 적어도 하나를 포함할 수 있다. 상기 도전 패턴들(230) 중 아래로부터 두 층은 접지 선택 라인들(GSL)일 수 있고, 위로부터 두 층은 스트링 선택 라인들(SSL1, SSL2:이하, SSL)일 수 있다. 상기 접지 선택 라인들(GSL)과 상기 스트링 선택 라인들(SSL) 사이의 도전 패턴들은 워드라인들(WL)일 수 있다.
상기 절연막들(121-128)의 두께는 서로 다를 수 있다. 일 예로, 아래에서 두 번째 절연막(이하, 제 2 절연막)(122) 및 제 6 절연막(126)은 다른 절연막들(121,123-125,127) 보다 두꺼울 수 있다. 최상층 절연막(128)은 상기 제 2 및 제 6 절연막들(122,126) 보다 두꺼울 수 있다.
상기 도전 패턴들(230)을 관통하는 제 1 구조체들(VS)이 제공될 수 있다. 상기 제 1 구조체들(VS)은 상기 도전 패턴들(230)을 관통하는 채널 홀들(105) 내에 제공될 수 있다. 상기 채널 홀들(105)의 형상은 원형, 타원형 또는 라인형일 수 있다.
상기 제 1 구조체들(VS)은 상기 채널 홀들(105)의 측벽 및 하면을 따라 제공되는 활성 패턴(173), 및 상기 활성 패턴(173) 상에 제공되고, 상기 채널 홀들(105)을 채우는 제 1 매립 패턴(181)을 포함할 수 있다. 상기 제 1 매립 패턴(181)은 실리콘 질화막 및 실리콘 산화막 중의 하나일 수 있다. 상기 활성 패턴(173)은 다결정 실리콘막일 수 있다. 본 발명의 변형된 실시예들에 따르면, 상기 활성 패턴(173)은 유기 반도체막 및 탄소 나노 구조체들 중의 한가지일 수 있다. 일 실시예에 따르면, 상기 활성 패턴(173)은 상기 채널 홀들(105)을 완전히 매립하지 않는 두께로 형성될 수 있다. 상기 활성 패턴(173)은 상기 제 1 매립 패턴(181) 위의 d1 영역 및 상기 제 1 매립 패턴(181)의 상면으로부터 상기 제 1 스트링 선택 라인(SSL1)까지의 d2 영역을 포함할 수 있다.
상기 활성 패턴(173)은 상기 도전 패턴들(230)에 인접한 채널 영역들을 포함할 수 있다. 상기 활성 패턴(173)은 상기 채널 영역들 사이 및 상기 채널 영역들과 이하 설명될 불순물 영역 사이의 채널 연결 영역을 포함할 수 있다. 일 예로, 상기 채널 영역들은 상기 제 1 스트링 선택 라인(SSL1)에 인접한 제 1 채널 영역(b1)을 포함할 수 있고, 상기 채널 연결 영역들은 상기 제 1 채널 영역(b1) 위에 제공되는 제 1 채널 연결 영역(a1)을 포함할 수 있다.
3차원 반도체 메모리 장치가 동작할 때, 상기 도전 패턴들(230)에 인접한 활성 패턴(173) 내의 채널 영역에는 반전층(inversion layer)이 생성될 수 있다. 반전층은, 소정 전압이 인가되는 상기 도전 패턴들(230)로부터의 프린징 전계(fringing field)에 의해, 상기 절연막들(121~128)과 인접한 채널 연결 영역들로 연장될 수 있다. 상기 채널 연결 영역들에 형성된 반전층은 트랜지스터들의 소오스/드레인 영역으로 이용될 수 있다. 이러한 경우, 소정 전압이 인가된 도전 패턴들(230)로부터 프린징 전계(fringing field)에 의해 형성되는 반전층들을 공유함으로써, 접지 선택 라인들(GSL), 워드라인들(WL) 및 스트링 선택 라인들(SSL) 각각에 인접한 채널 영역들이 전기적으로 연결될 수 있다.
상기 도전 패턴들(230)과 상기 제 1 구조체들(VS) 사이에 정보 저장막(220)이 제공될 수 있다. 상기 정보 저장막(220)은 상기 도전 패턴들(230)과 함께 제 2 구조체들(HS)을 구성한다. 상기 정보 저장막들(220)의 구조에 대해서는 이하, 도 27 내지 29를 참조하여 보다 자세히 설명된다.
상기 활성 패턴(173)의 상부에 제 1 불순물 영역(155)이 제공될 수 있다. 상기 제 1 불순물 영역(155)은 셀 스트링들을 비트 라인들(BL)에 전기적으로 연결할 수 있다. 상기 제 1 불순물 영역들(155)은 상기 기판(10)과 다른 도전형으로 도핑된 불순물 영역일 수 있다. 일 예로, 상기 제 1 불순물 영역(155)의 도전형은 n형일 수 있다. 상기 제 1 불순물 영역(155)은 상기 제 1 매립 패턴(181) 상의 불순물 주입 영역(152) 및 상기 불순물 주입 영역(152)으로부터 상기 기판(10) 쪽으로 연장된 불순물 연장 영역(153)을 포함할 수 있다. 상기 불순물 연장 영역(153)은 이하 설명될 열처리 공정에서 상기 불순물 주입 영역(152)으로부터 불순물이 확산되어 형성된 결과물일 수 있다.
상기 활성 패턴(173)의 상부에 확산 저지 불순물 영역(156)이 제공될 수 있다. 상기 확산 저지 불순물 영역(156)은 상기 제 1 불순물 영역(155)과 적어도 일부 중첩될 수 있다. 상기 확산 저지 불순물 영역(156)의 하면은 상기 도전 패턴들(230)의 최상면(상기 제 1 스트링 선택 라인(SSL1)의 상면) 보다 높을 수 있다. 상기 확산 저지 불순물 영역(156)은 탄소(C)로 도핑된 불순물 영역일 수 있다. 탄소(C)는 실리콘 격자 내에서 불순물 원소의 확산을 저지할 수 있다. 일 예로, 불순물 원소가 인(P)인 경우, 인(P)의 확산은 실리콘 격자들 사이의 침입형 자리들(interstitial sites)을 매개로 수행될 수 있다. 실리콘 격자 내에 탄소(C)가 주입되는 경우, 상기 칩입형 자리들을 매개로 하는 확산이 방해되어 인(P)의 확산이 저지될 수 있다. 상기 확산 저지 불순물 영역(156)의 탄소의 최대 농도 지점에서 단위 부피당 탄소 원자수는 상기 활성 패턴(173)의 단위 부피당 실리콘 원자수에 대하여 0.1-2%일 수 있다.
상기 확산 저지 불순물 영역(156)의 형태 및 탄소 농도 분포는 다양하게 변형이 가능하다. 일 예로, 도 3과 같이 상기 확산 저지 불순물 영역(156)은 상기 제 1 매립 패턴(181) 위에 제공될 수 있다. 일 예로, 상기 확산 저지 불순물 영역(156)의 탄소의 최고 농도점은 상기 제 1 매립 패턴(181)의 상면 보다 높을 수 있다. 상기 확산 저지 불순물 영역(156)은 상기 불순물 주입 영역(152)의 하부에 제공될 수 있다. 상기 확산 저지 불순물 영역(156) 아래로 상기 불순물 연장 영역(153)이 제공될 수 있다.
상기 도전 패턴들(230)을 관통하는 제 2 매립 패턴(250)이 제공될 수 있다. 상기 제 2 매립 패턴(250)은 상기 도전 패턴들(230)을 가로지르며 상기 기판(10)을 노출하는 트렌치(200) 내에 제공될 수 있다. 상기 제 2 매립 패턴(250) 아래에 제 2 불순물 영역(240)이 제공될 수 있다. 상기 제 2 불순물 영역(240)은 상기 기판(10)과 다른 도전형을 가질 수 있다. 일 예로 상기 제 2 불순물 영역(240)의 도전형은 n형일 수 있다.
상기 제 1 구조체들(VS)의 상부에 상부 플러그들(275)이 제공되고, 상기 상부 플러그들(275)의 상에 이들을 연결하는 상부 배선들(270)이 형성될 수 있다. 상기 상부 플러그들(275)은 층간 절연막(273) 내에 제공될 수 있다. 상기 상부 플러그들(275) 및 상기 상부 배선들(270)은 도핑된 실리콘 및 금속성 물질들 중의 하나일 수 있다. 상기 상부 배선들(270) 각각은 상기 상부 플러그들(275)을 통해 상기 제 1 구조체들(VS)과 전기적으로 연결될 수 있다. 상기 상부 배선들(270)은 상기 제 2 구조체들(HS)과 교차할 수 있다. 낸드 플래시 메모리를 위한 실시예에 따르면, 상기 상부 배선들(270)은 복수의 셀 스트링들의 일단들에 접속하는 비트 라인들일 수 있다.
도 4 및 도 5는 확산 저지 불순물 영역(156)의 다른 형태를 나태내는 도면들이다. 상기 확산 저지 불순물 영역(156)은 도 4에 도시된 바와 같이, 상기 제 1 매립 패턴(181)의 측벽과 상기 활성 패턴(173)의 외측벽 사이에 제공될 수 있다. 상기 확산 저지 불순물 영역(156)의 하면은 상기 불순물 연장 영역(153)의 하면까지 연장될 수 있다. 상기 확산 저지 불순물 영역(156)은 도 5에 도시된 바와 같이, 상기 제 1 불순물 영역과 실질적으로 동일한 공간을 점유할 수 있다.
도 6은 본 발명의 비교례를 나타내는 도면이다. 제 2 스트링(ST2)에서 상기 불순물 연장 영역(153)은 상기 제 1 스트링 선택 라인(SSL1)과 오버랩된다. 이 경우, 스트링 선택 트랜지스터의 동작 특성이 열화될 수 있다. 이와 같은 오버랩 현상을 해결하기 위하여, 제 1 스트링(ST1)은 상기 d2 영역의 길이를 상기 제 2 스트링(ST2) 보다 증가시켰다. 이 경우, 상기 제 1 채널 연결 영역(a1)의 길이가 길어져 상기 제 1 채널 영역(a1)에 프린징 필드에 의한 반전 영역이 제한적으로 형성된다. 따라서 상기 제 1 스트링 선택 라인(SSL1)의 전체 저항이 증가될 수 있다.
본 발명의 실시예들에 따르면, 상기 확산 저지 불순물 영역(156)에 의하여 상기 불순물 주입 영역(152)의 과도한 확산이 완화되어 상기 불순물 연장 영역(153)이 각 스트링 별로 실질적으로 유사한 깊이로 형성될 수 있다. 따라서 스트링들의 저항이 증가되거나 트랜지스터의 동작이 열화되는 현상을 완화할 수 있다.
도 7 내지 도 9는 상기 제 1 불순물 영역(155) 및 상기 확산 저지 불순물 영역(156)의 불순물 농도 분포를 도시하는 그래프들이다. 이하 설명에서, 상기 제 1 불순물 영역(155)은 인(P)으로 도핑된 영역으로 설명되었으나, 이에 한정되지 않는다. L1은 상기 제 1 불순물 영역(155)의 인(P)의 농도 분포를 나타내고, L2는 상기 확산 저지 불순물 영역(156)의 탄소(C)의 농도 분포를 나타낸다. 도 7을 참조하여, 상기 제 1 불순물 영역(155)에서 인(P)의 최대 농도 지점(PM) 및, 상기 확산 저지 불순물 영역(156)의 탄소(C)의 최대 농도 지점(CM)은 상기 d1 영역 내에 제공될 수 있다. 상기 탄소의 최대 농도 지점(CM)은 상기 인의 최대 농도 지점(PM)보다 상기 d2 영역에 가까울 수 있다.
상기 L2은 도 8에 도시된 바와 같이 농도가 실질적으로 동일한 분포를 나타내는 구간을 포함할 수 있다. 이와 같은 농도 분포는 이하 제조 방법에서 설명될 인-시츄 공정의 결과일 수 있다.
도 9는 도 4의 E-E'라인에 따른 불순물 농도 분포를 나타낸다. 상기 탄소의 농도는 상기 활성 패턴(173)의 외측벽으로부터 일정 농도를 유지하다가 중심부로 갈수록 감소될 수 있다. 도 7 내지 도 9의 농도 분포는 농도 분포의 일 예이며, n형 불순물의 확산, 특히 제 1 채널 연결 영역(a1) 방향으로의 확산을 저지 또는 완화할 수 있는 어떠한 분포로도 변형이 가능하다.
도 10 내지 도 17을 참조하여, 본 발명의 제 1 실시예에 따른 3차원 반도체 장치의 제조 방법이 설명된다. 설명의 간략화를 위하여, 중복되는 구성에 대해서는 설명을 생략할 수 있다.
도 10을 참조하여, 기판(10) 상에 희생막들(131-138:130) 및 절연막들(121~128: 120)이 교대로 그리고 반복적으로 적층될 수 있다. 상기 희생막들(130) 및 상기 절연막들(120)은 주형 구조체의 일부일 수 있다. 상기 기판(10)은 반도체 특성을 갖는 물질들, 절연성 물질들, 절연성 물질에 의해 덮인 반도체 또는 도전체 중의 하나일 수 있다. 예를 들면, 상기 기판(10)은 실리콘 웨이퍼일 수 있다. 상기 기판(10)은 제 1 도전형 불순물로 도핑된 구조일 수 있다. 일 예로, 상기 기판(10)은 p형 불순물로 도핑된 실리콘 기판일 수 있다.
상기 희생막들(130) 및 상기 절연막들(120)은 상호 식각 선택성이 있는 물질로 형성될 수 있다. 즉, 소정의 식각 레서피를 사용하여 상기 희생막들(130)을 식각하는 공정에서, 상기 희생막들(130)은 상기 절연막들(120)의 식각을 최소화하면서 식각될 수 있는 물질로 형성될 수 있다. 알려진 것처럼, 이러한 식각 선택성(etch selectivity)은 상기 절연막들(120)의 식각 속도에 대한 상기 희생막들(130)의 식각 속도의 비율을 통해 정량적으로 표현될 수 있다. 일 실시예에 따르면, 상기 희생막들(130)은 상기 절연막들(120)에 대해 1:10 내지 1:200(더 한정적으로는, 1:30 내지 1:100)의 식각 선택비를 제공할 수 있는 물질들 중의 하나일 수 있다. 예를 들면, 상기 절연막들(120)은 실리콘 산화막 및 실리콘 질화막 중의 적어도 한가지일 수 있고, 상기 희생막들(130)은 실리콘막, 실리콘 산화막, 실리콘 카바이드 및 실리콘 질화막 중에서 선택되는 상기 절연막들(120)과 다른 물질일 수 있다. 아래에서는, 본 발명의 기술적 사상에 대한 보다 쉬운 이해를 위해, 상기 절연막들(120)은 실리콘 산화막이고 상기 희생막들(130)은 실리콘 질화막인 실시예를 예시적으로 설명할 것이다. 최하층 희생막(131)과 상기 기판(10) 사이에 버퍼층(104)이 제공될 수 있다. 상기 버퍼층(104)은 실리콘 산화막일 수 있다.
상기 절연막들(120)의 두께는 모두 동일하지 않을 수 있다. 일 예로, 아래에서 두 번째 절연막(이하, 제 2 절연막)(122) 및 제 6 절연막(126)은 다른 절연막들(121,123-125,127) 보다 두꺼울 수 있다. 최상층 절연막(128)은 상기 제 2 및 제 6 절연막들(122,126) 보다 두꺼울 수 있다. 상기 최상층 절연막(128)은 평탄화, 에칭 등의 수행과, 이하 설명될 제 1 불순물 영역의 확산을 고려하여 두껍게 형성될 수 있다. 상기 절연막들(120) 및 상기 희생막들(130)의 두께는 도시된 것으로부터 다양하게 변형될 수 있으며, 상기 막들의 층수 역시 다양하게 변형될 수 있다.
도 11을 참조하여, 상기 희생막들(130) 및 상기 절연막들(120)을 관통하는 채널 홀들(105)이 형성될 수 있다. 상기 채널 홀들(105)의 단면은 평면적 관점에서 원형, 타원형, 사각형, 또는 라인형일 수 있다. 상기 채널 홀들(105) 각각은 그것의 깊이가 그것의 폭보다 적어도 5배 이상 큰 모양으로 형성될 수 있다. 상기 채널 홀들(105)은 상기 기판(10)의 상부면 상에 2차원적으로 형성될 수 있다. 즉, 상기 채널 홀들(105) 각각은 제 1 방향 및 상기 제 1 방향과 교차하는 제 2 방향으로 다른 채널 홀들로부터 이격되어 형성되는 고립된 영역일 수 있다.
상기 채널 홀들(105)을 형성하는 단계는 상기 주형 구조체 상에 상기 채널 홀들(105)의 위치를 정의하는 소정의 마스크 패턴을 형성하는 단계 및 이를 식각 마스크로 사용하여 상기 주형 구조체를 이방성 식각하는 단계를 포함할 수 있다. 한편, 상기 주형 구조체는 적어도 두 종류의 서로 다른 막들을 포함하기 때문에, 상기 채널 홀들(105)의 측벽은 상기 기판(10)의 상부면에 완전하게 수직하지 않을 수 있다. 예를 들면, 상기 기판(10)에 가까울수록, 상기 채널 홀들(105) 의 폭은 감소될 수 있다.
상기 채널 홀들(105)은 도시된 것처럼 상기 기판(10)의 상면을 노출시키도록 형성될 수 있다. 이에 더하여, 상기 이방성 식각 단계에서의 과도식각(over-etch)의 결과로서, 도시된 것처럼 상기 채널 홀들(105) 아래의 상기 기판(10)의 일부는 소정의 깊이로 리세스될 수 있다.
도 12를 참조하여, 상기 채널 홀들(105) 의 내벽들을 덮는 반도체막(170)이 형성될 수 있다. 상기 반도체막(170)은 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 기술들을 사용하여 형성되는 다결정 실리콘막일 수 있다. 상기 반도체막(170)은 상기 채널 홀들(105)의 폭의 1/50 내지 1/5의 범위에서 선택되는 두께로 형성될 수 있다. 본 발명의 변형된 실시예들에 따르면, 상기 반도체막(170)은 유기 반도체막 및 탄소 나노 구조체들 중의 한가지일 수도 있다. 일 실시예에 따르면, 상기 반도체막(170)은 상기 채널 홀들(105)을 완전히 매립하지 않는 두께로 형성될 수 있다. 상기 반도체막(170)이 형성된 결과물 상에 상기 채널 홀들(105)을 채우는 제 1 매립막(180)을 형성할 수 있다. 상기 제 1 매립막(180)은 에스오지(SOG) 기술을 이용하여 형성되는 절연성 물질들 및 실리콘 산화막 중의 하나일 수 있다. 일 실시예에 따르면, 상기 제 1 매립막(180)을 형성하기 전에, 상기 반도체막(170)이 형성된 결과물을 수소 또는 중수소를 포함하는 가스 분위기에서 열처리하는 수소 어닐링 단계가 더 실시될 수 있다. 상기 반도체막(170) 내에 존재하는 결정 결함들 중의 많은 부분이 상기 수소 어닐링 단계에 의해 치유될 수 있다.
본 발명의 변형된 실시예에 따르면, 상기 반도체막(170)은 상기 채널 홀들(105)을 채우도록 형성될 수 있으며, 이 경우 상기 제 1 매립막(180)을 형성하는 단계는 생략될 수 있다.
도 13을 참조하면, 상기 제 1 매립막(180)의 일부가 제거되어 제 2 채널 홀들(106)이 형성될 수 있다. 상기 제거 공정에 의하여 제 1 매립 패턴(181)이 형성될 수 있다. 상기 제 1 매립 패턴(181)의 형성은 상기 제 1 매립막(180)의 상면이 상기 최상층 절연막(128)의 상면 보다 아래에 위치하도록 상기 제 1 매립막(180)에 에치백 공정을 수행하는 것을 포함할 수 있다.
도 14를 참조하여, 상기 제 2 채널 홀들(106)이 형성된 결과물 상에, 상기 제 2 채널 홀들(106)을 채우는 반도체막(미도시)을 형성한 후 평탄화 공정을 수행할 수 있다. 그 결과, 상기 최상층 절연막(128) 상의 상기 반도체막(170)이 제거되어 제 1 반도체 패턴(171)이 형성되고, 상기 제 1 매립 패턴(181) 상에 상기 제 2 채널 홀들(106)을 채우는 제 2 반도체 패턴(172)이 형성될 수 있다. 상기 제 1 반도체 패턴(171) 및 상기 제 2 반도체 패턴(172)은 활성 패턴(173)의 일부를 구성하고, 상기 활성 패턴(173) 및 상기 제 1 매립 패턴(181)은 제 1 구조체들(VS)의 일부를 구성할 수 있다. 상기 활성 패턴(173)은 p형 도전형을 갖거나 진성 상태(intrinsic state)일 수 있다.
상기 주형 구조체를 패터닝하여 상기 제 1 구조체들(VS) 사이의 상기 기판(10)을 노출하는 트렌치(200)를 형성할 수 있다. 상기 트렌치(200)를 형성하는 단계는 상기 주형 구조체의 상부에 식각 마스크를 형성한 후, 상기 기판(10)의 상부면이 노출될 때까지 상기 식각 마스크 아래의 막들을 이방성 식각하는 단계를 포함할 수 있다. 상기 이방성 식각 단계에서의 과도식각(over-etch)의 결과로서, 도시된 것처럼 상기 기판(10)의 상기 트렌치(200) 아래의 부분은 소정의 깊이로 리세스될 수 있다.
도 15를 참조하여, 상기 트렌치(200)에 의하여 노출된 상기 희생막들(130)을 선택적으로 제거하여 리세스 영역들(210)을 형성할 수 있다. 보다 구체적으로, 상기 리세스 영역들(210)의 외곽 경계(outer boundary)는 그것의 상/하부에 위치하는 상기 절연막들(120) 및 상기 트렌치(200)에 의해 한정된다. 또한, 상기 리세스 영역들(210)의 내부 경계(internal boundary)는 상기 활성 패턴(173)에 의해 정의된다.
상기 리세스 영역들(210)을 형성하는 단계는 상기 절연막들(120) 및 상기 활성 패턴(173)에 대해 식각 선택성을 갖는 식각 레시피를 사용하여 상기 희생막들(130)을 수평적으로 식각하는 단계를 포함할 수 있다. 예를 들면, 상기 희생막들(130)이 실리콘 질화막이고 상기 절연막들(120)이 실리콘 산화막인 경우, 상기 수평적 식각 단계는 인산을 포함하는 식각액을 사용하여 수행될 수 있다.
도 16을 참조하여, 상기 리세스 영역들(210)을 채우는 제 2 구조체들(HS)이 형성될 수 있다. 상기 제 2 구조체들(HS)은 상기 리세스 영역들(210)의 내벽을 덮는 정보 저장막(220) 및 상기 리세스 영역들(210)의 나머지 공간을 채우는 도전 패턴들(230)을 포함할 수 있다.
상기 제 2 구조체들(HS)을 형성하는 단계는 상기 리세스 영역들(210)을 차례로 채우는 정보 저장막(220) 및 도전막을 차례로 형성한 후, 상기 트렌치(200) 내에서 상기 도전막을 제거하여 상기 리세스 영역들(210) 내에 상기 도전 패턴들(230)을 남기는 단계를 포함할 수 있다. 상기 정보 저장막(220)의 구성에 대해서는 이하 설명될 도 26 내지 도 28을 참조하여 보다 상세히 설명된다. 상기 도전막은, 상기 정보 저장막(220)에 의해 덮인, 상기 리세스 영역들(210)을 채우도록 형성될 수 있다. 상기 트렌치(200)는 상기 도전막에 의해 완전히 또는 부분적으로 채워질 수 있다. 상기 도전막은 도핑된 실리콘, 금속 물질들, 금속 질화막들 및 금속 실리사이드들 중의 적어도 하나를 포함할 수 있다. 예를 들면, 상기 도전막은 탄탈륨 질화막 또는 텅스텐을 포함할 수 있다. 일 실시예에 따르면, 상기 도전막은 상기 트렌치(200)의 내벽을 덮도록 형성될 수 있으며, 이 경우, 상기 도전 패턴들(230)을 형성하는 단계는 상기 트렌치(200) 내에서 상기 도전막을 등방적 식각의 방법으로 제거하는 단계를 포함할 수 있다. 다른 실시예에 따르면, 상기 도전막은 상기 트렌치(200)를 완전히 채우도록 형성될 수 있으며, 이 경우 상기 도전 패턴들(230)을 형성하는 단계는 상기 트렌치(200) 내에서 상기 도전막을 이방성 식각하는 단계를 포함할 수 있다.
상기 트렌치(200)에 의하여 노출된 상기 기판(10)에 제 2 불순물 영역(240)이 형성될 수 있다. 상기 제 2 불순물 영역(240)은 상기 기판(10)과 다른 도전형일 수 있다. 일 예로, 상기 제 2 불순물 영역(240)은 n형일 수 있다. 상기 제 2 불순물 영역(240)의 형성은 이온 주입 공정에 의하여 수행될 수 있다.
상기 트렌치(200)를 채우는 제 2 매립 패턴(250)이 형성될 수 있다. 상기 제 2 매립 패턴(250)을 형성하는 단계는 상기 트렌치(200)가 형성된 결과물 상에 절연 물질막을 형성한 후, 그 결과물을 식각하여 상기 최상층 절연막(128)의 상부면을 노출시키는 단계를 포함할 수 있다. 상기 제 2 매립 패턴(250)은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 중의 적어도 한가지로 형성될 수 있으며, 상기 식각 단계는 화학적-기계적 연마 기술 또는 에치백 기술과 같은 평탄화 기술을 사용하여 실시될 수 있다.
도 17을 참조하여, 상기 활성 패턴(173)의 상부에 확산 저지 불순물 영역(156)이 형성될 수 있다. 상기 확산 저지 불순물 영역(156)은 이온 주입 공정, 인-시츄(in-situ) 도핑 공정, 또는 확산 공정 등 다양한 방법에 의한 탄소(C)의 주입에 의하여 형성될 수 있다. 상기 탄소(C)의 농도는 상기 공정들에 따라 도 3 내지 도 5의 도면들 및 도 7 내지 도 9의 그래프들과 같은 분포를 가질 수 있다. 상기 탄소의 제조 방법은 도 18 내지 도 23을 참조하여 보다 상세하게 설명된다.
상기 활성 패턴(173)의 상부에 불순물 주입 영역(152)이 형성될 수 있다. 상기 불순물 주입 영역(152)은 상기 활성 패턴(173)의 상부에 상기 기판(10)의 도전형과 다른 도전형의 불순물을 도핑하여 형성될 수 있다. 일 예로, 상기 불순물 주입 영역(152)의 도전형은 n형일 수 있다. 상기 불순물 주입 영역(152)은 이온 주입 공정 또는 확산 공정에 의하여 형성될 수 있다. 이 후, 상기 불순물 주입 영역(152) 및 상기 확산 저지 불순물 영역(156)이 형성된 결과물 상에 어닐링 공정이 수행될 수 있다. 상기 어닐링 공정에 의하여 이온 주입에 의하여 상기 활성 패턴(173) 내에 발생된 격자 결함들이 치유될 수 있다. 상기 어닐링 공정에 의하여 상기 불순물 주입 영역(152)이 확대되어 도 3에 도시된 불순물 연장 영역(153)이 형성될 수 있다. 상기 어닐링 공정에 의하여 상기 확산 저지 불순물 영역(156) 또한 일부 확장될 수 있다. 상기 제 1 구조체들(VS)의 상부에 상부 플러그들(미도시)이 형성되고, 상기 상부 플러그들의 상에 이들을 연결하는 상부 배선들(미도시)이 형성될 수 있다.
도 18 내지 도 20은 상기 확산 저지 불순물 영역(156)의 형성 방법의 일 예를 도시하는 단면도들이다. 도 18을 참조하여, 도 13에 의하여 설명된 결과물 상에 상기 확산 저지 불순물 영역(156)이 형성될 수 있다. 상기 확산 저지 불순물 영역(156)은 상기 제 1 반도체 패턴(171) 내에 형성될 수 있다. 일 예로, 상기 확산 저지 불순물 영역(156)은 이온 주입 공정 또는 확산 공정에 의하여 형성될 수 있다. 일 예로, 상기 확산 저지 불순물 영역(156)은 하면이 상기 제 2 채널 홀(106)의 깊이(d5)와 실질적으로 동일한 깊이까지 형성될 수 있다. 상기 공정시, 상기 제 1 매립 패턴(181) 또는 상기 최상층 절연막(128) 내에 탄소가 일부 주입될 수 있다. 도 19를 참조하여, 상기 제 2 채널 홀(106) 내에 제 2 반도체 패턴(172)이 형성될 수 있다.
도 20을 참조하여, 상기 활성 패턴(173)의 상부에 제 1 불순물 영역(155)이 형성될 수 있다. 일 예로, 상기 제 1 불순물 영역(155)의 형성은 n형 불순물을 도핑하는 것을 포함할 수 있다. 상기 제 1 불순물 영역(155)의 일부는 상기 확산 저지 불순물 영역(156)과 오버랩될 수 있다. 상기 오버랩 되는 부분에 의하여 n형 불순물이 상술한 채널 인접 영역으로 과도하게 확산되는 현상을 방지할 수 있다. 상기 확산 저지 불순물 영역(156)의 하면은 어닐링 또는 이하 열 공정에 의하여 상기 제 1 매립 패턴(181)의 상면 아래로 확장될 수 있다. 상술한 공정에 의한 상기 확산 저지 불순물 영역(156)의 형성 시, 불순물 농도 분포는 상술한 도 9와 유사할 수 있다.
도 21 및 도 22는 본 발명의 다른 실시예에 따른 상기 확산 저지 불순물 영역(156)의 형성 방법을 나타내는 도면들이다. 도 21을 참조하여, 상기 제 2 채널 홀(106) 내에 상기 제 2 반도체 패턴(172)이 형성될 수 있다. 상기 확산 저지 불순물 영역(156)은 상기 제 2 반도체 패턴(172)의 형성 시, 인-시츄(in-situ)로 형성될 수 있다.
도 22를 참조하여, 상기 활성 패턴(173)의 상부에 제 1 불순물 영역(155)이 형성될 수 있다. 상기 제 1 불순물 영역(155)의 형성 후 어닐링 공정 또는 이후의 열 공정에 의하여 상기 확산 저지 불순물 영역(156)은 도시된 바와 같이 확장될 수 있다.
본 발명의 일 실시예에 따르면, 상기 확산 저지 불순물 영역(156) 내의 탄소(C) 원자들은 상기 제 1 불순물 영역(155)의 확산을 완화 또는 저지할 수 있다. 따라서 확산에 의한 불순물 분포 변화 및 채널 연결 영역의 저항 성분 증가가 최소화될 수 있다.
[제 2
실시예
]
도 23 내지 도 25는 본 발명의 제 2 실시예에 따른 3차원 반도체 장치를 설명하기 위한 사시도 및 확대도이다. 설명의 간략화를 위하여 중복되는 구성에 대한 설명은 생략될 수 있다. 도 24는 도 23의 H영역의 확대도이고, 도 26는 도 23의 구성 요소 일부의 사시도이다.
도 23 내지 도 25를 참조하여, 상기 활성 패턴(173)의 상부에 확산 저지 불순물 영역(156)이 형성될 수 있다. 상기 확산 저지 불순물 영역(156)은 제 1 불순물 영역(155)의 확산을 저지 또는 완화할 수 있다. 상기 확산 저지 불순물 영역(156)의 형태 및 형성 방법은 제 1 실시예와 동일하다.
상기 기판(10) 상에 반전 유도 패턴(IS)이 제공될 수 있다. 상기 반전 유도 패턴(IS)은 상기 제 1 스트링 선택 라인(SSL1)과 상기 불순물 주입 영역(152) 사이에 제공될 수 있다. 상기 d2 영역의 길이는 스트링 선택 라인들 사이의 이격 거리 및/또는 워드라인 사이의 이격 거리에 비하여 멀다. 이는, 상술한 바와 같이, 상기 불순물 주입 영역(152) 내의 불순물의 일부가 상기 기판(10) 방향으로 확산되어 상기 불순물 연장 영역(153)이 형성되는 것을 고려한 것이다. 즉, 불순물 주입 영역(152) 내의 n형 불순물의 확산 정도는 각 셀 스트링 마다 차이가 발생할 수 있고, 그에 따라 상기 불순물 연장 영역(153)의 길이는 각 셀 스트링 마다 차이가 있을 수 있다. 상기 불순물 연장 영역(153)에 바로 인접하여 상기 제 1 스트링 선택 라인(SSL1)이 배치되는 경우, 누설 전류에 의하여 스트링 선택 트랜지스터의 동작이 열화될 수 있다. 따라서 이러한 각 셀 스트링간의 확산 거리 차이를 고려하여 상기 제 1 스트링 선택 라인(SSL1)의 상면으로부터 상기 제 1 매립 패턴(181)의 상면까지의 거리는 충분히 이격될 수 있다.
상기 d2 영역의 증가에 따라, 상기 제 1 스트링 선택 라인(SSL1)으로부터의 프린징 전계에 의하여 상기 제 1 채널 연결 영역(a1)에 반전층을 형성시키는 것이 어려워지거나, 반전층이 균일하게 형성되지 않을 수 있다. 따라서 상기 제 1 채널 연결 영역(a1)의 저항이 증가될 수 있다.
본 발명의 제 2 실시예에 따르면, 상기 반전 유도 패턴(IS)은 상기 제 1 스트링 선택 라인(SSL1)과 상기 불순물 주입 영역(152) 사이에 제공될 수 있다. 상기 반도체 소자의 동작 시, 상기 반전 유도 패턴(IS)에 소정의 전압이 일정하게 유지될 수 있다. 이 경우, 상기 제 1 채널 연결 영역(a1)에 반전층이 보다 용이하고 균일하게 형성될 수 있다.
일부 셀 스트링에 있어서, 상기 반전 유도 패턴(IS)의 일부는 상기 제 1 불순물 영역(155)의 일부와 수평적으로 오버랩될 수 있다. 상기 제 1 스트링 선택 라인(SSL1)이 상기 제 1 불순물 영역(155)과 오버랩되는 경우와는 달리, 상기 반전 유도 패턴(IS)이 상기 제 1불순물 영역(155)과 일부 오버랩되어도 스트링 선택 라인의 동작에 문제가 발생하지 않는다. 따라서 상기 반전 유도 패턴(IS)이 추가되어도 상기 제 1 불순물 영역(155)의 높이를 추가로 증가시키지 않을 수 있다. 도 23 및 도 24에는 상기 반전 유도 패턴(IS)의 일부가 상기 제 1 불순물 영역(155)과 수평적으로 오버랩되는 것으로 도시되었으나, 오버랩되지 않을 수 있다.
상기 반전 유도 패턴(IS)은 상기 제 1 구조체들(VS) 주위를 둘러싸는 형상일 수 있다. 일 예로, 도 25에 도시된 바와 같이, 상기 반전 유도 패턴(IS)은 상기 도전 패턴들(230)이 연장되는 방향과 평행한 방향으로 연장되는 플레이트 형상일 수 있다. 즉, 상기 플레이트 형상의 반전 유도 패턴(IS)은 복수의 활성 패턴들(173)에 의하여 관통될 수 있다. 상기 반전 유도 패턴(IS)과 상기 활성 패턴(173) 사이에 절연막이 제공될 수 있다. 본 실시예에서는 공정의 단순화를 위하여 상기 정보 저장막(220)이 상기 절연막으로 사용되었으나, 이에 한정되지 않고 다양한 형태, 물질의 절연막이 사용될 수 있다.
상기 반전 유도 패턴(IS)은 도전성 물질을 포함할 수 있다. 일 예로, 상기 반전 유도 패턴(IS)은 금속, 도전성 금속 질화물, 및 도핑된 실리콘 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 반전 유도 패턴(IS)은 상기 도전 패턴들(230)과 동일한 물질로 형성될 수 있다. 상기 반전 유도 패턴(IS)은 상기 도전 패턴들(230)과 동시에 형성될 수 있다.
[제 3
실시예
]
도 26은 본 발명의 제 3 실시예에 따른 3차원 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 상기 3차원 반도체 장치는 상기 기판(10) 상의 제 1 적층 구조체(DS1) 및 상기 제 1 적층 구조체(DS1) 상의 제 2 적층 구조체(DS2)를 포함할 수 있다. I-I'선은 상기 제 1 적층 구조체(DS1)와 상기 제 2 적층 구조체(DS2)의 경계를 나타내는 라인이다.
상기 적층 구조체들(DS1, DS2)은 상기 기판(10) 상에 적층된 제 2 구조체들(HS)을 포함할 수 있다. 상기 제 2 구조체들(HS)은 도전 패턴들(230) 및 정보 저장막(220)을 포함할 수 있다.
상기 적층 구조체들(DS1, DS2) 각각을 관통하는 제 1 구조체들(VS1, VS2)이 제공될 수 있다. 상기 제 1 구조체들(VS1, VS2) 각각은 제 1 활성 패턴(173) 및 제 2 활성 패턴(174)을 포함할 수 있다. 또한, 상기 제 1 구조체들(VS1, VS2)은 제 1 매립 패턴들(181, 182)을 포함할 수 있다. 상기 적층 구조체들(DS1, DS2) 각각을 가로지르는 제 2 매립 패턴들(251,252)이 제공될 수 있다.
상기 제 2 활성 패턴(174)의 상부에 제 1 불순물 영역(155)이 제공될 수 있다. 상기 제 1 불순물 영역(155) 내에 상기 확산 저지 불순물 영역(156)이 제공될 수 있다. 상기 확산 저지 불순물 영역(156)은 이하 설명될 연결 패드 내에도 제공될 수 있다. 상술한 바와 같이, 제 2 반전 유도 패턴(IS2)이 상기 제 1 불순물 영역(155)에 인접하여 형성될 수 있다. 상기 제 2 반전 유도 패턴(IS2)은 스트링 선택 라인 위의 채널 인접 영역에 반전층을 형성하여 채널 인접 영역의 저항을 낮출 수 있다.
상기 제 2 활성 패턴(174)과 상기 제 1 활성 패턴(173)을 전기적으로 연결하기 위한 연결 패드(159)가 제공될 수 있다. 상기 연결 패드(159)는 상기 기판(10)과 다른 도전형으로 도핑된 영역일 수 있다. 일 예로 상기 연결 패드(159)의 도전형은 n형일 수 있다. 상기 제 2 활성 패턴(174)과 동일하게, 상기 연결 패드(159) 내의 n형 불순물들도 확산에 의하여 아래로 확산이 진행될 수 있다. 상기 연결 패드(159)에 인접하여 제 1 반전 유도 패턴(IS1)이 제공될 수 있다. 상기 제 1 반전 유도 패턴(IS1)은 상기 연결 패드(159)의 위 및 아래로 각각 최인접한 도전 패턴들 사이에 제공될 수 있다. 상기 제 1 반전 유도 패턴(IS1)은 바로 아래의 도전 패턴에 소정의 전압이 인가될 경우, 커플링에 의하여 상기 제 1 활성 패턴(173)에 반전층을 형성할 수 있다. 따라서 누설 전류를 증가시키지 않으면서, 상기 제 1 활성 패턴(173) 내의 저항을 줄일 수 있다.
도 27 내지 도 29는 본 발명의 실시예들에 따른 정보 저장막을 설명하기 위한 부분 사시도이다.
도 27을 참조하여, 상기 제 1 및 제 2 구조체들의 구조가 보다 자세히 설명된다. 상기 제 1 및 2 구조체들은 채널 홀(105)의 측벽에 형성된 정보 저장막(220)을 포함할 수 있다. 상기 정보 저장막(220)은 상기 리세스 영역(210) 내에 차례로 적층된 터널 절연막(TIL), 전하 저장막(CL), 및 블로킹 절연막(BLL)을 포함할 수 있다. 상기 정보 저장막(220)을 구성하는 막들은 우수한 단차 도포성을 제공할 수 있는 증착 기술(예를 들면, 화학기상증착 또는 원자층 증착 기술)을 사용하여 형성될 수 있다.
상기 전하저장막(CL)은 트랩 사이트들이 풍부한 절연막들 및 나노 입자들을 포함하는 절연막들 중의 하나일 수 있으며, 화학 기상 증착 또는 원자층 증착 기술들 중의 한 가지를 사용하여 형성될 수 있다. 예를 들면, 상기 전하저장막(CL)은 트랩 절연막, 부유 게이트 전극 또는 도전성 나노 돗들(conductive nano dots)을 포함하는 절연막 중의 한가지를 포함할 수 있다. 일 예로, 상기 전하저장막(CL)은 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride), 나노크리스탈 실리콘(nanocrystalline Si) 및 박층화된 트랩막(laminated trap layer) 중의 적어도 하나를 포함할 수 있다.
상기 터널 절연막(TIL)은 상기 전하저장막(CL)보다 큰 밴드 갭을 갖는 물질들 중의 하나일 수 있으며, 화학 기상 증착 또는 원자층 증착 기술들 중의 한가지를 사용하여 형성될 수 있다. 예를 들면, 상기 터널 절연막(TIL)은 상술한 증착 기술들 중의 하나를 사용하여 형성되는 실리콘 산화막일 수 있다. 이에 더하여, 상기 터널 절연막(TIL)은 증착 공정 이후 실시되는 소정의 열처리 단계를 더 경험할 수 있다. 상기 열처리 단계는 급속-열-질화 공정(Rapid Thermal Nitridation; RTN) 또는 질소 및 산소 중의 적어도 하나를 포함하는 분위기에서 실시되는 어닐링 공정일 수 있다.
상기 블로킹 절연막(BLL)은 단일 절연막일 수 있다. 이와는 달리 상기 블로킹 절연막(BLL)은 제 1 및 제 2 블로킹 절연막들(미도시)을 포함할 수 있다. 상기 제 1 및 제 2 블로킹 절연막들은 서로 다른 물질로 형성될 수 있으며, 상기 제 1 및 제 2 블로킹 절연막들 중의 하나는 상기 터널 절연막(TIL)보다 작고 상기 전하저장막(CL)보다 큰 밴드 갭을 갖는 물질들 중의 하나일 수 있다. 또한, 상기 제 1 및 제 2 블로킹 절연막들은 화학 기상 증착 또는 원자층 증착 기술들 중의 한가지를 사용하여 형성될 수 있으며, 이들 중의 적어도 하나는 습식 산화 공정을 통해 형성될 수 있다. 일 실시예에 따르면, 상기 제 1 블로킹 절연막은 알루미늄 산화막 및 하프늄 산화막 등과 같은 고유전막들 중의 하나이고, 상기 제 2 블로킹 절연막은 상기 제 1 블로킹 절연막보다 작은 유전 상수를 갖는 물질일 수 있다. 다른 실시예에 따르면, 상기 제 2 블로킹 절연막은 고유전막들 중의 하나이고, 상기 제 1 블로킹 절연막은 상기 제 2 블로킹 절연막보다 작은 유전 상수를 갖는 물질일 수 있다.
도 28은 본 발명의 다른 실시예에 따른 정보 저장막 구조를 도시하는 부분 사시도이다. 본 실시예에 따른 정보 저장막(220)은 상기 채널 홀(105)내에 상기 활성 패턴(173)의 형성 전에 형성될 수 있다. 상기 채널 홀(105)의 측벽 상에 블로킹 절연막(BLL), 전하 저장막(CL), 및 터널 절연막(TIL)을 차례로 형성할 수 있다. 상기 정보 저장막(220) 상에 상기 활성 패턴(173) 및 상기 제 1 매립 패턴(181)을 형성할 수 있다.
도 29는 본 발명의 또 다른 실시예에 따른 정보 저장막의 구조를 도시하는 부분 사시도이다. 본 실시예에 따른 정보 저장막은 제 1 정보 저장막(DA1) 및 제 2 정보 저장막(DA2)을 포함할 수 있다. 상기 제 1 정보 저장막(DA1)은 상기 채널 홀(105) 내에 형성될 수 있고, 상기 제 2 정보 저장막(DA2)은 상기 리세스 영역(210) 내에 형성될 수 있다. 상기 제 1 및 제 2 정보 저장막(DA1, DA2)은 각각 상기 블로킹 절연막(BLL), 전하 저장막(CL), 및 터널 절연막(TIL) 중 하나 이상을 포함할 수 있다.
도 30은 본 발명의 실시예들의 제조 방법에 따라 제조된 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 30을 참조하면, 메모리 시스템(1100)은 PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
메모리 시스템(1100)은 컨트롤러(1110), 키패드(keypad), 키보드 및 디스플레이와 같은 입출력 장치(1120), 메모리(1130), 인터페이스(1140), 및 버스(1150)를 포함한다. 메모리(1130)와 인터페이스(1140)는 버스(1150)를 통해 상호 소통된다.
컨트롤러(1110)는 적어도 하나의 마이크로 프로세서, 디지털 시그널 프로세서, 마이크로 컨트롤러, 또는 그와 유사한 다른 프로세스 장치들을 포함한다. 메모리(1130)는 컨트롤러에 의해 수행된 명령을 저장하는 데에 사용될 수 있다. 입출력 장치(1120)는 시스템(1100) 외부로부터 데이터 또는 신호를 입력받거나 또는 시스템(1100) 외부로 데이터 또는 신호를 출력할 수 있다. 예를 들어, 입출력 장치(1120)는 키보드, 키패드 또는 디스플레이 소자를 포함할 수 있다.
메모리(1130)는 본 발명의 실시예들에 따른 비휘발성 메모리 소자를 포함한다. 메모리(1130)는 또한 다른 종류의 메모리, 임의의 수시 접근이 가능한 휘발성 메모리, 기타 다양한 종류의 메모리를 더 포함할 수 있다.
인터페이스(1140)는 데이터를 통신 네트워크로 송출하거나, 네트워크로부터 데이터를 받는 역할을 한다.
도 31은 본 발명의 실시예들의 제조 방법에 따라 제조된 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 31을 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(1200)는 본 발명에 따른 플래시 메모리 장치(1210)를 장착한다. 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와 플래시 메모리 장치(1210) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함한다.
SRAM(1221)은 프로세싱 유닛(1222)의 동작 메모리로써 사용된다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(1224)은 멀티 비트 플래시 메모리 장치(1210)로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(1225)는 본 발명의 플래시 메모리 장치(1210)와 인터페이싱 한다. 프로세싱 유닛(1222)은 메모리 컨트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 32는 본 발명의 실시예들의 제조 방법에 따라 제조된 반도체 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
도 32를 참조하면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 플래시 메모리 시스템(1310)이 장착된다. 본 발명에 따른 정보 처리 시스템(1300)은 플래시 메모리 시스템(1310)과 각각 시스템 버스(760)에 전기적으로 연결된 모뎀(1320), 중앙처리장치(1330), 램(1340), 유저 인터페이스(1350)를 포함한다. 플래시 메모리 시스템(1310)은 앞서 언급된 메모리 시스템 또는 플래시 메모리 시스템과 실질적으로 동일하게 구성될 것이다. 플래시 메모리 시스템(1310)에는 중앙처리장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다. 여기서, 상술한 플래시 메모리 시스템(1310)이 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 플래시 메모리 시스템(1310)에 안정적으로 저장할 수 있다. 그리고 신뢰성의 증대에 따라, 플래시 메모리 시스템(1310)은 에러 정정에 소요되는 자원을 절감할 수 있어 고속의 데이터 교환 기능을 정보 처리 시스템(1300)에 제공할 것이다. 도시되지 않았지만, 본 발명에 따른 정보 처리 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
또한, 본 발명에 따른 플래시 메모리 장치 또는 메모리 시스템은 다양한 형태들의 패키지로 실장 될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 또는 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10 기판 105 채널 홀
120 절연막들 130 희생막들
VS 제 1 구조체들 HS 제 2 구조체들
173 활성 패턴 181 제 1 절연 패턴
155 제 1 불순물 영역 156 확산 저지 불순물 영역
240 제 2 불순물 영역
120 절연막들 130 희생막들
VS 제 1 구조체들 HS 제 2 구조체들
173 활성 패턴 181 제 1 절연 패턴
155 제 1 불순물 영역 156 확산 저지 불순물 영역
240 제 2 불순물 영역
Claims (10)
- 기판;
상기 기판 상에 적층된 도전 패턴들; 및
상기 도전 패턴들을 관통하여 상기 기판과 연결되는 활성 패턴을 포함하고,
상기 활성 패턴은:
상기 활성 패턴의 상부 영역에 형성된 제 1 불순물 영역; 및
상기 제 1 불순물 영역과 적어도 일부 중첩되는 확산 저지 불순물 영역을 포함하고,
상기 확산 저지 불순물 영역은 탄소를 포함하고,
상기 제 1 불순물 영역은 n형 불순물을 포함하고,
상기 확산 저지 불순물 영역의 탄소의 최고 농도 지점의 깊이는 상기 제 1 불순물 영역의 n형 불순물의 최고 농도 지점의 깊이보다 깊은 3차원 반도체 장치. - 삭제
- 제 1 항에 있어서,
상기 확산 저지 불순물 영역의 하면은 상기 도전 패턴들의 최상면 보다 위에 제공되는 3차원 반도체 장치. - 제 1 항에 있어서,
상기 활성 패턴 내에 제공되는 매립 패턴을 더 포함하고,
상기 확산 저지 불순물 영역의 탄소의 최고 농도 지점은 상기 매립 패턴의 상면 보다 높은 3차원 반도체장치. - 제 1 항에 있어서,
상기 확산 저지 불순물 영역의 탄소의 농도는 상기 활성 패턴의 측벽으로부터 상기 활성 패턴의 중심으로 갈수록 감소되는 3차원 반도체 장치. - 제 1 항에 있어서,
상기 활성 패턴은 실리콘을 포함하고,
상기 확산 저지 불순물 영역의 탄소의 최대 농도 지점에서 단위 부피당 탄소 원자수는 상기 활성 패턴의 단위 부피당 실리콘 원자수에 대하여 0.1 - 2%인 3차원 반도체 장치. - 기판 상에, 도전 패턴들 및 절연 패턴들이 교대로 반복하여 제공된 적층 구조체를 형성하는 것; 및
상기 적층 구조체를 관통하여 상기 기판과 연결되는 활성 패턴을 형성하는 것을 포함하고,
상기 활성 패턴을 형성하는 것은:
상기 활성 패턴의 상부에 탄소를 도핑하는 것; 및
상기 활성 패턴의 상부에 상기 기판의 도전형과는 다른 제 1 불순물 영역을 형성하는 것을 포함하고,
상기 제 1 불순물 영역의 형성은 상기 활성 패턴의 상부에 n형 불순물을 주입하는 것을 포함하고,
상기 탄소의 주입 깊이는 상기 n형 불순물의 주입 깊이보다 깊은 3차원 반도체 장치의 제조 방법. - 제 7 항에 있어서,
상기 적층 구조체를 형성하는 것은:
상기 기판 상에 교대로 반복하여 상기 절연 패턴들 및 희생 패턴들을 형성하는 것; 및
상기 희생 패턴들을 도전 패턴들로 교체하는 것을 포함하는 3차원 반도체 장치의 제조 방법. - 제 8 항에 있어서,
상기 활성 패턴을 형성하는 것은:
상기 희생 패턴들 및 상기 절연 패턴들을 관통하는 제 1 채널 홀을 형성하는 것; 및
상기 제 1 채널 홀 내에 제 1 반도체 패턴 및 매립 패턴을 형성하는 것을 포함하고,
상기 탄소는 상기 제 1 반도체 패턴에 도핑되는 3차원 반도체 장치의 제조 방법. - 제 8 항에 있어서,
상기 활성 패턴을 형성하는 것은:
상기 희생 패턴들 및 상기 절연 패턴들을 관통하는 제 1 채널 홀을 형성하는 것; 및
상기 제 1 채널 홀 내에 제 1 반도체 패턴 및 매립 패턴을 형성하는 것;
상기 매립 패턴의 상부를 제거하여 제 2 채널 홀을 형성하는 것; 및
상기 제 2 채널 홀 내에 제 2 반도체 패턴을 형성하는 것을 포함하고,
상기 탄소는 상기 제 2 반도체 패턴의 형성 시 인-시츄 도핑되는 3차원 반도체 장치의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100128412A KR101755643B1 (ko) | 2010-12-15 | 2010-12-15 | 3차원 반도체 장치 및 그 제조 방법 |
| US13/323,452 US8575682B2 (en) | 2010-12-15 | 2011-12-12 | Three dimensional semiconductor memory devices and methods of forming the same |
| US14/061,304 US8765538B2 (en) | 2010-12-15 | 2013-10-23 | Three dimensional semiconductor memory devices and methods of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100128412A KR101755643B1 (ko) | 2010-12-15 | 2010-12-15 | 3차원 반도체 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120067024A KR20120067024A (ko) | 2012-06-25 |
| KR101755643B1 true KR101755643B1 (ko) | 2017-07-10 |
Family
ID=46233252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100128412A KR101755643B1 (ko) | 2010-12-15 | 2010-12-15 | 3차원 반도체 장치 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8575682B2 (ko) |
| KR (1) | KR101755643B1 (ko) |
Families Citing this family (156)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| KR101755643B1 (ko) | 2010-12-15 | 2017-07-10 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| KR101807250B1 (ko) * | 2011-07-11 | 2017-12-11 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| KR20140018540A (ko) * | 2012-08-02 | 2014-02-13 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR20140018541A (ko) * | 2012-08-02 | 2014-02-13 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| KR102024710B1 (ko) * | 2013-01-11 | 2019-09-24 | 삼성전자주식회사 | 3차원 반도체 장치의 스트링 선택 구조 |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| KR102094472B1 (ko) * | 2013-10-08 | 2020-03-27 | 삼성전자주식회사 | 반도체 장치 |
| KR102107389B1 (ko) | 2013-11-12 | 2020-05-07 | 삼성전자 주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9305849B1 (en) | 2014-11-12 | 2016-04-05 | Sandisk Technologies Inc. | Method of making a three dimensional NAND device |
| US9236396B1 (en) * | 2014-11-12 | 2016-01-12 | Sandisk Technologies Inc. | Three dimensional NAND device and method of making thereof |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9530785B1 (en) | 2015-07-21 | 2016-12-27 | Sandisk Technologies Llc | Three-dimensional memory devices having a single layer channel and methods of making thereof |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US9853043B2 (en) * | 2015-08-25 | 2017-12-26 | Sandisk Technologies Llc | Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material |
| US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
| CN115942752A (zh) | 2015-09-21 | 2023-04-07 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US9978768B2 (en) | 2016-06-29 | 2018-05-22 | Sandisk Technologies Llc | Method of making three-dimensional semiconductor memory device having laterally undulating memory films |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| KR102389928B1 (ko) | 2017-06-27 | 2022-04-25 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| KR102307057B1 (ko) * | 2017-07-27 | 2021-10-01 | 삼성전자주식회사 | 수직형 메모리 장치 |
| KR20200051301A (ko) * | 2018-11-05 | 2020-05-13 | 에스케이하이닉스 주식회사 | 3차원 비휘발성 메모리 장치 및 그 제조방법 |
| KR102662190B1 (ko) * | 2018-12-17 | 2024-05-02 | 에스케이하이닉스 주식회사 | 3차원 비휘발성 메모리 장치의 제조방법 |
| WO2020177048A1 (en) * | 2019-03-04 | 2020-09-10 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| CN110379789B (zh) * | 2019-07-25 | 2020-06-02 | 长江存储科技有限责任公司 | 一种三维存储器及其制造方法 |
| KR20240008762A (ko) * | 2022-07-12 | 2024-01-19 | 한양대학교 산학협력단 | 듀얼 정션 구조를 갖는 3차원 메모리 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124329A (ja) | 2006-11-14 | 2008-05-29 | Fujitsu Ltd | 半導体装置とその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101539697B1 (ko) * | 2008-06-11 | 2015-07-27 | 삼성전자주식회사 | 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법 |
| JP2010114369A (ja) | 2008-11-10 | 2010-05-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US7994011B2 (en) * | 2008-11-12 | 2011-08-09 | Samsung Electronics Co., Ltd. | Method of manufacturing nonvolatile memory device and nonvolatile memory device manufactured by the method |
| JP2010118530A (ja) | 2008-11-13 | 2010-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR101755643B1 (ko) | 2010-12-15 | 2017-07-10 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
-
2010
- 2010-12-15 KR KR1020100128412A patent/KR101755643B1/ko active IP Right Grant
-
2011
- 2011-12-12 US US13/323,452 patent/US8575682B2/en active Active
-
2013
- 2013-10-23 US US14/061,304 patent/US8765538B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124329A (ja) | 2006-11-14 | 2008-05-29 | Fujitsu Ltd | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140099761A1 (en) | 2014-04-10 |
| US20120153372A1 (en) | 2012-06-21 |
| US8765538B2 (en) | 2014-07-01 |
| US8575682B2 (en) | 2013-11-05 |
| KR20120067024A (ko) | 2012-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101755643B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
| KR101733571B1 (ko) | 3차원 반도체 장치 | |
| US11107833B2 (en) | Semiconductor devices | |
| US11588032B2 (en) | Three-dimensional semiconductor memory devices and methods of fabricating the same | |
| KR101933665B1 (ko) | 3차원 반도체 메모리 장치의 제조 방법 | |
| KR101835114B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
| KR101623547B1 (ko) | 재기입가능한 3차원 반도체 메모리 장치의 제조 방법 | |
| US8969162B2 (en) | Three-dimensional semiconductor device and method for fabricating the same | |
| KR101796630B1 (ko) | 3차원 반도체 장치 | |
| KR101735810B1 (ko) | 3차원 반도체 장치 | |
| KR102247914B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR101749056B1 (ko) | 3차원 반도체 장치 | |
| KR20150042358A (ko) | 반도체 장치 및 그 제조방법 | |
| KR102082321B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20150061395A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20110275197A1 (en) | Semiconductor memory device, method of forming the same, and memory system | |
| CN106663682A (zh) | 制造半导体装置的方法 | |
| KR20150070746A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| KR20130130480A (ko) | 3차원 반도체 메모리 장치 및 그 형성 방법 | |
| KR101774506B1 (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| KR101843567B1 (ko) | 반도체 메모리 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |