KR102307057B1 - 수직형 메모리 장치 - Google Patents
수직형 메모리 장치 Download PDFInfo
- Publication number
- KR102307057B1 KR102307057B1 KR1020170095397A KR20170095397A KR102307057B1 KR 102307057 B1 KR102307057 B1 KR 102307057B1 KR 1020170095397 A KR1020170095397 A KR 1020170095397A KR 20170095397 A KR20170095397 A KR 20170095397A KR 102307057 B1 KR102307057 B1 KR 102307057B1
- Authority
- KR
- South Korea
- Prior art keywords
- dummy
- layers
- region
- cell
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 31
- 239000011810 insulating material Substances 0.000 claims description 13
- 238000013459 approach Methods 0.000 claims description 6
- 239000011800 void material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 405
- 239000004065 semiconductor Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 17
- 229910052799 carbon Inorganic materials 0.000 description 13
- 239000012535 impurity Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- NDKBVBUGCNGSJJ-UHFFFAOYSA-M benzyltrimethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)CC1=CC=CC=C1 NDKBVBUGCNGSJJ-UHFFFAOYSA-M 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- -1 carbon ions Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017414 LaAl Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910006249 ZrSi Inorganic materials 0.000 description 1
- DBOSVWZVMLOAEU-UHFFFAOYSA-N [O-2].[Hf+4].[La+3] Chemical compound [O-2].[Hf+4].[La+3] DBOSVWZVMLOAEU-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 실시예에 따른 수직형 메모리 장치는, 셀 어레이 영역 및 상기 셀 어레이 영역에 인접한 연결 영역을 가지는 기판, 상기 기판의 상기 셀 어레이 영역 및 상기 연결 영역 상에 적층되고, 상기 연결 영역에서 계단 구조를 이루는 복수의 게이트 전극층들, 상기 셀 어레이 영역에 배치되며, 상기 복수의 게이트 전극층들을 관통하는 셀 채널층, 상기 연결 영역에 배치되며, 상기 복수의 게이트 전극층들 중 적어도 하나를 관통하는 더미 채널층, 상기 채널층 아래에 배치되는 셀 에피택셜층, 및 상기 더미 채널층 아래에 배치되는 더미 에피택셜층을 포함한다. 상기 더미 에피택셜층은 상기 셀 에피택셜층과 다른 형상을 가질 수 있다.
Description
본 발명은 수직형 메모리 장치에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 반도체 메모리 소자의 집적도를 증가시킬 필요가 있다. 반도체 메모리 소자의 집적도를 향상시키기 위한 방법들 중 하나로서, 기존의 평면 트랜지스터 구조 대신 수직 트랜지스터 구조를 가지는 메모리 셀들이 적층된 수직형 메모리 장치가 제안되었다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 우수한 전기적 특성을 갖는 수직형 메모리 장치를 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 우수한 전기적 특성을 갖는 수직형 메모리 장치를 제조하는 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 수직형 메모리 장치는 셀 어레이 영역 및 상기 셀 어레이 영역에 인접한 연결 영역을 가지는 기판, 상기 기판의 상기 셀 어레이 영역 및 상기 연결 영역 상에 적층되고, 상기 연결 영역에서 계단 구조를 이루는 복수의 게이트 전극층들, 상기 셀 어레이 영역에 배치되며, 상기 복수의 게이트 전극층들을 관통하는 셀 채널층, 상기 연결 영역에 배치되며, 상기 복수의 게이트 전극층들 중 적어도 하나를 관통하는 더미 채널층, 상기 채널층 아래에 배치되는 셀 에피택셜층, 및 상기 더미 채널층 아래에 배치되는 더미 에피택셜층을 포함한다. 상기 더미 에피택셜층은 상기 셀 에피택셜층과 다른 형상을 가질 수 있다.
본 발명의 일 실시예에 따른 수직형 메모리 장치는 셀 어레이 영역 및 상기 셀 어레이 영역의 외측에 위치하는 연결 영역을 가지는 기판, 상기 기판의 상기 셀 어레이 영역 및 상기 연결 영역 상에 적층되고, 상기 연결 영역에서 계단 구조를 이루는 복수의 게이트 전극층들, 상기 연결 영역에 배치되며, 상기 복수의 게이트 전극층들을 관통하는 더미 채널층, 상기 더미 채널층의 아래에 배치되는 더미 에피택셜층을 포함한다. 상기 더미 에피택셜층은 절연 물질에 의해 서로 이격된 상부 영역 및 하부 영역을 포함할 수 있다.
본 발명의 일 실시예에 따른 수직형 메모리 장치는 기판, 상기 기판 상에 적층되는 복수의 게이트 전극층들, 상기 복수의 게이트 전극층들 중 적어도 하나를 관통하는 더미 채널홀, 상기 더미 채널홀 내에 배치되는 게이트 유전층, 상기 게이트 유전층의 하면에 접촉하는 상부 더미 에피택셜층 및 상기 상부 더미 에피택셜층과 이격된 하부 더미 에피택셜층을 포함한다.
본 발명의 일 실시예에 따른 수직형 메모리 장치의 제조 방법은 셀 어레이 영역 및 연결 영역을 가지는 기판을 마련하는 단계, 상기 기판 상에 몰드 절연층들 및 희생층들을 교대로 적층하는 단계, 상기 셀 어레이 영역 및 상기 연결 영역에 각각 상기 몰드 절연층들 및 상기 희생층들을 관통하는 셀 채널홀들 및 더미 채널홀들을 형성하는 단계, 선택적 에피택셜 공정으로 상기 셀 채널홀들의 하부 및 상기 더미 채널홀들의 하부에 각각 셀 에피택셜층들 및 더미 에피택셜층들을 형성하는 단계, 상기 셀 에피택셜층들에 선택적으로 탄소 이온들을 주입하는 단계, 상기 셀 채널홀들 및 상기 더미 채널홀들의 측벽들을 덮는 게이트 유전층들을 형성하는 단계, 및 상기 셀 에피택셜층들의 상부 및 상기 더미 에피택셜층들의 상부에 각각 제1 리세스들 및 제2 리세스들을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따른 수직형 메모리 장치의 제조 방법은 셀 어레이 영역 및 연결 영역을 가지는 기판을 마련하는 단계, 상기 기판 상에 몰드 절연층들 및 희생층들을 교대로 적층하는 단계, 상기 셀 어레이 영역 및 상기 연결 영역에 각각 상기 몰드 절연층들 및 상기 희생층들을 관통하는 셀 채널홀들 및 더미 채널홀들을 형성하는 단계(여기서, 더미 채널홀들의 직경은 상기 셀 채널홀들의 직경보다 큼), 선택적 에피택셜 공정으로 상기 셀 채널홀들의 하부 및 상기 더미 채널홀들의 하부에 각각 셀 에피택셜층들 및 더미 에피택셜층들을 형성하는 단계, 상기 셀 채널홀들의 측벽들 및 상기 더미 채널홀들의 측벽들을 덮는 게이트 유전층들을 형성하는 단계, 상기 셀 에피택셜층들 및 상기 더미 에피택셜층들에 탄소 이온들을 주입하는 단계, 및 상기 셀 에피택셜층들의 상부 및 상기 더미 에피택셜층들의 상부에 각각 제1 리세스들 및 제2 리세스들을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 의하면, 연결 영역 내에서 더미 채널 구조체를 통한 누설 전류를 차단하여, 우수한 전기적인 특성을 가지는 수직형 메모리 장치가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 배치도이다.
도 2는 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 단면도들이다.
도 4 내지 도 10은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다.
도 11은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 평면도이다.
도 13은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 단면도들이다.
도 14 내지 도 18은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다.
도 19는 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 단면도들이다.
도 4 내지 도 10은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다.
도 11은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 평면도이다.
도 13은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 단면도들이다.
도 14 내지 도 18은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다.
도 19는 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 수직형 메모리 장치의 개략적인 개념도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 수직형 메모리 장치는 복수의 메모리 셀들이 형성되는 셀 영역(CR) 및 메모리 셀들을 구동시키기 위한 주변 회로들이 형성되는 주변 회로 영역(PR)을 포함할 수 있다. 주변 회로 영역(PR)에는 행 디코더 회로, 열 디코더 회로, 페이지 버퍼 회로 등이 배치될 수 있다. 도 1은 예시적인 것이며, 주변 회로 영역(PR)의 배치는 도시된 바에 한정되지 않는다.
셀 영역(CR)에는 제1 방향(D1)으로 연장되는 복수의 공통 소스 라인들(180)이 배치될 수 있다. 공통 소스 라인들(180)은 제1 금속 라인들로 지칭될 수 있다. 복수의 공통 소스 라인(180)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)에서 소정의 간격으로 배치될 수 있다. 셀 영역(CR)은 공통 소스 라인(180)에 의해 복수의 영역으로 구분될 수 있다. 셀 영역(CR)은 셀 어레이 영역(CA)과 셀 어레이 영역(CA)을 둘러싸는 연결 영역(CT)을 포함할 수 있다. 복수의 공통 소스 라인들(180)은 제1 방향(D1)으로 연장되어 셀 어레이 영역(CA)과 연결 영역(CT)에 일체로 형성될 수 있다. 공통 소스 라인들(180)의 개수는 예시적인 것이며, 도 1에 도시된 바에 제한되지 않는다.
도 2는 본 발명의 일 실시예에 따른 수직형 메모리 장치(10)의 개략적인 평면도이다. 도 2는 도 1의 A 영역에 대해 도시한 것이다. 도 2는 예시적인 것이고,
도 2를 참조하면, 수직형 메모리 장치(10)는 메모리 셀들이 형성되는 셀 어레이 영역(CA), 상기 메모리 셀들의 게이트 전극들을 배선들과 연결하기 위한 연결 영역(CT)을 포함한다. 셀 어레이 영역(CA)과 연결 영역(CT)은 함께 셀 영역(CR)을 구성할 수 있다.
셀 어레이 영역(CA) 및 연결 영역(CT)에는 제1 방향(D1)으로 연장되는 적층 구조체(GS)가 배치될 수 있다. 적층 구조체(GS)는 상기 기판 상에 교대로 적층된 복수의 게이트 전극층들과 복수의 몰드 절연층들을 포함할 수 있다. 적층 구조체(GS)는 복수의 공통 소스 라인들(180) 및 복수의 더미 소스 라인들(185)에 의해 복수의 영역들로 분할될 수 있다. 복수의 공통 소스 라인들(180)은 셀 어레이 영역(CA) 및 연결 영역(CT)에서 제1 방향(D1)으로 연속적으로 연장될 수 있다. 복수의 공통 소스 라인들(180)은 상기 기판과 전기적으로 연결될 수 있다. 복수의 공통 소스 라인들(180)은 도전성 물질로 이루어질 수 있다. 예를 들어, 복수의 공통 소스 라인들(180)은 텅스텐, 구리, 티타늄, 알루미늄 등의 금속, 도핑된 반도체 물질, 도전성 금속 질화막 등의 도전성 물질 중 적어도 하나를 포함할 수 있다. 복수의 공통 소스 라인들(180)은 적층 구조체(GS)의 게이트 전극층들과 전기적으로 절연될 수 있다. 복수의 공통 소스 라인들(180)과 적층 구조체(GS) 사이에는 절연층(182)이 배치될 수 있다. 절연층(182)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON) 또는 이들의 조합을 포함할 수 있다.
셀 어레이 영역(CA)에는 적층 구조체(GS)를 관통하여 상기 기판에 연결되는 복수의 채널 구조체들(CHS)이 배치되고, 연결 영역(CT)에는 적층 구조체(GS)를 관통하여 상기 기판에 연결되는 복수의 더미 채널 구조체들(DCS)과 상기 복수의 게이트 전극층들에 연결되는 복수의 콘택 플러그들(171)이 배치될 수 있다.
셀 어레이 영역(CA)에는 복수의 채널 구조체들(CHS)은 복수의 열로 배치될 수 있다. 도 2에는 한 쌍의 공통 소스 라인들(180) 사이에 예시적으로 4열로 배치된 채널 구조체들(CHS)이 도시되었다. 복수의 채널 구조체들(CHS)은 지그재그 형태로 배치될 수 있다. 복수의 채널 구조체들(CHS)의 배치 형태는 도 2에 도시된 바에 한정되지 않으며, 다양하게 변형될 수 있다.
적층 구조체(GS)는 연결 영역(CT)에서 복수의 계단층들을 포함하는 계단 구조를 형성할 수 있다. 적층 구조체(GS)의 상기 복수의 게이트 전극층들과 상기 복수의 몰드 절연층들이 서로 다른 길이로 연장됨으로써, 상기 계단 구조는 형성될 수 있다. 상기 복수의 계단층들은 복수의 콘택 플러그들(171)이 배치되는 패드 영역들로 제공될 수 있다.
복수의 더미 채널 구조체들(DCS)은 상기 복수의 계단층들의 끝단에 인접하도록 배치될 수 있다. 한 쌍의 공통 소스 라인들(180) 사이에 예시적으로, 2열로 배치된 복수의 더미 채널 구조체들(DCS)이 도 2에 도시되었으나, 복수의 더미 채널 구조체들(DCS)의 배치 형태는 도시된 바에 한정되지 않는다. 예를 들어, 복수의 더미 채널 구조체들(DCS) 중 일부는 상기 복수의 계단층들의 끝단에 인접하도록 배치되고, 나머지 일부는 상기 복수의 계단층들의 끝단에서 이격되어 배치될 수 있다. 이와 달리, 복수의 더미 채널 구조체들(DCS)은 상기 복수의 계단층들의 끝단에서 이격되어 상기 복수의 계단층들 내에 배치될 수 있다.
복수의 채널 구조체들(CHS)은 읽기/쓰기 동작을 위해 비트 라인에 연결되지만, 복수의 더미 채널 구조체들(DCS)은 비트 라인에 연결되지 않는다. 따라서, 복수의 더미 채널 구조체들(DCS)은 메모리 셀들을 제공하지 않고, 연결 영역(CT)에서 적층 구조체(GS)를 지지하는 역할을 할 수 있다.
복수의 채널 구조체들(CHS)의 직경(d1)은 복수의 더미 채널 구조체들(DCS)의 직경(d2)과 동일할 수 있다.
도 3은 본 발명의 일 실시예에 따른 수직형 메모리 장치(10)의 개략적인 단면도들이다. 도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 3을 함께 참조하면, 상기 수직형 메모리 장치(10)는 기판(101), 적층 구조체(GS), 채널 구조체들(CHS), 더미 채널 구조체들(DCS) 등을 포함할 수 있다.
기판(101)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체 또는 II-VI족 화합물 반도체를 포함할 수 있다. 적층 구조체(GS)는 기판(101) 상에 교대로 적층된 복수의 게이트 전극층들(131) 및 복수의 몰드 절연층들(114)을 포함할 수 있다. 복수의 게이트 전극층들(131)은 기판(101)의 상면에 수직한 제3 방향(D3)으로 서로 이격되어 기판(101) 상에 적층될 수 있다. 복수의 게이트 전극층들(131)은 상기 제1 방향(D1)으로 연장되며 셀 어레이 영역(CA) 및 연결 영역(CT)에 배치될 수 있다. 적층 구조체(GS)는 연결 영역(CT)에서 복수의 계단층들을 포함하는 계단 구조를 가질 수 있다. 복수의 게이트 전극층들(131)은 상기 제1 방향(D1)으로 서로 다른 길이로 연장되어 연결 영역(CT)에서 계단 구조를 이룰 수 있다. 몰드 절연층들(114)도 게이트 전극층들(131)과 함께 계단 구조를 이룰 수 있다.
게이트 전극층들(131) 및 몰드 절연층들(114)은 적층 구조체(GS)를 구성할 수 있다. 게이트 전극층들(131)은 금속 물질, 금속 질화물, 금속 실리사이드 물질, 다결정질 실리콘 또는 이들의 조합을 포함할 수 있다. 상기 금속 물질은 예를 들어, 텅스텐(W), 구리(Cu), 또는 알루미늄(Al)을 포함할 수 있다. 상기 금속 실리사이드는 예를 들어, 코발트(Co), 니켈(Ni), 하프늄(Hf), 백금(Pt), 텅스텐(W) 및 티타늄(Ti) 중에서 선택되는 적어도 하나의 금속을 포함하는 실리사이드 물질 또는 이들의 조합을 포함할 수 있다. 상기 금속 질화물은 예를 들어, 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN) 또는 이들의 조합을 포함할 수 있다. 몰드 절연층들(114)은 실리콘 산화물을 포함할 수 있다.
게이트 전극층들(131)의 개수는 도 3에 도시된 바에 한정되지 않는다. 상기 수직형 메모리 장치(10)의 저장 용량이 증가됨에 따라 메모리 셀들을 구성하는 게이트 전극층들(131)의 개수가 증가될 수 있으며, 예를 들어, 수 십층 내지 수 백층의 게이트 전극층들(131)이 기판(101) 상에 적층될 수 있다.
상기 수직형 메모리 장치는 적층 구조체(GS)의 계단 구조를 덮으며, 연결 영역(CT) 상에 배치되는 층간 절연층(118)을 포함할 수 있다. 층간 절연층들(118)은 실리콘 산화물 또는 저유전 물질을 포함할 수 있다. 상기 저유전 물질은 실리콘 산화물보다 낮은 유전율을 가지는 절연 물질일 수 있다.
셀 어레이 영역(CA)에는 복수의 게이트 전극층들(131)을 관통하는 복수의 채널 구조체들(CHS)이 배치될 수 있다. 연결 영역(CT)에는 복수의 게이트 전극층들(131) 중 적어도 하나를 관통하는 복수의 더미 채널 구조체들(DCS)이 배치될 수 있다.
셀 어레이 영역(CA)에 배치되는 복수의 채널 구조체들(CHS)은 각각 셀 에피택셜층(151), 게이트 유전층(161), 셀 채널층(163), 절연층(165) 및 콘택 패드(167)를 포함할 수 있다. 복수의 더미 채널 구조체들(DCS)은 복수의 채널 구조체들(CHS)과 유사한 구조를 가질 수 있다. 복수의 더미 채널 구조체들(DCS)은 각각 더미 에피택셜층(152), 게이트 유전층(161), 더미 채널층(164), 절연층(165) 및 콘택 패드(167)를 포함할 수 있다. 셀 에피택셜층(151)은 셀 반도체 패턴으로 지칭되고, 더미 에피택셜층(152)은 더미 반도체 패턴으로 지칭될 수 있다.
셀 에피택셜층들(151)과 최하부의 게이트 전극층(131) 사이에 국부적으로 절연층들(155)이 배치될 수 있다. 셀 에피택셜층들(151)의 측벽에 절연층들(155)이 배치될 수 있다. 더미 에피택셜층들(152)과 최하부의 게이트 전극층(131) 사이에 국부적으로 절연층들(155) 또는 절연층들(155a)이 배치될 수 있다. 연결 영역(CT)의 가장자리에 인접한 일부 더미 에피택셜층들(152)의 측벽에 절연층들(155a)이 배치될 수 있다. 그리고, 셀 어레이 영역(CR)에 가까운 일부 더미 에피택셜층들(152)의 측벽에 절연층들(155)이 배치될 수 있다. 연결 영역(CT)의 가장자리는 셀 어레이 영역(CR)에서 멀리 위치하는 영역을 의미할 수 있다. 절연층들(155a)은 절연층들(155)과 다른 형상을 가질 수 있다. 절연층들(155)은 셀 에피택셜층들(151)의 측벽을 둘러싸는 링 형상을 가질 수 있고, 절연층들(155a)은 더미 에피택셜층들(152)의 측벽을 둘러싸는 링 형상 및 상기 링 형상으로부터 돌출되는 연장부를 가질 수 있다.
셀 에피택셜층들(151)은 셀 채널층들(163)의 아래에 배치될 수 있다. 더미 에피택셜층들(152)은 더미 채널층들(164)의 아래에 배치될 수 있다. 셀 어레이 영역(CR)에서 셀 에피택셜층들(151)의 높이는 동일할 수 있다. 연결 영역(CT)에서 복수의 더미 구조체들(DCS)의 더미 에피택셜층들(152)의 높이는 서로 다를 수 있다. 예를 들어, 복수의 더미 구조체들(DCS)의 더미 에피택셜층들(152)의 높이는 연결 영역(CT)의 가장자리에 가까워질수록 감소할 수 있다. 이에 따라, 복수의 더미 구조체들(DCS)의 게이트 유전층들(161), 및 절연층들(165)의 수직 길이가 연결 영역(CT)의 가장자리에 가까워질수록 증가할 수 있다. 상기 수직 길이는 기판(101)의 상면에 수직한 방향으로 연장된 길이를 의미한다.
더미 에피택셜층들(152)은 셀 에피택셜층들(151)과 다른 형상을 가질 수 있다. 셀 에피택셜층들(151)의 상부에는 제1 리세스들(R1)이 형성되고, 더미 에피택셜층들(152)의 상부에는 제2 리세스들(R2)이 형성될 수 있다. 제1 리세스들(R1)은 아래로 오목한 형상을 가질 수 있다. 셀 에피택셜층들(151)의 제1 리세스들(R1) 아래에 탄소 불순물 영역들(DR)이 배치될 수 있다. 제2 리세스들(R2)은 게이트 유전층(161)의 아래로 연장되는 경사면들을 포함할 수 있다. 상기 경사면들은 더미 에피택셜층들(152)의 측벽까지 연장될 수 있다. 이에 의해, 더미 에피택셜층(152)은 상부 영역(152a)과 하부 영역(152b)으로 분리될 수 있다.
더미 채널 구조체(DCS)의 더미 에피택셜층(152)은 서로 다른 형상을 가지는 상부 영역(152a) 및 하부 영역(152b)을 가질 수 있다. 상부 영역(152a)은 상부 더미 에피택셜층으로 지칭되고, 하부 영역(152b)은 하부 더미 에피택셜층으로 지칭될 수 있다. 더미 에피택셜층(152)의 상부 영역(152a)은 게이트 유전층(161)의 하면에 접촉할 수 있다. 더미 에피택셜층(152)의 상부 영역(152a)은 링 형상을 가질 수 있다. 더미 에피택셜층(152)의 상부 영역(152a)의 두께는 중심에서 멀어짐에 따라 변할 수 있다. 예를 들어, 더미 에피택셜층(152)의 상부 영역(152a)의 두께는 중심에서 멀어질수록 두꺼워질 수 있다. 더미 에피택셜층(152)의 하부 영역(152b)은 기둥 형상이고, 더미 에피택셜층(152)의 하부 영역(152b)의 상면은 경사면들을 가질 수 있다. 상기 경사면들과 더미 에피택셜층(152)의 측벽은 예각을 이룰 수 있다.
연결 영역(CT)의 가장자리에 배치된 더미 에피택셜층(152)의 경우, 상부 영역(152a) 및 하부 영역(152b)은 절연 물질에 의해 서로 분리될 수 있다. 상기 절연 물질은 절연층(165) 및 절연층(155a)을 포함할 수 있다. 셀 에피택셜층들(151)은 셀 채널층(163)과 접촉하고, 연결 영역(CT)의 가장자리에 배치된 더미 에피택셜층(152)의 하부 영역(152b)은 더미 채널층(164)과 이격될 수 있다. 따라서, 셀 채널층들(163)은 셀 에피택셜층(151)을 통해 기판(101)과 전기적으로 연결될 수 있고, 연결 영역(CT)의 가장자리에 배치된 더미 채널 구조체(DCS)의 더미 채널층(164)은 기판(101)과 전기적으로 절연될 수 있다. 또한, 연결 영역(CT)의 가장자리에 배치된 더미 에피택셜층(152)은 최하부 게이트 전극층(131)과 전기적으로 절연될 수 있다. 따라서, 연결 영역(CT) 내에서 더미 채널 구조체(DCS)를 통한 누설 전류가 차단되어 우수한 전기적인 특성을 가지는 수직형 메모리 장치(10)를 얻을 수 있다.
연결 영역(CT)의 가장자리에 배치된 더미 에피택셜층(152)의 상부 영역(152a)의 두께는 중심에서 멀어짐에 따라 변할 수 있다. 예를 들어, 연결 영역(CT)의 가장자리에 배치된 더미 에피택셜층(152)의 상부 영역(152a)의 두께는 중심에서 멀어질수록 두꺼워지다가 다시 감소할 수 있다. 연결 영역(CT)의 가장자리에 배치된 하부 영역(152b)은 링 형상의 돌출부를 포함할 수 있다. 상기 돌출부는 예각의 뾰족한 끝부분을 가질 수 있다.
셀 에피택셜층들(151) 및 더미 에피택셜층들(152)은 선택적 에피택셜 성장(selective epitaxial growth) 공정에 의해 형성될 수 있다. 셀 에피택셜층들(151) 및 더미 에피택셜층들(152)은 단결정질 실리콘 등의 반도체 물질을 포함할 수 있다.
셀 채널층들(163)은 몰드 절연층들(114) 및 게이트 전극층들(131)을 관통하며 수직으로 연장되고, 셀 에피택셜층들(151)의 제1 리세스들(R1)의 표면을 덮을 수 있다. 더미 채널층들(164)은 몰드 절연층들(114) 및 게이트 전극층들(131)을 관통하며 수직으로 연장되고, 더미 에피택셜층들(152)의 제2 리세스들(R2)의 표면을 덮을 수 있다. 연결 영역(CT)의 가장자리에 배치된 제2 리세스(R2)의 표면에는 더미 채널층(164)이 없거나 일부 표면에만 더미 채널층(164)이 배치될 수 있다.
게이트 유전층들(161)은 셀 채널층들(163)의 외측면을 둘러싸도록 형성될 수 있다. 게이트 유전층(161)은 셀 채널층(163)의 외측면으로부터 순차로 배치되는 터널링층, 전하 저장층, 및 블록킹층을 포함할 수 있다. 게이트 유전층들(161)은 더미 채널층들(164)의 외측면을 둘러싸도록 형성될 수 있다. 연결 영역(CT)에서 게이트 유전층들(161)의 아래에 그리고, 상부 영역(152a)과 하부 영역(152b) 사이에 보이드들(VD)이 배치될 수 있다. 연결 영역(CT)의 가장자리에 가까워질수록 보이드들(VD)의 위치는 낮아질 수 있다. 보이드들(VD)은 절연 물질에 의해 밀폐될 수 있다. 상기 절연 물질은 절연층(165)을 포함할 수 있다.
게이트 유전층(161)은 더미 채널층(164)의 외측면으로부터 순차로 배치되는 터널링층, 전하 저장층, 및 블록킹층을 포함할 수 있다. 상기 터널링층은 예를 들어, 실리콘 산화물을 포함할 수 있다. 상기 전하 저장층은 예를 들어, 실리콘 질화물을 포함할 수 있다. 상기 블록킹층은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON) 또는 고유전율 유전 물질을 포함할 수 있다. 상기 고유전율 유전 물질은, 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSixOy), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 란탄 산화물(La2O3), 란탄 알루미늄 산화물(LaAlxOy), 란탄 하프늄 산화물(LaHfxOy), 하프늄 알루미늄 산화물(HfAlxOy), 및 프라세오디뮴 산화물(Pr2O3) 중 어느 하나일 수 있다.
셀 채널층들(163) 및 더미 채널층들(164)은 빈 내부 공간을 가질 수 있다. 셀 채널층들(163)의 내부 공간 및 더미 채널층들(164)의 내부 공간은 절연층들(165)로 채워질 수 있다. 셀 채널층들(163) 및 더미 채널층들(164)은 다결정질 실리콘, 단결정질 실리콘 등의 반도체 물질을 포함할 수 있다. 절연층들(165)은 셀 에피택셜층들(151)의 제1 리세스들(R1)의 내부 및 더미 에피택셜층들(152)의 제2 리세스들(R2)의 내부에도 배치될 수 있다. 절연층들(165)은 예를 들어, 실리콘 산화물 등의 절연 물질을 포함할 수 있다.
콘택 패드들(167)은 셀 채널층들(163) 및 더미 채널층들(164) 상에 배치되고, 셀 채널층들(163) 및 더미 채널층들(164)에 접촉할 수 있다. 콘택 패드들(167)은 예를 들어, 다결정질 실리콘 등의 반도체 물질을 포함할 수 있다.
도 4 내지 도 10은 본 발명의 일 실시예에 따른 수직형 메모리 장치(10)의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다. 도 4 내지 도 10에서는, 도 3에 대응되는 영역들이 도시된다.
도 4를 참조하면, 기판(101) 상에 희생층들(112) 및 몰드 절연층들(114)이 교대로 적층될 수 있다.
기판(101)의 표면에 몰드 절연층(114)이 먼저 형성된 다음, 희생층들(112) 및 몰드 절연층들(114)이 번갈아 형성될 수 있다. 몰드 절연층들(114) 중 일부는 두께가 다를 수 있다. 몰드 절연층들(114)의 개수 및 희생층들(112)의 개수도 다양하게 변경될 수 있다. 희생층들(112) 및 몰드 절연층들(114)은 연결 영역(CT)에서 서로 다른 길이로 연장될 수 있다. 희생층들(112) 및 몰드 절연층들(114)은 연결 영역(CT)에서 계단 구조를 형성할 수 있다.
희생층들(112)은 몰드 절연층들(114)에 대해 식각 선택성을 가지는 물질로 형성될 수 있다. 예를 들면, 몰드 절연층들(114)은 실리콘 산화물 및 실리콘 질화물 중 적어도 한가지로 이루어질 수 있고, 희생층들(112)은 실리콘, 실리콘 산화물, 실리콘 카바이드 및 실리콘 질화물 중에서 선택되며, 몰드 절연층들(114)과 다른 물질로 이루어질 수 있다.
다음으로, 희생층들(112) 및 몰드 절연층들(114)을 덮는 층간 절연층(118)이 형성될 수 있다.
도 5를 참조하면, 이방성 식각 공정에 의해 셀 어레이 영역(CA)에 희생층들(112) 및 몰드 절연층들(114)을 관통하는 셀 채널홀들(CHH)이 형성될 수 있다. 연결 영역(CT)에 희생층들(112), 몰드 절연층들(114) 및 층간 절연층(118)을 관통하는 더미 채널홀들(DCH)이 형성될 수 있다. 셀 채널홀들(CHH)의 직경(d1)과 더미 채널홀들(DCH)의 직경(d2)은 서로 동일할 수 있다. 셀 채널홀들(CHH) 및 더미 채널홀들(DCH)은 기판(101)까지 연장되어, 기판(101)의 상부에 리세스들이 형성될 수 있다. 셀 채널홀들(CHH)의 측벽들 및 더미 채널홀들(DCH)의 측벽들은 기판(101)의 상면에 수직할 수 있다. 이와 달리, 셀 채널홀들(CHH)의 측벽들은 기판(101)의 상면에 수직하지 않을 수 있다. 예를 들어, 셀 채널홀들(CHH)의 직경들(d1) 및 더미 채널홀들(DCH)의 직경들(d2)은 기판(101)의 상면에 가까울수록 감소될 수 있다.
셀 채널홀들(CHH)의 하부에 셀 에피택셜층들(151)이 형성되고, 더미 채널홀들(DCH)의 하부에 더미 에피택셜층들(152)될 수 있다. 셀 에피택셜층들(151)은 반도체 패턴으로 지칭될 수 있고, 더미 에피택셜층들(152)은 더미 반도체 패턴으로 지칭될 수 있다.
셀 에피택셜층들(151) 및 더미 에피택셜층들(152)은 기판(101)을 시드(seed)로 이용하여 선택적 에피택셜 공정(Selective Epitaxial Growth, SEG)을 수행하여 형성될 수 있다. 셀 에피택셜층들(151) 및 더미 에피택셜층들(152)은 실리콘 등의 반도체 물질로 이루어질 수 있다. 셀 에피택셜층들(151) 및 더미 에피택셜층들(152)은 불순물로 도핑될 수 있다. 상기 불순물의 도핑은 선택적 에피택셜 공정 동안에 이루어지거나 선택적 에피택셜 공정이 완료된 후에 이온 주입 공정에 의해 이루어질 수 있다. 상기 불순물은 기판(101) 내의 불순물과 동일한 도전형의 불순물이거나 반대의 도전형의 불순물일 수 있다.
셀 에피택셜층들(151)의 상면 및 더미 에피택셜층들(152)의 상면은 기판(101)에 인접한 최하부의 희생층(112)의 상면보다 높게 형성될 수 있다. 더미 에피택셜층들(152)의 상면의 높이는 연결 영역(CT)의 가장자리에 가까워질수록 낮아질 수 있다. 그리고, 셀 에피택셜층들(151)의 상면 및 더미 에피택셜층들(152)의 상면은 기판(101)에서 멀어지는 방향으로 볼록하게 형성될 수 있다. 다만, 성장 조건 등에 따라, 셀 에피택셜층들(151)의 상면 및 더미 에피택셜층들(152)의 상면은 은 평평하게 형성될 수도 있다.
도 6을 참조하면, 셀 채널홀들(CHH) 내의 셀 에피택셜층들(151)의 상부에 탄소가 주입할 수 있다. 상기 탄소는 이온 주입 공정에 의해 이루어질 수 있다. 이를 위해, 연결 영역(CT) 상에 더미 채널홀들(DCH)을 막는 보호층(PT)이 형성될 수 있다. 보호층(PT)은 예를 들어, 사진 식각 공정에 의해 형성된 포토레지스트층일 수 있다.
상기 탄소의 이온 주입 공정이 완료되면, 보호층(PT)은 제거될 수 있다. 보호층(PT)이 포토레지스트층인 경우, 보호층(PT)은 애싱(ashing) 및 스트립(strip) 공정에 의해 제거될 수 있다.
이와 달리, 상기 탄소의 이온 주입 공정은 후속의 도 7의 공정이 완료된 후에 이루어질 수도 있다.
도 7을 참조하면, 셀 채널홀들(CHH)의 측벽들 및 더미 채널홀들(DCH)의 측벽들을 덮는 게이트 유전층들(161)이 형성될 수 있다. 게이트 유전층(161) 상에 희생 스페이서층(162)이 형성될 수 있다.
먼저, 게이트 유전층(161)은 셀 채널홀들(CHH)의 측벽들 및 셀 에피택셜층들(151)의 상면에 균일한 두께를 가지도록 형성될 수 있다. 게이트 유전층(161)은 더미 채널홀들(DCH)의 측벽들 및 에피택셜층들(152)의 상면에 균일한 두께를 가지도록 형성될 수 있다. 게이트 유전층(161)은 순차로 형성된 블록킹층, 전하 저장층, 및 터널링층을 포함할 수 있다.
다음으로, 희생 스페이서층(162)은 셀 채널홀들(CHH) 하부에서 셀 에피택셜층(151)의 상면 상에 형성된 게이트 유전층(161)의 일부를 노출시키도록 형성될 수 있다. 희생 스페이서층(162)은 더미 채널홀들(DCH) 하부에서 더미 에피택셜층(152)의 상면 상에 형성된 게이트 유전층(161)의 일부를 노출시키도록 형성될 수 있다. 희생 스페이서층(162)은 다결정 실리콘, 비정질 실리콘과 같은 반도체 물질로 이루어질 수 있다. 예를 들어, 희생 스페이서층(162)은 다결정 실리콘일 수 있다.
이어서, 희생 스페이서층(162)을 식각 마스크로 이용하여 노출된 게이트 유전층(161)을 이방성 식각하여 제거할 수 있다. 셀 채널홀들(CHH)의 측벽들 및 더미 채널홀들(DCH)의 측벽들에서 게이트 유전층(161)은 "L"자 형태의 단면을 가질 수 있다.
게이트 유전층(161)을 식각할 때, 셀 에피택셜층들(151)의 상부 및 더미 에피택셜층들(152)의 상부에 리세스들이 형성될 수 있다.
도 8을 참조하면, 셀 에피택셜층들(151)의 상부 및 더미 에피택셜층들(152)의 상부에 각각 제1 리세스들(R1) 및 제2 리세스들(R2)을 형성할 수 있다. 이때, 희생 스페이서층들(162)이 함께 제거될 수 있다.
제1 리세스들(R1) 및 제2 리세스들(R2)은 습식 식각 공정에 의해 제거될 수 있다. 상기 습식 식각 공정은 NH4OH, NH3OH, TMAH(Tetramethylammonium Hydroxide), BTMAH(Benzyltrimethylammonium Hydroxide), KOH, NaOH, 또는 이들의 조합을 포함하는 용액을 사용할 수 있다.
이온 주입된 탄소 불순물 영역의 유무에 따라 제1 리세스들(R1)과 제2 리세스들(R2)은 서로 다른 형상을 가질 수 있다. 제1 리세스들(R1)은 아래로 오목한 형상을 가지고, 제2 리세스들(R2)은 게이트 유전층(161)의 아래로 연장되는 경사면들을 포함할 수 있다. 상기 경사면들은 더미 에피택셜층들(152)의 측벽까지 연장될 수 있다. 제2 리세스들(R2)에 의해, 더미 에피택셜층(152)은 상부 영역(152a)과 하부 영역(152b)으로 분리될 수 있다.
도 9를 참조하면, 셀 채널홀들(CHH), 제1 리세스들(R1) 내에 셀 채널층들(163)이 형성되고, 더미 채널홀들(DCH) 및 제2 리세스들(R2) 내에 더미 채널층들(164)이 형성될 수 있다. 셀 채널홀들(CHH) 및 더미 채널홀들(DCH)의 나머지 공간을 채우는 절연층들(165)이 형성될 수 있다. 셀 채널층들(163) 및 더미 채널층들(164) 상에는 콘택 패드들(167)이 형성될 수 있다. 제2 리세스들(R2)의 내부에는 절연층들(165)에 의해 밀폐되는 보이드들(VD)이 형성될 수 있다.
셀 채널층들(163) 및 더미 채널층들(164)은 다결정질 실리콘, 비정질 실리콘과 같은 반도체 물질로 이루어질 수 있다. 셀 채널층들(163) 및 더미 채널층들(164)은 원하는 최종 두께보다 두껍게 형성된 다음, 트리밍(trimming) 공정을 통해 원하는 최종 두께로 조절될 수 있다. 상기 트리밍 공정은 SC1 용액과 같은 용액을 이용하여 정밀하게 수행될 수 있다. 상기 SC1 용액은 탈이온수(deionized water), NH4OH 및 H2O2가 혼합된 용액을 의미한다.
절연층들(165)은 실리콘 산화물 등의 절연 물질로 이루어질 수 있다. 콘택 패드들(167)은 도핑된 반도체 물질일 수 있다.
도 10을 참조하면, 희생층들(112)이 습식 식각 공정에 의해 제거될 수 있으며, 그에 따라 몰드 절연층들(114) 사이에 복수의 측면 개구부들(LP)이 형성될 수 있다. 측면 개구부들(LP)을 통해 게이트 유전층(160), 셀 에피택셜층(151) 및 더미 에피택셜층(152)이 부분적으로 노출될 수 있다. 희생층들(112)이 실리콘 질화물이고, 몰드 절연층들(114)이 실리콘 산화물인 경우, 상기 습식 식각 공정은 인산용액을 이용하여 수행될 수 있다.
다음으로, 측면 개구부들(LP)을 통해 노출된 셀 에피택셜층들(151)의 측벽 상에 절연층들(155)이 형성될 수 있다. 절연층들(155)은 셀 에피택셜층(151)의 측벽을 따라 링 형상으로 형성될 수 있다. 절연층들(155)은 볼록한 형상의 단면을 가질 수 있다. 측면 개구부들(LP)을 통해 노출된 더미 에피택셜층들(152)의 측벽 상에 도 절연층들(155)이 형성될 수 있다. 다만, 연결 영역(CT)의 가장자리에 인접한 더미 에피택셜층들(152)의 측벽 상에 절연층들(155a)이 형성될 수 있다. 절연층들(155a)은 절연층들(155)과 다른 형상을 가질 수 있다.
절연층들(155)은 셀 에피택셜층들(151) 또는 더미 에피택셜층들(152)의 일부가 산화되어 형성될 수 있다. 절연층들(155a)은 더미 에피택셜층들(152) 및 제2 리세스(R2) 내의 더미 채널층들(164)의 일부가 산화되어 형성될 수 있다.
다시 도 3을 참조하면, 게이트 전극층들(131)이 측면 개구부들(LP) 내에 형성될 수 있다.
게이트 전극층들(131)은 금속, 금속 질화물, 다결정 실리콘 또는 금속 실리사이드 물질을 포함할 수 있다. 상기 금속은 텅스텐(W), 구리(Cu), 알루미늄(Al) 등을 포함할 수 있다. 상기 금속 질화물은 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN) 또는 이들의 조합을 포함할 수 있다. 게이트 전극층들(131)은 티타늄 질화물(TiN) 및 텅스텐(W)을 포함할 수 있다.
도 11은 본 발명의 일 실시예에 따른 수직형 메모리 장치(10A)를 개략적으로 나타내는 단면도이다. 도 11의 수직형 메모리 장치(10A)에 대해서는 도 3의 수직형 메모리 장치(10)와 다른 점을 설명하고, 동일한 구성 및 구조에 대해서는 반복적인 설명을 생략한다.
도 11의 수직형 메모리 장치(10A)의 경우, 도 3의 수직형 메모리 장치(10)와 비교할 때, 제1 리세스들(R1)의 깊이가 더 깊고, 제2 리세스들(R2')의 형상이 다를 수 있다. 연결 영역(CT)에서 제2 리세스들(R2')은 게이트 유전층(161)의 하면까지 확장되고, 기판(101)에 가까워지는 방향으로 아래로 확장될 수 있다. 따라서, 연결 영역(CT)에서 더미 에피택셜층(152')은 도 3의 수직형 메모리 장치(10)의 더미 에피택셜층(152)의 하부 영역(152b)과 유사한 구조를 가질 수 있다. 그리고, 도 3의 수직형 메모리 장치(10)와 비교할 때, 절연층(155a')은 셀 어레이 영역(CR)에 더 가까운 위치에도 형성될 수 있다.
도 12는 본 발명의 일 실시예에 따른 수직형 메모리 장치(10C)의 개략적인 평면도이다. 도 12는 도 1의 A 영역에 대해 도시한 것이다.
도 12를 참조하면, 일 실시예에 따른 수직형 메모리 장치(10C)는 도 2의 수직형 메모리 장치(10)와 비교할 때, 복수의 더미 채널 구조체들(DCS)의 직경(d2')이 복수의 채널 구조체들(CHS)의 직경(d1)보다 더 클 수 있다. 도 2의 수직형 메모리 장치(10)와 동일한 구성 및 구조에 대해서는 반복적인 설명을 생략한다.
도 13은 본 발명의 일 실시예에 따른 수직형 메모리 장치(10B)의 개략적인 단면도들이다. 도 13은 도 12의 I-I'선을 따라 절단한 단면도이다. 도 13에 도시된 수직형 메모리 장치(10B)에 대해서는 도 3에 도시된 수직형 메모리 장치(10)와 다른 점에 대해서 설명한다. 도 3에 도시된 수직형 메모리 장치(10)와 동일한 구성 및 구조에 대해서는 반복적인 설명을 생략한다.
도 13을 함께 참조하면, 상기 수직형 메모리 장치(10B)는 기판(101), 채널 구조체들(CHS), 더미 채널 구조체들(DCS) 등을 포함할 수 있다.
채널 구조체들(CHS)의 직경(d1)과 더미 채널 구조체들(DCS)의 직경(d2')은 서로 다를 수 있다. 더미 채널 구조체들(DCS)의 직경(d2')은 채널 구조체들(CHS)의 직경(d1)보다 더 클 수 있다. 셀 에피택셜층들(151) 및 더미 에피택셜층들(152)은 기판(101)의 리세스들 내에 배치될 수 있다. 셀 에피택셜층들(151)이 배치된 리세스들의 제1 깊이(rd1)보다 더미 에피택셜층들(152)이 배치된 상기 리세스들의 제2 깊이(rd2)가 더 깊을 수 있다.
그리고, 더미 에피택셜층들(152)의 상부에 형성되는 제2 리세스들(R2)은 게이트 유전층들(161) 아래로 연장되는 경사면들 및 곡률을 가지는 하면들을 가질 수 있다. 셀 에피택셜층들(151)의 제1 리세스들(R1) 아래뿐만 아니라, 더미 에피택셜층들(152)의 제2 리세스들(R2) 아래에도 탄소 불순물 영역들(DR)이 배치될 수 있다.
도 14 내지 도 18은 본 발명의 일 실시예에 따른 수직형 메모리 장치(10B)의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다. 도 14 내지 도 18에서는, 도 13에 대응되는 영역들이 도시된다.
도 14를 참조하면, 기판(101) 상에 희생층들(112) 및 몰드 절연층들(114)이 교대로 적층될 수 있다. 이방성 식각 공정에 의해 셀 어레이 영역(CA)에 희생층들(112) 및 몰드 절연층들(114)을 관통하는 셀 채널홀들(CHH)이 형성될 수 있다. 연결 영역(CT)에 희생층들(112), 몰드 절연층들(114) 및 층간 절연층(118)을 관통하는 더미 채널홀들(DCH)이 형성될 수 있다. 셀 채널홀들(CHH)의 직경(d1)과 더미 채널홀들(DCH)의 직경(d2')은 서로 다를 수 있다. 더미 채널홀들(DCH)의 직경(d2')은 셀 채널홀들(CHH)의 직경(d1)보다 더 클 수 있다. 셀 채널홀들(CHH) 및 더미 채널홀들(DCH)은 기판(101)까지 연장되어, 기판(101)의 상부에 리세스들이 형성될 수 있다. 더미 채널홀들(DCH)의 직경(d2')이 셀 채널홀들(CHH)의 직경(d1)보다 더 크기 때문에, 셀 채널홀들(CHH)의 하부의 상기 리세스들의 제1 깊이(rd1)보다 더미 채널홀들(DCH)의 하부에서 상기 리세스들의 제2 깊이(rd2)가 더 깊을 수 있다.
셀 채널홀들(CHH)의 하부에 셀 에피택셜층들(151)이 형성되고, 더미 채널홀들(DCH)의 하부에 더미 에피택셜층들(152)될 수 있다. 셀 에피택셜층들(151)은 반도체 패턴으로 지칭될 수 있고, 더미 에피택셜층들(152)은 더미 반도체 패턴으로 지칭될 수 있다. 셀 에피택셜층들(151) 및 더미 에피택셜층들(152)은 선택적 에피택셜 공정(Selective Epitaxial Growth, SEG)에 의해 형성될 수 있다. 셀 에피택셜층들(151) 및 더미 에피택셜층들(152)은 실리콘 등의 반도체 물질로 이루어질 수 있다. 셀 에피택셜층들(151) 및 더미 에피택셜층들(152)은 불순물로 도핑될 수 있다. 셀 에피택셜층들(151)의 상면 및 더미 에피택셜층들(152)의 상면은 기판(101)에 인접한 최하부의 희생층(112)의 상면보다 높게 형성될 수 있다. 더미 에피택셜층들(152)의 상면의 높이는 연결 영역(CT)의 가장자리에 가까워질수록 낮아질 수 있다.
도 15를 참조하면, 셀 채널홀들(CHH)의 측벽들 및 더미 채널홀들(DCH)의 측벽들을 덮는 게이트 유전층들(161)이 형성될 수 있다. 게이트 유전층(161) 상에 희생 스페이서층(162)이 형성될 수 있다.
먼저, 게이트 유전층(161)은 셀 채널홀들(CHH)의 측벽들 및 셀 에피택셜층들(151)의 상면에 균일한 두께를 가지도록 형성될 수 있다. 게이트 유전층(161)은 더미 채널홀들(DCH)의 측벽들 및 에피택셜층들(152)의 상면에 균일한 두께를 가지도록 형성될 수 있다.
다음으로, 희생 스페이서층(162)은 셀 채널홀들(CHH) 하부에서 셀 에피택셜층(151)의 상면 상에 형성된 게이트 유전층(161)의 일부를 노출시키도록 형성될 수 있다. 희생 스페이서층(162)은 더미 채널홀들(DCH) 하부에서 더미 에피택셜층(152)의 상면 상에 형성된 게이트 유전층(161)의 일부를 노출시키도록 형성될 수 있다.
이어서, 희생 스페이서층(151s)을 식각 마스크로 이용하여 노출된 게이트 유전층(161)을 이방성 식각하여 제거할 수 있다.
게이트 유전층(161)을 식각할 때, 셀 에피택셜층들(151)의 상부 및 더미 에피택셜층들(152)의 상부에 리세스들이 형성될 수 있다. 더미 채널홀들(DCH)의 직경(d2')이 셀 채널홀들(CHH)의 직경(d1)보다 더 크기 때문에, 셀 에피택셜층들(151)의 상부의 상기 리세스들의 깊이보다 더미 에피택셜층들(152)의 상부의 상기 리세스들의 깊이가 더 깊을 수 있다.
도 16을 참조하면, 셀 채널홀들(CHH) 내의 셀 에피택셜층들(151)의 상부 및 더미 채널홀들(DCH) 내의 더미 에피택셜층들(152)의 상부에 탄소 불순물 영역들(DR)이 형성될 수 있다. 상기 탄소는 이온 주입 공정에 의해 이루어질 수 있다. 셀 에피택셜층들(151)의 상부의 상기 리세스들의 깊이보다 더미 에피택셜층들(152)의 상부의 상기 리세스들의 깊이가 더 깊기 때문에, 더미 에피택셜층들(152)의 경우, 셀 에피택셜층(151)의 경우보다 탄소 불순물 영역들(DR)이 더 깊이 형성될 수 있다.
도 17을 참조하면, 셀 에피택셜층들(151)의 상부 및 더미 에피택셜층들(152)의 상부에 각각 제1 리세스들(R1) 및 제2 리세스들(R2)을 형성할 수 있다. 이때, 희생 스페이서층들(162)이 함께 제거될 수 있다.
제1 리세스들(R1) 및 제2 리세스들(R2)은 습식 식각 공정에 의해 제거될 수 있다. 상기 습식 식각 공정은 NH4OH, NH3OH, TMAH(Tetramethylammonium Hydroxide), BTMAH(Benzyltrimethylammonium Hydroxide), KOH, NaOH, 또는 이들의 조합을 포함하는 용액을 사용할 수 있다.
이온 주입된 탄소 불순물 영역의 깊이에 따라 제1 리세스들(R1)과 제2 리세스들(R2)은 서로 다른 형상을 가질 수 있다. 제1 리세스들(R1)은 아래로 오목한 형상을 가지고, 제2 리세스들(R2)은 게이트 유전층(161)의 아래로 연장되는 경사면들을 포함할 수 있다. 상기 경사면들은 더미 에피택셜층들(152)의 측벽까지 연장될 수 있다. 제2 리세스들(R2)은 곡률을 가지는 하면들을 가질 수 있다. 제2 리세스들(R2)에 의해, 더미 에피택셜층(152)은 상부 영역(152a)과 하부 영역(152b)으로 분리될 수 있다.
도 18을 참조하면, 셀 채널홀들(CHH), 제1 리세스들(R1), 더미 채널홀들(DCH) 및 제2 리세스들(R2) 내에 채널층들(163)이 형성될 수 있다. 셀 채널홀들(CHH) 및 더미 채널홀들(DCH)의 나머지 공간을 채우는 절연층들(165)이 형성될 수 있다. 채널층들(163) 상에는 콘택 패드들(167)이 형성될 수 있다. 제2 리세스들(R2)의 내부에는 절연층들(165)에 의해 밀폐되는 보이드들(VD)이 형성될 수 있다.
다음으로, 도 10을 참조하여 설명한 희생층들(112)을 제거하는 공정 및 절연층들(155, 155a)을 형성하는 공정이 수행될 수 있다.
다시 도 13을 참조하면, 게이트 전극층들(131)이 측면 개구부들(LP) 내에 형성될 수 있다.
도 19는 본 발명의 일 실시예에 따른 수직형 메모리 장치(10C)의 개략적인 단면도이다. 도 19의 수직형 메모리 장치(10C)에 대해서는 도 13의 수직형 메모리 장치(10B)와 다른 점을 설명하고, 동일한 구성 및 구조에 대해서는 반복적인 설명을 생략한다.
도 19의 수직형 메모리 장치(10C)의 경우, 도 13의 수직형 메모리 장치(10B)와 비교할 때, 제1 리세스들(R1)의 깊이가 더 깊고, 제2 리세스들(R2')의 형상이 다를 수 있다. 연결 영역(CT)에서 제2 리세스들(R2')은 게이트 유전층(161)의 하면까지 확장되고, 기판(101)에 가까워지는 방향으로 아래로 확장될 수 있다. 따라서, 연결 영역(CT)에서 더미 에피택셜층(152')은 도 3의 수직형 메모리 장치(10)의 더미 에피택셜층(152)의 하부 영역(152b)과 유사한 구조를 가질 수 있다. 그리고, 도 3의 수직형 메모리 장치(10)와 비교할 때, 절연층(155a')은 셀 어레이 영역(CR)에 더 가까운 위치에도 형성될 수 있다.
도 1 내지 도 18에서는 주변 회로 영역(PR)이 수평적으로 셀 영역(CR)에 인접하게 배치된 수직형 메모리 장치들에 대해 설명하였다, 본 발명의 기술적 사상은 이에 한정되지 않으며, 주변 회로 영역(PR)이 수직적으로 셀 영역(CR)의 아래에 배치될 수 있다. 이와 달리, 셀 영역(CR)이 주변 회로 영역(PR) 아래에 배치될 수도 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
CA: 셀 어레이 영역, CT: 연결 영역, CR: 셀 영역, PR: 주변회로 영역, PT: 보호층, GS: 게이트 구조체, CHS: 채널 구조체, DCS: 더미 구조체, CHH: 셀 채널홀, DCH: 더미 채널홀, R1: 제1 리세스, R2: 제2 리세스, VD: 보이드, 101: 기판, 114: 몰드 절연층, 112: 희생층, 118: 층간 절연층, 131: 게이트 전극층, 151: 셀 에피택셜층, 152: 더미 에피택셜층, 152a: 상부 영역, 152b: 하부 영역, 155, 155a: 절연층, 161: 게이트 유전층, 163: 셀 채널층, 164: 더미 채널층, 165: 절연층, 167: 콘택 패드, 171: 콘택 플러그, 180: 공통 소스 라인, 182: 절연층
Claims (20)
- 셀 어레이 영역 및 상기 셀 어레이 영역에 인접한 연결 영역을 가지는 기판;
상기 기판의 상기 셀 어레이 영역 및 상기 연결 영역 상에 적층되고, 상기 연결 영역에서 계단 구조를 이루는 복수의 게이트 전극층들;
상기 셀 어레이 영역에 배치되며, 상기 복수의 게이트 전극층들을 관통하는 셀 채널층;
상기 연결 영역에 배치되며, 상기 복수의 게이트 전극층들 중 적어도 하나를 관통하는 더미 채널층;
상기 셀 채널층 아래에 배치되는 셀 에피택셜층; 및
상기 더미 채널층 아래에 배치되는 더미 에피택셜층;을 포함하고,
상기 더미 에피택셜층은 상기 셀 에피택셜층과 다른 형상을 가지고,
상기 더미 채널층의 하단부는 상기 셀 채널층의 하단부보다 상기 기판에 더 가깝고,
상기 더미 채널층은 절연 물질에 의해 상기 기판으로부터 전기적으로 절연된 수직형 메모리 장치.
- 제1 항에 있어서,
상기 더미 에피택셜층은 서로 다른 형상을 가지는 상부 영역 및 하부 영역을 가지는 수직형 메모리 장치.
- 제2 항에 있어서,
상기 상부 영역 및 상기 하부 영역은 상기 절연 물질에 의해 서로 분리된 수직형 메모리 장치.
- 제2 항에 있어서,
상기 상부 영역은 링형상을 가지고,
상기 상부 영역의 두께는 중심에서 멀어짐에 따라 변하는 수직형 메모리 장치.
- 제2 항에 있어서,
상기 하부 영역의 상면은 링 형상의 돌출부를 포함하는 수직형 메모리 장치.
- 제1 항에 있어서,
상기 더미 에피택셜층은 상기 절연 물질에 의해 상기 더미 채널층과 서로 분리된 수직형 메모리 장치.
- 제1 항에 있어서,
상기 더미 채널층은 복수의 더미 채널층들을 포함하고,
상기 더미 에피택셜층은 복수의 더미 에피택셜층들을 포함하고,
상기 연결 영역의 가장자리에 가까워질수록 상기 복수의 더미 에피택셜층들의 높이가 감소하는 수직형 메모리 장치.
- 셀 어레이 영역 및 상기 셀 어레이 영역의 외측에 위치하는 연결 영역을 가지는 기판;
상기 기판의 상기 셀 어레이 영역 및 상기 연결 영역 상에 적층되고, 상기 연결 영역에서 계단 구조를 이루는 복수의 게이트 전극층들;
상기 연결 영역에 배치되며, 상기 복수의 게이트 전극층들을 관통하는 더미 채널층;
상기 더미 채널층의 아래에 배치되는 더미 에피택셜층;을 포함하고,
상기 더미 에피택셜층은 절연 물질에 의해 서로 이격된 상부 영역 및 하부 영역을 포함하는 수직형 메모리 장치.
- 제8 항에 있어서,
상기 상부 영역 및 상기 하부 영역 사이에 배치되고, 상기 절연 물질에 의해 밀폐되는 보이드를 더 포함하는 수직형 메모리 장치.
- 기판;
상기 기판 상에 적층되는 복수의 게이트 전극층들;
상기 복수의 게이트 전극층들 중 적어도 하나를 관통하는 더미 채널홀;
상기 더미 채널홀 내에 배치되는 게이트 유전층;
상기 게이트 유전층의 하면에 접촉하는 상부 더미 에피택셜층 및 상기 상부 더미 에피택셜층과 이격된 하부 더미 에피택셜층;을 포함하는 수직형 메모리 장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170095397A KR102307057B1 (ko) | 2017-07-27 | 2017-07-27 | 수직형 메모리 장치 |
| US15/938,101 US10553606B2 (en) | 2017-07-27 | 2018-03-28 | Vertical-type memory device |
| SG10201805010VA SG10201805010VA (en) | 2017-07-27 | 2018-06-12 | Vertical-Type Memory Device |
| CN201810785583.1A CN109309097B (zh) | 2017-07-27 | 2018-07-17 | 垂直型存储器装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170095397A KR102307057B1 (ko) | 2017-07-27 | 2017-07-27 | 수직형 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190012437A KR20190012437A (ko) | 2019-02-11 |
| KR102307057B1 true KR102307057B1 (ko) | 2021-10-01 |
Family
ID=65039112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170095397A KR102307057B1 (ko) | 2017-07-27 | 2017-07-27 | 수직형 메모리 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10553606B2 (ko) |
| KR (1) | KR102307057B1 (ko) |
| CN (1) | CN109309097B (ko) |
| SG (1) | SG10201805010VA (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6969935B2 (ja) * | 2017-08-28 | 2021-11-24 | キオクシア株式会社 | 半導体装置及びその製造方法 |
| KR102385566B1 (ko) * | 2017-08-30 | 2022-04-12 | 삼성전자주식회사 | 수직형 메모리 장치 |
| KR102699603B1 (ko) * | 2018-04-20 | 2024-08-29 | 삼성전자주식회사 | 반도체 메모리 소자 |
| KR102460070B1 (ko) * | 2018-09-21 | 2022-10-31 | 삼성전자주식회사 | 수직형 메모리 장치 |
| US11678486B2 (en) | 2019-06-03 | 2023-06-13 | Macronix Iniernational Co., Ltd. | 3D flash memory with annular channel structure and array layout thereof |
| KR20210005441A (ko) | 2019-07-05 | 2021-01-14 | 삼성전자주식회사 | 게이트 층 및 수직 구조물을 갖는 반도체 소자 및 그 형성 방법 |
| KR20210027938A (ko) * | 2019-09-03 | 2021-03-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| US11257843B2 (en) * | 2019-11-01 | 2022-02-22 | SK Hynix Inc. | Semiconductor memory device and manufacturing method of the semiconductor memory device |
| CN116171045A (zh) * | 2020-09-04 | 2023-05-26 | 长江存储科技有限责任公司 | 具有用于源选择栅极线的隔离结构的三维存储器件及用于形成其的方法 |
| WO2022047723A1 (en) | 2020-09-04 | 2022-03-10 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices having isolation structure for source select gate line and methods for forming thereof |
| CN112420724B (zh) * | 2020-11-18 | 2021-09-28 | 长江存储科技有限责任公司 | 半导体器件及其制备方法 |
| KR20220167989A (ko) * | 2021-06-15 | 2022-12-22 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조방법 |
| US12094814B2 (en) * | 2021-06-17 | 2024-09-17 | Macronix International Co., Ltd. | Memory device and flash memory device with improved support for staircase regions |
| US20230126600A1 (en) * | 2021-10-26 | 2023-04-27 | Sandisk Technologies Llc | Three-dimensional memory device with orthogonal memory opening and support opening arrays and method of making thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160225785A1 (en) | 2015-01-30 | 2016-08-04 | Chaeho Kim | Semiconductor memory device and method of fabricating the same |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US83982A (en) * | 1868-11-10 | Improvement in head-blocks | ||
| KR101755643B1 (ko) * | 2010-12-15 | 2017-07-10 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| KR101989514B1 (ko) * | 2012-07-11 | 2019-06-14 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2014027099A (ja) * | 2012-07-26 | 2014-02-06 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
| KR102091729B1 (ko) | 2013-10-10 | 2020-03-20 | 삼성전자 주식회사 | 3차원 반도체 메모리 소자의 제조 방법 및 그 방법에 의해 제조된 3차원 반도체 메모리 소자 |
| KR102118159B1 (ko) * | 2014-05-20 | 2020-06-03 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102192848B1 (ko) * | 2014-05-26 | 2020-12-21 | 삼성전자주식회사 | 메모리 장치 |
| KR102239602B1 (ko) * | 2014-08-12 | 2021-04-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102240024B1 (ko) | 2014-08-22 | 2021-04-15 | 삼성전자주식회사 | 반도체 장치, 반도체 장치의 제조방법 및 에피택시얼층의 형성방법 |
| KR102300728B1 (ko) | 2014-10-14 | 2021-09-14 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| KR102270099B1 (ko) * | 2014-12-08 | 2021-06-29 | 삼성전자주식회사 | 더미 패턴을 갖는 반도체 소자 및 그 제조방법 |
| KR102341716B1 (ko) * | 2015-01-30 | 2021-12-27 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| KR20160124294A (ko) | 2015-04-16 | 2016-10-27 | 삼성전자주식회사 | 주변 영역 상에 적층된 셀 영역을 갖는 반도체 소자 및 그의 제조방법 |
| US9666281B2 (en) | 2015-05-08 | 2017-05-30 | Sandisk Technologies Llc | Three-dimensional P-I-N memory device and method reading thereof using hole current detection |
| US10074661B2 (en) | 2015-05-08 | 2018-09-11 | Sandisk Technologies Llc | Three-dimensional junction memory device and method reading thereof using hole current detection |
| KR102393976B1 (ko) * | 2015-05-20 | 2022-05-04 | 삼성전자주식회사 | 반도체 메모리 소자 |
| KR102378820B1 (ko) * | 2015-08-07 | 2022-03-28 | 삼성전자주식회사 | 메모리 장치 |
| US9449987B1 (en) | 2015-08-21 | 2016-09-20 | Sandisk Technologies Llc | Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors |
| US9711531B2 (en) | 2015-10-08 | 2017-07-18 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| KR102571561B1 (ko) | 2015-10-19 | 2023-08-29 | 삼성전자주식회사 | 3차원 반도체 소자 |
| US9530790B1 (en) * | 2015-12-24 | 2016-12-27 | Sandisk Technologies Llc | Three-dimensional memory device containing CMOS devices over memory stack structures |
| KR102530757B1 (ko) * | 2016-01-18 | 2023-05-11 | 삼성전자주식회사 | 메모리 장치 |
| US9576967B1 (en) * | 2016-06-30 | 2017-02-21 | Sandisk Technologies Llc | Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings |
| US9978766B1 (en) * | 2016-11-09 | 2018-05-22 | Sandisk Technologies Llc | Three-dimensional memory device with electrically isolated support pillar structures and method of making thereof |
| US10083982B2 (en) * | 2016-11-17 | 2018-09-25 | Sandisk Technologies Llc | Three-dimensional memory device having select gate electrode that is thicker than word lines and method of making thereof |
| KR102427324B1 (ko) * | 2017-07-25 | 2022-07-29 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
-
2017
- 2017-07-27 KR KR1020170095397A patent/KR102307057B1/ko active IP Right Grant
-
2018
- 2018-03-28 US US15/938,101 patent/US10553606B2/en active Active
- 2018-06-12 SG SG10201805010VA patent/SG10201805010VA/en unknown
- 2018-07-17 CN CN201810785583.1A patent/CN109309097B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160225785A1 (en) | 2015-01-30 | 2016-08-04 | Chaeho Kim | Semiconductor memory device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109309097A (zh) | 2019-02-05 |
| SG10201805010VA (en) | 2019-02-27 |
| US20190035804A1 (en) | 2019-01-31 |
| CN109309097B (zh) | 2023-09-08 |
| KR20190012437A (ko) | 2019-02-11 |
| US10553606B2 (en) | 2020-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102307057B1 (ko) | 수직형 메모리 장치 | |
| US11233067B2 (en) | Vertical memory device | |
| EP3420591B1 (en) | Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof | |
| US10103163B2 (en) | Semiconductor memory device | |
| CN107799529B (zh) | 半导体存储器件及其制造方法 | |
| US9997537B2 (en) | Semiconductor devices including gate insulation layers on channel materials and methods of forming the same | |
| US10937801B2 (en) | Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same | |
| US10741571B2 (en) | Vertical memory devices and methods of manufacturing the same | |
| KR102650995B1 (ko) | 수직형 메모리 장치 | |
| US10854629B2 (en) | Three-dimensional memory device containing asymmetric, different size support pillars and method for making the same | |
| US9324727B2 (en) | Memory devices having semiconductor patterns on a substrate and methods of manufacturing the same | |
| US10559580B2 (en) | Semiconductor memory device | |
| US11864387B2 (en) | Memory arrays and methods used in forming a memory array comprising strings of memory cells | |
| KR102380820B1 (ko) | 수직형 메모리 장치 | |
| KR102385568B1 (ko) | 수직형 메모리 장치 | |
| US20160111438A1 (en) | Batch contacts for multiple electrically conductive layers | |
| US10797070B2 (en) | Three-dimensional memory device containing a replacement buried source line and methods of making the same | |
| US20150115345A1 (en) | Vertical memory devices and methods of manufacturing the same | |
| US10923496B2 (en) | Three-dimensional memory device containing a replacement buried source line and methods of making the same | |
| KR20160109988A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN113169186B (zh) | 包含替代埋入式源极线的三维存储器器件及其制造方法 | |
| US20240008281A1 (en) | Three-dimensional memory device containing templated crystalline ferroelectric memory elements and method of making thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right |