JP6969935B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6969935B2
JP6969935B2 JP2017163635A JP2017163635A JP6969935B2 JP 6969935 B2 JP6969935 B2 JP 6969935B2 JP 2017163635 A JP2017163635 A JP 2017163635A JP 2017163635 A JP2017163635 A JP 2017163635A JP 6969935 B2 JP6969935 B2 JP 6969935B2
Authority
JP
Japan
Prior art keywords
hole
silicon
region
semiconductor device
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017163635A
Other languages
English (en)
Other versions
JP2019041056A (ja
Inventor
倫也 塩田
達郎 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2017163635A priority Critical patent/JP6969935B2/ja
Priority to US15/915,533 priority patent/US10868030B2/en
Publication of JP2019041056A publication Critical patent/JP2019041056A/ja
Application granted granted Critical
Publication of JP6969935B2 publication Critical patent/JP6969935B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)

Description

実施形態は、半導体装置及びその製造方法に関する。
3次元メモリデバイスの製造方法として、複数のホールを形成し、そのホールの底面から半導体材料をエピタキシャル成長させる方法が提案されている。複数のホールのアスペクト比が高くなると、複数のホール間で深さがばらつきやすくなる。この深さのばらつきは、ホール底面から成長した半導体材料の上面高さのばらつきにつながり、デバイス特性や歩留まりに影響し得る。
米国特許第9064736号明細書 米国特許第9653472号明細書
実施形態は、積層体の積層方向に延びる半導体ボディとコンタクトする基板の凸部の高さのばらつきを抑えることが可能な半導体装置及びその製造方法を提供する。
実施形態によれば、半導体装置は、複数の柱状の凸部と、前記凸部の下方に形成されたボイドとを含むシリコン基板と、前記シリコン基板上に設けられ、絶縁体を介して積層された複数の電極層を有する積層体と、前記積層体内を前記積層体の積層方向に延び、前記凸部に接する半導体ボディと、を備えている。前記凸部の上端は、前記複数の電極層のうちの最下層の電極層と、下から2層目の電極層との間の高さに位置し、前記シリコン基板は、下方領域と上方領域とを有し、前記上方領域は、前記シリコン基板に形成されたホール内に位置し、前記ホールは、底面と、前記底面に対して垂直な側面とを有し、前記ボイドは、前記上方領域と前記下方領域との間に位置し、前記下方領域には接しおらず、前記下方領域は、前記ホールの前記底面に接し、前記下方領域の不純物濃度は、前記上方領域の不純物濃度よりも高く、前記ボイドの最大幅は、前記底面の幅よりも小さく、前記凸部は、前記ホール内から成長したシリコン結晶である。

実施形態の半導体装置の模式斜視図。 実施形態の半導体装置の模式平面図。 図2におけるA−A’断面図。 図3における一部分の拡大図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の一部分の模式拡大断面図。 実施形態の半導体装置の一部分の模式拡大断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
実施形態では、半導体装置として、例えば、3次元構造のメモリセルアレイを有する半導体記憶装置を説明する。
図1は、実施形態のメモリセルアレイ1の模式斜視図である。
図2は、メモリセルアレイ1の模式平面図である。
図3は、図2におけるA−A’断面図である。
図1において、基板10の主面に対して平行な方向であって相互に直交する2方向をX方向およびY方向とし、これらX方向およびY方向の双方に対して直交する方向をZ方向(積層方向)とする。
メモリセルアレイ1は、基板10と、基板10上に設けられた積層体100と、複数の柱状部CLと、複数の分離部60と、積層体100の上方に設けられた上層配線とを有する。図1には、上層配線として、例えばビット線BLとソース線SLを示す。
柱状部CLは、積層体100内を積層体100の積層方向(Z方向)に延びる略円柱状に形成されている。分離部60は、基板10上でZ方向およびX方向に広がり、積層体100をY方向に複数のブロック(またはフィンガー)200に分離している。
複数の柱状部CLは、例えば千鳥配列されている。または、複数の柱状部CLは、X方向およびY方向に沿って正方格子配列されていてもよい。
複数のビット線BLが積層体100の上方に設けられている。複数のビット線BLは、Y方向に延びる例えば金属膜である。複数のビット線BLは、X方向に互いに分離している。
柱状部CLの後述する半導体ボディ20の上端は、図1に示すコンタクトCbおよびコンタクトV1を介してビット線BLに接続されている。
図3に示すように、基板10は複数の凸部10bを有する。凸部10bも含めた基板10は、半導体基板であり、例えばシリコンを主に含むシリコン基板である。
凸部10bは、基板10の上面10aよりも上方に突出している。柱状の凸部10bが、柱状部CLの下に設けられている。複数の柱状部CLに対応して、複数の凸部10bが設けられている。
後述するように、凸部10bは、基板10に形成されたメモリホールMHにエピタキシャル成長されたシリコン結晶層である。
積層体100は、基板10の上面10a上に設けられている。積層体100は、複数の電極層70を有する。複数の電極層70が、絶縁層(絶縁体)72を介して、基板10の上面10aに対して垂直な方向(Z方向)に積層されている。電極層70は、金属層であり、例えばタングステン層またはモリブデン層である。絶縁層41が、基板10の上面10aと、最下層の電極層70との間に設けられている。
図4(b)は、図3における凸部10bが設けられた部分の拡大図である。
図4(a)は、積層体100において図4(b)の部分よりも上方の一部分の拡大図である。
図4(b)に示すように、凸部10bの上端は、最下層の電極層70と、下から2層目の電極層70との間の高さに位置する。
最下層の電極層70は、基板10の上面10aよりも上で、柱状の凸部10bの側面を囲んでいる。最下層の電極層70は、柱状部CLの下端よりも下方の高さに位置する。
絶縁膜42が、凸部10bの側面と、最下層の電極層70との間に設けられている。凸部10bの側面は、最下層の絶縁層72、絶縁膜42、および絶縁層41によって覆われている。
最下層の電極層70と、下から2層目の電極層70との間の距離は、他の電極層70間の距離よりも大きい。最下層の絶縁層72の厚さは、他の絶縁層72の厚さよりも厚い。
柱状部CLは、メモリ膜30と、半導体ボディ20と、絶縁性のコア膜50とを有する。半導体ボディ20、メモリ膜30、およびコア膜50は、凸部10bの上で、積層体100の積層方向に延びている。
半導体ボディ20はパイプ状に形成され、その内側にコア膜50が設けられている。メモリ膜30は、最下層の電極層70よりも上の電極層70と、半導体ボディ20との間に設けられ、半導体ボディ20の周囲を囲んでいる。
半導体ボディ20はシリコン膜であり、半導体ボディ20の下端部は凸部10bに接している。半導体ボディ20の上端部は、図1に示すコンタクトCbおよびコンタクトV1を介してビット線BLに接続している。
メモリ膜30は、トンネル絶縁膜31と、電荷蓄積膜(電荷蓄積部)32と、ブロック絶縁膜33とを含む積層膜である。
最下層の電極層70よりも上の電極層70と、半導体ボディ20との間に、電極層70側から順に、ブロック絶縁膜33、電荷蓄積膜32、およびトンネル絶縁膜31が設けられている。
半導体ボディ20、メモリ膜30、および電極層70は、メモリセルMCを構成する。図4(a)に示すように、メモリセルMCは、半導体ボディ20の周囲を、メモリ膜30を介して、電極層70が囲んだ縦型トランジスタ構造を有する。
その縦型トランジスタ構造のメモリセルMCにおいて、半導体ボディ20はチャネルとして機能し、電極層70はコントロールゲートとして機能する。電荷蓄積膜32は半導体ボディ20から注入される電荷を蓄積するデータ記憶層として機能する。
実施形態の半導体記憶装置は、データの消去・書き込みを電気的に自由に行うことができ、電源を切っても記憶内容を保持することができる不揮発性半導体記憶装置である。
メモリセルMCは、例えばチャージトラップ型のメモリセルである。電荷蓄積膜32は、絶縁性の膜中に電荷を捕獲するトラップサイトを多数有するものであって、例えば、シリコン窒化膜を含む。または、電荷蓄積膜32は、まわりを絶縁体で囲まれた、導電性をもつ浮遊ゲートであってもよい。
トンネル絶縁膜31は、半導体ボディ20から電荷蓄積膜32に電荷が注入される際、または電荷蓄積膜32に蓄積された電荷が半導体ボディ20に放出される際に電位障壁となる。トンネル絶縁膜31は、例えばシリコン酸化膜を含む。
ブロック絶縁膜33は、電荷蓄積膜32に蓄積された電荷が電極層70へ放出されるのを防止する。また、ブロック絶縁膜33は、電極層70から柱状部CLへの電子のバックトンネリングを防止する。
ブロック絶縁膜33は、例えばシリコン酸化膜を含む。または、電荷蓄積膜32と電極層70との間に、シリコン酸化膜と、シリコン酸化膜よりも誘電率の高い金属酸化膜との積層膜をブロック絶縁膜として設けてもよい。
図1に示すように、ドレイン側選択トランジスタSTDが積層体100の上層部に設けられ、ソース側選択トランジスタSTSが積層体100の下層部に設けられている。
複数のメモリセルMCが、ドレイン側選択トランジスタSTDとソース側選択トランジスタSTSとの間に設けられている。複数のメモリセルMC、ドレイン側選択トランジスタSTD、およびソース側選択トランジスタSTSは、柱状部CLの半導体ボディ20を通じて直列接続され、1つのメモリストリングを構成する。このメモリストリングが、XY面に対して平行な面方向に例えば千鳥配置され、複数のメモリセルMCがX方向、Y方向およびZ方向に3次元的に設けられている。
次に、分離部60について説明する。
図3に示すように、分離部60は、配線部LIと絶縁膜61を有する。配線部LIは、図1においてX方向およびZ方向に広がり、例えば金属を含む膜である。絶縁膜61は、配線部LIの側面に設けられている。絶縁膜61は、積層体100と配線部LIとの間に設けられている。
図3に示すように、基板10の表面に複数の半導体領域10cが形成されている。配線部LIの下端は半導体領域10cに接している。複数の配線部LIに対応して複数の半導体領域10cが設けられている。半導体領域10cは、例えばN型シリコン領域である。配線部LIの上端は、図1に示すコンタクトCsを介してソース線SLに接続されている。
読み出し動作時、配線部LIから、半導体領域10c、基板10の表面および凸部10bを通じて半導体ボディ20に電子が供給される。
最下層の電極層70はボトムトランジスタのコントロールゲートとして機能し、図4(b)に示す絶縁層41および絶縁膜42はボトムトランジスタのゲート絶縁膜として機能する。ボトムトランジスタは、凸部10bの周囲を、絶縁膜42を介して、最下層の電極層70が囲んだ構造を有する。また、最下層の電極層70は、絶縁層41を介して、基板10の上面10aに対向している。
前述したソース側選択トランジスタSTSは、少なくともそのボトムトランジスタを有する。または、ソース側選択トランジスタSTSは、最下層の電極層70も含めた下から複数層の電極層70をコントロールゲートとする複数のトランジスタを含むこともある。
最下層の電極層70に与える電位制御により、基板10の上面10a付近、および凸部10bの側面付近に反転層(Nチャネル)を誘起し、半導体領域10cと半導体ボディ20の下端との間に電流を流すことができる。
図4(b)に示すように、基板10中において凸部10bの下方にボイドvが形成されている。ボイドvは、基板10の上面10aよりも下方に位置し、凸部10b中には形成されていない。
基板10中において、ボイドvの下方に高不純物濃度領域81が形成されている。図4(b)に示す例では、領域81は例えば塩素(Cl)を含む。領域81の塩素濃度は、基板10中におけるボイドvよりも上方の領域の塩素濃度、および凸部10bの塩素濃度よりも高い。
次に、図5〜図13を参照して、実施形態の半導体装置の製造方法について説明する。
図5に示すように、絶縁層41が基板10の上面10aに形成され、その絶縁層41の上に、第1層として犠牲層71と、第2層として絶縁層72とが交互に積層される。犠牲層71と絶縁層72とを交互に積層する工程が繰り返され、基板10上に複数の犠牲層71と複数の絶縁層72が形成される。例えば、犠牲層71はシリコン窒化層であり、絶縁層72はシリコン酸化層である。
図6に示すように、例えば図示しないマスクを用いたRIE(reactive ion etching)で、積層体100に複数のメモリホールMHを形成する。メモリホールMHは、積層体100を貫通し、基板10に達する。
図7(a)に示すように、メモリホールMHの底面は、基板10の上面10aよりも深い位置にある。メモリホールMHにおける基板10の上面10aよりも下方のボトム領域MHBの深さDは、メモリホールMHの直径よりも大きい。ボトム領域MHBのアスペクト比は1より大きい。このボトム領域MHBのアスペクト比が1より大きくなるようにRIE時間を制御することで、複数のメモリホールMHを確実に基板10に到達させることができる。
メモリホールMHのボトム領域MHBの側壁および底面に、基板10が露出する。その基板10の露出部から、基板10と同じ半導体材料であるシリコン結晶をエピタキシャル成長させる。
メモリホールMHは、例えば塩素(Cl)を含むガスを用いたRIEで形成される。そのRIEのとき、メモリホールMHの底面付近は、メモリホールMHの深さ方向に加速された塩素が打ち込まれることによってダメージを受け、シリコンの結晶配列が乱れる。そのメモリホールMHの底面付近に、塩素を含む領域81が形成される。領域81の塩素濃度は、ボトム領域MHBの側壁付近の塩素濃度よりも高い。
その領域81は、ボトム領域MHBの底面からのシリコンの成長を阻害する成長阻害領域として機能する。したがって、シリコンはボトム領域MHBの底面よりも側壁から選択的に(優先的に)成長促進される。
ボトム領域MHBの底面からのシリコンの成長レートは、ボトム領域MHBの側壁からのシリコンの成長レートよりも遅い。または、シリコンの成長開始時における、ボトム領域MHBの底面から成長するシリコンのインキュベーションタイムは、ボトム領域MHBの側壁から成長するシリコンのインキュベーションタイムよりも長い。
このようにボトム領域MHBの側壁から選択的に(優先的に)成長させたシリコンによって、図7(b)の過程を経て、図8(a)に示すように、メモリホールMHの下方領域に凸部10bが形成される。
ボトム領域MHBの側壁から横方向に成長したシリコン同士は合体して、基板10の上面10aよりも上方の位置でメモリホールMHを閉塞する。メモリホールMHを閉塞した後、さらにシリコンを成長させ、凸部10bの上端が、最下層の犠牲層71と、下から2層目の犠牲層71との間の高さに位置するように制御する。
メモリホールMHの底面からの成長が阻害されることで、シリコン(凸部10b)は、メモリホールMHの底面付近にボイドvを形成しつつ、メモリホールMHを閉塞する。
図8(b)に示すように、複数のメモリホールMHに対応して複数の凸部10bが形成され、それら複数の凸部10bのうちの90%以上の凸部10bの下方にボイドvが形成される。
実施形態によれば、凸部10bの形成にとって、ボトム領域MHBの側壁からのシリコン成長を支配的にすることで、RIEによる複数のメモリホールMHの深さ(底面の位置)がばらついても、複数の凸部10b間で上端位置(上端高さ)のばらつきを抑えることが可能となる。
複数の凸部10bの上端位置(上端高さ)の均一化は、複数の半導体ボディ20間におけるセル電流のばらつき低減、凸部10bを通じた電極層70間リークを防ぎ、歩留まりを向上させる。
凸部10bを形成した後、その凸部10bの上のメモリホールMH内に、図9(a)および図9(b)に示すように、柱状部CLが形成される。メモリ膜30、半導体ボディ20、およびコア膜50が順にメモリホールMH内に形成される。半導体ボディ20の下端部は凸部10bに接する。
柱状部CLを形成した後、図10に示すように、複数のスリットSTを積層体100に形成する。スリットSTは、図示しないマスクを用いたRIE法により形成される。スリットSTは、積層体100を貫通し、基板10に達する。
基板10においてスリットSTのボトムに露出する領域に、イオン注入法により不純物が打ち込まれ、半導体領域10cが形成される。
次に、スリットSTを通じて供給されるエッチング液またはエッチングガスにより、犠牲層71を除去する。例えば、燐酸を含むエッチング液を用いて、シリコン窒化層である犠牲層71を除去する。
犠牲層71が除去され、図11および図12(a)に示すように、上下で隣接する絶縁層72の間に空隙73が形成される。空隙73は、絶縁層41と最下層の絶縁層72との間にも形成される。
複数の絶縁層72は、複数の柱状部CLの側面を囲むように、その側面に接している。複数の絶縁層72は、このような複数の柱状部CLとの物理的結合によって支えられ、空隙73が保たれる。
図12(a)に示すように、絶縁膜41と最下層の絶縁層72との間に形成された空隙73に、凸部10bの側面が露出する。その露出部に対して、例えば熱酸化法により、絶縁膜(シリコン酸化膜)を成長させる。図12(b)に示すように、絶縁膜42が、凸部10bの側面に形成される。
その後、空隙73に、図13に示すように電極層70が形成される。例えば、CVD(chemical vapor deposition)法により、電極層70としてタングステン層またはモリブデン層が形成される。スリットSTを通じてソースガスが空隙73に供給される。
電極層70を形成した後、スリットST内に、図3に示す絶縁膜61と配線部LIを含む分離部60が形成される。配線部LIの下端部は、半導体領域10cに接する。
図14は、図4(b)と同様の部分の模式断面図である。
基板10中において凸部10bの下方にボイドvが形成されている。基板10は厚さ方向に不純物濃度の分布をもち、前述したボトム領域MHBの底面付近に不純物濃度のピークがある。
すなわち、基板10中において、ボイドvの下方に高不純物濃度領域82が形成されている。領域82は不純物として例えば炭素(C)を含む。領域82の炭素濃度は、例えば3×1019cm−3以上であり、基板10中におけるボイドvよりも上方の領域の炭素濃度、および凸部10bの炭素濃度よりも高い。
または、領域82は不純物として例えばリン(P)を含む。領域82のリン濃度は、例えば3×1019cm−3以上であり、基板10中におけるボイドvよりも上方の領域のリン濃度、および凸部10bのリン濃度よりも高い。または、不純物は酸素(O)、窒素(N)、弗素(F)であってもよい。これら酸素、窒素、弗素についても、領域82の不純物濃度は、基板10中におけるボイドvよりも上方の領域の不純物濃度、および凸部10bの不純物濃度よりも高い。
このような領域82は、ボトム領域MHBの底面からのシリコンの成長を阻害する成長阻害領域として機能する。したがって、シリコンはボトム領域MHBの底面よりも側壁から選択的に(優先的に)成長促進される。ボトム領域MHBの側壁から選択的に(優先的に)成長させたシリコンによって、メモリホールMHの下方領域に凸部10bが形成される。
メモリホールMHの底面からの成長が阻害されることで、シリコン(凸部10b)は、メモリホールMHの底面付近にボイドvを形成しつつ、メモリホールMHを閉塞する。
図14に示す例においても、凸部10bの形成にとって、ボトム領域MHBの側壁からのシリコン成長を支配的にすることで、RIEによる複数のメモリホールMHの深さ(底面の位置)がばらついても、複数の凸部10b間で上端位置(上端高さ)のばらつきを抑えることが可能となる。
図15は、図4(b)と同様の部分の模式断面図である。
基板10中において凸部10bの下方にボイドvが形成されている。そして、基板10中におけるボイドvの下方に、基板10とは異なる材料の膜83が設けられている。膜83は、例えば、シリコン酸化膜またはシリコン窒化膜である。
このような膜83は、ボトム領域MHBの底面からのシリコンの成長を阻害する成長阻害領域として機能する。したがって、シリコンはボトム領域MHBの底面よりも側壁から選択的に(優先的に)成長促進される。ボトム領域MHBの側壁から選択的に(優先的に)成長させたシリコンによって、メモリホールMHの下方領域に凸部10bが形成される。
メモリホールMHの底面からの成長が阻害されることで、シリコン(凸部10b)は、メモリホールMHの底面付近にボイドvを形成しつつ、メモリホールMHを閉塞する。
図15に示す例においても、凸部10bの形成にとって、ボトム領域MHBの側壁からのシリコン成長を支配的にすることで、RIEによる複数のメモリホールMHの深さ(底面の位置)がばらついても、複数の凸部10b間で上端位置(上端高さ)のばらつきを抑えることが可能となる。
図16(a)〜図17は、凸部10bの形成方法の他の例を示す模式断面図である。
メモリホールMHを形成した後、図16(a)に示すように、シリコン結晶の(111)面(ファセット)85を露出させる。
メモリホールMHを形成した後、必要に応じて、メモリホールMHの下部の直径を拡大して、ボトム領域MHBの肩部を露出させ、その肩部を例えばアルカリを使ってウェットエッチングして、(111)面85を露出させる。
メモリホールMHの底面は(001)面であり、シリコン結晶において(111)面85は、(001)面よりもシリコンの成長レートが速い成長条件を適宜選択できる。
したがって、シリコンはボトム領域MHBの底面((001)面)よりも、(111)面85から選択的に(優先的に)成長促進される。その(111)面85から選択的に(優先的に)成長させたシリコンによって、図16(b)に示すように、メモリホールMHの下方領域に凸部10bが形成される。
メモリホールMHの底面からの成長が阻害されることで、シリコン(凸部10b)は、メモリホールMHの底面付近にボイドvを形成しつつ、メモリホールMHを閉塞する。
その後、前述した工程と同様に、柱状部CLの形成、犠牲層71の電極層70への置換などが続けられ、図17に示す構造が得られる。
図16(a)〜図17に示す例においても、凸部10bの形成にとって、(111)面85からのシリコン成長を支配的にすることで、RIEによる複数のメモリホールMHの深さ(底面の位置)がばらついても、複数の凸部10b間で上端位置(上端高さ)のばらつきを抑えることが可能となる。
なお、ボトム領域MHBの底面を単結晶、側壁を単結晶よりも結晶性が悪い多結晶またはアモルファスにすることでも、シリコンはボトム領域MHBの底面よりも側壁から選択的に(優先的に)成長促進することができる。
前述した実施形態において、絶縁層(第2層)72をスリットSTを通じたエッチングにより除去して、上下で隣接する電極層70の間を空隙にしてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…基板、10a…上面、10b…凸部、20…半導体ボディ、70…電極層、72…絶縁層、v…ボイド

Claims (8)

  1. 複数の柱状の凸部と、前記凸部の下方に形成されたボイドとを含むシリコン基板と、
    前記シリコン基板上に設けられ、絶縁体を介して積層された複数の電極層を有する積層体と、
    前記積層体内を前記積層体の積層方向に延び、前記凸部に接する半導体ボディと、
    を備え、
    前記凸部の上端は、前記複数の電極層のうちの最下層の電極層と、下から2層目の電極層との間の高さに位置し、
    前記シリコン基板は、下方領域と上方領域とを有し、
    前記上方領域は、前記シリコン基板に形成されたホール内に位置し、
    前記ホールは、底面と、前記底面に対して垂直な側面とを有し、
    前記ボイドは、前記上方領域と前記下方領域との間に位置し、前記下方領域には接しおらず、
    前記下方領域は、前記ホールの前記底面に接し、前記下方領域の不純物濃度は、前記上方領域の不純物濃度よりも高く、
    前記ボイドの最大幅は、前記底面の幅よりも小さく、
    前記凸部は、前記ホール内から成長したシリコン結晶である半導体装置。
  2. 前記不純物は炭素、塩素、窒素、酸素、弗素のいずれか1つ以上であり、前記下方領域の不純物濃度は、前記上方領域の不純物濃度よりも高い請求項記載の半導体装置。
  3. 前記複数の凸部のうちの90%以上の凸部の下方に前記ボイドが形成されている請求項1または2に記載の半導体装置。
  4. シリコン基板の上面上に、交互に積層された第1層および第2層を含む複数の第1層および複数の第2層を有する積層体を形成し、
    前記積層体を貫通し、前記シリコン基板の前記上面よりも深い位置にある底面と、前記底面に対して垂直な側面とをもつ複数のホールを形成し、
    前記ホールに露出する前記シリコン基板の前記側面から選択的に成長させたシリコン結晶で、前記シリコン基板の前記上面よりも上方の位置で前記ホールを閉塞し、
    前記ホール内に、前記積層体の積層方向に延び、前記シリコン結晶に接する半導体ボディを形成する半導体装置の製造方法。
  5. 前記ホールの前記底面からの前記シリコン結晶の成長レートは、前記側面からの前記シリコン結晶の成長レートよりも遅い請求項記載の半導体装置の製造方法。
  6. 前記シリコン結晶の成長開始時における、前記ホールの前記底面から成長する前記シリコン結晶のインキュベーションタイムは、前記側面から成長する前記シリコン結晶のインキュベーションタイムよりも長い請求項記載の半導体装置の製造方法。
  7. 前記シリコン結晶は、前記ホールの底面付近にボイドを形成しつつ、前記ホールを閉塞する請求項のいずれか1つに記載の半導体装置の製造方法。
  8. 前記ホールにおける前記シリコン基板の前記上面よりも下方の部分の深さは、前記ホールの直径よりも大きい請求項記載の半導体装置の製造方法。
JP2017163635A 2017-08-28 2017-08-28 半導体装置及びその製造方法 Active JP6969935B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017163635A JP6969935B2 (ja) 2017-08-28 2017-08-28 半導体装置及びその製造方法
US15/915,533 US10868030B2 (en) 2017-08-28 2018-03-08 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017163635A JP6969935B2 (ja) 2017-08-28 2017-08-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019041056A JP2019041056A (ja) 2019-03-14
JP6969935B2 true JP6969935B2 (ja) 2021-11-24

Family

ID=65435660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017163635A Active JP6969935B2 (ja) 2017-08-28 2017-08-28 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10868030B2 (ja)
JP (1) JP6969935B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102524808B1 (ko) 2017-11-21 2023-04-24 삼성전자주식회사 반도체 소자
JP2019169503A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体記憶装置
US11678486B2 (en) 2019-06-03 2023-06-13 Macronix Iniernational Co., Ltd. 3D flash memory with annular channel structure and array layout thereof
JP7417387B2 (ja) * 2019-09-05 2024-01-18 キオクシア株式会社 半導体装置の製造方法
CN110800106B (zh) * 2019-09-29 2021-01-29 长江存储科技有限责任公司 具有外延生长的半导体沟道的三维存储器件及其形成方法
JP2022139973A (ja) * 2021-03-12 2022-09-26 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732891B2 (en) * 2008-06-03 2010-06-08 Kabushiki Kaisha Toshiba Semiconductor device
KR20130057670A (ko) 2011-11-24 2013-06-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US9076879B2 (en) 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
KR102035279B1 (ko) * 2013-02-04 2019-10-22 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
KR20160003225A (ko) * 2013-05-31 2016-01-08 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기판 처리 방법
JP2015053336A (ja) 2013-09-05 2015-03-19 株式会社東芝 半導体装置およびその製造方法
KR102091729B1 (ko) 2013-10-10 2020-03-20 삼성전자 주식회사 3차원 반도체 메모리 소자의 제조 방법 및 그 방법에 의해 제조된 3차원 반도체 메모리 소자
KR102240024B1 (ko) 2014-08-22 2021-04-15 삼성전자주식회사 반도체 장치, 반도체 장치의 제조방법 및 에피택시얼층의 형성방법
KR102332359B1 (ko) * 2015-05-19 2021-11-29 삼성전자주식회사 수직형 메모리 장치
KR102571561B1 (ko) * 2015-10-19 2023-08-29 삼성전자주식회사 3차원 반도체 소자
KR102307057B1 (ko) * 2017-07-27 2021-10-01 삼성전자주식회사 수직형 메모리 장치

Also Published As

Publication number Publication date
US10868030B2 (en) 2020-12-15
US20190067318A1 (en) 2019-02-28
JP2019041056A (ja) 2019-03-14

Similar Documents

Publication Publication Date Title
JP6969935B2 (ja) 半導体装置及びその製造方法
JP6842386B2 (ja) 半導体装置
TWI663691B (zh) Semiconductor device
KR102679021B1 (ko) 3차원 반도체 메모리 장치
US10367000B2 (en) Semiconductor device and method for manufacturing same
CN106972024B (zh) 三维半导体器件
US9373634B2 (en) Method for manufacturing semiconductor device and semiconductor device
US10186521B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN106571368B (zh) 半导体装置
US20130137228A1 (en) Method for fabricating vertical channel type nonvolatile memory device
US11069702B2 (en) Semiconductor device and manufacturing method thereof
JP2018142654A (ja) 半導体装置及びその製造方法
JP2018137299A (ja) 半導体装置
US10269825B2 (en) Semiconductor device and method for manufacturing same
US10276590B2 (en) Method for manufacturing a semiconductor device including a vertical channel between stacked electrode layers and an insulating layer
KR101096200B1 (ko) 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
JP7417387B2 (ja) 半導体装置の製造方法
US10916557B2 (en) Semiconductor device
US10192882B1 (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211028

R150 Certificate of patent or registration of utility model

Ref document number: 6969935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150