JP2019169503A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2019169503A JP2019169503A JP2018053939A JP2018053939A JP2019169503A JP 2019169503 A JP2019169503 A JP 2019169503A JP 2018053939 A JP2018053939 A JP 2018053939A JP 2018053939 A JP2018053939 A JP 2018053939A JP 2019169503 A JP2019169503 A JP 2019169503A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- columnar
- portions
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】メモリセルが形成される密度の低下を抑制し、電気特性が向上した半導体記憶装置を提供する。【解決手段】実施形態に係る半導体記憶装置は、基板と、積層体と、複数の柱状部CLと、複数の接続部40と、複数の配線BLと、を備える。前記複数の配線は、前記基板の上面に平行な第1方向に延びる。前記積層体の積層方向及び前記第1方向に垂直な第2方向から見たときに、前記複数の配線のうちの第1の配線に接続される第1接続部の一部は、前記第1配線と前記第2方向に隣接する第2配線に接続される第2接続部の一部と重なる。【選択図】図2
Description
実施形態は、半導体記憶装置に関する。
メモリセルを3次元的に配置した半導体記憶装置が提案されている。このような半導体記憶装置においては、基板上に複数の電極層を含む積層体が形成され、積層体を貫通する複数のメモリホール内にチャネル及び電荷蓄積膜がそれぞれ形成される。メモリホール上にはコンタクトが設けられており、コンタクトを介してチャネル及びビット線が接続される。メモリセルの微細化が進むにつれて、メモリホールの間隔が小さくなってコンタクトを形成し難いという問題がある。
実施形態の目的は、メモリセルが形成される密度の低下を抑制し、電気特性が向上した半導体記憶装置を提供することである。
実施形態に係る半導体記憶装置は、基板と、積層体と、複数の柱状部CLと、複数の接続部40と、複数の配線BLと、を備える。前記複数の配線は、前記基板の上面に平行な第1方向に延びる。前記積層体の積層方向及び前記第1方向に垂直な第2方向から見たときに、前記複数の配線のうちの第1の配線に接続される第1接続部の一部は、前記第1配線と前記第2方向に隣接する第2配線に接続される第2接続部の一部と重なる。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
図1は、半導体記憶装置1を示す斜視図である。
図1に示すように、半導体記憶装置1には、基板10が設けられている。基板10は、半導体基板であって、単結晶シリコン等のシリコン(Si)を含む。
なお、本明細書において、基板10の上面10aに対して平行な方向であって、相互に直交する2方向をX方向及びY方向とする。X方向及びY方向の双方に対して直交する方向をZ方向とする。
図1は、半導体記憶装置1を示す斜視図である。
図1に示すように、半導体記憶装置1には、基板10が設けられている。基板10は、半導体基板であって、単結晶シリコン等のシリコン(Si)を含む。
なお、本明細書において、基板10の上面10aに対して平行な方向であって、相互に直交する2方向をX方向及びY方向とする。X方向及びY方向の双方に対して直交する方向をZ方向とする。
半導体記憶装置1には、積層体15と、柱状部CLと、配線部18と、がさらに設けられている。
積層体15は、基板10上に設けられている。なお、積層体15は下地として基板10に限らず、基板10上に回路素子及び配線層が形成された回路部を下地として形成しても良い。
積層体15は、基板10上に設けられている。なお、積層体15は下地として基板10に限らず、基板10上に回路素子及び配線層が形成された回路部を下地として形成しても良い。
積層体15は、複数の電極層11と、複数の絶縁層12と、を有する。例えば、電極層11は、タングステン(W)等の金属を含む。電極層11には、例えばタングステンからなる本体部と、例えばチタン窒化物(TiN)からなり、本体部の表面を覆うバリアメタル層とが設けられても良い。絶縁層12は、例えば、シリコン酸化物(SiO)を含む。絶縁層12は電極層11の間に設けられた層間絶縁層である。なお、電極層11の積層数は任意である。
例えば、複数の電極層11の内、最下層の電極層11は、ソース側選択ゲートに相当し、最上層の電極層11は、ドレイン側選択ゲートに相当する。また、例えば、複数の電極層11の内、最下層の電極層11、及び、最上層の電極層11を除いた電極層11は、ワード線に相当する。半導体記憶装置1には、ソース側選択ゲート及びドレイン側選択ゲートをゲート電極として、ソース側選択トランジスタSTS及びドレイン側選択トランジスタSTDがそれぞれ形成される。また、ソース側選択トランジスタSTSとドレイン側選択トランジスタSTDとの間には、ワード線をゲート電極として複数のメモリセルMCが直列に接続されている。
積層体15上には、シリコン酸化物等を含む絶縁層13が設けられている。
積層体15上には、シリコン酸化物等を含む絶縁層13が設けられている。
柱状部CLは、積層体15及び絶縁層13内に設けられている。柱状部CLは、複数設けられており、積層体15及び絶縁層13内をZ方向に延びる。柱状部CLは、例えば、円柱状、もしくは楕円柱状に形成される。
柱状部CL上には、コンタクト40が設けられている。コンタクト40は、例えば、金属等の導電材料を含む。コンタクト40は、例えば、タングステン層及びチタン窒化層等の金属含有層が積層されて形成されている。
コンタクト40上には、複数のビット線BLが設けられている。複数のビット線BLは、X方向にそれぞれ離れており、Y方向に延びている。複数のビット線BLは、例えば、金属等の導電材料を含む。柱状部CLの上端は、コンタクト40を介してビット線BLに接続する。
配線部18は、積層体15に形成されたスリットST内に設けられている。配線部18は、複数設けられており、積層体15内をX方向及びZ方向に延びる。配線部18は、例えば、金属等の導電材料を含む。配線部18は、例えば、板状に形成される。配線部18の側壁には、配線部18と、積層体15の電極層11とを絶縁する絶縁膜(図示せず)が設けられている。配線部18の下端は基板10上に位置する。
X方向及びZ方向に延びる複数の配線部18によって、Z方向に積層された複数の電極層11は、ブロックとしてY方向に分割される。各ブロックは、隣り合う配線部18間の部分に相当し、コントロールゲートとしてのワード線を形成する。例えば、各ブロックにおいて、柱状部CLの列がY方向に4列配置されている。ビット線BLは、複数のブロックにわたってY方向に延びており、ブロック毎に1本の柱状部CLに接続されている。
配線部18上には、コンタクト41が設けられている。コンタクト41は、例えば、金属等の導電材料を含む。コンタクト41上には、ソース線SLが設けられている。配線部18の上端は、コンタクト41を介してソース線SLに接続する。
図2は、半導体記憶装置1を示す平面図である。
図3(a)は、半導体記憶装置1の一部を示す拡大平面図であって、図3(b)は、図3(a)のA1−A2線の断面図である。
図4(a)及び図4(b)は、半導体記憶装置1の一部を示す断面図である。
図2は、配線部18間(ブロック内)に配置される複数の柱状部CLを示している。なお、図2において、ビット線BLは淡く色をつけており、コンタクト40は透過的に示されている。図3(a)は、図2の一部の拡大図であって、コンタクト40を介した柱状部CL及びビット線BLの接続を示している。図3(b)は、図3(a)の断面図であって、コンタクト40を介した柱状部CL及びビット線BLの接続を示している。
図4(a)及び図4(b)は、柱状部CL1、CL2におけるコンタクト40の位置関係を示している。
図3(a)は、半導体記憶装置1の一部を示す拡大平面図であって、図3(b)は、図3(a)のA1−A2線の断面図である。
図4(a)及び図4(b)は、半導体記憶装置1の一部を示す断面図である。
図2は、配線部18間(ブロック内)に配置される複数の柱状部CLを示している。なお、図2において、ビット線BLは淡く色をつけており、コンタクト40は透過的に示されている。図3(a)は、図2の一部の拡大図であって、コンタクト40を介した柱状部CL及びビット線BLの接続を示している。図3(b)は、図3(a)の断面図であって、コンタクト40を介した柱状部CL及びビット線BLの接続を示している。
図4(a)及び図4(b)は、柱状部CL1、CL2におけるコンタクト40の位置関係を示している。
図2に示すように、複数の柱状部CLは、Z方向から見て千鳥状に配置される。図2の例では、複数の柱状部CLがX方向に沿ってそれぞれ配置された柱状部CLの列が4列形成されている。また、この柱状部CLの列(4列)は、Y方向に沿って配置されている。ここで、Y方向に順番に列が配置されているとして、複数の柱状部CLの内、柱状部CL1は2列目に位置する柱状部CLに相当し、柱状部CL2は3列目に位置する柱状部CLに相当する。
例えば、2つの柱状部CLをつなぐ仮想的な直線DL1で示したように、1列目に位置する柱状部CLと、3列目に位置する柱状部CLとはY方向に沿って配置される。また、2つの柱状部CLをつなぐ仮想的な直線DL2で示したように、2列目に位置する柱状部CLと、4列目に位置する柱状部CLとはY方向に沿って配置される。
コンタクト40は、柱状部CL上に位置する。Z方向から見たときに、コンタクト40及び柱状部CLが重なる部分が接触部分CPに相当する。つまり、接触部分CPは、柱状部CLの上端部分であって、コンタクト40の下端部分である。
ビット線BLは、コンタクト40を介して柱状部CLに接続される。各コンタクト40は、いずれも1つの柱状部CLと1つのビット線BLとを対応付けて接続している。図2の柱状部CLの配置では、各柱状部CLの上方には2本のビット線BLがY方向に延びている。例えば、X方向で隣り合うビット線BL間の距離d1は、20ナノメートル程度である。
図3(a)に示すように、Z方向から見たときに、コンタクト40の形状は、例えば、Y方向(ビット線BL方向)を長軸、X方向を短軸とした楕円形である。なお、コンタクト40の形状は、楕円形に限らず、円形や矩形等の形状でも良い。
図3(b)に示すように、メモリホールMH内に位置する柱状部CLは、コア絶縁膜20と、チャネル21と、トンネル絶縁膜30と、電荷蓄積膜31と、ブロック絶縁膜32と、を有する。なお、図3(b)では、柱状部CLの上部のみを図示している。
コア絶縁膜20は、例えば、シリコン酸化物を含む。コア絶縁膜20は、柱状にZ方向に延びている。コア絶縁膜20は、柱状部CLに含まれなくても良い。
チャネル21は、コア絶縁膜20の周囲に設けられている。チャネル21は、半導体部であって、例えば、シリコンを含む。チャネル21は、例えば、アモルファスシリコンを結晶化させたポリシリコンを含む。チャネル21は、筒状にZ方向に延び、コンタクト40を介してビット線BLに電気的に接続されている。
チャネル21は、コア絶縁膜20の周囲に設けられている。チャネル21は、半導体部であって、例えば、シリコンを含む。チャネル21は、例えば、アモルファスシリコンを結晶化させたポリシリコンを含む。チャネル21は、筒状にZ方向に延び、コンタクト40を介してビット線BLに電気的に接続されている。
トンネル絶縁膜30は、チャネル21の周囲に設けられている。トンネル絶縁膜30は、例えば、シリコン酸化物を含む。図3(b)に示す例では、トンネル絶縁膜30は、シリコン酸化膜等の単層の膜で構成されているが、複数の膜で構成されても良い。トンネル絶縁膜30が複数の膜で構成される場合、シリコン酸化膜及びシリコン酸窒化膜の積層膜でも良い。
トンネル絶縁膜30は、電荷蓄積膜31と、チャネル21との間の電位障壁である。書込時には、トンネル絶縁膜30においてチャネル21から電荷蓄積膜31に電子がトンネリングして情報が書き込まれる。一方、消去時には、トンネル絶縁膜30においてチャネル21から電荷蓄積膜31に正孔がトンネリングして電子の電荷を打ち消すことにより保持されている情報が消去される。
電荷蓄積膜31は、トンネル絶縁膜30の周囲に設けられている。電荷蓄積膜31は、例えば、シリコン窒化物(SiN)を含む。
チャネル21と電極層11との交差部分に、電荷蓄積膜31を含むメモリセルMCが形成される。電荷蓄積膜31は、膜内に、電荷をトラップするトラップサイトを有する。メモリセルMCの閾値電圧は、トラップサイトにトラップされた電荷の有無、及び、トラップされた電荷の量によって変化する。これにより、メモリセルMCは、情報を保持する。
半導体記憶装置1においては、電荷蓄積膜31をそれぞれ含む多数のメモリセルMCが、X方向、Y方向及びZ方向に沿って三次元格子状に配列されており、各メモリセルMCにデータを記憶することができる。
チャネル21と電極層11との交差部分に、電荷蓄積膜31を含むメモリセルMCが形成される。電荷蓄積膜31は、膜内に、電荷をトラップするトラップサイトを有する。メモリセルMCの閾値電圧は、トラップサイトにトラップされた電荷の有無、及び、トラップされた電荷の量によって変化する。これにより、メモリセルMCは、情報を保持する。
半導体記憶装置1においては、電荷蓄積膜31をそれぞれ含む多数のメモリセルMCが、X方向、Y方向及びZ方向に沿って三次元格子状に配列されており、各メモリセルMCにデータを記憶することができる。
ブロック絶縁膜32は、電荷蓄積膜31の周囲に設けられている。ブロック絶縁膜32は、例えば、シリコン酸化物を含む。図3(b)に示す例では、ブロック絶縁膜32は、シリコン酸化膜等の単層の膜で構成されているが、複数の膜で構成されても良い。ブロック絶縁膜32が複数の膜で構成される場合、シリコン酸化膜及びアルミニウム酸化膜の積層膜でも良い。ブロック絶縁膜32は、電極層11を形成するとき、例えば、電荷蓄積膜31をエッチングから保護する。また、ブロック絶縁膜32は、電荷蓄積膜31に蓄積された電荷の電極層11への放出や、電極層11から柱状部CLへの電子のバックトンネリングを抑制する。
柱状部CL及び絶縁層13上には、絶縁層14が設けられている。絶縁層14は、例えば、シリコン酸化物を含む。絶縁層14内にはコンタクト40が位置している。X−Z断面において、コンタクト40の形状は、例えば、矩形状である。柱状部CLと、ビット線BLとの間のZ方向の距離d3は、例えば、100ナノメートル以上であって、500ナノメートル以下である。なお、距離d3は、コンタクト40のZ方向の厚さに相当する。
図4(a)に示すように、Y−Z断面において、コンタクト40の形状は、例えば、矩形状である。Y−Z断面において、コンタクト40の形状は、例えば、柱状部CLに向かう方向(−Z方向)に対してテーパ状である。
X方向から見たときに、柱状部CL1のコンタクト40の一部は、柱状部CL2のコンタクト40の一部と重なる。柱状部CL1上のコンタクト40が接続されたビット線BLと、柱状部CL2上のコンタクト40が接続されたビット線BLとは、X方向に互いに隣接している(図2参照)。
柱状部CL1、CL2は2列目、3列目にそれぞれ位置する柱状部CLに相当する。また、柱状部CL1、CL2は、X方向から見たときに重なる部分を有してはいないが、複数の柱状部CLの内、柱状部CL間の距離が最も短い互いに隣り合う柱状部CLの位置関係にある。
図2及び図4(a)に示すように、柱状部CL1上のコンタクト40と、柱状部CL2上のコンタクト40とは、X方向から見たときに、上端において距離d2で重なる。距離d2は、Y方向の距離であって、コンタクト40同士が上端で重なる部分のY方向の厚さに相当する。
なお、柱状部CLの直上にコンタクト40が位置するのではなく、図4(b)に示すように、柱状部CL及びコンタクト40の間にコンタクト42が設けられても良い。この場合、隣り合う柱状部CL1、CL2において、上方のコンタクト40同士が、X方向から見たときに上端において距離d2で重なる。
次に、本実施形態に係る半導体記憶装置の製造方法について説明する。
図5(a)及び図5(b)〜図7(a)及び図7(b)は、半導体記憶装置1の製造方法を示す断面図である。
図8は、コンタクトホールの配置を示す図である。
以下において、図5(a)及び図5(b)を用いて、積層体15、柱状部CL及び配線部18の形成工程を説明した後、図6(a)、図6(b)、図7(a)及び図7(b)を用いてコンタクト40の形成工程を説明する。
図5(a)及び図5(b)〜図7(a)及び図7(b)は、半導体記憶装置1の製造方法を示す断面図である。
図8は、コンタクトホールの配置を示す図である。
以下において、図5(a)及び図5(b)を用いて、積層体15、柱状部CL及び配線部18の形成工程を説明した後、図6(a)、図6(b)、図7(a)及び図7(b)を用いてコンタクト40の形成工程を説明する。
先ず、図5(a)及び図5(b)を用いて、積層体15、柱状部CL及び配線部18の形成工程について説明する。
図5(a)に示すように、例えばCVD(Chemical Vapor Deposition)法により、基板10上に絶縁層12及び犠牲層60をZ方向に沿って交互に積層させて、積層体15aを形成する。例えば、絶縁層12は、シリコン酸化物により形成され、犠牲層60は、シリコン窒化物により形成される。その後、積層体15a上に絶縁層13を形成する。
図5(a)に示すように、例えばCVD(Chemical Vapor Deposition)法により、基板10上に絶縁層12及び犠牲層60をZ方向に沿って交互に積層させて、積層体15aを形成する。例えば、絶縁層12は、シリコン酸化物により形成され、犠牲層60は、シリコン窒化物により形成される。その後、積層体15a上に絶縁層13を形成する。
続いて、RIE(Reactive Ion Etching)等のエッチング処理により、積層体15a及び絶縁層13に複数のメモリホールMHを形成する。複数のメモリホールMHは、Z方向から見て千鳥状に形成される。
続いて、例えばCVD法により、メモリホールMHの内面上にシリコン酸化物を堆積させてブロック絶縁膜32を形成し、ブロック絶縁膜32上にシリコン窒化物を堆積させて電荷蓄積膜31を形成する。その後、電荷蓄積膜31上にシリコン酸化物を堆積させてトンネル絶縁膜30を形成する。その後、RIE等のエッチング処理により、メモリホールMHの底面からトンネル絶縁膜30、電荷蓄積膜31及びブロック絶縁膜32を除去し、基板10の上面10aを露出させる。
続いて、シリコンを堆積させてチャネル21を形成し、シリコン酸化物を堆積させてコア絶縁膜20を形成する。これにより、メモリホールMH内に、コア絶縁膜20、チャネル21、トンネル絶縁膜30、電荷蓄積膜31及びブロック絶縁膜32を有する柱状部CLが形成される。その後、積層体15及び絶縁層13にX方向及びZ方向に延びる複数のスリットST(図1参照)を形成する。
次に、図5(b)に示すように、スリットSTを介したエッチング処理により、積層体15aの犠牲層60を除去する。例えば、犠牲層60をシリコン窒化物により形成した場合には、ウェットエッチングのエッチャントには燐酸を使用する。スリットSTを介して犠牲層60を除去することで空洞61が形成され、スリットSTを介してタングステン等の金属を堆積させて空洞61内を埋め込む。これにより、積層体15aの犠牲層60が電極層11に置換され、電極層11及び絶縁層12を有する積層体15が形成される。その後、スリットSTの内壁面上に絶縁膜を形成した後、スリットST内に配線部18(図1参照)を形成する。
続いて、図6(a)、図6(b)、図7(a)及び図7(b)を用いて、コンタクト40の形成工程について説明する。なお、図6(a)、図6(b)、図7(a)及び図7(b)は、絶縁層13から上方を示している。
本実施形態において、コンタクト40は、NIL(Nano Imprint Lithography)法を用いた装置により形成される。NIL法は、塗布したレジストにパターンが刻まれた型(テンプレート)を押し付けてUV(ultraviolet)硬化させることでパターニングする方法である。
本実施形態において、コンタクト40は、NIL(Nano Imprint Lithography)法を用いた装置により形成される。NIL法は、塗布したレジストにパターンが刻まれた型(テンプレート)を押し付けてUV(ultraviolet)硬化させることでパターニングする方法である。
NIL法を用いた装置には、例えば、UV光源、テンプレート、及び、パターニングされる対象物が設けられている。テンプレートは、例えば、石英を含む。テンプレートは、表面を凹凸等の所望のパターンを有するように掘り込み、裏面を研削した後、表面のパターンを修正して形成される。これにより、マスターテンプレートが形成される。その後、マスターテンプレートに基づいて複製のテンプレート(レプリカテンプレート)が形成されても良い。パターニングされる対象物は、例えば、ウェーハステージ上に設けられている。
スリットST内に配線部18を形成した後、図6(a)に示すように、絶縁層13上に、例えばCVD法により、絶縁層14を形成する。例えば、絶縁層14は、シリコン酸化物により形成される。続いて、絶縁層14上に、膜50を形成する。膜50は、例えば、炭素(C)を含み、絶縁層14上に塗布される。
続いて、膜50上にレジスト膜51を形成する。レジスト膜51は、例えばインクジェット塗布法により、膜50上に形成される。その後、テンプレート52をレジスト膜51に押し付ける。複数の凹凸52aを有するテンプレート52をレジスト膜51に押し付けることで、レジスト膜51の上面に複数の凹凸51aが形成される。なお、凹凸51aの凸部は、柱状部CLの上方の位置で、Z方向から見たときに、Y方向を長軸、X方向を短軸とした楕円形の形状となるように形成される。
次に、図6(b)に示すように、複数の凹凸51aを有するレジスト膜51上に、膜53を形成する。膜53は、例えば、反転材を含み、複数の凹凸51aを覆うようにレジスト膜51上に塗布される。その後、凹凸51aの凸部の上面を露出させるように膜53をエッチバックする。
次に、図7(a)に示すように、RIE等のエッチング処理により、凹凸51aの凸部から複数の孔H1を形成する。孔H1は、Z方向から見たときに、Y方向を長軸、X方向を短軸とした楕円形の形状で形成され、レジスト膜51、膜50及び絶縁層14を貫通する。なお、孔H1は、柱状部CLの直上の位置で、例えば、Y方向(楕円形の長軸方向)の幅が柱状部CLに近づくにつれて小さくなるようなエッチング条件で加工され、Y−Z断面において、柱状部CLに向かう方向にテーパ状となって形成される(図4(a)参照)。
図8は、NIL法により得られるコンタクトホールCHの配置を、Z方向から見たものである。図8には、Z方向から見たときに、コンタクトホールCHの形状が楕円形であり、X方向(楕円形の短軸方向)から見たときに、隣り合うコンタクトホールCHにおいて、一方のコンタクトホールCHの一部は、他方のコンタクトホールCHの一部と重なった位置関係で形成されていることが示されている。
次に、図7(b)に示すように、例えばエッチング処理により、膜53、レジスト膜51及び膜50を除去する。これにより、絶縁層14内に孔H2が形成される。孔H2は複数形成され、絶縁層14を貫通する。孔H2は、孔H1の一部であって、コンタクトホールに相当する。
次に、図7(b)に示すように、例えばエッチング処理により、膜53、レジスト膜51及び膜50を除去する。これにより、絶縁層14内に孔H2が形成される。孔H2は複数形成され、絶縁層14を貫通する。孔H2は、孔H1の一部であって、コンタクトホールに相当する。
続いて、例えばCVD法により、孔H2内に、金属等の導電材料を埋め込んでコンタクト40を形成する。コンタクト40は複数形成される。コンタクト40は、柱状部CLの直上に位置するように形成される。
その後、コンタクト40上に、Y方向に延びる複数のビット線BLを形成する。コンタクト40を介して、柱状部CL(チャネル21)の上端がビット線BLに接続する。
このようにして、本実施形態に係る半導体記憶装置1が製造される。
このようにして、本実施形態に係る半導体記憶装置1が製造される。
次に、本実施形態の効果について説明する。
3次元構造の半導体記憶装置においては、電極層に対して高い密度で配置するために、Z方向から見て柱状部は千鳥状に配置される場合がある。また、柱状部の上方には複数のビット線が延びており、柱状部及びビット線は、複数のコンタクト、例えば2つのコンタクトを介して接続されている。柱状部及びビット線が円柱状の2つのコンタクトを介して接続される場合、下方のコンタクトは、柱状部上に設けられ、柱状部の径と同程度の径を有し、上方のコンタクトは、下方のコンタクト及びビット線の間に設けられ、ビット線の幅と同程度の径を有することになる。
3次元構造の半導体記憶装置においては、電極層に対して高い密度で配置するために、Z方向から見て柱状部は千鳥状に配置される場合がある。また、柱状部の上方には複数のビット線が延びており、柱状部及びビット線は、複数のコンタクト、例えば2つのコンタクトを介して接続されている。柱状部及びビット線が円柱状の2つのコンタクトを介して接続される場合、下方のコンタクトは、柱状部上に設けられ、柱状部の径と同程度の径を有し、上方のコンタクトは、下方のコンタクト及びビット線の間に設けられ、ビット線の幅と同程度の径を有することになる。
しかしながら、メモリセルの微細化が進むにつれて、柱状部の間隔が小さくなって複数のコンタクトを段階的に形成し難くなっている。例えば、フォトリソグラフィ法を用いて、上方のコンタクトを形成する場合、フォトリソグラフィ法では下方のコンタクトの上部の径に対して3倍程度の径を用いて加工する。つまり、フォトリソグラフィ法の加工では、隣り合う柱状部上に位置するコンタクトをY方向に所定の距離を有するように配置する。したがって、露光時のコンタクト同士の接触を抑制するために、電極層に対して柱状部を高い密度で配置することが困難になる。
また、複数のコンタクトを段階的に形成する場合、下方のコンタクトに対する上方のコンタクトの接触面積、つまり、上方のコンタクトの下面の面積が小さくなり易い。これにより、コンタクト抵抗が大きくなって半導体記憶装置の電気特性が低下する。
また、複数のコンタクトを段階的に形成する場合、コンタクト全体のZ方向の厚さが厚くなってしまう。例えば、絶縁層にコンタクトホールを形成した後、金属や金属含有物を埋め込むことでコンタクトを形成する場合、コンタクトホールに対する埋め込み性が低下する。
これに対し、本実施形態の半導体記憶装置1は、互いに隣り合う柱状部CLであって、X方向から見たときに、一方の柱状部CL上に位置するコンタクト40の一部が他方の柱状部CLに位置するコンタクト40の一部と重なった位置関係の柱状部CLが設けられている。また、このようなコンタクト40は、例えば、NIL法により形成される。
本実施形態では、半導体記憶装置1にコンタクト40を設けると、電極層11に対して柱状部CLを高い密度で配置できる。例えばNIL法を用いてコンタクト40を形成することで、電極層11に対して柱状部CLを高い密度で配置できる。例えば、図2及び図4(a)のように、柱状部CL1のコンタクト40と柱状部CL2のコンタクト40とが、X方向から見たときに、上端において距離d2で重なるように、電極層11に対して柱状部CLを高い密度で配置できる。
また、本実施形態では、半導体記憶装置1にコンタクト40を設けると、コンタクト40の接触面積、つまり、コンタクト40の上面及び下面の面積を大きくできる。これにより、コンタクト抵抗が小さくなって半導体記憶装置1の電気特性が向上する。
また、本実施形態では、半導体記憶装置1にコンタクト40を設けると、複数のコンタクトを段階的に形成する場合と比較して、コンタクトの形成工程を減らすことで半導体記憶装置1の製造工程を減らすことができる。さらに、複数のコンタクトを段階的に形成する場合と比較して、コンタクト40のZ方向の厚さを小さくできる。これにより、絶縁層14にコンタクトホール(孔H2)を形成した後、金属や金属含有物を埋め込むことでコンタクト40を形成する場合、コンタクトホールに対する埋め込み性が向上する。
本実施形態によれば、メモリセルが形成される密度の低下を抑制し、電気特性が向上した半導体記憶装置及びその製造方法を提供する。
本実施形態によれば、メモリセルが形成される密度の低下を抑制し、電気特性が向上した半導体記憶装置及びその製造方法を提供する。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1:半導体記憶装置、10:基板、10a:上面、11:電極層、12〜14:絶縁層、15、15a:積層体、18:配線部、20:コア絶縁膜、21:チャネル、30:トンネル絶縁膜、31:電荷蓄積膜、32:ブロック絶縁膜、40〜42:コンタクト、50、53:膜、51:レジスト膜、51a、52a:凹凸、52:テンプレート、60:犠牲層、61:空洞、BL:ビット線、CH:コンタクトホール、CL、CL1、CL2:柱状部、CP:接触部分、DL1、DL2:直線、d1〜d3:距離、H1、H2:孔、MC:メモリセル、MH:メモリホール、SL:ソース線、ST:スリット、STD:ドレイン側選択トランジスタ、STS:ソース側選択トランジスタ
Claims (5)
- 基板と、
前記基板上に設けられ、互いに離れて積層された複数の電極層を有する積層体と、
前記積層体内を前記積層体における前記複数の電極層の積層方向に延び、半導体部をそれぞれ有する複数の柱状部と、
前記基板の上面に平行な第1方向に延び、前記複数の柱状部の前記半導体部に電気的に接続される複数の配線と、
前記複数の柱状部と前記複数の配線との間に設けられ、前記複数の柱状部のうちの1つの柱状部と前記複数の配線のうちの1つの配線とを対応付けて接続する接続部を含む複数の接続部と、
を備え、
前記積層方向及び前記第1方向に垂直な第2方向から見たときに、前記複数の配線のうちの第1の配線に接続される第1接続部の一部は、前記第1配線と前記第2方向に隣接する第2配線に接続される第2接続部の一部と重なる半導体記憶装置。 - 前記積層方向から見たときに、前記第1接続部及び前記第2接続部の形状は楕円形である請求項1記載の半導体記憶装置。
- 前記複数の接続部の下面は、前記複数の柱状部の前記半導体部に接しており、
前記複数の接続部の上面は、前記複数の配線に接している請求項1または2に記載の半導体記憶装置。 - 前記複数の接続部の前記第1方向の幅は、前記複数の柱状部に近づくにつれて小さくなる請求項1から3のいずれか1つに記載の半導体記憶装置。
- 前記複数の接続部は、前記複数の柱状部の前記半導体部に接する第1部分と、前記第1部分上に設けられ、前記複数の配線に接する第2部分と、を有する請求項1記載の半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018053939A JP2019169503A (ja) | 2018-03-22 | 2018-03-22 | 半導体記憶装置 |
TW107128597A TWI681545B (zh) | 2018-03-22 | 2018-08-16 | 半導體記憶裝置 |
CN201811002449.6A CN110299365B (zh) | 2018-03-22 | 2018-08-30 | 半导体存储装置 |
US16/127,962 US10868029B2 (en) | 2018-03-22 | 2018-09-11 | Staggered semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018053939A JP2019169503A (ja) | 2018-03-22 | 2018-03-22 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019169503A true JP2019169503A (ja) | 2019-10-03 |
Family
ID=67984507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018053939A Pending JP2019169503A (ja) | 2018-03-22 | 2018-03-22 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10868029B2 (ja) |
JP (1) | JP2019169503A (ja) |
CN (1) | CN110299365B (ja) |
TW (1) | TWI681545B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021114519A (ja) * | 2020-01-17 | 2021-08-05 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9741736B2 (en) * | 2011-05-20 | 2017-08-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR20130045050A (ko) * | 2011-10-25 | 2013-05-03 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 |
KR101890942B1 (ko) * | 2011-12-20 | 2018-08-23 | 에스케이하이닉스 주식회사 | 3차원 비휘발성 메모리 소자 및 그 제조 방법 |
US9219074B2 (en) * | 2014-01-17 | 2015-12-22 | Macronix International Co., Ltd. | Three-dimensional semiconductor device |
KR102024710B1 (ko) * | 2013-01-11 | 2019-09-24 | 삼성전자주식회사 | 3차원 반도체 장치의 스트링 선택 구조 |
KR102081989B1 (ko) * | 2013-08-05 | 2020-02-27 | 삼성전자주식회사 | 자기 메모리 장치 및 그 제조 방법 |
JP2015060602A (ja) | 2013-09-17 | 2015-03-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2015149413A (ja) | 2014-02-06 | 2015-08-20 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
US9520485B2 (en) * | 2014-05-21 | 2016-12-13 | Macronix International Co., Ltd. | 3D independent double gate flash memory on bounded conductor layer |
US9478556B2 (en) | 2014-09-11 | 2016-10-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9947682B2 (en) | 2014-11-18 | 2018-04-17 | Sandisk Technologies Llc | Three dimensional non-volatile memory with separate source lines |
KR20160061174A (ko) * | 2014-11-21 | 2016-05-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
US9368443B1 (en) * | 2015-01-20 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory metal scheme |
US20160268282A1 (en) * | 2015-03-13 | 2016-09-15 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
KR102428311B1 (ko) * | 2015-08-06 | 2022-08-02 | 삼성전자주식회사 | 반도체 장치 |
US9899399B2 (en) * | 2015-10-30 | 2018-02-20 | Sandisk Technologies Llc | 3D NAND device with five-folded memory stack structure configuration |
TWI611607B (zh) * | 2015-12-15 | 2018-01-11 | 旺宏電子股份有限公司 | 三維記憶體元件 |
KR102475454B1 (ko) * | 2016-01-08 | 2022-12-08 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
US9876028B2 (en) * | 2016-01-11 | 2018-01-23 | Toshiba Memory Corporation | Semiconductor memory device and method of manufacturing the same |
US9893080B2 (en) * | 2016-03-04 | 2018-02-13 | Toshiba Memory Corporation | Semiconductor device having a diverse shaped columnar portion |
US10224104B2 (en) * | 2016-03-23 | 2019-03-05 | Sandisk Technologies Llc | Three dimensional NAND memory device with common bit line for multiple NAND strings in each memory block |
JP6969935B2 (ja) * | 2017-08-28 | 2021-11-24 | キオクシア株式会社 | 半導体装置及びその製造方法 |
US10461163B2 (en) * | 2017-11-15 | 2019-10-29 | Sandisk Technologies Llc | Three-dimensional memory device with thickened word lines in terrace region and method of making thereof |
JP2019125626A (ja) * | 2018-01-12 | 2019-07-25 | 東芝メモリ株式会社 | 半導体装置 |
US10534738B2 (en) * | 2018-01-17 | 2020-01-14 | Western Digital Technologies, Inc. | Host bus adaptor with configurable interface |
-
2018
- 2018-03-22 JP JP2018053939A patent/JP2019169503A/ja active Pending
- 2018-08-16 TW TW107128597A patent/TWI681545B/zh not_active IP Right Cessation
- 2018-08-30 CN CN201811002449.6A patent/CN110299365B/zh active Active
- 2018-09-11 US US16/127,962 patent/US10868029B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190296035A1 (en) | 2019-09-26 |
US10868029B2 (en) | 2020-12-15 |
TWI681545B (zh) | 2020-01-01 |
CN110299365A (zh) | 2019-10-01 |
TW201941408A (zh) | 2019-10-16 |
CN110299365B (zh) | 2024-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11849586B2 (en) | Semiconductor device and method of manufacturing the same | |
US10096613B2 (en) | Semiconductor device and method for manufacturing same | |
US9997526B2 (en) | Semiconductor device and method for manufacturing same | |
JP4455615B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US8921921B2 (en) | Nonvolatile memory device and method for fabricating the same | |
JP6832764B2 (ja) | 半導体記憶装置及びその製造方法 | |
US10483277B2 (en) | Semiconductor memory device and method for manufacturing the same | |
US9853050B2 (en) | Semiconductor memory device and method for manufacturing the same | |
JP2013179165A (ja) | 半導体装置の製造方法及び半導体装置 | |
US20160071741A1 (en) | Method for manufacturing semiconductor device | |
JP2016171280A (ja) | 半導体記憶装置の製造方法 | |
JP2018163963A (ja) | 半導体装置及びその製造方法 | |
US9853052B1 (en) | Semiconductor device and method for manufacturing same | |
JP2021118333A (ja) | 半導体記憶装置およびその製造方法 | |
US9502470B2 (en) | Semiconductor memory device and method for manufacturing same | |
TWI574380B (zh) | 環繞式閘極垂直閘極記憶體結構和半導體元件及其建構方法 | |
KR101055587B1 (ko) | 3차원 구조를 가지는 메모리의 제조방법 | |
CN110299365B (zh) | 半导体存储装置 | |
JP2019079853A (ja) | 半導体記憶装置及びその製造方法 | |
US20160240549A1 (en) | Method For Manufacturing Semiconductor Device | |
US20160071763A1 (en) | Method of manufacturing semiconductor device | |
US10325920B2 (en) | Method for manufacturing semiconductor device | |
JP2019201028A (ja) | 半導体装置 | |
TWI767527B (zh) | 半導體記憶裝置之製造方法 | |
JP2014053436A (ja) | 半導体記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |