JP4455615B2 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

不揮発性半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP4455615B2
JP4455615B2 JP2007163085A JP2007163085A JP4455615B2 JP 4455615 B2 JP4455615 B2 JP 4455615B2 JP 2007163085 A JP2007163085 A JP 2007163085A JP 2007163085 A JP2007163085 A JP 2007163085A JP 4455615 B2 JP4455615 B2 JP 4455615B2
Authority
JP
Japan
Prior art keywords
insulating film
memory device
gate line
semiconductor memory
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007163085A
Other languages
English (en)
Other versions
JP2009004517A (ja
Inventor
啓安 田中
英明 青地
竜太 勝又
傑 鬼頭
嘉晃 福住
大 木藤
充 佐藤
泰之 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007163085A priority Critical patent/JP4455615B2/ja
Priority to US12/142,289 priority patent/US8253187B2/en
Publication of JP2009004517A publication Critical patent/JP2009004517A/ja
Application granted granted Critical
Publication of JP4455615B2 publication Critical patent/JP4455615B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、電気的にデータの書き換えが可能な半導体記憶装置及びその製造方法に関し、半導体記憶装置の中でも、特に、不揮発性半導体記憶装置及びその製造方法に関する。
小型で大容量な不揮発性半導体記憶装置の需要が急増し、高集積化、大容量化が期待できるＮＡＮＤ型フラッシュメモリが注目されている。
ＮＡＮＤ型フラッシュメモリの高集積化、大容量化を進めるためには、デザインルールを縮小することが必要となる。デザインルールを縮小するためには、配線パターン等の更なる微細化が必要となる。配線パターン等の更なる微細化を実現するには、非常に高度な加工技術が要求されるため、デザインルールの縮小が困難になってきている。
そこで、近年、メモリの集積度を高めるために、メモリセルを３次元的に配置した半導体記憶装置が多数提案されている（特許文献１乃至３参照）。
メモリセルを３次元的に配置した従来の半導体記憶装置の一つに、ＳＧＴ（円柱型）構造のトランジスタを用いた半導体記憶装置がある（特許文献１乃至３）。ＳＧＴ（円柱型）構造のトランジスタを用いた半導体記憶装置においては、ゲート電極となる多層のポリシリコン、及びそれら多層のポリシリコンを貫通して形成したピラー状の柱状半導体が設けられる。柱状半導体は、トランジスタのチャネル（ボディ）部として機能する。これらゲート電極及び柱状半導体を含む構成は、メモリストリングスと呼ばれる。
また、ＳＧＴ（円柱型）構造においては、一つの柱状半導体を選択するため、柱状半導体の上部及び下部に、その長手方向と直交する方向に延びる選択ゲート線が配線される。各選択ゲート線は、その幅方向に各柱状半導体が収まるように形成される。なお、各選択ゲート線は、隣接する選択ゲート線と絶縁された状態で、所定のスペースを設けて配置されている。また、選択ゲート線のさらに上方には、選択ゲート線の長手方向及び柱状半導体の長手方向に直交する方向に延びるビット線が設けられる。ビット線と選択ゲートとの交点は、柱状半導体の上端に位置するように形成される。
ここで、例えば、リソグラフィの最小線幅を「Ｆ」とした場合を考える。柱状半導体の直径（幅）を「Ｆ」とすれば、その幅方向に各柱状半導体が収まるように形成された選択ゲート線は、「２Ｆ」の幅を有し且つ「Ｆ」のスペースで形成することができる（合わせて「３Ｆ」）。一方、ビット線は、「Ｆ」の幅を有し且つ「Ｆ」のスペースで形成することが可能となる（合わせて「２Ｆ」）。つまり、柱状半導体により構成される一つのチャネル部の占有面積は「６Ｆ２」（２Ｆ×３Ｆ）となる。しかしながら、さらに、その占有面積を縮小することが望まれている。
特開２００３−０７８０４４号 米国特許第５５９９７２４号 米国特許第５７０７８８５号
本発明は、メモリセルを３次元的に積層した構造であって、チップ面積を縮小することができる不揮発性半導体記憶装置を提供する。
本発明の一態様に係る不揮発性半導体記憶装置は、電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスと、前記メモリストリングスの一端に接続された第１選択トランジスタとを有し、前記メモリストリングスは、基板に対して垂直方向に延びる柱状半導体と、前記柱状半導体の周りに絶縁膜を介して形成された複数の電荷蓄積層と、前記絶縁膜及び前記電荷蓄積層を介して前記柱状半導体と接してメモリトランジスタを構成する第１導電層とを有し、前記第１選択トランジスタは、前記柱状半導体の周りに第１ゲート絶縁膜を介して形成されて前記第１選択トランジスタのゲート電極として機能する第２導電層を有し、前記第２導電層は、前記垂直方向の第１位置にて前記基板と平行な方向に所定ピッチの第１の間隙を設けて配置され、且つ前記第１位置より上層の第２位置にて前記第１の間隙上に存在する第１の層間絶縁膜上に配置されていることを特徴とする。
本発明の一態様に係る不揮発性半導体記憶装置の製造方法は、電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスと、前記メモリストリングスの一端に接続された第１選択トランジスタとを有し、前記メモリストリングスは、基板に対して垂直方向に延びる柱状半導体と、前記柱状半導体の周りに絶縁膜を介して形成された複数の電荷蓄積層と、前記絶縁膜及び前記電荷蓄積層を介して前記柱状半導体と接してメモリトランジスタを構成する第１導電層を有し、前記第１選択トランジスタは、前記柱状半導体の周りにゲート絶縁膜を介して形成されて前記第１選択トランジスタのゲート電極として機能する第２導電層を有する不揮発性半導体記憶装置の製造方法であって、前記垂直方向の第１位置にて前記基板と平行な方向に所定ピッチの第１の間隙を設けて前記第２導電層を形成する工程と、前記第１位置より上層の第２位置にて前記第１の間隙上に前記第２導電層を形成する工程とを備えることを特徴とする。
本発明によれば、メモリセルを３次元的に積層した構造であって、チップ面積を縮小することができる不揮発性半導体記憶装置を提供することが可能となる。
以下、図面を参照して、本発明に係る不揮発性半導体記憶装置の一実施形態について説明する。
［第１実施形態］
（第１実施形態の構成）
図１は、本発明の第１実施形態に係る不揮発性半導体記憶装置１０の概略図を示す。図１に示すように、第１実施形態に係る不揮発性半導体記憶装置１０は、主として、メモリトランジスタ領域１２、ワード線駆動回路１３、ソース側選択ゲート線（ＳＧＳ）駆動回路１４、ドレイン側選択ゲート線（ＳＧＤ）駆動回路１５、センスアンプ１６を有する。メモリトランジスタ領域１２は、データを記憶するメモリトランジスタを有する。ワード線駆動回路１３は、ワード線ＷＬにかける電圧を制御する。ソース側選択ゲート線（ＳＧＳ）駆動回路１４は、ソース側選択ゲート線ＳＧＳにかける電圧を制御する。ドレイン側選択ゲート線（ＳＧＤ）駆動回路１５は、ドレイン側選択ゲート線（ＳＧＤ）にかける電圧を制御する。センスアンプ１６は、メモリトランジスタＭＴｒｍｎから読み出した電位を増幅する。なお、上記の他、第１実施形態に係る不揮発性半導体記憶装置１０は、ビット線ＢＬにかける電圧を制御するビット線駆動回路、ソース線ＳＬにかける電圧を制御するソース線駆動回路を有する（図示略）。
また、図１に示すように、第１実施形態に係る不揮発性半導体記憶装置１０においては、メモリトランジスタ領域１２を構成するメモリトランジスタＭＴｒｍｎは、半導体層を複数積層することによって形成されている。また、図１に示すとおり各層のワード線ＷＬは、ある領域で２次元的に広がっている。各層のワード線ＷＬは、それぞれ同一層からなる平面構造を有している。
図２は、第１実施形態に係る不揮発性半導体記憶装置１０のメモリトランジスタ領域１２の一部の概略構成図である。第１実施形態においては、メモリトランジスタ領域１２は、メモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ、選択トランジスタＳＳＴｒｍｎ及びＳＤＴｒｍｎからなるメモリストリングス１００をｍ×ｎ個（ｍ、ｎは自然数）を有している。図２においては、ｍ＝３、ｎ＝４の一例を示している。
各メモリストリングス１００のメモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎのゲートに接続されているワード線ＷＬ１〜ＷＬ４（第１導電層）は、それぞれ同一の導電層によって形成されており、それぞれ共通である。即ち、各メモリストリングス１００のメモリトランジスタＭＴｒ１ｍｎのゲートの全てがワード線ＷＬ１に接続されている。また、各メモリストリングス１００のメモリトランジスタＭＴｒ２ｍｎのゲートの全てがワード線ＷＬ２に接続されている。また、各メモリストリングス１００のメモリトランジスタＭＴｒ３ｍｎのゲートの全てがワード線ＷＬ３に接続されている。また、各メモリストリングス１００のメモリトランジスタＭＴｒ４ｍｎのゲートの全てがワード線ＷＬ４に接続されている。第１実施形態に係る不揮発性半導体記憶装置１０においては、図１及び図２に示すように、ワード線（ＷＬ１〜ＷＬ４）は、それぞれ、２次元的に広がっており、板状の平面構造を有している。また、ワード線（ＷＬ１〜ＷＬ４）は、それぞれ、メモリストリングス１００に略垂直に配置されている。ワード線（ＷＬ１〜ＷＬ４）は、必ずしも完全な垂直でなくとも良い。すなわち、略垂直とは本発明の効果を得ることができる程度のばらつきを前提とするものである。
各メモリストリングス１００は、半導体基板ＢａのＰ−ｗｅｌｌ領域Ｂａ１に形成されたｎ＋領域の上に柱状の柱状半導体ＣＬｍｎ（図２に示す場合、ｍ＝１〜３、ｎ＝１〜４）を有している。各柱状半導体ＣＬｍｎは、半導体基板Ｂａから垂直方向に形成されており、半導体基板Ｂａ及びワード線（ＷＬ１〜ＷＬ４）の面上においてマトリクス状になるように配置されている。つまり、メモリストリングス１００は、柱状半導体ＣＬｍｎに垂直な面内にマトリクス状に配置されている。なお、この柱状半導体ＣＬｍｎは、円柱状であっても、角柱状であってもよい。また、柱状半導体ＣＬｍｎとは、段々形状を有する柱状の半導体を含む。なお、柱状半導体ＣＬｍｎの直径（幅）は、例えば、リソグラフィの解像度限界の長さ「Ｆ」とする。
次に、図２〜図４を参照して、ドレイン側選択ゲート線ＳＧＤ、及びソース側選択ゲート線ＳＧＳの構成について説明する。図３は、メモリトランジスタ領域１２の上面図であり、図４は、メモリトランジスタ領域１２の断面図である。
図２〜図４に示すように、メモリストリングス１００の上方には、柱状半導体ＣＬｍｎと絶縁膜ＧＩを介して接して選択トランジスタＳＤＴｒｍｎを構成するドレイン側選択ゲート線（導電層）ＳＧＤが設けられている。ドレイン側選択ゲート線ＳＧＤは、選択トランジスタＳＤＴｒｍｎのゲート電極となる。各ドレイン側選択ゲート線ＳＧＤは、「２Ｆ」の幅を有する矩形板状であり、所定ピッチの間隙を設けて互いに絶縁分離されストライプ状に配置されている。また、ドレイン側選択ゲート線ＳＧＤの幅方向の中心には、その中心を貫通して形成された直径（幅）「Ｆ」を有する柱状半導体ＣＬｍｎが設けられている。
ドレイン側選択ゲート線ＳＧＤは、ワード線ＷＬ４の上方近傍に位置するドレイン側下部選択ゲート線ＳＧＤｄ（図２に示す場合ＳＧＤｄ１，２）（第２導電層）と、ドレイン側下部選択ゲート線ＳＧＤｄの上方に位置するドレイン側上部選択ゲート線ＳＧＤｕ（図２に示す場合ＳＧＤｕ１，２）（第２導電層）とを有する。
ドレイン側下部選択ゲート線ＳＧＤｄは、幅方向に「２Ｆ」の幅を有し、所定の「２Ｆ」の間隙を設けて配置されている。一方、ドレイン側上部選択ゲート線ＳＧＤｕは、幅方向に「２Ｆ」の幅を有し、所定の「２Ｆ」の間隙を設けて配置されており、且つ、ドレイン側下部選択ゲート線ＳＧＤｄの所定の「２Ｆ」の間隙の上方に配置されている。つまり、換言すれば、ドレイン側上部選択ゲート線ＳＧＤｕ及びドレイン側下部選択ゲート線ＳＧＤｄは、互いに幅方向に「２Ｆ」ずれて配置されている。
また、図２〜図４に示すように、メモリストリングス１００の下方には、柱状半導体ＣＬｍｎと絶縁膜ＧＩを介して接し選択トランジスタＳＳＴｒｍｎを構成するソース側選択ゲート線（導電層）ＳＧＳが設けられている。ソース側選択ゲート線ＳＧＳは、選択トランジスタＳＳＴｒｍｎのゲート電極となる。ソース側選択ゲート線ＳＧＳは、「２Ｆ」の幅を有する矩形板状であり、所定ピッチの間隙を設けて互いに絶縁分離されストライプ状に配置されている。また、ソース側選択ゲート線ＳＧＳの幅方向の中心には、その中心を貫通して形成された直径（幅）「Ｆ」を有する柱状半導体ＣＬｍｎが設けられている。
ソース側選択ゲート線ＳＧＳは、ワード線ＷＬ１の下方近傍に位置するソース側上部選択ゲート線ＳＧＳｕ（図２に示す場合、ＳＧＳｕ１，２）（第２導電層）と、ソース側上部選択ゲート線ＳＧＳｕの下方に位置するソース側下部選択ゲート線ＳＧＳｄ（図２に示す場合、ＳＧＳｄ１，２）（第２導電層）とを有する。
ソース側上部選択ゲート線ＳＧＳｕは、幅方向に「２Ｆ」の幅を有し、所定の「２Ｆ」の間隙を設けて配置されている。一方、ソース側下部選択ゲート線ＳＧＳｄは、幅方向に「２Ｆ」の幅を有し、所定の「２Ｆ」の間隙を設けて配置されている。また、ソース側上部選択ゲート線ＳＧＳｕは、ソース側下部選択ゲート線ＳＧＳｄの所定の「２Ｆ」の間隙の上方に位置に配置されている。つまり、換言すれば、ソース側上部選択ゲート線ＳＧＳｕ及びソース側下部選択ゲート線ＳＧＳｄは、互いに幅方向に「２Ｆ」ずれて配置されている。
なお、ソース側選択ゲート線ＳＧＳｕ／ＳＧＳｄ、又はドレイン側選択ゲート線ＳＧＤｕ／ＳＧＤｄのいずれか一方は、ワード線ＷＬと同様に板状の平面構造を有するものとすることも可能である。
次に、図４〜図６を参照して、第１実施形態におけるメモリストリングス１００により構成される回路構成及びその動作を説明する。図５は、第１実施形態における一つのメモリストリングス１００の回路図であり、図６は、第１実施形態における一つのメモリトランジスタＭＴｒの断面図である。
図５に示すように、第１実施形態において、メモリストリングス１００は、４つのメモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ並びに２つの選択トランジスタＳＳＴｒｍ及びＳＤＴｒｍｎを有している。これら４つのメモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ並びに２つの選択トランジスタＳＳＴｒｍｎ及びＳＤＴｒｍｎは、それぞれ直列に接続されている（図５参照）。第１実施形態のメモリストリングス１００においては、半導体基板Ｂａ上のＰ−型領域（Ｐ−Ｗｅｌｌ領域）Ｂａ１に形成されたＮ＋領域に柱状半導体ＣＬｍｎが形成されている。そして、柱状半導体ＣＬｍｎの周りに絶縁膜Ｉを介して形成されたワード線ＷＬ１〜ＷＬ４によって、複数の板状の電極Ｅ１〜Ｅ４が形成されている。これら電極Ｅ１〜Ｅ４と絶縁膜Ｉと柱状半導体ＣＬｍｎとがメモリトランジスタＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎを形成する。なお、絶縁膜Ｉは、電荷蓄積層として機能する絶縁膜（例えば、酸化珪素膜、窒化珪素膜、酸化珪素膜の積層膜）である。例えば、絶縁膜Ｉが、酸化珪素膜、窒化珪素膜、酸化珪素膜、所謂ＯＮＯ膜である場合、窒化珪素膜に離散分布したＳｉＮトラップに電荷が保持される。また、選択トランジスタＳＳＴｒｍｎのソースにはソース線ＳＬ（第１実施形態においては、Ｐ−Ｗｅｌｌ領域Ｂａ１のＮ＋領域）が接続されている。また、選択トランジスタＳＤＴｒｍｎのドレインにはビット線ＢＬと接続させるためのＭ０配線Ｍ０Ｌが形成されている。
図６に示すように、一つのメモリトランジスタＭＴｒｍｎにおいては、絶縁膜Ｉを介して柱状半導体ＣＬｍｎを取り囲むワード線（導電層）ＷＬが制御ゲート電極として機能する。メモリトランジスタＭＴｒのソースＳ及びドレインＤは、柱状半導体ＣＬｍｎに形成される。
上記構成を有する不揮発性半導体記憶装置１０において、ビット線ＢＬ、ドレイン側選択ゲート線ＳＧＤ、ワード線ＷＬ、ソース側選択ゲート線ＳＧＳ、及びソース線ＳＬの電圧は、ビット線駆動回路（図示略）、ドレイン側選択ゲート線駆動回路１５、ワード線駆動回路１３、ソース側選択ゲート線駆動回路１４、ソース線駆動回路（図示略）によって制御される。すなわち、所定のメモリトランジスタＭＴｒの電荷蓄積層（絶縁層Ｉ）に保持（トラップ）する電荷を制御することによって、データの読み出し、書き込み、消去を実行する。
以上のように、第１実施形態に係る不揮発性半導体記憶装置は、メモリトランジスタＭＴｒ１〜ＭＴｒ４（メモリセル）を３次元的に積層した構造を有する。更に、ドレイン側選択ゲート線ＳＧＤ（第２導電層）は、ドレイン側上部選択ゲート線ＳＧＤｕ、及びドレイン側下部選択ゲート線ＳＧＤｄの２層を設けている。そして、ドレイン側上部選択ゲート線ＳＧＤｕ、及びドレイン側下部選択ゲート線ＳＧＤｄは、互いの間隙に配置される。また、ソース側選択ゲート線ＳＧＳ（第２導電層）は、ドレイン側選択ゲート線ＳＧＤ（第２導電層）と同様の構成を有している。したがって、第１実施形態において柱状半導体ＣＬｍｎの直径を「Ｆ」（リソグラフィの解像限界長さ）とすれば、メモリストリングス１００の最小占有面積は、「４Ｆ２」とすることが可能であり、従来における「６Ｆ２」の最小占有面積よりも格段に小さくすることが可能となる。

［第２実施形態］
（第２実施形態の構成）
次に、図７を参照して、本発明の第２実施形態に係る不揮発性半導体記憶装置について説明する。図７に示すように、第２実施形態に係る不揮発性半導体記憶装置は、主として、ゲート選択線ＳＧＤ、ＳＧＳの上方及び側部を覆う絶縁膜ＵＩを設けている点で第１実施形態の構成と異なる。絶縁膜ＵＩは、例えば、シリコン窒化膜（ＳｉＮ）からなる。このシリコン窒化膜は、ウェットエッチングに対してゲート選択線ＳＧＤ、ＳＧＳを構成するアモルファスシリコン層よりも高い選択比を有する。なお、第２実施形態において、ソース側選択ゲート線ＳＧＳの領域においても、ドレイン側選択ゲート線ＳＧＤと同様の絶縁膜ＵＩが設けられている。その他、第２実施形態に係る構成は、第１実施形態と同様であるため、同一の構成については同一符号を付し、その説明を省略する。
（第２実施形態の製造方法）
次に、図８〜図２４を参照して、上述した第２実施形態に係る不揮発性半導体記憶装置の製造方法について説明する。ここでは、ドレイン側選択ゲート線ＳＧＤの製造方法についてのみ説明する。なお、ソース側選択ゲート線ＳＧＳは、ドレイン側選択ゲート線ＳＧＤと同様の製造方法であり、ワード線ＷＬ、及びメモリトランジスタＭＴｒｍｎは従来と同様の製造方法なので、その説明を省略する。
先ず、図８に示すように、最上層のワード線ＷＬ４上に絶縁層２１が形成された状態まで製造工程を進める。つまり、図８において、絶縁層２１の下方（図８の下矢印で示すＭＴｒｍｎ）に、メモリトランジスタＭＴｒｍｎの領域に相当する層が形成された状態とする。
次に、絶縁層２１上にアモルファスシリコン層２２を堆積させ、ボロン（Ｂ）を注入する。更に、その上に酸化膜２３、シリコン窒化膜（ＳｉＮ）２４を堆積させ、図９に示すような状態とする。アモルファスシリコン層２２は、上述したドレイン側下部選択ゲート線ＳＧＤｄとなる。例えば、アモルファスシリコン層２２の厚みは２００ｎｍであり、酸化膜２２の厚みは１５ｎｍであり、シリコン窒化膜２４の厚みは５０ｎｍである。
続いて、図１０に示すように、リソグラフィ処理を行う。シリコン窒化膜２４上に「２Ｆ」の幅で、「２Ｆ」のスペースを設けて（「４Ｆ］ピッチのラインアンドスペース）でストライプ状に、マスク材となるレジストをパターニングし、反応性イオンエッチング法（ＲＩＥ：Reactive Ion Etching）によってシリコン窒化膜２４、酸化膜２３、アモルファスシリコン層２２の一部を除去する。この工程によって、シリコン窒化膜２４の表面から、絶縁層２１の上面に達するトレンチＴ１が形成される。また、アモルファスシリコン層２２は、ドレイン側下部選択ゲート線ＳＧＤｄの形状となる。例えば、「２Ｆ」とは、１８０ｎｍである。
続いて、図１１に示すように、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）処理によって、トレンチＴ１の側壁、更にシリコン窒化膜２４の表面に、シリコン窒化膜２５を堆積させる。これらシリコン窒化膜２４及びシリコン窒化膜２５を合わせて、前述した絶縁膜ＵＩを形成する。なお、トレンチＴ１の底面に堆積したシリコン窒化膜は、エッチング等により除去する。
次に、図１２に示すように、酸化膜２６を堆積させ、シリコン窒化膜２５が表面となるように、ＣＭＰ（Chemical Mechanical Polishing)処理によって酸化膜２６を平坦化する。この図１２に示す工程によって、トレンチＴ１内は、酸化膜２６にて埋め尽くされる。
続いて、酸化膜２６及びシリコン窒化膜２５上に、酸化膜（ＴＥＯＳ膜）２７、アモルファスシリコン層２８を堆積させ、アモルファスシリコン層２８にボロン（Ｂ）を注入する。そして、アモルファスシリコン層２８上に酸化膜（ＴＥＯＳ膜）２９、シリコン窒化膜３０を堆積させ、図１３に示す状態とする。例えば、酸化膜（ＴＥＯＳ膜）２７は５０ｎｍ、アモルファスシリコン層２８は２００ｎｍ、ＴＥＯＳ膜２９は１５ｎｍ、窒化シリコン層３０は５０ｎｍとする。
続いて、図１４に示すように、リソグラフィ処理を行う。シリコン窒化膜３０上に「２Ｆ」の幅、「２Ｆ」のスペースを設けて（「４Ｆ」ピッチのラインアンドスペース）でストライプ状に且つアモルファスシリコン層２２（ドレイン側下部選択ゲートＳＧＤｄ）の間隙上に位置に、マスク材となるレジストをパターニングする。そして、反応性イオンエッチング法（ＲＩＥ：Reactive Ion Etching）によってシリコン窒化膜３０、酸化膜（ＴＥＯＳ膜）２９、アモルファスシリコン層２８の一部を除去する。この工程によって、シリコン窒化膜３０の表面から、酸化膜（ＴＥＯＳ）２７の上面に達するトレンチＴ２が形成される。また、アモルファスシリコン層２８は、ドレイン側上部選択ゲート線ＳＧＤｕの形状となる。例えば、「２Ｆ」とは、１８０ｎｍである。
続いて、図１５に示すように、ＣＶＤ処理によって、トレンチＴ２の側壁、更にシリコン窒化膜３０の表面に、シリコン窒化膜３１を堆積させる。これらシリコン窒化膜３０及びシリコン窒化膜３１を合わせて、前述した絶縁膜ＵＩを形成する。なお、トレンチＴ２の底面に堆積されたシリコン窒化膜３１は、エッチング等により除去する。
次に、図１６に示すように、トレンチＴ２内に酸化膜３２を堆積させ、シリコン窒化膜３１が表面となるように、ＣＭＰ処理によって平坦化する。この図１６に示す工程において、トレンチＴ２内は、酸化膜３２にて埋め尽くされる。そして、図１７に示すように、酸化膜３２及びシリコン窒化膜３１上に、更に酸化膜３３を堆積させる。例えば、堆積させる酸化膜３３の厚みは、２００ｎｍである。
続いて、図１８に示すように、リソグラフィ及びＲＩＥ処理を行う。リソグラフィ及びＲＩＥ処理によって、酸化膜３３上に「Ｆ」の直径で、「Ｆ」のスペースを設けて格子状に貫通孔３４を形成する。貫通孔３４は、各々のアモルファスシリコン層（ドレイン下部選択ゲート線ＳＧＤｄ）２２の幅方向の中心、及び各々のアモルファスシリコン層（ドレイン上部選択ゲート線ＳＧＤｕ）２８の幅方向の中心を通るように形成する。なお、貫通孔３４は、メモリトランジスタＭＴｒｍｎの領域に達する深さまで形成する。例えば、貫通孔３４の直径は、９０ｎｍである。
続いて、図１９に示すように、貫通孔３４の表面にゲート酸化膜３５、及びアモルファスシリコン層３６を成膜する。
続いて、図２０に示すように、ＲＩＥを施し、貫通孔３４の底面に成膜されたゲート酸化膜３５をエッチング除去する（図２０に示す領域Ｐ１）。貫通孔３４の側壁に形成されたゲート酸化膜３５は、その上に形成されたアモルファスシリコン層３６によって保護されるので、エッチング除去されることなく残存する。
続いて、図２１に示すように、貫通孔３４内にアモルファスシリコン層３７を堆積させる。この工程にて堆積したアモルファスシリコン層３７は、柱状半導体ＣＬｍｎとなる。
続いて、図２２に示すように、酸化膜３３が表面となるように、アモルファスシリコン層３７をエッチバックする。
続いて、図２３に示すように、アモルファスシリコン層（柱状半導体）３７、及び酸化膜３３の表面上にシリコン窒化膜３８、酸化膜３９を堆積させる。例えば、シリコン窒化膜３８の厚みは５０ｎｍであり、酸化膜３９の厚みは２００ｎｍである。
続いて、図２４に示すように、リソグラフィ及びＲＩＥ処理を行い、アモルファスシリコン層（柱状半導体）３７に整合する位置において、シリコン窒化膜３８及び酸化膜３９を除去し、トレンチＴ３を形成する。
続いて、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）４０をトレンチＴ３内に堆積させ、その後、ＣＭＰ処理によって、平坦化する。これにより、図７に示した第２実施形態に係る不揮発性半導体記憶装置が形成される。なお、堆積されたチタン（Ｔｉ）／窒化チタン（ＴｉＮ）４０は、ビット線ＢＬに接続されるＭ０配線Ｍ０Ｌとなる。
このような工程を経て製造される第２実施形態は、第１実施形態と同様に、ドレイン側（ソース側）上部選択ゲート線ＳＧＤｕ（ＳＧＳｕ）、及びドレイン側（ソース側）下部選択ゲート線ＳＧＳｄ（ＳＧＳｄ）を有するので、第１実施形態と同様の効果を奏することができる。
［第３実施形態］
（第３実施形態の構成）
次に、図２５を参照して、本発明の第３実施形態に係る不揮発性半導体記憶装置について説明する。図２５に示すように、第３実施形態に係る不揮発性半導体記憶装置は、ドレイン側下部選択ゲート線ＳＧＤｄの上部及び側部を覆う絶縁膜ＵＩａを設けている。絶縁膜ＵＩａは、ドレイン側上部選択ゲート線ＳＧＤｕを覆うように形成されておらず、その絶縁膜ＵＩａの内側側壁Ｗｉｎ及び外側側壁Ｗｏｕｔは、ドレイン側上部選択ゲート線ＳＧＤｕ及びドレイン側下部選択ゲート線ＳＧＤｄに隣接する。内側側壁Ｗｉｎは、ドレイン側下部選択ゲート線ＳＧＤｄに接し、外側側壁Ｗｏｕｔは、ドレイン側上部選択ゲート線ＳＧＤｕに接する。この点で、第３実施形態に係る絶縁膜ＵＩａは、第２実施形態の絶縁膜ＵＩと異なる。なお、第３実施形態において、ソース側下部選択ゲート線ＳＧＳｄの領域においても、ドレイン側下部選択ゲート線ＳＧＤｄと同様の絶縁膜ＵＩａが設けられている。その他、第３実施形態に係る構成は、第２実施形態と同様であるため、同一の構成については同一符号を付し、その説明を省略する。
（第３実施形態の製造方法）
次に、図２６〜図４２を参照して、上述した第３実施形態に係る不揮発性半導体記憶装置の製造方法について説明する。第２実施形態と同様にここでは、ドレイン側選択ゲート線ＳＧＤの製造方法についてのみ説明する。なお、第２実施形態と同様にソース側選択ゲート線ＳＧＳは、ドレイン側選択ゲート線ＳＧＤと同様の製造方法であり、ワード線ＷＬ、及びメモリトランジスタＭＴｒｍｎは従来と同様の製造方法なので、その説明を省略する。
先ず、図２６に示すように、最上層のワード線ＷＬ４上に絶縁層２１が形成された状態まで製造工程を進める。つまり、図２６において、絶縁層２１の下方（図８の下矢印で示すＭＴｒｍｎ）に、メモリトランジスタＭＴｒｍｎの領域に相当する層が形成された状態とする。
次に、絶縁層２１上にアモルファスシリコン層４１を堆積させ、ボロン（Ｂ）を注入する。更に、その上に酸化膜４２、シリコン窒化膜（ＳｉＮ）４３を堆積させ、図２７に示すような状態とする。アモルファスシリコン層４１は、上述したドレイン側下部選択ゲート線ＳＧＤｄとなる。例えば、アモルファスシリコン層４１の厚みは２００ｎｍであり、酸化膜４２の厚みは３００ｎｍであり、シリコン窒化膜２４の厚みは１５０ｎｍである。
続いて、図２８に示すように、リソグラフィ処理を行う。シリコン窒化膜２４上に「２Ｆ」のの幅で、「２Ｆ」のスペースを設けて（「４Ｆ」ピッチのラインアンドスペース）ストライプ状に、マスク材となるレジストをパターニングし、反応性イオンエッチング法（ＲＩＥ：Reactive Ion Etching）によってシリコン窒化膜４３、酸化膜４２、アモルファスシリコン層４１の一部を除去する。この工程によって、シリコン窒化膜４３の表面から、絶縁層２１の上面に達するトレンチＴ４が形成される。また、アモルファスシリコン層４１は、ドレイン側下部選択ゲート線ＳＧＤｄの形状となる。例えば、「２Ｆ」とは、１８０ｎｍである。
続いて、図２９に示すように、ＣＶＤ処理によって、トレンチＴ４の側壁、更にシリコン窒化膜４３の表面に、シリコン窒化膜４４を堆積させる。これらシリコン窒化膜４３及びシリコン窒化膜４４を合わせて、前述した絶縁膜ＵＩａを形成する。なお、トレンチＴ４の底面に堆積されたシリコン窒化膜４４は、エッチング等により除去する。
続いて、酸化膜４５を堆積させ、シリコン窒化膜４４の上面が表面となるようにＣＭＰ処理を行い、図３０に示す状態とする。つまり、この図３０に示す工程によって、トレンチＴ４内は、酸化膜４５にて埋め尽くされる。酸化膜４５は、アモルファスシリコン層４１（ドレイン側下部選択ゲート線ＳＧＤｄ）の層間膜となる。
続いて、図３１に示すように、エッチバック処理を施す。例えば、エッチングに用いる薬液として、シリコン窒化膜４４に対する選択比の高いものを選び、酸化膜４５を優先的にエッチング除去する。ここで、トレンチＴ４内の酸化膜４５の上面は、アモルファスシリコン層４４の上面よりも高く、酸化膜４２の下面よりも低い高さとなるようにする。
続いて、図３２に示すように、シリコン窒化膜４４及びトレンチ４３内の酸化膜４５上に、アモルファスシリコン層４６を堆積させる。
続いて、図３３に示すように、エッチバック処理を施す。つまり、シリコン窒化膜４４はアモルファスシリコン層４６よりも選択比が高いので、アモルファスシリコン層４６が優先的にエッチング除去される。ここで、トレンチＴ４内のアモルファスシリコン層４６の上面は、酸化膜４２の上面よりも低い高さとなるようにする。この図３３に示す処理によって、アモルファスシリコン層４６は、ドレイン側上部選択ゲート線ＳＧＤｕとなる。
続いて、図３４に示すように、酸化膜４７を堆積させた後、ＣＭＰ処理を施し、シリコン窒化膜４４の上面が表面になるように平坦化する。
続いて、図３５に示すように、更に、酸化膜４７及びシリコン窒化膜４４の上面に酸化膜４８を堆積させる。
続いて、図３６に示すように、リソグラフィ及びＲＩＥ処理を行う。リソグラフィ及びＲＩＥ処理によって、酸化膜４８上に「Ｆ」の幅で、「２Ｆ」のスペースを設けて格子状に貫通孔４９を形成する。貫通孔４９は、各々のアモルファスシリコン層（ドレイン下部選択ゲート線ＳＧＤｄ）４１の幅方向の中心、及び各々のアモルファスシリコン層（ドレイン上部選択ゲート線ＳＧＤｕ）４６の幅方向の中心を通るように形成する。なお、貫通孔４９は、メモリトランジスタＭＴｒｍｎの領域に達する深さまで形成する。例えば、貫通孔４９の直径は、９０ｎｍである。
続いて、図３７に示すように、貫通孔４９の表面にゲート酸化膜５０、及びアモルファスシリコン層５１を成膜する。
続いて、図３８に示すように、ＲＩＥを施し、貫通孔４９の底面に成膜されたゲート酸化膜５０をエッチング除去する（図３８の領域Ｐ２）。貫通孔４９の側壁に形成されたゲート酸化膜５０は、その上に形成されたアモルファスシリコン層５１によって保護されるので、エッチング除去されることなく残存する。
続いて、図３９に示すように、貫通孔４９内にアモルファスシリコン層５２を堆積させる。このアモルファスシリコン層５２は、柱状半導体ＣＬｍｎとなる。
続いて、図４０に示すように、酸化膜４８が表面となるように、アモルファスシリコン層５２をエッチバックする。
続いて、図４１に示すように、アモルファスシリコン層（柱状半導体ＣＬｍｎ）５２、及び酸化膜４８の表面上にシリコン窒化膜５３、酸化膜５４を形成する。例えば、シリコン窒化膜５３の厚みは５０ｎｍであり、酸化膜５４の厚みは２００ｎｍである。
続いて、図４２に示すように、リソグラフィ及びＲＩＥ処理を行い、アモルファスシリコン層（柱状半導体ＣＬｍｎ）５２に整合する位置において、シリコン窒化膜５３及び酸化膜５４を除去し、トレンチＴ５を形成する。
続いて、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）５５をトレンチＴ５内に堆積させ、その後、ＣＭＰ処理によって、平坦化する。これにより、図２５に示した第３実施形態に係る不揮発性半導体記憶装置が形成される。なお、堆積されたチタン（Ｔｉ）／窒化チタン（ＴｉＮ）５５は、ビット線ＢＬに接続されるＭ０配線Ｍ０Ｌとなる。
上記第３実施形態によれば、ドレイン側（ソース側）上部選択ゲート線ＳＧＤｕ（ＳＧＳｕ）、及びドレイン側（ソース側）下部選択ゲート線ＳＧＳｄ（ＳＧＳｄ）を有するので、第１実施形態と同様の効果を奏することができる。また、第３実施形態によれば、図３２及び図３３に示すようにシリコン窒化膜４４によって、セルフアライン（自己整合）的にドレイン側上部選択ゲート線ＳＧＤｕが形成される。したがって、第３実施形態は、第１及び第２実施形態よりも、リソグラフィ工程を一つ削減して、工程数を少なくなくして製造することができ、製造コストを低く抑えることが可能となる。
［第４実施形態］
（第４実施形態の構成）
次に、図４３を参照して、本発明の第４実施形態に係る不揮発性半導体記憶装置について説明する。図４３に示すように、第４実施形態に係る不揮発性半導体記憶装置は、ドレイン側上部選択ゲート線ＳＧＤｕを覆う絶縁膜ＵＩｂを設けている。なお、絶縁膜ＵＩｂは、ドレイン側下部選択ゲート線ＳＧＤｄを覆うように形成されておらず、その絶縁膜ＵＩａの内側側壁Ｗｉｎ及び外側側壁Ｗｏｕｔは、ドレイン側下部選択ゲート線ＳＧＤｄ及びドレイン側上部選択ゲート線ＳＧＤｕに隣接する。内側側壁Ｗｉｎは、ドレイン側上部選択ゲート線ＳＧＤｕに接し、外側側壁Ｗｏｕｔは、ドレイン側下部選択ゲート線ＳＧＤｄに接する。この点で、第４実施形態に係る絶縁膜ＵＩｂは、第２及び第３実施形態の絶縁膜ＵＩ，ＵＩａと異なる。なお、第４実施形態において、ソース側上部選択ゲート線ＳＧＳｕの領域においても、ドレイン側上部選択ゲート線ＳＧＤｕと同様の絶縁膜ＵＩｂが設けられている。その他、第４実施形態に係る構成は、第２実施形態と同様であるため、同一の構成については同一符号を付し、その説明を省略する。
（第４実施形態の製造方法）
次に、図４４〜図４７を参照して、上述した第４実施形態に係る不揮発性半導体記憶装置の製造方法について説明する。図４４〜図４７は、第４実施形態に係る製造方法を示し且つ第３実施形態に係る製造方法の図２７から後の製造工程を示すものである。なお、第２及び第３実施形態と同様にソース側選択ゲート線ＳＧＳは、ドレイン側選択ゲート線ＳＧＤと同様の製造方法であり、ワード線ＷＬ、及びメモリトランジスタＭＴｒｍｎは従来と同様の製造方法なので、その説明を省略する。
先ず、絶縁層２１上に、アモルファスシリコン層４１、酸化膜４２、シリコン窒化膜４３が堆積された状態（図２６参照）にて、図４４に示すように、リソグラフィ処理を行う。シリコン窒化膜２４上に「２Ｆ」の幅で、「２Ｆ」のスペースを設けて（「４Ｆ」ピッチのラインアンドスペース）でストライプ状に、マスク材となるレジストをパターニングし、反応性イオンエッチング法（ＲＩＥ：Reactive Ion Etching）によってシリコン窒化膜４３、酸化膜４２、アモルファスシリコン層４１、絶縁層２１の一部を除去する。この工程によって、シリコン窒化膜４３の表面から、絶縁層２１の上面から所定深さにまで達するトレンチＴ６が形成される。また、この工程によって、アモルファスシリコン層４１は、ドレイン側上部選択ゲート線ＳＧＤｕの形状となる。例えば、「２Ｆ」とは、１８０ｎｍである。
続いて、図４５に示すように、ＣＶＤ処理によって、トレンチＴ６の測壁、更にシリコン窒化膜４３の表面に、シリコン窒化膜６１を堆積させる。これらシリコン窒化膜４３及びシリコン窒化膜６１を合わせて、前述した絶縁膜ＵＩｂを形成する。
続いて、図４６に示すように、トレンチＴ６内にアモルファスシリコン層６２を堆積させ、シリコン窒化膜６１の上面が表面となるようにＣＭＰ処理を行う。
続いて、図４７に示すように、エッチバック処理を施す。つまり、シリコン窒化膜６１は、アモルファスシリコン層６２よりもウェットエッチングに対する選択比が高いので、アモルファスシリコン層６２が優先的にエッチング除去される。ここで、トレンチＴ６内のアモルファスシリコン層６２の上面は、アモルファスシリコン層４１の上面よりも低い高さとなるようにする。この図４７に示す処理によって形成されたアモルファスシリコン層６２は、ドレイン側下部選択ゲート線ＳＧＤｄとして機能する。
続いて、第３実施形態における図２６〜図４２と同様の製造工程を経て、図４３に示される構造が形成される。
このように第４実施形態によれば、ドレイン側（ソース側）上部選択ゲート線ＳＧＤｕ（ＳＧＳｕ）、及びドレイン側（ソース側）下部選択ゲート線ＳＧＳｄ（ＳＧＳｄ）を有するので、第１実施形態と同様の効果を奏することができる。第１及び第２実施形態と同様の効果を奏することができる。また、第４実施形態によれば、図４６及び図４７に示すようにシリコン窒化膜６１によって、セルフアライン（自己整合）的に、ドレイン側下部選択ゲート線ＳＧＤｄが形成される。したがって、第４実施形態は、第１及び第２実施形態よりも、リソグラフィ工程を一つ削減して、工程数を少なくなくして製造することができ、製造コストを低く抑えることが可能となる。
以上、不揮発性半導体記憶装置の一実施形態を説明してきたが、本発明は、上記実施形態に限定されるものではない。例えば、ソース側選択ゲート線ＳＧＳの領域を層間絶縁膜ＵＩａが設けられた第３実施形態に係る構造とし、ドレイン側選択ゲート線ＳＧＤの領域を層間絶縁膜ＵＩｂが設けられた第４実施形態に係る構造としても良い。
本発明の第１実施形態に係る不揮発性半導体記憶装置の構成概略図である。 本発明の第１実施形態に係る不揮発性半導体記憶装置のメモリトランジスタ領域１２の一部概略斜視図である。 本発明の第１実施形態に係る不揮発性半導体記憶装置のメモリトランジスタ領域１２の一部概略上面図である。 本発明の第１実施形態に係る不揮発性半導体記憶装置のメモリトランジスタ領域１２の一部概略断面図である。 本発明の第１実施形態に係る不揮発性半導体記憶装置の一つのメモリストリングス１００の回路図である。 本発明の第１実施形態に係る不揮発性半導体記憶装置の一つのメモリトランジスタＭＴｒの断面構造を示す図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置のメモリトランジスタ領域１２の一部概略断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第２実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置のメモリトランジスタ領域１２の一部概略断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第３実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。 本発明の第４実施形態に係る不揮発性半導体記憶装置のメモリトランジスタ領域１２の一部概略断面図である。 本発明の第４実施形態に係る不揮発性半導体記憶装置の第３の製造工程を示す断面図である。 本発明の第４実施形態に係る不揮発性半導体記憶装置の第３の製造工程を示す断面図である。 本発明の第４実施形態に係る不揮発性半導体記憶装置の第３の製造工程を示す断面図である。 本発明の第４実施形態に係る不揮発性半導体記憶装置の第３の製造工程を示す断面図である。
符号の説明
１０…不揮発性半導体記憶装置、１２…メモリトランジスタ領域、１３…ワード線駆動回路、１４…ソース側選択ゲート線駆動回路、１５…ドレイン側選択ゲート線駆動回路、１６…センスアンプ、Ｂａ…半導体基板、ＵＩ，ＵＩａ，ＵＩｂ…絶縁膜、１００…メモリストリングス、ＢＬ…ビット線、ＳＬ…ソース線、ＷＬ…ワード線、ＳＧＳ…ソース側選択ゲート線、ＳＧＳｕ…ソース側上部選択ゲート線、ＳＧＳｄ…ソース側下部選択ゲート線、ＳＧＤ…ドレイン側選択ゲート線、ＳＧＤｕ…ドレイン側上部選択ゲート線、ＳＧＤｄ…ドレイン側下部選択ゲート線、ＣＬｍｎ…柱状半導体、ＭＴｒ１〜ＭＴｒ４…メモリトランジスタ、ＳＳＴｒｍｎ、ＳＤＴｒｍｎ…選択トランジスタ。

Claims (5)

  1. 電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスと、前記メモリストリングスの一端に接続された第１選択トランジスタとを有し、
    前記メモリストリングスは、基板に対して垂直方向に延びる柱状半導体と、前記柱状半導体の周りに絶縁膜を介して形成された複数の電荷蓄積層と、前記絶縁膜及び前記電荷蓄積層を介して前記柱状半導体と接してメモリトランジスタを構成する第１導電層とを有し、
    前記第１選択トランジスタは、前記柱状半導体の周りに第１ゲート絶縁膜を介して形成されて前記第１選択トランジスタのゲート電極として機能する第２導電層を有し、
    前記第２導電層は、前記垂直方向の第１位置にて前記基板と平行な方向に所定ピッチの第１の間隙を設けて配置され、且つ前記第１位置より上層の第２位置にて前記第１の間隙上に存在する第１の層間絶縁膜上に配置されている
    ことを特徴とする不揮発性半導体記憶装置。
  2. 前記第１位置及び前記第２位置の前記第２導電層のいずれか一方を覆うように形成された第２の層間絶縁膜を備え、
    前記第２の層間絶縁膜は、所定のエッチング条件に対して前記第１の層間絶縁膜に対して高い選択比を有する
    ことを特徴とする請求項１記載の不揮発性半導体記憶装置。
  3. 前記メモリストリングスの他端に接続された第２選択トランジスタを有し、
    前記第２選択トランジスタは、前記柱状半導体の周りに第２ゲート絶縁膜を介して形成されて前記第２選択トランジスタのゲート電極として機能する第３導電層を有し、
    前記第３導電層は、前記垂直方向の第３位置にて前記基板と平行な方向に所定ピッチの第２の間隙を設けて配置され、且つ前記第３位置より上層の第４位置にて前記第３の間隙上に存在する第３の層間絶縁膜上に配置されている
    ことを特徴とする請求項１又は請求項２記載の不揮発性半導体記憶装置。
  4. 電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスと、前記メモリストリングスの一端に接続された第１選択トランジスタとを有し、前記メモリストリングスは、基板に対して垂直方向に延びる柱状半導体と、前記柱状半導体の周りに絶縁膜を介して形成された複数の電荷蓄積層と、前記絶縁膜及び前記電荷蓄積層を介して前記柱状半導体と接してメモリトランジスタを構成する第１導電層を有し、前記第１選択トランジスタは、前記柱状半導体の周りにゲート絶縁膜を介して形成されて前記第１選択トランジスタのゲート電極として機能する第２導電層を有する不揮発性半導体記憶装置の製造方法であって、
    前記垂直方向の第１位置にて前記基板と平行な方向に所定ピッチの第１の間隙を設けて前記第２導電層を形成する工程と、
    前記第１位置より上層の第２位置にて前記第１の間隙上に前記第２導電層を形成する工程と
    を備えることを特徴とする不揮発性半導体記憶装置の製造方法。
  5. 層間絶縁膜を、前記第１位置及び前記第２位置の前記第２導電層のいずれか一方を覆うように形成する工程
    を備え、
    前記第１位置及び前記第２位置の前記第２導電層のいずれか一方は、前記層間絶縁膜をマスクとして自己整合的に形成されることを特徴とする請求項４記載の不揮発性半導体記憶装置の製造方法。
JP2007163085A 2007-06-20 2007-06-20 不揮発性半導体記憶装置及びその製造方法 Expired - Fee Related JP4455615B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007163085A JP4455615B2 (ja) 2007-06-20 2007-06-20 不揮発性半導体記憶装置及びその製造方法
US12/142,289 US8253187B2 (en) 2007-06-20 2008-06-19 Non-volatile semiconductor storage device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007163085A JP4455615B2 (ja) 2007-06-20 2007-06-20 不揮発性半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009004517A JP2009004517A (ja) 2009-01-08
JP4455615B2 true JP4455615B2 (ja) 2010-04-21

Family

ID=40135573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007163085A Expired - Fee Related JP4455615B2 (ja) 2007-06-20 2007-06-20 不揮発性半導体記憶装置及びその製造方法

Country Status (2)

Country Link
US (1) US8253187B2 (ja)
JP (1) JP4455615B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5112201B2 (ja) 2008-07-11 2013-01-09 株式会社東芝 不揮発性半導体記憶装置
US8644046B2 (en) 2009-02-10 2014-02-04 Samsung Electronics Co., Ltd. Non-volatile memory devices including vertical NAND channels and methods of forming the same
US8614917B2 (en) 2010-02-05 2013-12-24 Samsung Electronics Co., Ltd. Vertically-integrated nonvolatile memory devices having laterally-integrated ground select transistors
KR101642929B1 (ko) * 2010-08-27 2016-07-26 삼성전자주식회사 비휘발성 메모리 장치
JP5395460B2 (ja) * 2009-02-25 2014-01-22 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2010219409A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 不揮発性半導体記憶装置
JP4856203B2 (ja) * 2009-03-23 2012-01-18 株式会社東芝 不揮発性半導体記憶装置
KR101559958B1 (ko) * 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
KR101702060B1 (ko) * 2010-02-19 2017-02-02 삼성전자주식회사 3차원 반도체 장치의 배선 구조체
JP5481564B2 (ja) 2010-11-22 2014-04-23 株式会社日立製作所 不揮発性記憶装置およびその製造方法
KR101842900B1 (ko) 2011-02-16 2018-03-29 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR102002802B1 (ko) 2012-09-05 2019-07-23 삼성전자주식회사 반도체 장치
US20150255510A1 (en) 2014-03-06 2015-09-10 Kabushiki Kaisha Toshiba Semiconductor device
US10079268B2 (en) 2016-09-16 2018-09-18 Toshiba Memory Corporation Memory device
US10038008B1 (en) * 2017-01-30 2018-07-31 Micron Technology, Inc. Integrated structures and NAND memory arrays
JP6970338B2 (ja) * 2017-10-03 2021-11-24 富士通株式会社 半導体装置及び半導体装置の製造方法
US10755926B2 (en) 2017-11-20 2020-08-25 International Business Machines Corporation Patterning directly on an amorphous silicon hardmask

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963664B2 (ja) 2001-06-22 2007-08-22 富士雄 舛岡 半導体記憶装置及びその製造方法
JP4768557B2 (ja) 2006-09-15 2011-09-07 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5100080B2 (ja) * 2006-10-17 2012-12-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20080315296A1 (en) 2008-12-25
JP2009004517A (ja) 2009-01-08
US8253187B2 (en) 2012-08-28

Similar Documents

Publication Publication Date Title
JP4455615B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5100080B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5253875B2 (ja) 不揮発性半導体記憶装置、及びその製造方法
US7910432B2 (en) Non-volatile semiconductor storage device and method of manufacturing the same
US10716755B2 (en) Method of fabricating semiconductor device
US9508836B2 (en) 3-dimensional non-volatile memory device and method of manufacturing the same
JP5193551B2 (ja) 不揮発性半導体記憶装置、及びその製造方法
JP4768557B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US8237211B2 (en) Non-volatile semiconductor storage device and method of manufacturing the same
US8836020B2 (en) Vertical nonvolatile memory devices having reference features
JP2009212280A (ja) 不揮発性半導体記憶装置の製造方法
JP6523197B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2010161132A (ja) 不揮発性半導体記憶装置、及びその製造方法
JP2013058683A (ja) 半導体記憶装置の製造方法
JP2011035228A (ja) 不揮発性半導体記憶装置及びその製造方法
KR20130006794A (ko) 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
JP5389074B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2009164433A (ja) 不揮発性半導体記憶装置
US20130248975A1 (en) Non-volatile semiconductor memory device and its manufacturing method
JP2011023464A (ja) 半導体記憶装置
US10957702B2 (en) Semiconductor memory device
JP2011014666A (ja) 半導体装置及びその製造方法
JP2013069932A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2018050016A (ja) 半導体装置とその製造方法
JP2007019493A (ja) フラッシュメモリデバイスにおける接点形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4455615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees