KR102571561B1 - 3차원 반도체 소자 - Google Patents

3차원 반도체 소자 Download PDF

Info

Publication number
KR102571561B1
KR102571561B1 KR1020150145647A KR20150145647A KR102571561B1 KR 102571561 B1 KR102571561 B1 KR 102571561B1 KR 1020150145647 A KR1020150145647 A KR 1020150145647A KR 20150145647 A KR20150145647 A KR 20150145647A KR 102571561 B1 KR102571561 B1 KR 102571561B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor pattern
lower semiconductor
layer
channel structure
Prior art date
Application number
KR1020150145647A
Other languages
English (en)
Other versions
KR20170045788A (ko
Inventor
신경준
이병일
은동석
이현국
조성순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150145647A priority Critical patent/KR102571561B1/ko
Priority to DE102016114573.4A priority patent/DE102016114573B4/de
Priority to US15/260,135 priority patent/US9812526B2/en
Priority to CN201610909317.6A priority patent/CN106972024B/zh
Publication of KR20170045788A publication Critical patent/KR20170045788A/ko
Application granted granted Critical
Publication of KR102571561B1 publication Critical patent/KR102571561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Abstract

3차원 반도체 소자는 기판 상에, 상기 기판의 상면에 수직한 방향으로 적층된 복수 개의 게이트 전극들, 상기 게이트 전극들을 관통하여 상기 기판에 연결되는 채널 구조체, 및 상기 기판 내에 제공되고 상기 채널 구조체 아래에 위치하는 공극을 포함한다.

Description

3차원 반도체 소자{THREE-DIMENSIONAL SEMICONDUCTOR DEVICES}
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 3차원으로 배열된 메모리 셀들을 갖는 3차원 반도체 메모리 소자에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 소자의 집적도를 증가시키는 것이 요구되고 있다. 반도체 소자의 경우, 그 집적도는 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다. 종래의 2차원 또는 평면적 반도체 소자의 경우, 그 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 소자의 집적도가 증가하고는 있지만 여전히 제한적이다.
이러한 한계를 극복하기 위해, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 메모리 소자들이 제안되고 있다. 하지만, 3차원 메모리 소자들의 구조적 특성들로 인하여, 3차원 메모리 소자의 신뢰성이 저하될 수 있다.
본 발명이 이루고자 하는 일 기술적 과제는 전기적 특성이 개선된 3차원 반도체 소자를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 우수한 신뢰성을 갖는 3차원 반도체 소자를 제공하는데 있다.
본 발명에 따른 3차원 반도체 소자는 기판 상에, 상기 기판의 상면에 수직한 방향으로 적층된 복수 개의 게이트 전극들, 상기 게이트 전극들을 관통하여 상기 기판에 연결되는 채널 구조체, 및 상기 기판 내에 제공되고 상기 채널 구조체 아래에 위치하는 공극(void)을 포함할 수 있다.
본 발명에 따른 3차원 반도체 소자는 상기 기판 내에 제공되고 상기 채널 구조체 아래에 위치하는 불순물층을 더 포함할 수 있다. 상기 공극은 상기 채널 구조체와 상기 불순물층 사이에 개재할 수 있다.
일 실시예에 따르면, 상기 채널 구조체는 상기 기판의 적어도 일부를 관통하는 하부 반도체 패턴, 및 상기 하부 반도체 패턴을 사이에 두고 상기 기판으로부터 이격된 상부 반도체 패턴을 포함할 수 있다. 상기 공극은 상기 하부 반도체 패턴과 상기 불순물층 사이에 개재할 수 있다.
일 실시예에 따르면, 상기 공극은 상기 하부 반도체 패턴의 바닥면과 상기 불순물층의 상면에 의해 정의될 수 있다.
일 실시예에 따르면, 상기 하부 반도체 패턴의 상기 바닥면은 상기 기판의 상기 상면보다 낮은 높이에 위치할 수 있다.
일 실시예에 따르면, 상기 하부 반도체 패턴의 상기 바닥면은 곡면을 포함할 수 있다.
일 실시예에 따르면, 상기 하부 반도체 패턴은 상기 기판으로 시드로 하여 성장된 에피택시얼 패턴일 수 있다.
일 실시예에 따르면, 상기 불순물층은 탄소 및 산소 중 적어도 하나를 포함할 수 있다.
일 실시예에 따르면, 상기 채널 구조체는 상기 게이트 전극들 및 상기 기판의 적어도 일부를 관통하는 관통 홀 내에 제공될 수 있다. 상기 불순물층 및 상기 공극은 상기 관통 홀의 하부 영역에 국소적으로 제공될 수 있다.
일 실시예에 따르면, 상기 채널 구조체 및 상기 공극은 각각 복수 개로 제공될 수 있다. 복수 개의 채널 구조체들은 상기 기판의 상기 상면에 평행한 방향으로 서로 이격될 수 있다. 복수 개의 공극들은 상기 기판의 상기 상면에 평행한 상기 방향으로 서로 이격되고, 상기 복수 개의 공극들의 각각은 상기 복수 개의 채널 구조체들 중 대응하는 채널 구조체 아래에 위치할 수 있다.
본 발명에 따른 3차원 반도체 소자는 기판 상에, 상기 기판의 상면에 수직한 제1 방향으로 적층된 복수 개의 게이트 전극들, 상기 게이트 전극들 및 상기 기판의 적어도 일부를 관통하는 관통 홀 내에 제공되고 제1 방향으로 연장되는 채널 구조체, 및 상기 관통 홀 내에 제공되고 상기 채널 구조체 아래에 위치하는 공극을 포함할 수 있다. 상기 채널 구조체는 상기 기판에 접하는 하부 반도체 패턴을 포함하고, 상기 하부 반도체 패턴의 바닥면은 상기 공극의 내면의 일부를 이룰 수 있다.
일 실시예에 따르면, 상기 하부 반도체 패턴의 상기 바닥면은 상기 기판의 상기 상면보다 낮은 높이에 위치할 수 있다.
일 실시예에 따르면, 상기 하부 반도체 패턴의 상기 바닥면은 곡면을 포함할 수 있다.
일 실시예에 따르면, 상기 공극은 상기 하부 반도체 패턴의 상기 바닥면과 상기 관통 홀의 바닥면 사이에 개재할 수 있다.
본 발명에 따른 3차원 반도체 소자는 상기 관통 홀 내에 제공되고 상기 채널 구조체 아래에 위치하는 불순물층을 더 포함할 수 있다. 상기 불순물층은 상기 공극과 상기 관통 홀의 상기 바닥면 사이에 개재할 수 있다.
일 실시예에 따르면, 상기 불순물층의 상면은 상기 공극의 상기 내면의 다른 일부를 이룰 수 있다.
일 실시예에 따르면, 상기 불순물층은 탄소 및 산소 중 적어도 하나를 포함할 수 있다.
일 실시예에 따르면, 상기 하부 반도체 패턴은 상기 관통 홀에 의해 노출된 상기 기판을 시드로 하여 성장된 에피택시얼 패턴일 수 있다.
일 실시예에 따르면, 상기 채널 구조체는 상기 하부 반도체 패턴을 사이에 두고 상기 기판으로부터 이격된 상부 반도체 패턴을 더 포함할 수 있다.
일 실시예에 따르면, 상기 채널 구조체 및 상기 공극은 각각 복수 개로 제공될 수 있다. 복수 개의 상기 채널 구조체들은 상기 기판의 상기 상면에 평행한 제2 방향으로 서로 이격된 복수 개의 상기 관통 홀들 내에 각각 제공될 수 있다. 복수 개의 공극들은 상기 복수 개의 상기 관통 홀들 내에 각각 제공되어 상기 복수 개의 상기 채널 구조체들 아래에 각각 국소적으로 위치할 수 있다.
본 발명의 개념에 따르면, 서로 인접하는 하부 반도체 패턴들의 높이가 균일한 산포를 가짐에 따라 3차원 반도체 메모리 소자의 전기적 특성이 개선될 수 있다. 따라서, 우수한 신뢰성을 갖는 3차원 메모리 소자가 제공될 수 있다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자의 셀 어레이를 나타내는 간략 회로도이다.
도 2는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 나타내는 사시도이다.
도 3은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 나타내는 도면으로, 도 2의 Ⅰ-Ⅰ'에 대응하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 하부 반도체 패턴 및 그 아래에 제공되는 공극(void)을 설명하기 위한 개념도이다.
도 5a 및 도 5b는 각각 도 4의 A-A' 및 B-B'에 따른 단면도들이다.
도 6은 도 3의 Q 부분을 확대한 도면이다.
도 7 및 도 15는 본 발명의 일 실시예에 따른 3차원 메모리 소자의 제조방법을 설명하기 위한 도면들로, 도 2의 Ⅰ-Ⅰ'에 대응하는 단면도들이다.
도 16은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 17은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 18은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 소자의 셀 어레이를 나타내는 간략 회로도이다.
도 1을 참조하면, 일 실시예에 따른 3차원 반도체 메모리 소자의 셀 어레이는 공통 소스 라인(CSL), 복수 개의 비트 라인들(BL) 및 상기 공통 소스 라인(CSL)과 상기 비트 라인들(BL) 사이에 배치되는 복수 개의 셀 스트링들(CSTR)을 포함할 수 있다.
상기 공통 소스 라인(CSL)은 기판 상에 배치되는 도전성 박막 또는 기판 내에 형성되는 불순물 영역일 수 있다. 상기 비트 라인들(BL)은 상기 기판으로부터 이격되어, 상기 기판 상에 배치되는 도전성 패턴들(예를 들면, 금속 라인)일 수 있다. 상기 비트 라인들(BL)은 2차원적으로 배열되고, 그 각각에는 복수 개의 셀 스트링들(CSTR)이 병렬로 연결될 수 있다. 상기 셀 스트링들(CSTR)은 상기 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 복수의 상기 비트 라인들(BL)과 상기 공통 소스 라인(CSL) 사이에 복수의 상기 셀 스트링들(CSTR)이 배치될 수 있다. 일 실시예에 따르면, 상기 공통 소스 라인(CSL)은 복수 개로 제공되고, 2차원적으로 배열될 수 있다. 여기서, 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으며, 또는 공통 소스 라인들(CSL)의 각각이 전기적으로 제어될 수도 있다.
상기 셀 스트링들(CSTR)의 각각은 상기 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 상기 비트 라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 상기 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 그리고, 상기 접지 선택 트랜지스터(GST), 상기 스트링 선택 트랜지스터(SST) 및 상기 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다.
상기 공통 소스 라인(CSL)은 상기 접지 선택 트랜지스터들(GST)의 소스들에 공통으로 연결될 수 있다. 이에 더하여, 상기 공통 소스 라인(CSL)과 상기 비트 라인들(BL) 사이에 배치되는, 접지 선택 라인(GSL), 복수 개의 워드 라인들(WL0-WL3) 및 복수 개의 스트링 선택 라인들(SSL)이 상기 접지 선택 트랜지스터(GST), 상기 메모리 셀 트랜지스터들(MCT) 및 상기 스트링 선택 트랜지스터들(SST)의 게이트 전극들로서 각각 사용될 수 있다. 또한, 상기 메모리 셀 트랜지스터들(MCT)의 각각은 데이터 저장 요소(data storage element)를 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 나타내는 사시도이다. 도 3은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 나타내는 도면으로, 도 2의 Ⅰ-Ⅰ'에 대응하는 단면도이다. 도 4는 본 발명의 일 실시예에 따른 하부 반도체 패턴 및 그 아래에 제공되는 공극(void)을 설명하기 위한 개념도이고, 도 5a 및 도 5b는 각각 도 4의 A-A' 및 B-B'에 따른 단면도들이다. 도 6은 도 3의 Q 부분을 확대한 도면이다.
도 2 및 도 3을 참조하면, 3차원 반도체 메모리 소자는 기판(100) 상에 절연막들(110) 및 게이트 전극들이 교대로 그리고 반복적으로 적층된 적층 구조체(SS)를 포함할 수 있다. 상기 기판(100)은 일 예로, 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다. 상기 게이트 전극들은 상기 기판(100) 상의 하부 게이트 전극(150L), 및 상기 하부 게이트 전극들(150L) 상에 적층된 상부 게이트 전극들(150U)을 포함할 수 있다.
상기 적층 구조체(SS)는 평면적 관점에서 제1 방향(D1) 방향으로 연장된 라인 형태를 가질 수 있다. 상기 게이트 전극들(150L, 150U)은 상기 제1 방향(D1) 및 상기 제1 방향(D1)에 교차하는 제2 방향(D2) 모두에 수직한 제3 방향(D3)으로 적층될 수 있다. 상기 제1 방향(D1) 및 상기 제2 방향(D2)은 상기 기판(100)의 상면에 실질적으로 평행할 수 있고, 상기 제3 방향(D3)은 상기 기판(100)의 상기 상면에 실질적으로 수직할 수 있다. 상기 게이트 전극들(150L, 150U)은 상기 게이트 전극들(150L, 150U) 사이에 제공되는 상기 절연막들(110)에 의해 서로 분리될 수 있다. 상기 절연막들(110)은 일 예로, 실리콘막, 실리콘 산화막, 실리콘 카바이드막, 실리콘 산질화막, 및 실리콘 질화막 중의 적어도 하나를 포함할 수 있다. 상기 게이트 전극들(150L, 150U)은 일 예로, 단결정 구조 또는 다결정 구조의 실리콘을 포함하거나 금속 및 도전성 금속 질화물을 포함할 수 있다.
상기 기판(100)과 상기 적층 구조체(SS) 사이에 하부 절연막(105)이 제공될 수 있다. 상기 하부 절연막(105)은, 일 예로, 실리콘 산화막, 실리콘 질화막, 고유전막(일 예로, 알루미늄 산화막 및 하프늄 산화막 등), 또는 이들의 조합일 수 있다. 상기 하부 절연막(105)은 상기 절연막들(110)보다 얇은 두께를 가질 수 있다.
상기 기판(100)은 불순물이 도핑된 공통 소스 영역들(170)을 포함할 수 있다. 상기 공통 소스 영역들(170)은 상기 적층 구조체(SS)의 양 측의 상기 기판(100) 내에 제공될 수 있다. 상기 공통 소스 영역들(170)은, 평면적 관점에서, 상기 제1 방향(D1)을 따라 연장된 라인 형태를 가질 수 있고, 상기 제2 방향(D2)으로 서로 이격될 수 있다.
채널 구조체(CS)가 상기 적층 구조체(SS)를 관통하여 상기 기판(100)에 전기적으로 연결될 수 있다. 상기 채널 구조체(CS)는 상기 적층 구조체(SS) 내에 복수 개로 제공될 수 있고, 복수 개의 상기 채널 구조체들(CS) 평면적 관점에서 상기 제1 방향(D1)을 따라 배열될 수 있다. 복수 개의 상기 채널 구조체들(CS)은, 도 2에 도시된 바와 달리, 평면적 관점에서 상기 제1 방향(D1)을 따라 지그재그 형태로 배열될 수도 있다.
상기 채널 구조체(CS)는, 상기 적층 구조체(SS)의 하부 및 상기 기판(100)의 적어도 일부를 관통하여 상기 기판(100)에 연결되는 하부 반도체 패턴(LSP), 및 상기 적층 구조체(SS)의 상부를 관통하여 상기 하부 반도체 패턴(LSP)에 연결되는 상부 반도체 패턴(USP)을 포함할 수 있다.
상기 상부 반도체 패턴(USP)은 속이 빈 파이프 형태(pipe-shaped) 또는 마카로니 형태(macaroni-shaped)일 수 있다. 상기 상부 반도체 패턴(USP)의 하단은 닫힌 상태(closed state)일 수 있다. 상기 상부 반도체 패턴(USP)의 내부는 매립 절연 패턴(130)에 의해 채워질 수 있다. 상기 상부 반도체 패턴(USP)의 바닥면은 상기 하부 반도체 패턴(LSP)의 상면보다 낮은 레벨에 위치할 수 있다. 즉, 상기 상부 반도체 패턴(USP)은 상기 하부 반도체 패턴(LSP)에 삽입된 형태일 수 있다.
상기 상부 반도체 패턴(USP)은 제1 반도체 패턴(120) 및 제2 반도체 패턴(125)을 포함할 수 있다. 상기 제1 반도체 패턴(120)은 상기 적층 구조체(SS)의 내벽을 덮을 수 있다. 상기 제1 반도체 패턴(120)은 상단 및 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태일 수 있다. 상기 제1 반도체 패턴(120)은 상기 하부 반도체 패턴(LSP)과 접촉되지 않고 이격될 수 있다. 상기 제2 반도체 패턴(125)은 하단이 닫힌 파이프 형태 또는 마카로니 형태일 수 있다. 상기 제2 반도체 패턴(125)의 내부는 상기 매립 절연 패턴(130)으로 채워질 수 있다. 상기 제2 반도체 패턴(125)은 상기 제1 반도체 패턴(120)의 내벽 및 상기 하부 반도체 패턴(LSP)의 상부와 접촉될 수 있다. 상기 제2 반도체 패턴(125)의 바닥면은 상기 하부 반도체 패턴(LSP)의 상면보다 낮은 높이에 위치할 수 있다. 즉, 상기 제2 반도체 패턴(125)은 상기 하부 반도체 패턴(LSP)에 삽입된 구조를 가지고, 상기 제1 반도체 패턴(120)과 상기 하부 반도체 패턴(LSP)을 전기적으로 연결할 수 있다.
상기 제1 및 제2 반도체 패턴들(120, 125)은 반도체 물질을 포함할 수 있다. 일 예로, 상기 제1 및 제2 반도체 패턴들(120, 125)은 실리콘(Si), 게르마늄(Ge) 또는 이들의 혼합물을 포함할 수 있으며, 불순물이 도핑된 반도체이거나 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)일 수도 있다. 또한, 상기 제1 및 제2 반도체 패턴들(120, 125)은 단결정, 비정질(amorphous), 및 다결정(polycrystalline) 중 적어도 하나의 결정 구조를 가질 수 있다.
상기 하부 반도체 패턴(LSP)은 상기 기판(100)과 같은 도전형의 반도체 물질로 이루어질 수 있다. 일 실시예에 따르면, 상기 하부 반도체 패턴(LSP)은 반도체 물질로 이루어진 상기 기판(100)을 시드(seed)로 이용하여 형성된 에피택시얼 패턴일 수 있다. 이 경우, 상기 하부 반도체 패턴(LSP)은 단결정 구조 또는 다결정 구조의 반도체 물질을 포함할 수 있다. 일 실시예에 따르면, 상기 하부 반도체 패턴(LSP)은 상기 기판(100)의 내벽과 접할 수 있다. 상기 하부 반도체 패턴(LSP)은 상기 기판(100)의 적어도 일부를 관통하는 필라 형태를 가질 수 있다.
불순물층(115)이 상기 기판(100) 내에 제공되어, 상기 채널 구조체(CS) 아래에 위치할 수 있다. 상기 불순물층(115)은 탄소 및 산소 중 적어도 하나를 포함할 수 있다. 상기 채널 구조체(CS)와 상기 불순물층(115) 사이에 공극(void, 118)이 개재할 수 있다.
상기 채널 구조체(CS)가 복수 개로 제공되는 경우, 복수 개의 상기 채널 구조체들(CS)은 상기 기판(100) 상에 수평적으로 서로 이격되어 제공될 수 있다. 상기 불순물층(115)은 상기 기판(100) 내에 복수 개로 제공될 수 있고, 복수 개의 상기 불순물층들(115)은 수평적으로 서로 이격되어 제공될 수 있다. 상기 불순물층들(115)의 각각은 상기 채널 구조체들(CS) 중 대응하는 채널 구조체(CS) 아래에 국소적으로 위치할 수 있다. 일 예로, 상기 불순물층들(115)은 상기 채널 구조체들(CS) 아래에 각각 국소적으로 위치할 수 있다. 상기 공극(118)은 상기 기판(100) 내에 복수 개로 제공될 수 있고, 복수 개의 상기 공극들(118)은 수평적으로 서로 이격되어 제공될 수 있다. 상기 공극들(118)의 각각은 상기 채널 구조체들(CS) 중 대응하는 채널 구조체(CS) 및 상기 불순물층들(115) 중 대응하는 불순물층(115) 사이에 개재할 수 있다. 일 예로, 상기 공극들(118)의 각각은 상기 채널 구조체들(CS)의 각각과 상기 불순물층들(115)의 각각 사이에 개재할 수 있다.
보다 상세하게, 도 4, 도 5a, 및 도 5b를 참조하면, 상기 불순물층(115)은 상기 기판(100) 내에 제공되어, 상기 하부 반도체 패턴(LSP) 아래에 국소적으로 위치할 수 있다. 상기 하부 반도체 패턴(LSP)과 상기 불순물층(115) 사이에 상기 공극(118)이 개재할 수 있다. 상기 하부 반도체 패턴(LSP)의 바닥면(LSP_L)은 상기 기판(100)의 상면보다 낮은 높이에 위치할 수 있고, 상기 공극(118)의 내면의 일부를 이룰 수 있다. 일 실시예에 따르면, 상기 하부 반도체 패턴(LSP)의 상기 바닥면(LSP_L)은 곡면을 포함할 수 있다. 상기 불순물층(115)의 상면(115_U)은 상기 공극(118)의 상기 내면의 다른 일부를 이룰 수 있다. 상기 공극(118)은 상기 하부 반도체 패턴(LSP)의 상기 바닥면(LSP_L) 및 상기 불순물층(115)의 상기 상면(115_U)에 의해 정의될 수 있다. 즉, 상기 공극(118)은 상기 하부 반도체 패턴(LSP)과 상기 불순물층(115)에 의해 둘러싸인 빈 영역일 수 있다. 일 실시예에 따르면, 상기 불순물층(115)의 상기 상면(115_U)은 실질적으로 평평할 수 있다.
상기 하부 반도체 패턴(LSP) 및 상기 불순물층(115)은 각각 상기 기판(100) 내에 복수 개로 제공될 수 있다. 복수 개의 상기 하부 반도체 패턴들(LSP)은 수평적으로 서로 이격되어 제공될 수 있고, 복수 개의 상기 불순물층들(115)도 수평적으로 서로 이격되어 제공될 수 있다. 상기 불순물층들(115)의 각각은 상기 하부 반도체 패턴들(LSP) 중 대응하는 하부 반도체 패턴(LSP) 아래에 국소적으로 위치할 수 있다. 일 예로, 상기 불순물층들(115)은 상기 하부 반도체 패턴들(LSP) 아래에 각각 국소적으로 위치할 수 있다. 상기 공극(118)은 상기 기판(100) 내에 복수 개로 제공될 수 있고, 복수 개의 상기 공극들(118)은 수평적으로 서로 이격되어 제공될 수 있다. 상기 공극들(118)의 각각은 상기 하부 반도체 패턴들(LSP) 중 대응하는 하부 반도체 패턴(LSP) 및 상기 불순물층들(115) 중 대응하는 불순물층(115) 사이에 개재할 수 있다. 일 예로, 상기 공극들(118)의 각각은 상기 하부 반도체 패턴들(LSP)의 각각과 상기 불순물층들(115)의 각각 사이에 개재할 수 있다.
도 2 및 도 3을 다시 참조하면, 상기 적층 구조체(SS)는 상기 하부 반도체 패턴(LSP)에 인접한 상기 하부 게이트 전극(150L), 및 상기 상부 반도체 패턴(USP)에 인접한 상기 상부 게이트 전극들(150U)을 포함할 수 있다. 일 실시예에 따르면, 상기 하부 게이트 전극(150L)은, 도 1을 참조하여 설명한 상기 접지 선택 트랜지스터(GST)의 게이트 전극으로 이용될 수 있다. 즉, 3차원 낸드 플래시 메모리에 있어서, 상기 하부 게이트 전극(150L)은 상기 기판(100)에 형성된 상기 공통 소스 영역들(170)과 상기 하부 반도체 패턴(LSP) 사이의 전기적 연결을 제어하는 상기 접지 선택 트랜지스터(GST)의 게이트 전극으로 이용될 수 있다. 상기 상부 게이트 전극들(150U) 중 일부는, 도 1을 참조하여 설명한, 상기 메모리 셀 트랜지스터들(MCT)의 게이트 전극들로 이용될 수 있다. 또한, 상기 적층 구조체(SS)의 최상부에 위치하는 상기 상부 게이트 전극(150U)은, 도 1을 참조하여 설명한, 상기 스트링 선택 트랜지스터(SST)의 게이트 전극으로 이용될 수 있다. 즉, 3차원 낸드 플래시 메모리에 있어서, 상기 적층 구조체(SS)의 최상부에 위치하는 상기 상부 게이트 전극(150U)은 비트 라인(BL)과 상기 채널 구조체(CS) 사이의 전기적 연결을 제어하는 상기 스트링 선택 트랜지스터(SST)의 게이트 전극으로 이용될 수 있다.
상기 하부 반도체 패턴(LSP)에 인접한 상기 절연막들(110) 중 적어도 하나는 상기 하부 반도체 패턴(LSP)의 일 측벽에 직접 접촉될 수 있다. 즉, 상기 하부 반도체 패턴(LSP)의 상면의 적어도 일부분의 높이는 상기 하부 게이트 전극(150L)의 상면의 높이보다 높을 수 있다. 상기 하부 반도체 패턴(LPS)과 상기 하부 게이트 전극(150L) 사이에 게이트 유전 패턴(162)이 배치될 수 있다. 상기 게이트 유전 패턴(162)은 일 예로, 실리콘 산화막을 포함할 수 있다. 상기 게이트 유전 패턴(162)은 상기 하부 반도체 패턴(LSP)의 일부를 산화시켜 형성한 것일 수 있다.
상기 적층 구조체(SS)와 상기 상부 반도체 패턴(USP) 사이에 수직 절연체(140)가 개재될 수 있다. 상기 수직 절연체(140)는 상단 및 하단이 오픈된 파이프 형태 또는 마카로니 형태일 수 있다. 상기 수직 절연체(140)의 바닥면은 상기 하부 반도체 패턴(LSP)의 상면의 적어도 일부분에 접할 수 있다.
도 6을 참조하면, 상기 수직 절연체(140)는 플래시 메모리 장치의 메모리 요소를 포함할 수 있다. 즉, 상기 수직 절연체(140)는 플래시 메모리 장치의 전하 저장막(CL)을 포함할 수 있다. 이러한 수직 절연체(140)에 저장되는 데이터는 상기 상부 반도체 패턴(USP)과 상기 상부 게이트 전극들(150U) 사이의 전압 차이에 의해 유발되는 파울러-노던하임 터널링을 이용하여 변경될 수 있다. 이와 달리, 상기 수직 절연체(140)는 다른 동작 원리에 기초하여 정보를 저장하는 것이 가능한 박막(예를 들면, 상변화 메모리를 위한 박막 또는 가변저항 메모리를 위한 박막)을 포함할 수도 있다.
일 실시예에 따르면, 상기 수직 절연체(140)는 차례로 적층된 상기 전하 저장막(CL) 및 터널 절연막(TL)을 포함할 수 있다. 상기 터널 절연막(TL)은 상기 상부 반도체 패턴(USP)에 직접 접촉할 수 있고, 상기 터널 절연막(TL)과 상기 상부 게이트 전극들(150U) 사이에 상기 전하 저장막(CL)이 개재될 수 있다. 일부 실시예들에 따르면, 상기 수직 절연체(140)는 상기 전하 저장막(CL)과 상기 상부 게이트 전극들(150U) 사이에 개재되는 블로킹 절연막(BIL)을 더 포함할 수 있다.
상기 전하 저장막(CL)은 일 예로, 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride), 나노 크리스탈 실리콘(nanocrystalline Si) 또는 박층화된 트랩막(laminated trap layer) 중의 적어도 하나를 포함할 수 있다. 상기 터널 절연막(TL)은 상기 전하 저장막(CL)보다 큰 밴드 갭을 갖는 물질을 포함할 수 있다. 일 예로, 상기 터널 절연막(TL)은 실리콘 산화막일 수 있다. 상기 블록킹 절연막(BIL)은 상기 전하 저장막(CL)보다 큰 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 일 예로, 상기 블록킹 절연막(BIL)은 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막일 수 있다.
상기 수직 절연체(140)는, 도시되지 않았으나, 상기 상부 반도체 패턴(USP)과 상기 절연막들(110) 사이에 개재되는 캐핑막(미도시)을 포함할 수 있다. 상기 캐핑막은 상기 절연막들(110)과 직접 접촉하고, 상기 상부 게이트 전극들(150U)에 의해 수직적으로 분리될 수 있다. 다른 실시예에 따르면, 상기 캐핑막은 상기 상부 반도체 패턴(USP)과 상기 상부 게이트 전극들(150U) 사이에서 수직적으로 연장될 수도 있다. 상기 캐핑막은 상기 전하 저장막(CL)에 대해 식각 선택성을 가지며, 상기 절연막들(110)과 다른 절연 물질을 포함할 수 있다. 일 예로, 상기 캐핑막은 실리콘 막, 실리콘 산화막, 폴리실리콘막, 실리콘 카바이드막 및 실리콘 질화막 중 적어도 하나이되, 상기 절연막들(110)과 다른 물질을 포함할 수 있다. 또 다른 예로, 상기 캐핑막은 탄탈륨 산화막(Ta2O5), 티타늄 산화막(TiO2), 하프늄 산화막(HfO2), 및/또는 지르코늄 산화막(ZrO2)과 같은 고유전막일 수 있다.
도 2 및 도 3을 다시 참조하면, 상기 게이트 전극들(150L, 150U)의 각각의 상면 및 하면 상에 수평 절연체들(160)이 배치될 수 있다. 상기 수평 절연체들(160)의 일부는 상기 상부 게이트 전극들(150U)과 상기 수직 절연체(140) 사이로 연장될 수 있으며, 상기 수평 절연체들(160)의 다른 일부는 상기 하부 게이트 전극(150L)과 상기 게이트 유전 패턴(162) 사이로 연장될 수 있다. 상기 수평 절연체들(160)은 하나의 박막 또는 복수의 박막들로 구성될 수 있다. 일 실시예에 따르면, 상기 수평 절연체들(160)은 전하 트랩형 플래시 메모리 트랜지스터의 블록킹 절연막을 포함할 수 있다.
도전 패드(165)가 상기 적층 구조체(SS)를 관통하여 상기 상부 반도체 패턴(USP)에 연결될 수 있다. 상기 도전 패드(165)의 상면은 상기 적층 구조체(SS)의 상면과 실질적으로 공면을 이룰 수 있고, 상기 도전 패드(165)의 하면은 상기 상부 반도체 패턴(USP)에 직접 접촉할 수 있다. 상기 도전 패드(165)와, 상기 도전 패드(165)에 인접한 상기 절연막(110) 사이에 상기 수직 절연체(140)가 배치될 수 있다. 상기 도전 패드(165)는 불순물이 도핑된 불순물 영역이거나, 도전 물질을 포함할 수 있다.
상기 적층 구조체(SS)의 양측에 전극 분리 패턴들(180)이 배치될 수 있다. 상기 전극 분리 패턴들(180)은 상기 공통 소스 영역들(170)을 덮을 수 있다.
상기 적층 구조체(SS) 상에 상기 적층 구조체(SS)를 가로지르는 비트 라인(BL)이 배치될 수 있다. 상기 비트 라인(BL)은 콘택 플러그(PLG)를 통해 상기 도전 패드(165)에 접속될 수 있고, 층간 절연막(190)에 의해 상기 적층 구조체(SS)로부터 이격될 수 있다.
도 7 및 도 15는 본 발명의 일 실시예에 따른 3차원 메모리 소자의 제조방법을 설명하기 위한 도면들로, 도 2의 Ⅰ-Ⅰ'에 대응하는 단면도들이다.
도 7을 참조하면, 기판(100) 상에 하부 절연막(105)이 형성될 수 있다. 상기 기판(100)은 일 예로, 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다. 일 예로, 상기 하부 절연막(105)은 열산화 공정을 통해 형성된 실리콘 산화막이거나, 증착 기술을 이용하여 형성된 실리콘 산화막일 수 있다.
상기 하부 절연막(105) 상에 희생막들(106) 및 절연막들(110)을 교대로 그리고 반복적으로 증착하여 박막 구조체(TS)가 형성될 수 있다.
일 실시예에 따르면, 상기 희생막들(106)은 동일한 두께를 가지도록 형성될 수 있다. 그러나, 다른 실시예에 따르면, 상기 희생막들(106) 중 최하층 및 최상층의 희생막들(106)은 이들 사이에 위치한 희생막들(106)에 비해 두껍게 형성될 수 있다. 상기 절연막들(110)은 동일한 두께를 가지거나, 상기 절연막들(110) 중 일부는 두께가 다를 수도 있다. 상기 하부 절연막(105)은 그 위에 형성되는 상기 희생막들(106) 및 상기 절연막들(110)보다 얇은 두께를 가질 수 있다.
상기 희생막들(106) 및 상기 절연막(110)들은 일 예로, 열적 화학기상증착(Thermal CVD), 플라즈마 인핸스드 화학기상증착(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 공정을 이용하여 형성될 수 있다.
일 실시예에 따르면, 상기 희생막들(106) 및 상기 절연막들(110)은 서로 다른 식각 선택성을 갖는 물질을 포함할 수 있다. 일 예로, 상기 희생막들(106)은 실리콘막, 실리콘 산화막, 실리콘 카바이드, 실리콘 산질화막 및 실리콘 질화막 중의 적어도 하나일 수 있다. 상기 절연막들(110)은 실리콘막, 실리콘 산화막, 실리콘 카바이드막, 실리콘 산질화막, 및 실리콘 질화막 중의 적어도 하나이되, 상기 희생막들(106)과 다른 물질일 수 있다. 일 예로, 상기 희생막들(106)은 실리콘 질화막으로 형성될 수 있고, 상기 절연막들(110)은 실리콘 산화막으로 형성될 수 있다. 그러나, 다른 실시예에 따르면, 상기 희생막들(106)은 도전 물질로 형성될 수 있고, 상기 절연막들(110)은 절연 물질로 형성될 수도 있다.
도 8을 참조하면, 상기 박막 구조체(TS)를 관통하여 상기 기판(100)을 노출하는 관통 홀(H)이 형성될 수 있다. 상기 관통 홀(H)은 상기 박막 구조체(TS) 내에 복수 개로 형성될 수 있고, 복수 개의 상기 관통 홀들(H)은, 평면적 관점에서, 상기 박막 구조체(TS)의 상면 상에 2차원적으로 형성될 수 있다. 일 실시예에 따르면, 상기 관통 홀들(H)은 상기 제1 방향(D1)을 따라 배열될 수 있다. 다른 실시예에 따르면, 상기 관통 홀들(H)은 상기 제1 방향(D1)을 따라 지그재그로 배치될 수도 있다.
상기 관통 홀(H)을 형성하는 것은, 상기 박막 구조체(TS) 상에 상기 관통 홀(H)이 형성될 영역을 정의하는 개구부를 갖는 제1 마스크 패턴(미도시)을 형성하는 것, 및 상기 제1 마스크 패턴을 식각 마스크로 상기 박막 구조체(TS)를 이방성 식각하는 것을 포함할 수 있다. 상기 제1 마스크 패턴은 상기 희생막들(106) 및 상기 절연막들(110)에 대하여 식각 선택성을 갖는 물질로 형성될 수 있다. 상기 식각 공정에 의해 상기 기판(100)의 상면이 과식각되어, 상기 기판(100)의 상부가 리세스될 수 있다. 이에 따라, 상기 관통 홀(H)은 상기 기판(100)의 적어도 일부를 관통할 수 있다. 일 실시예에 따르면, 도 8에 도시된 바와 같이, 상기 기판(100)을 관통하는 상기 관통 홀(H)의 하부는 상기 제3 방향(D3)을 따라 증가하는 폭을 가질 수 있다.
상기 식각 공정 후, 식각 부산물이 상기 관통 홀(H)의 내측벽 및 바닥면 상에 증착되어 불순물층(115)이 형성될 수 있다. 상기 불순물층(115)은 상기 관통 홀(H)의 상기 내측벽 및 상기 바닥면 상에 형성되는 자연 산화막을 더 포함할 수 있다. 상기 불순물층(115)은 탄소 및 산소 중 적어도 하나를 포함할 수 있다.
이방성 식각 공정의 특성에 따라, 상기 불순물층(115)의 두께는 상기 관통 홀(H)의 상기 내측벽보다 상기 관통 홀(H)의 상기 바닥면에서 더 두꺼울 수 있다. 일 예로, 상기 불순물층(115)은 상기 관통 홀(H)의 상기 내측벽에서 제1 두께(T1)를 가지고, 상기 관통 홀(H)의 상기 바닥면에서 제2 두께(T2)를 가질 수 있다. 상기 제2 두께(T2)는 상기 제1 두께(T1)보다 두꺼울 수 있다.
도 9를 참조하면, 세정 공정을 수행하여 상기 관통 홀(H) 내에서 상기 불순물층(115)의 일부가 제거될 수 있다. 상기 세정 공정은, 일 예로, NH3나 Cl2 가스를 이용한 플라즈마 처리(plasma treatment) 공정, 에싱 공정, 및/또는 스트립 공정을 이용하여 수행될 수 있다.
상기 세정 공정은 상기 관통 홀(H)의 상기 내측벽에서 상기 불순물층(115)이 제거될 때까지 수행될 수 있다. 이에 따라, 상기 관통 홀(H)은 상기 기판(100)의 내측벽을 노출할 수 있다. 상기 불순물층(115)이 상기 관통 홀(H)의 상기 내측벽보다 상기 관통 홀(H)의 상기 바닥면에서 더 두껍게 형성됨에 따라, 상기 세정 공정 후 상기 관통 홀(H)의 상기 바닥면 상에 상기 불순물층(115)의 잔부가 남을 수 있다. 상기 불순물층(115)의 상기 잔부는 상기 관통 홀(H) 내에 국소적으로 제공될 수 있다.
도 10을 참조하면, 상기 관통 홀(H)의 하부 영역을 채우는 하부 반도체 패턴(LSP)이 형성될 수 있다. 상기 하부 반도체 패턴(LSP)은 상기 관통 홀(H)에 의해 노출된 상기 기판(100)을 시드로 이용하는 선택적 에피택시얼 성장 공정을 수행하여 형성될 수 있다. 이 경우, 상기 불순물층(115) 상에서 상기 하부 반도체 패턴(LSP)의 에피택시얼 성장은 억제될 수 있다. 상기 하부 반도체 패턴(LSP)은 상기 관통 홀(H)에 의해 노출된 상기 기판(100)의 상기 내측벽만을 시드로 하여 성장될 수 있다. 이에 따라, 상기 하부 반도체 패턴(LSP)과 상기 불순물층(115) 사이에 공극(void, 118)이 형성될 수 있다. 상기 공극(118)은 상기 관통 홀(H) 내에 국소적으로 형성될 수 있다.
일 실시예에 따르면, 상기 하부 반도체 패턴(LSP)은 상기 기판(100)의 적어도 일부를 관통하는 필라 형태로 형성될 수 있다. 상기 공극(118)은 상기 하부 반도체 패턴(LSP)의 바닥면(LSP_L)과 상기 관통 홀의 상기 바닥면 사이에 개재할 수 있다. 상기 하부 반도체 패턴(LSP)의 바닥면(LSP_L)은 상기 기판(100)의 상면보다 낮은 높이에 위치할 수 있고, 상기 공극(118)의 내면의 일부를 이룰 수 있다. 일 실시예에 따르면, 상기 하부 반도체 패턴(LSP)의 상기 바닥면(LSP_L)은 곡면을 포함할 수 있다. 상기 불순물층(115)은 상기 공극(118)과 상기 관통 홀의 상기 바닥면 사이에 개재할 수 있다. 상기 불순물층(115)의 상면(115_U)은 상기 공극(118)의 상기 내면의 다른 일부를 이룰 수 있다. 상기 공극(118)은 상기 하부 반도체 패턴(LSP)의 상기 바닥면(LSP_L) 및 상기 불순물층(115)의 상기 상면(115_U)에 의해 정의될 수 있다. 즉, 상기 공극(118)은 상기 하부 반도체 패턴(LSP)과 상기 불순물층(115)에 의해 둘러싸인 빈 영역일 수 있다. 일 실시예에 따르면, 상기 불순물층(115)의 상기 상면(115_U)은 실질적으로 평평할 수 있다.
일 단면의 관점에서, 상기 공극(118)의 제1 직경(d1)은 상기 관통 홀(H)의 상기 바닥면의 제2 직경(d2)의 50% 보다 클 수 있다. 여기서, 상기 제1 직경(d1)은 상기 공극(118)의 내면 사이의 최대 거리이고, 상기 제2 직경(d2)은 상기 관통 홀(H)의 상기 바닥면의 최대 직경일 수 있다. 상기 제1 직경(d1) 및 상기 제2 직경(d2)은 상기 기판(100)의 상면에 평행한 방향을 따라 측정한 거리일 수 있다.
일반적으로, 상기 관통 홀(H)이 복수 개로 형성되는 경우, 상기 세정 공정은 복수 개의 상기 관통 홀들(H) 각각의 상기 내측벽 및 상기 바닥면에서 상기 불순물층(115)이 제거될 때까지 수행될 수 있다. 이 경우, 상기 불순물층(115)은 상기 관통 홀들(H) 각각의 상기 내측벽보다 상기 바닥면에서 더 두꺼운 두께를 가지므로, 상기 관통 홀들(H)의 상기 바닥면들의 각각에서 상기 불순물층(115)을 완전히 제거하는 것을 어려울 수 있다. 즉, 상기 관통 홀들(H) 중 적어도 하나의 상기 바닥면에서 상기 불순물층(115)은 완전히 제거되지 않고 부분적으로 남을 수 있다. 상기 하부 반도체 패턴(LSP)의 에피택시얼 성장은 상기 불순물층(115) 상에서 억제될 수 있고, 이에 따라, 상기 관통 홀들(H) 중 적어도 하나의 상기 바닥면에서 상기 하부 반도체 패턴(LSP)의 성장은 억제될 수 있다. 이 경우, 서로 인접하는 관통 홀들(H) 내에 각각 형성되는 하부 반도체 패턴들(LSP)은 서로 다른 높이를 가지도록 형성될 수 있고, 서로 인접하는 상기 하부 반도체 패턴들(LSP)의 높이는 불균일한 산포를 가질 수 있다. 이에 따라, 상기 하부 반도체 패턴들(LSP)과 후술될 게이트 전극들 사이의 누설 전류와 같은 전기적 불량이 초래될 수 있다.
본 발명의 개념에 따르면, 상기 세정 공정은 복수 개의 상기 관통 홀들(H) 각각의 상기 내측벽에서 상기 불순물층(115)이 제거될 때까지 수행될 수 있다. 즉, 상기 관통 홀들(H) 각각의 상기 바닥면에서 상기 불순물층(115)은 제거되지 않고 남을 수 있다. 이 경우, 상기 하부 반도체 패턴(LSP)은 상기 관통 홀들(H) 각각에 의해 노출되는 상기 기판(100)의 상기 내측벽만을 시드로 하여 성장될 수 있다. 이에 따라, 서로 인접하는 관통 홀들(H) 내에 각각 형성되는 하부 반도체 패턴들(LSP)은 실질적으로 동일한 높이를 가지도록 형성될 수 있고, 서로 인접하는 상기 하부 반도체 패턴들(LSP)의 높이는 균일한 산포를 가질 수 있다. 따라서, 전기적 특성이 개선된 3차원 메모리 소자가 제공될 수 있다.
일 실시예에 따르면, 상기 하부 반도체 패턴(LSP)은 적어도 하나의 상기 희생막(106)의 측벽을 덮을 수 있다. 상기 하부 반도체 패턴(LSP)의 상면은 수직적으로 인접하는 상기 희생막들(106) 사이에 위치할 수 있다.
상기 하부 반도체 패턴(LSP)은 단결정 구조 또는 다결정 구조를 포함할 수 있다. 상기 하부 반도체 패턴(LSP)은 일 예로, 실리콘을 포함할 수 있으나 이에 한정되지 않는다. 일 예로, 탄소 나노 구조물들, 유기 반도체 물질들 및 화합물 반도체들이 상기 하부 반도체 패턴(LSP)을 위해 사용될 수 있다.
상기 하부 반도체 패턴(LSP)은 상기 기판(100)과 동일한 도전형을 가질 수 있다. 선택적 에피택시얼 성장 공정 시에 인시츄(in-situ)로 상기 하부 반도체 패턴(LSP)에 불순물이 도핑될 수 있다. 이와 달리, 상기 하부 반도체 패턴(LSP)을 형성한 후, 상기 하부 반도체 패턴(LSP)에 불순물이 이온 주입될 수도 있다.
도 11을 참조하면, 상기 하부 반도체 패턴(LSP)이 형성된 상기 관통 홀(H)의 내측벽을 덮으며, 상기 하부 반도체 패턴(LSP)을 노출시키는 수직 절연체(140) 및 제1 반도체 패턴(120)이 형성될 수 있다.
구체적으로, 상기 하부 반도체 패턴(LSP)이 형성된 상기 관통 홀(H)의 내측벽을 덮는 수직 절연막 및 제1 반도체막이 차례로 형성될 수 있다. 상기 수직 절연막 및 상기 제1 반도체막은 상기 관통 홀(H)의 일부를 채우도록 형성될 수 있다. 즉, 상기 관통 홀(H)은 상기 수직 절연막 및 상기 제1 반도체막에 의해 완전하게 채워지지 않을 수 있다. 나아가, 상기 수직 절연막은 상기 관통 홀(H)에 의해 노출된 상기 하부 반도체 패턴(LSP)의 상면을 덮을 수 있다. 상기 수직 절연막은 복수의 박막들로 형성될 수 있으며, 일 예로, 플라즈마 인핸스드 화학기상증착(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 증착될 수 있다.
상기 수직 절연막은, 플래시 메모리 장치의 메모리 요소로서 사용되는 전하 저장막을 포함할 수 있다. 일 예로, 싱기 전하 저장막은 트랩 절연막 또는 도전성 나노 도트들(conductive nano dots)을 포함하는 절연막일 수 있다. 이와 달리, 상기 수직 절연막은 상변화 메모리를 위한 박막 또는 가변저항 메모리를 위한 박막을 포함할 수도 있다.
일 실시예에 따르면, 도 6에 도시된 바와 같이, 상기 수직 절연막은 차례로 적층된 블로킹 절연막(BIL), 전하 저장막(CL) 및 터널 절연막(TL)을 포함할 수 있다. 상기 블로킹 절연막(BIL)은 상기 관통 홀(H)에 의해 노출된 상기 희생막들(106) 및 상기 절연막들(110)의 측벽들과 상기 하부 반도체 패턴(LSP)의 상면을 덮을 수 있다. 상기 블로킹 절연막(BIL)은 일 예로, 실리콘 산화막으로 형성될 수 있다. 상기 전하 저장막(CL)은 트랩 절연막, 또는 도전성 나노 돗들(conductive nano dots)을 포함하는 절연막을 포함할 수 있다. 일 예로, 상기 전하 저장막(CL)은 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride), 나노크리스탈 실리콘(nanocrystalline Si) 또는 박층화된 트랩막(laminated trap layer) 중의 적어도 하나를 포함할 수 있다. 상기 터널 절연막(TL)은 상기 전하 저장막(CL)보다 큰 밴드 갭을 갖는 물질들 중의 한가지일 수 있다. 일 예로, 터널 절연막(TL)은 실리콘 산화막일 수 있다.
상기 제1 반도체막은 상기 수직 절연막 상에 형성될 수 있다. 일 실시예에 따르면, 상기 제1 반도체막은 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 기술들 중의 한가지를 사용하여 형성되는 반도체 물질(예를 들면, 다결정 실리콘막, 단결정 실리콘막, 또는 비정질 실리콘막)일 수 있다.
상기 수직 절연막 및 상기 제1 반도체막이 차례로 형성된 후, 상기 하부 반도체 패턴(LSP)의 상면 상의 상기 제1 반도체막 및 상기 수직 절연막을 이방성 식각하여 상기 하부 반도체 패턴(LSP)을 노출할 수 있다. 이에 따라, 상기 관통 홀(H)의 내측벽에 상기 제1 반도체 패턴(120) 및 상기 수직 절연체(140)가 형성될 수 있다. 즉, 상기 수직 절연체(140) 및 상기 제1 반도체 패턴(120)은 열린 양단을 갖는 원통 모양으로 형성될 수 있다. 상기 제1 반도체막 및 상기 수직 절연막을 이방성 식각하는 동안 과식각(over-etch)의 결과로서, 상기 제1 반도체 패턴(120) 및 상기 수직 절연체(140)에 의해 노출되는 상기 하부 반도체 패턴(LSP)의 상면이 리세스될 수도 있다.
한편, 상기 이방성 식각 공정에 의해 상기 제1 반도체 패턴(120)의 아래에 위치하는 상기 수직 절연막의 일부분은 식각되지 않을 수 있다. 이 경우, 상기 수직 절연체(140)는 상기 제1 반도체 패턴(120)의 바닥면과 상기 하부 반도체 패턴(LSP)의 상면 사이에 개재되는 바닥부를 가질 수 있다. 이에 따라, 상기 수직 절연체(140)의 바닥면은 상기 하부 반도체 패턴(LSP)의 상면의 적어도 일 부분에 접할 수 있다.
이에 더하여, 상기 제1 반도체막 및 상기 수직 절연막에 대한 이방성 식각 동안, 상기 박막 구조체(TS)의 상면이 노출될 수 있다. 이에 따라, 상기 수직 절연체(140) 및 상기 제1 반도체 패턴(120)은 상기 관통 홀(H) 내에 국소적으로 형성될 수 있다. 즉, 상기 수직 절연체(140) 및 상기 제1 반도체 패턴(120)은 복수 개의 상기 관통 홀들(H) 내에서 복수 개로 형성될 수 있고, 복수 개의 상기 수직 절연체들(140) 및 상기 제1 반도체 패턴들(120)은 평면적 관점에서 2차원적으로 배열될 수 있다.
도 12를 참조하면, 상기 수직 절연체(140) 및 상기 제1 반도체 패턴(120)이 형성된 결과물 상에, 제2 반도체 패턴(125) 및 매립 절연 패턴(130)이 형성될 수 있다.
구체적으로, 상기 수직 절연체(140) 및 상기 제1 반도체 패턴(120)이 형성된 상기 관통 홀(H) 내에 제2 반도체막 및 매립 절연막이 차례로 형성될 수 있다. 상기 제2 반도체막은 상기 관통 홀(H)을 완전히 매립하지 않는 두께로, 상기 관통 홀(H) 내에 컨포말하게 형성될 수 있다. 상기 제2 반도체막은 상기 하부 반도체 패턴(LSP)과 상기 제1 반도체 패턴(120)을 연결할 수 있다. 상기 제2 반도체막은 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 기술들 중의 한가지를 사용하여 형성되는 반도체 물질(예를 들면, 다결정 실리콘막, 단결정 실리콘막, 또는 비정질 실리콘막)일 수 있다. 상기 매립 절연막은 상기 관통 홀(H)의 내부를 완전히 채우도록 형성될 수 있다. 상기 매립 절연막은 에스오지(SOG) 기술을 이용하여 형성되는 절연성 물질들 및 실리콘 산화막 중의 한가지일 수 있다. 이 후, 상기 제2 반도체막 및 상기 매립 절연막을 평탄화하여 상기 박막 구조체(TS)의 상면을 노출함으로써, 상기 제2 반도체 패턴(125) 및 상기 매립 절연 패턴(130)이 상기 관통 홀(H) 내에 국소적으로 형성될 수 있다.
상기 제2 반도체 패턴(125)은 상기 관통 홀(H) 내에 일단이 닫힌 상태의 파이프 형태(pipe-shaped), 일단이 닫힌 상태의 중공의 실린더 형태(hollow cylindrical shape), 또는 컵(cup) 모양으로 형성될 수 있다. 그러나, 다른 실시예에 따르면, 상기 제2 반도체 패턴(125)은 상기 관통 홀(H)을 채우는 필라(pillar) 형태로 형성될 수도 있다.
상기 매립 절연 패턴(130)은 상기 제2 반도체 패턴(125)이 형성된 상기 관통 홀(H)의 내부를 채우도록 형성될 수 있다.
이에 따라, 상기 제1 및 제2 반도체 패턴들(120, 125)에 의해 정의되는 상부 반도체 패턴(USP)이 형성될 수 있다. 상기 상부 반도체 패턴(USP)은 상기 하부 반도체 패턴(LSP) 상에 형성될 수 있다. 상기 상부 반도체 패턴(USP)과 상기 하부 반도체 패턴(LSP)은 채널 구조체(CS)로 정의될 수 있다.
도 13을 참조하면, 상기 박막 구조체(TS)를 패터닝하여 서로 인접하는 채널 구조체들(CS) 사이에 상기 기판(100)을 노출시키는 트렌치들(T)이 형성될 수 있다.
구체적으로, 상기 트렌치들(T)을 형성하는 것은, 상기 박막 구조체(TS) 상에 상기 트렌치들(T)이 형성될 평면적 위치를 정의하는 제2 마스크 패턴들(미도시)을 형성하는 것, 및 상기 제2 마스크 패턴들을 식각 마스크로 상기 박막 구조체(TS)를 이방성 식각하는 것을 포함할 수 있다.
상기 트렌치들(T)은 상기 상부 및 하부 반도체 패턴들(USP 및 LSP)로부터 이격되어, 상기 희생막들(106) 및 상기 절연막들(110)의 측벽들을 노출시키도록 형성될 수 있다. 평면적 관점에서 상기 트렌치들(T)은 라인 형태 또는 직사각형으로 형성될 수 있으며, 일 단면의 관점에서 상기 트렌치들(T)은 상기 기판(100)의 상면을 노출시키도록 형성될 수 있다. 상기 식각 공정 동안, 상기 기판(100)의 상부가 과식각되어, 상기 기판(100)의 상부가 리세스될 수 있다. 상기 트렌치들(T)은 이방성 식각 공정에 의해 상기 기판(100)으로부터의 거리에 따라 다른 폭을 가질 수 있다. 즉, 상기 트렌치들(T)의 하부의 폭은 상기 트렌치들(T)의 상부의 폭보다 좁을 수 있다.
상기 트렌치들(T)이 형성됨에 따라, 상기 박막 구조체(TS)는 일 방향으로 연장된 라인 형태를 가질 수 있다. 하나의 라인 형태의 상기 박막 구조체(TS)는 복수의 상기 채널 구조체들(CS)에 의해 관통될 수 있다.
도 14를 참조하면, 상기 트렌치들(T)에 의해 노출된 상기 희생막들(106)을 제거하여, 상기 절연막들(110) 사이에 하부 및 상부 리세스 영역들(R_L, R_U)을 형성할 수 있다.
구체적으로, 상기 하부 및 상부 리세스 영역들(R_L, R_U)은, 상기 절연막들(110), 상기 수직 절연체(140), 상기 하부 반도체 패턴(LSP), 상기 하부 절연막(105), 및 상기 기판(100)에 대해 식각 선택성을 갖는 식각 조건을 이용하여, 상기 희생막들(106)을 등방적으로 식각하여 형성될 수 있다. 상기 희생막들(106)은 상기 등방성 식각 공정에 의해 완전히 제거될 수 있다. 일 예로, 상기 희생막들(106)이 실리콘 질화막이고, 상기 절연막들(110)이 실리콘 산화막인 경우, 상기 식각 공정은 인산을 포함하는 식각액을 사용하여 수행될 수 있다.
상기 하부 리세스 영역(R_L)은 상기 트렌치들(T)로부터 상기 절연막들(110) 및 상기 하부 절연막(105) 사이로 수평적으로 연장될 수 있으며, 상기 하부 반도체 패턴(LSP)의 측벽의 일부분을 노출시킬 수 있다. 상기 상부 리세스 영역들(R_U)은 상기 트렌치들(T)로부터 상기 절연막들(110) 사이로 수평적으로 연장될 수 있으며, 상기 수직 절연체(140)의 측벽의 부분들을 노출시킬 수 있다. 즉, 상기 하부 리세스 영역(R_L)은 수직적으로 인접한 상기 절연막들(110 및 105)과 상기 하부 반도체 패턴(LSP)의 일측벽에 의해 정의될 수 있고, 상기 상부 리세스 영역들(R_U)은 수직적으로 인접한 상기 절연막들(110)과 상기 수직 절연체(140)의 일측벽에 의해 정의될 수 있다.
상기 하부 및 상부 리세스 영역들(R_L, R_U)의 수직적 높이는 상기 희생막들(106)의 두께와 실질적으로 동일할 수 있다. 일 실시예에 따르면, 상기 하부 리세스 영역(R_L)의 수직적 높이가 상기 상부 리세스 영역들(R_U)의 수직적 높이보다 클 수 있다. 이와 달리, 상기 하부 및 상부 리세스 영역들(R_L, R_U)의 수직적 높이는 실질적으로 서로 동일할 수도 있다.
상기 리세스 영역들(R_U, R_L)이 형성된 후, 상기 하부 리세스 영역(R_L)에 게이트 유전 패턴(162)이 형성될 수 있다. 일 예로, 상기 게이트 유전 패턴(162)을 형성하는 것은, 열산화 공정을 수행하여 상기 하부 리세스 영역(R_L)에 의해 노출된 상기 하부 반도체 패턴(LSP)의 측벽의 일부분을 산화시키는 것을 포함할 수 있다. 상기 게이트 유전 패턴(162)은 일 예로, 실리콘 산화물을 포함할 수 있다.
도 15를 참조하면, 상기 하부 및 상부 리세스 영역들(R_L, R_U)의 내벽들을 덮는 수평 절연체들(160), 및 상기 하부 및 상부 리세스 영역들(R_L, R_U)의 나머지 공간을 채우는 하부 및 상부 게이트 전극들(150L, 150U)이 형성될 수 있다.
상기 수평 절연체들(160), 및 상기 하부 및 상부 게이트 전극들(150L, 150U)을 형성하는 것은, 상기 하부 및 상부 리세스 영역들(R_L, R_U)을 차례로 덮는 수평 절연막 및 도전막을 형성하는 것, 및 상기 트렌치들(T) 내에서 상기 수평 절연막 및 상기 도전막을 제거하여 상기 하부 및 상부 리세스 영역들(R_L, R_U) 내에 상기 수평 절연체들(160) 및 상기 하부 및 상부 게이트 전극들(150L, 150U)을 국소적으로 형성하는 것을 포함할 수 있다.
상기 수평 절연막은, 상기 수직 절연막과 유사하게, 하나의 박막 또는 복수의 박막들로 구성될 수 있다. 일 실시예에 따르면, 상기 수평 절연막은 전하 트랩형 플래시 메모리 트랜지스터의 블록킹 절연막을 포함할 수 있다. 상기 블록킹 절연막은, 도 6를 참조하여 설명한, 상기 터널 절연막(TL)보다 작고 상기 전하 저장막(CL)보다 큰 밴드 갭을 갖는 물질들 중의 한가지일 수 있다. 일 예로, 상기 블록킹 절연막은 알루미늄 산화막 및 하프늄 산화막 등과 같은 고유전막들 중의 하나일 수 있다.
상기 도전막은 상기 하부 및 상부 리세스 영역들(R_L, R_U)을 채우면서 상기 트렌치들(T)의 내벽을 컨포말하게 덮도록 형성될 수 있다. 이 경우, 상기 하부 및 상부 게이트 전극들(150L, 150U)을 형성하는 것은 상기 트렌치들(T) 내에서 상기 도전막을 등방성 식각의 방법으로 제거하는 것을 포함할 수 있다. 이와 달리, 다른 실시예에 따르면, 상기 도전막은 상기 트렌치들(T)을 채우도록 형성될 수 있으며, 이 경우 상기 하부 및 상부 게이트 전극들(150L, 150U)은 상기 트렌치들(T) 내에서 상기 도전막을 이방성 식각의 방법으로 제거하는 것을 포함할 수 있다. 일 실시예에 따르면, 상부 리세스 영역들(R_U) 내에 상기 상부 게이트 전극들(150U)이 형성될 수 있고, 상기 하부 리세스 영역(R_L)에 상기 하부 게이트 전극(150L)이 형성될 수 있다. 일 실시예에 따르면, 상기 도전막을 형성하는 것은, 배리어 금속막 및 금속막을 차례로 증착하는 것을 포함할 수 있다. 상기 배리어 금속막은 일 예로, TiN, TaN 또는 WN와 같은 금속 질화막으로 이루어질 수 있고, 상기 금속막은 일 예로, W, Al, Ti, Ta, Co 또는 Cu와 같은 금속 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 상부 리세스 영역들(R_U)에서 상기 수평 절연체들(160)은 상기 수직 절연체(140)와 직접 접촉될 수 있고, 상기 하부 리세스 영역(R_L)에서 상기 수평 절연체들(160)은 상기 하부 반도체 패턴(LSP) 상의 상기 게이트 유전 패턴(162)과 직접 접촉될 수 있다.
상기 게이트 전극들(150L, 150U) 및 이들 사이에 개재된 상기 절연막들(110)은 적층 구조체(SS)로 정의될 수 있다.
상기 하부 및 상부 게이트 전극들(150L, 150U)을 형성한 후, 상기 기판(100)에 공통 소스 영역들(170)이 형성될 수 있다. 상기 공통 소스 영역들(170)은 상기 트렌치들(T)에 의해 노출된 상기 기판(100)에 이온 주입 공정을 수행하여 형성될 수 있다. 상기 공통 소스 영역들(170)은 상기 하부 반도체 패턴(LSP)과 다른 도전형을 가질 수 있다. 이와 달리, 상기 하부 반도체 패턴(LSP)과 접하는 상기 기판(100)의 영역은 상기 하부 반도체 패턴(LSP)과 동일한 도전형을 가질 수 있다. 플래시 메모리 장치를 위한 본 발명의 일 실시예에 따르면, 상기 공통 소스 영역들(170)의 각각은 서로 연결되어 등전위 상태에 있을 수 있다. 그러나, 다른 실시예에 따르면, 상기 공통 소스 영역들(170)의 각각은 서로 다른 전위를 가질 수 있도록 전기적으로 분리될 수 있다. 또 다른 실시예에 따르면, 상기 공통 소스 영역들(170)은, 서로 다른 복수의 공통 소스 영역들(170)을 포함하는, 독립적인 복수의 소스 그룹들을 구성할 수 있으며, 상기 소스 그룹들의 각각은 서로 다른 전위를 갖도록 전기적으로 분리될 수 있다.
도 3을 다시 참조하면, 상기 공통 소스 영역들(170) 상에 상기 트렌치들(T)을 채우는 전극 분리 패턴들(180)이 형성될 수 있다. 상기 전극 분리 패턴들(180)은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막 중의 적어도 한가지로 형성될 수 있다.
더하여, 상기 제1 및 제2 반도체 패턴들(120, 125)에 접속하는 도전 패드(165)가 형성될 수 있다. 상기 도전 패드(165)는 상기 제1 및 제2 반도체 패턴들(120, 125)의 상부 영역을 리세스한 후, 상기 리세스된 영역 내에 도전 물질을 채움으로써 형성될 수 있다. 더하여, 상기 도전 패드(165)는 상기 제1 및 제2 반도체 패턴들(120, 125)과 다른 도전형의 불순물 도핑하여 형성될 수 있다.
이 후, 상기 적층 구조체(SS) 상에 상기 도전 패드(165)에 접속하는 콘택 플러그(PLG), 및 상기 콘택 플러그(PLG)에 연결되는 비트 라인(BL)이 형성될 수 있다. 상기 비트 라인(BL)은 상기 콘택 플러그(PLG)를 통해 상기 제1 및 제2 반도체 패턴들(120, 125)에 전기적으로 연결될 수 있다. 상기 비트 라인(BL)은 상기 하부 및 상부 게이트 전극들(150L, 150U), 또는 상기 트렌치들(T)을 가로지르도록 형성될 수 있다. 상기 비트 라인(BL)은 층간 절연막(190)에 의해 상기 적층 구조체(SS)로부터 이격되어 형성될 수 있다.
본 발명의 개념에 따르면, 기판의 적어도 일부를 관통하는 관통 홀 내에 하부 반도체 패턴이 제공될 수 있고, 상기 관통 홀 내에 불순물층이 제공되어 상기 하부 반도체 패턴 아래에 국소적으로 위치할 수 있다. 상기 관통 홀 내에 상기 하부 반도체 패턴과 상기 불순물층에 의해 둘러싸인 공극이 개재할 수 있다.
상기 하부 반도체 패턴은 상기 관통 홀에 의해 노출되는 상기 기판을 시드로 하여 형성된 에피택시얼 패턴일 수 있다. 상기 불균일층에 의해 상기 관통 홀의 바닥면에서 상기 하부 반도체 패턴의 성장은 억제될 수 있고, 상기 하부 반도체 패턴은 상기 관통 홀에 의해 노출되는 상기 기판의 내측벽만을 시드로 하여 성장될 수 있다. 이에 따라, 서로 인접하는 하부 반도체 패턴들은 실질적으로 동일한 높이를 가지도록 형성될 수 있다. 즉, 서로 인접하는 상기 하부 반도체 패턴들의 높이는 균일한 산포를 가질 수 있다. 따라서, 전기적 특성이 개선되고 우수한 신뢰성을 갖는 3차원 메모리 소자가 제공될 수 있다.
도 16은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 16을 참조하면, 메모리 시스템(1100)은 PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
메모리 시스템(1100)은 컨트롤러(1110), 키패드(keypad), 키보드 및 디스플레이와 같은 입출력 장치(1120), 메모리(1130), 인터페이스(1140), 및 버스(1150)를 포함한다. 메모리(1130)와 인터페이스(1140)는 버스(1150)를 통해 상호 소통된다.
컨트롤러(1110)는 적어도 하나의 마이크로 프로세서, 디지털 시그널 프로세서, 마이크로 컨트롤러, 또는 그와 유사한 다른 프로세스 장치들을 포함한다. 메모리(1130)는 컨트롤러에 의해 수행된 명령을 저장하는 데에 사용될 수 있다. 입출력 장치(1120)는 시스템(1100) 외부로부터 데이터 또는 신호를 입력받거나 또는 시스템(1100) 외부로 데이터 또는 신호를 출력할 수 있다. 예를 들어, 입출력 장치(1120)는 키보드, 키패드 또는 디스플레이 소자를 포함할 수 있다.
메모리(1130)는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함한다. 메모리(1130)는 또한 다른 종류의 메모리, 임의의 수시 접근이 가능한 휘발성 메모리, 기타 다양한 종류의 메모리를 더 포함할 수 있다.
인터페이스(1140)는 데이터를 통신 네트워크로 송출하거나, 네트워크로부터 데이터를 받는 역할을 한다.
또한, 본 발명에 따른 3차원 반도체 메모리 장치 또는 메모리 시스템은 다양한 형태들의 패키지로 실장 될 수 있다. 예를 들면, 본 발명에 따른 3차원 반도체 메모리 장치 또는 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 17은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 17을 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(1200)는 플래시 메모리 장치(1210)를 장착한다. 플래시 메모리 장치(1210)는 상술된 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함한다. 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와 플래시 메모리 장치(1210) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함한다.
SRAM(1221)은 프로세싱 유닛(1222)의 동작 메모리로써 사용된다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(1224)은 멀티 비트 플래시 메모리 장치(1210)로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(1225)는 본 발명의 플래시 메모리 장치(1210)와 인터페이싱 한다. 프로세싱 유닛(1222)은 메모리 컨트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 18은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
도 18을 참조하면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 플래시 메모리 시스템(1310)이 장착된다. 플래시 메모리 시스템(1310)은 상술된 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함한다. 본 발명에 따른 정보 처리 시스템(1300)은 플래시 메모리 시스템(1310)과 각각 시스템 버스(1360)에 전기적으로 연결된 모뎀(1320), 중앙처리장치(1330), 램(1340), 유저 인터페이스(1350)를 포함한다. 플래시 메모리 시스템(1310)은 앞서 언급된 메모리 시스템 또는 플래시 메모리 시스템과 실질적으로 동일하게 구성될 것이다. 플래시 메모리 시스템(1310)은 플래시 메모리 장치(1311) 및 메모리 컨트롤러(1312)를 포함한다. 플래시 메모리 시스템(1310)에는 중앙처리장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다. 여기서, 상술한 플래시 메모리 시스템(1310)이 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 플래시 메모리 시스템(1310)에 안정적으로 저장할 수 있다. 그리고 신뢰성의 증대에 따라, 플래시 메모리 시스템(1310)은 에러 정정에 소요되는 자원을 절감할 수 있어 고속의 데이터 교환 기능을 정보 처리 시스템(1300)에 제공할 것이다. 도시되지 않았지만, 본 발명에 따른 정보 처리 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 105: 하부 절연막
110: 절연막 150L, 150U: 게이트 전극들
SS: 적층 구조체 LSP: 하부 반도체 패턴
USP: 상부 반도체 패턴 120: 제1 반도체 패턴
125: 제2 반도체 패턴 115: 불순물층
118: 공극 130: 매립 절연 패턴
140: 수직 절연체 160: 수평 절연체
165: 도전패드 PLG: 플러그
BL: 비트 라인 190: 층간 절연막

Claims (20)

  1. 기판 상에, 상기 기판의 상면에 수직한 방향으로 적층된 복수 개의 게이트 전극들;
    상기 게이트 전극들을 관통하여 상기 기판에 연결되는 채널 구조체;
    상기 기판 내에 제공되고, 상기 채널 구조체 아래에 위치하는 불순물층; 및
    상기 기판 내에 제공되고, 상기 채널 구조체 아래에 위치하는 공극(void)을 포함하되,
    상기 공극은 상기 채널 구조체와 상기 불순물층 사이에 개재하는 3차원 반도체 소자.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 채널 구조체는:
    상기 기판의 적어도 일부를 관통하는 하부 반도체 패턴; 및
    상기 하부 반도체 패턴을 사이에 두고 상기 기판으로부터 이격된 상부 반도체 패턴을 포함하고,
    상기 공극은 상기 하부 반도체 패턴과 상기 불순물층 사이에 개재하는 3차원 반도체 소자.
  4. 청구항 3에 있어서,
    상기 공극은 상기 하부 반도체 패턴의 바닥면과 상기 불순물층의 상면에 의해 정의되는 3차원 반도체 소자.
  5. 청구항 4에 있어서,
    상기 하부 반도체 패턴의 상기 바닥면은 상기 기판의 상기 상면보다 낮은 높이에 위치하는 3차원 반도체 소자.
  6. 청구항 4에 있어서,
    상기 하부 반도체 패턴의 상기 바닥면은 곡면을 포함하는 3차원 반도체 소자.
  7. 청구항 3에 있어서,
    상기 하부 반도체 패턴은 상기 기판으로 시드로 하여 성장된 에피택시얼 패턴인 3차원 반도체 소자.
  8. 청구항 3에 있어서,
    상기 불순물층은 탄소 및 산소 중 적어도 하나를 포함하는 3차원 반도체 소자.
  9. 청구항 1에 있어서,
    상기 채널 구조체는 상기 게이트 전극들 및 상기 기판의 적어도 일부를 관통하는 관통 홀 내에 제공되고,
    상기 불순물층 및 상기 공극은 상기 관통 홀의 하부 영역에 국소적으로 제공되는 3차원 반도체 소자.
  10. 청구항 1에 있어서,
    상기 채널 구조체 및 상기 공극은 각각 복수 개로 제공되고,
    복수 개의 채널 구조체들은 상기 기판의 상기 상면에 평행한 방향으로 서로 이격되고,
    복수 개의 공극들은 상기 기판의 상기 상면에 평행한 상기 방향으로 서로 이격되고,
    상기 복수 개의 공극들의 각각은 상기 복수 개의 채널 구조체들 중 대응하는 채널 구조체 아래에 위치하는 3차원 반도체 소자.
  11. 기판 상에, 상기 기판의 상면에 수직한 제1 방향으로 적층된 복수 개의 게이트 전극들;
    상기 게이트 전극들 및 상기 기판의 적어도 일부를 관통하는 관통 홀 내에 제공되고, 상기 제1 방향으로 연장되는 채널 구조체; 및
    상기 관통 홀 내에 제공되고 상기 채널 구조체 아래에 위치하는 공극을 포함하되,
    상기 채널 구조체는 상기 기판에 접하는 하부 반도체 패턴을 포함하고,
    상기 하부 반도체 패턴의 바닥면은 상기 공극의 내면의 일부를 이루는 3차원 반도체 소자.
  12. 청구항 11에 있어서,
    상기 하부 반도체 패턴의 상기 바닥면은 상기 기판의 상기 상면보다 낮은 높이에 위치하는 3차원 반도체 소자.
  13. 청구항 12에 있어서,
    상기 하부 반도체 패턴의 상기 바닥면은 곡면을 포함하는 3차원 반도체 소자.
  14. 청구항 12에 있어서,
    상기 공극은 상기 하부 반도체 패턴의 상기 바닥면과 상기 관통 홀의 바닥면 사이에 개재하는 3차원 반도체 소자.
  15. 청구항 14에 있어서,
    상기 관통 홀 내에 제공되고 상기 채널 구조체 아래에 위치하는 불순물층을 더 포함하되,
    상기 불순물층은 상기 공극과 상기 관통 홀의 상기 바닥면 사이에 개재하는 3차원 반도체 소자.
  16. 청구항 15에 있어서,
    상기 불순물층의 상면은 상기 공극의 상기 내면의 다른 일부를 이루는 3차원 반도체 소자.
  17. 청구항 15에 있어서,
    상기 불순물층은 탄소 및 산소 중 적어도 하나를 포함하는 3차원 반도체 소자.
  18. 청구항 11에 있어서,
    상기 하부 반도체 패턴은 상기 관통 홀에 의해 노출된 상기 기판을 시드로 하여 성장된 에피택시얼 패턴인 3차원 반도체 소자.
  19. 청구항 11에 있어서,
    상기 채널 구조체는 상기 하부 반도체 패턴을 사이에 두고 상기 기판으로부터 이격된 상부 반도체 패턴을 더 포함하는 3차원 반도체 소자.
  20. 청구항 11에 있어서,
    상기 채널 구조체 및 상기 공극은 각각 복수 개로 제공되고,
    복수 개의 상기 채널 구조체들은 상기 기판의 상기 상면에 평행한 제2 방향으로 서로 이격된 복수 개의 상기 관통 홀들 내에 각각 제공되고,
    복수 개의 공극들은 상기 복수 개의 상기 관통 홀들 내에 각각 제공되어 상기 복수 개의 상기 채널 구조체들 아래에 각각 국소적으로 위치하는 3차원 반도체 소자.
KR1020150145647A 2015-10-19 2015-10-19 3차원 반도체 소자 KR102571561B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150145647A KR102571561B1 (ko) 2015-10-19 2015-10-19 3차원 반도체 소자
DE102016114573.4A DE102016114573B4 (de) 2015-10-19 2016-08-05 Dreidimensionale Halbleitervorrichtungen mit einem Hohlraum zwischen einer Kanalstruktur und einer Rückstandsschicht
US15/260,135 US9812526B2 (en) 2015-10-19 2016-09-08 Three-dimensional semiconductor devices
CN201610909317.6A CN106972024B (zh) 2015-10-19 2016-10-18 三维半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150145647A KR102571561B1 (ko) 2015-10-19 2015-10-19 3차원 반도체 소자

Publications (2)

Publication Number Publication Date
KR20170045788A KR20170045788A (ko) 2017-04-28
KR102571561B1 true KR102571561B1 (ko) 2023-08-29

Family

ID=58456660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150145647A KR102571561B1 (ko) 2015-10-19 2015-10-19 3차원 반도체 소자

Country Status (4)

Country Link
US (1) US9812526B2 (ko)
KR (1) KR102571561B1 (ko)
CN (1) CN106972024B (ko)
DE (1) DE102016114573B4 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102447489B1 (ko) * 2015-09-02 2022-09-27 삼성전자주식회사 반도체 메모리 소자
KR102571561B1 (ko) * 2015-10-19 2023-08-29 삼성전자주식회사 3차원 반도체 소자
US10707121B2 (en) * 2016-12-31 2020-07-07 Intel Corporatino Solid state memory device, and manufacturing method thereof
KR102307057B1 (ko) 2017-07-27 2021-10-01 삼성전자주식회사 수직형 메모리 장치
JP6969935B2 (ja) * 2017-08-28 2021-11-24 キオクシア株式会社 半導体装置及びその製造方法
CN109817637B (zh) * 2017-11-22 2020-10-09 旺宏电子股份有限公司 用于三维存储器元件的半导体结构及其制造方法
EP3759841A4 (en) * 2018-02-26 2021-12-01 Lumeova, Inc OPTICAL FREE-SPACE COMMUNICATION DEVICE
KR102629345B1 (ko) * 2018-04-25 2024-01-25 삼성전자주식회사 3차원 반도체 메모리 장치
KR20200009345A (ko) 2018-07-18 2020-01-30 삼성전자주식회사 3차원 반도체 메모리 소자
US10446578B1 (en) * 2018-08-24 2019-10-15 Micron Technology, Inc. Methods used in forming an array of elevationally-extending strings of memory cells, methods of forming an array of elevationally-extending strings of memory cells, and methods of forming an array of vertical strings of memory cells
CN109216372B (zh) * 2018-09-19 2021-03-30 长江存储科技有限责任公司 半导体结构的形成方法
CN111312718B (zh) * 2018-09-27 2021-02-19 长江存储科技有限责任公司 半导体器件及其制造方法
KR20200127715A (ko) 2019-05-03 2020-11-11 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11177159B2 (en) 2019-11-13 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
JP2021150463A (ja) * 2020-03-18 2021-09-27 キオクシア株式会社 半導体装置
US11600634B2 (en) 2020-08-05 2023-03-07 Sandisk Technologies Llc Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
US11552100B2 (en) * 2020-08-05 2023-01-10 Sandisk Technologies Llc Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159863A (ja) 2006-12-25 2008-07-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20120018806A1 (en) 2010-07-23 2012-01-26 International Business Machines Corporation Semiconductor-on-insulator (soi) structure with selectively placed sub-insulator layer void(s) and method of forming the soi structure
US20150055413A1 (en) 2013-08-23 2015-02-26 Sandisk Technologies Inc. Three-dimensional nand non-volatile memory devices with buried word line selectors

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022619B2 (en) * 2002-03-27 2006-04-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating electronic device
US6809005B2 (en) 2003-03-12 2004-10-26 Infineon Technologies Ag Method to fill deep trench structures with void-free polysilicon or silicon
EP1926130A1 (en) 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method of improving the surface of a semiconductor substrate
JP2008171836A (ja) 2007-01-05 2008-07-24 Hitachi Plasma Display Ltd 金属多層膜の製造方法およびその装置
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8614917B2 (en) 2010-02-05 2013-12-24 Samsung Electronics Co., Ltd. Vertically-integrated nonvolatile memory devices having laterally-integrated ground select transistors
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
KR20110108216A (ko) * 2010-03-26 2011-10-05 삼성전자주식회사 3차원 반도체 장치
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR20110132865A (ko) * 2010-06-03 2011-12-09 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101763420B1 (ko) * 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR101796630B1 (ko) 2010-09-17 2017-11-10 삼성전자주식회사 3차원 반도체 장치
US20120086072A1 (en) * 2010-10-11 2012-04-12 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and related method of manufacture
KR101784695B1 (ko) 2010-10-21 2017-10-13 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20130025207A (ko) * 2011-09-01 2013-03-11 삼성전자주식회사 반도체 장치 및 그의 형성방법
KR101891959B1 (ko) * 2012-03-05 2018-08-28 삼성전자 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR102003526B1 (ko) 2012-07-31 2019-07-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US9076879B2 (en) 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
KR102078852B1 (ko) 2013-08-29 2020-02-18 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP2015053335A (ja) 2013-09-05 2015-03-19 株式会社東芝 不揮発性記憶装置およびその製造方法
KR102101841B1 (ko) 2013-10-28 2020-04-17 삼성전자 주식회사 수직형 비휘발성 메모리 소자
KR20150061395A (ko) 2013-11-27 2015-06-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20150145647A (ko) 2014-06-20 2015-12-30 에스엘 주식회사 차량용 헤드 램프
US9530781B2 (en) * 2014-12-22 2016-12-27 Sandisk Technologies Llc Three dimensional NAND memory having improved connection between source line and in-hole channel material as well as reduced damage to in-hole layers
JP2016139676A (ja) * 2015-01-27 2016-08-04 トヨタ自動車株式会社 半導体装置と、その製造方法
KR102571561B1 (ko) * 2015-10-19 2023-08-29 삼성전자주식회사 3차원 반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159863A (ja) 2006-12-25 2008-07-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20120018806A1 (en) 2010-07-23 2012-01-26 International Business Machines Corporation Semiconductor-on-insulator (soi) structure with selectively placed sub-insulator layer void(s) and method of forming the soi structure
US20150055413A1 (en) 2013-08-23 2015-02-26 Sandisk Technologies Inc. Three-dimensional nand non-volatile memory devices with buried word line selectors

Also Published As

Publication number Publication date
US20170110543A1 (en) 2017-04-20
KR20170045788A (ko) 2017-04-28
CN106972024A (zh) 2017-07-21
DE102016114573B4 (de) 2022-07-14
CN106972024B (zh) 2021-04-06
DE102016114573A1 (de) 2017-04-20
US9812526B2 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
KR102571561B1 (ko) 3차원 반도체 소자
KR102154784B1 (ko) 반도체 장치 및 그 제조방법
US9899411B2 (en) Three-dimensional semiconductor memory device and method for fabricating the same
KR102400184B1 (ko) 3차원 반도체 메모리 장치 및 이의 제조 방법
KR102234799B1 (ko) 반도체 장치
KR102323571B1 (ko) 반도체 장치 및 그 제조방법
KR102247914B1 (ko) 반도체 장치 및 그 제조방법
KR101842900B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR101835114B1 (ko) 3차원 반도체 장치 및 그 제조 방법
KR20130116604A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR20110035525A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR102337640B1 (ko) 3차원 반도체 소자
KR20130116607A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR102082321B1 (ko) 반도체 장치 및 그 제조방법
KR20110132865A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
US20150145020A1 (en) Semiconductor device and method of fabricating the same
KR20120130902A (ko) 반도체 메모리 소자 및 그의 제조 방법
KR102414511B1 (ko) 3차원 반도체 소자
KR102139942B1 (ko) 반도체 메모리 장치 및 그 제조 방법
US9799657B2 (en) Method of manufacturing a three-dimensional semiconductor memory device
KR101818675B1 (ko) 반도체 메모리 소자 및 그의 형성방법
KR102054258B1 (ko) 3차원 반도체 장치 및 그 제조 방법
KR102045858B1 (ko) 3차원 반도체 장치 및 그 제조 방법
KR101774508B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR102130057B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant