KR20130116607A - 3차원 반도체 메모리 장치 및 그 제조 방법 - Google Patents
3차원 반도체 메모리 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20130116607A KR20130116607A KR1020120039154A KR20120039154A KR20130116607A KR 20130116607 A KR20130116607 A KR 20130116607A KR 1020120039154 A KR1020120039154 A KR 1020120039154A KR 20120039154 A KR20120039154 A KR 20120039154A KR 20130116607 A KR20130116607 A KR 20130116607A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- high dielectric
- pattern
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 179
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000012212 insulator Substances 0.000 claims abstract description 45
- 239000010408 film Substances 0.000 claims description 249
- 239000000463 material Substances 0.000 claims description 85
- 238000003860 storage Methods 0.000 claims description 48
- 230000000903 blocking effect Effects 0.000 claims description 43
- 239000010409 thin film Substances 0.000 claims description 29
- 229910052735 hafnium Inorganic materials 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 11
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- 239000011370 conductive nanoparticle Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 10
- 238000005530 etching Methods 0.000 description 50
- 238000009413 insulation Methods 0.000 description 21
- 239000012535 impurity Substances 0.000 description 17
- 238000000231 atomic layer deposition Methods 0.000 description 14
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000010365 information processing Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- -1 hafnium aluminate Chemical class 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 239000007800 oxidant agent Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000010926 purge Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910052712 strontium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- MYHVOZRQLIUCAH-UHFFFAOYSA-N [Ru]=O.[Ca] Chemical compound [Ru]=O.[Ca] MYHVOZRQLIUCAH-UHFFFAOYSA-N 0.000 description 2
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- KOPBYBDAPCDYFK-UHFFFAOYSA-N caesium oxide Chemical compound [O-2].[Cs+].[Cs+] KOPBYBDAPCDYFK-UHFFFAOYSA-N 0.000 description 2
- 229910001942 caesium oxide Inorganic materials 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- VBCSQFQVDXIOJL-UHFFFAOYSA-N diethylazanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]CC.CC[N-]CC.CC[N-]CC.CC[N-]CC VBCSQFQVDXIOJL-UHFFFAOYSA-N 0.000 description 2
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- PWYYWQHXAPXYMF-UHFFFAOYSA-N strontium(2+) Chemical compound [Sr+2] PWYYWQHXAPXYMF-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 125000004213 tert-butoxy group Chemical group [H]C([H])([H])C(O*)(C([H])([H])[H])C([H])([H])[H] 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
3차원 반도체 메모리 장치 및 그 제조 방법이 제공된다. 3차원 반도체 메모리 장치는 기판 상에 번갈아 반복적으로 적층된 게이트 패턴들 및 절연 패턴들을 포함하는 적층 구조체, 적층 구조체를 관통하여 기판에 접속되는 채널 구조체, 및 적층 구조체와 채널 구조체 사이에 개재되는 수직 절연체를 포함하되, 수직 절연체는 채널 구조체와 접촉하는 터널 절연막, 게이트 패턴들 및 절연 패턴들의 일측벽들과 접촉하는 고유전막, 터널 절연막과 고유전막 사이에 개재된 전하 저장막 및 전하 저장막과 고유전막 사이에 개재된 블록킹 절연막을 포함한다.
Description
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 3차원으로 배열된 메모리 셀들을 갖는 3차원 반도체 메모리 장치 및 그 제조 방법에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 반도체 장치의 경우, 그 집적도는 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다. 종래의 2차원 또는 평면적 반도체 장치의 경우, 그 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 장치의 집적도는 증가하고는 있지만 여전히 제한적이다.
이러한 한계를 극복하기 위한, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 메모리 장치들이 제안되고 있다. 그러나, 3차원 반도체 메모리 장치의 대량 생산을 위해서는, 비트당 제조 비용을 2차원 반도체 장치의 그것보다 줄일 수 있으면서 신뢰성 있는 제품 특성을 구현할 수 있는 공정 기술이 요구되고 있다.
본원 발명이 해결하고자 하는 과제는 집적도가 보다 증가된 3차원 반도체 메모리 장치를 제공하는데 있다.
본원 발명이 해결하고자 하는 다른 과제는 집적도가 보다 증가된 3차원 반도체 메모리 장치의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치는 기판 상에 번갈아 반복적으로 적층된 게이트 패턴들 및 절연 패턴들을 포함하는 적층 구조체, 적층 구조체를 관통하여 기판에 접속되는 채널 구조체, 및 적층 구조체와 채널 구조체 사이에 개재되는 수직 절연체를 포함하되, 수직 절연체는 채널 구조체와 접촉하는 터널 절연막, 게이트 패턴들 및 절연 패턴들의 일측벽들과 접촉하는 고유전막, 터널 절연막과 고유전막 사이에 개재된 전하 저장막 및 전하 저장막과 고유전막 사이에 개재된 블록킹 절연막을 포함한다.
일 실시예에 따르면, 상기 수직 절연체는 상기 고유전막과 상기 절연 패턴들 사이에 개재되며, 상기 게이트 패턴들에 의해 수직적으로 분리된 캡핑막 패턴들을 더 포함한다.
다른 실시예에 따르면, 상기 고유전막의 바닥면은 상기 블로킹 절연막, 상기 전하 저장막 및 상기 블록킹 절연막의 바닥면들보다 아래에 위치할 수 있다.
다른 실시예에 따르면, 상기 채널 구조체는 상기 블로킹 절연막, 상기 전하 저장막 및 상기 블록킹 절연막의 바닥면들로 연장되어 상기 고유전막의 하부 측벽과 접촉할 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치의 제조 방법은 기판 상에 제 1 물질막들 및 제 2 물질막들이 번갈아 반복적으로 적층된 박막 구조체를 형성하는 것, 박막 구조체를 관통하여 기판을 노출시키는 개구부를 형성하는 것, 개구부 내벽을 덮으며 개구부 아래의 기판을 노출시키는 수직 절연체를 형성하는 것, 및 수직 절연체의 내벽을 덮으며 기판과 접속되는 채널 구조체를 형성하는 것을 포함하되, 수직 절연체를 형성하는 것은, 개구부의 내벽 상에 고유전막, 블록킹 절연막, 전하 저장막 및 터널 절연막을 차례로 증착하는 것을 포함한다.
일 실시예에 따르면, 상기 수직 절연체를 형성하는 것은, 상기 고유전막을 형성하기 전에 상기 개구부의 내벽을 덮는 캡핑막을 형성하는 것을 더 포함하고, 상기 리세스 영역들을 형성하는 것은, 상기 캡핑막 및 상기 제 2 물질막들을 등방적으로 식각하여 상기 고유전막의 일부분들을 노출시키는 확장 리세스 영역들을 형성하는 것을 더 포함한다.
다른 실시예에 따르면, 상기 수직 절연체를 형성하는 것은, 상기 개구부의 내벽을 덮으며, 상기 개구부 아래의 상기 기판을 노출시키는 고유전막 패턴을 형성하는 것; 상기 고유전막 패턴이 형성된 상기 개구부 내에 상기 블록킹 절연막, 상기 전하 저장막 및 상기 터널 절연막을 차례로 적층하는 것; 및 상기 개구부의 바닥에서 상기 블록킹 절연막, 상기 전하 저장막 및 상기 터널 절연막을 이방성 식각하여, 상기 기판을 노출시키는 블록킹 절연 패턴, 전하 저장 패턴 및 터널 절연 패턴을 형성하는 것을 포함한다.
다른 실시예에 따르면, 상기 수직 절연체를 형성하는 것은, 상기 기판과 인접한 상기 블록킹 절연 패턴, 상기 전하 저장 패턴 및 상기 터널 절연 패턴의 바닥 부분들을 등방성 식각하여, 상기 블록킹 절연 패턴, 상기 전하 저장 패턴 및 상기 터널 절연 패턴 아래에 상기 고유전막 패턴의 하부 측벽을 노출시키는 언더컷 영역을 형성하는 것을 더 포함한다.
다른 실시예에 따르면, 상기 고유전막 패턴을 형성하는 것은, 상기 개구부 내부를 컨포말하게 덮는 상기 고유전막을 증착하는 것; 상기 개구부의 바닥에서 상기 고유전막의 상부면을 노출시키는 희생 스페이서를 형성하는 것; 및 상기 희생 스페이서에 노출된 상기 고유전막을 이방성 식각하여 상기 기판을 노출시키는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면, 게이트 패턴들과 절연 패턴들이 번갈아 반복적으로 적층된 게이트 구조체를 관통하는 수직 절연체가 터널 절연막, 전하 저장막, 블록킹 절연막 및 고유전막을 포함할 수 있다. 즉, 게이트 패턴과 채널 구조체 사이에 개재되는 메모리 요소들이 게이트 패턴들의 측벽들을 수직적으로 가로지르도록 형성될 수 있다.
이에 따라, 게이트 패턴과 채널 구조체 사이에 개재되는 메모리 요소들 중 일부가 게이트 패턴과 절연 패턴 사이로 수평적으로 연장되어 게이트 구조체의 수직적 높이가 증가되는 것을 방지할 수 있다. 즉, 게이트 패턴들과 절연 패턴들이 번갈아 반복적으로 적층된 적층 구조체의 수직적 높이를 줄일 수 있으므로, 3차원 반도체 메모리 장치의 집적도를 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 간략 회로도이다.
도 2는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치를 나타내는 단면도이다.
도 3은 도 2의 A부분을 나타내는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 3차원 반도체 메모리 장치의 단면도이다.
도 5는 도 4의 A부분을 나타내는 도면이다.
도 6 내지 도 14는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 15 내지 도 18은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 부분 단면도들이다.
도 19 내지 도 26은 본 발명의 다른 실시예에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 부분 단면도들이다.
도 27은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 28은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 29는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
도 2는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치를 나타내는 단면도이다.
도 3은 도 2의 A부분을 나타내는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 3차원 반도체 메모리 장치의 단면도이다.
도 5는 도 4의 A부분을 나타내는 도면이다.
도 6 내지 도 14는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 15 내지 도 18은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 부분 단면도들이다.
도 19 내지 도 26은 본 발명의 다른 실시예에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 부분 단면도들이다.
도 27은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 28은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 29는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치 및 그 제조 방법에 대해 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 1을 참조하면, 일 실시예에 따른 3차원 반도체 메모리 장치의 셀 어레이는 공통 소오스 라인(CSL), 복수개의 비트라인들(BL) 및 공통 소오스 라인(CSL)과 비트라인들(BL) 사이에 배치되는 복수개의 셀 스트링들(CSTR)을 포함할 수 있다.
비트 라인들(BL)은 2차원적으로 배열되고, 그 각각에는 복수개의 셀 스트링들(CSTR)이 병렬로 연결된다. 셀 스트링들(CSTR)은 공통 소오스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 복수의 비트 라인들(BL)과 공통 소오스 라인(CSL) 사이에 복수의 셀 스트링들(CSTR)이 배치될 수 있다. 일 실시예에 따르면, 공통 소오스 라인(CSL)은 복수개로 제공되고, 공통 소오스 라인들(CSL)은 2차원적으로 배열될 수 있다. 여기서, 공통 소오스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으며, 또는 공통 소오스 라인들(CSL) 각각이 전기적으로 제어될 수도 있다.
셀 스트링들(CSTR) 각각은 공통 소오스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 비트라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 그리고, 접지 선택 트랜지스터(GST), 스트링 선택 트랜지스터(SST) 및 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다.
공통 소오스 라인(CSL)은 접지 선택 트랜지스터들(GST)의 소오스들에 공통으로 연결될 수 있다. 이에 더하여, 공통 소오스 라인(CSL)과 비트 라인들(BL) 사이에 배치되는, 접지 선택 라인(GSL), 복수개의 워드라인들(WL0-WL3) 및 복수개의 스트링 선택 라인들(SSL)이 접지 선택 트랜지스터(GST), 메모리 셀 트랜지스터들(MCT) 및 스트링 선택 트랜지스터들(SST)의 게이트 전극들로서 각각 사용될 수 있다. 또한, 메모리 셀 트랜지스터들(MCT) 각각은 데이터 저장 요소(data storage element)를 포함한다.
도 2는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치를 나타내는 단면도이다. 도 3은 도 2의 A부분을 나타내는 도면이다.
도 2를 참조하면, 기판(100) 상에, 교대로 그리고 반복적으로 적층된 절연 패턴들(112) 및 게이트 패턴들(150)을 포함하는 적층 구조체(200)가 배치된다.
기판(100)은 반도체 물질로 이루어질 수 있으며, 예를 들어, 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다. 기판(100)은 불순물이 도핑된 공통 소오스 영역(107)을 포함할 수 있다.
적층 구조체(200)는 평면적 관점에서, 일 방향으로 연장된 라인 형태를 가질 수 있다. 일 실시예에 따르면, 게이트 패턴들(150) 중의 일부(예를 들면, 최상부 게이트 패턴들 및 최하부 게이트 패턴들)는 도 1을 참조하여 설명된 접지 및 스트링 선택 트랜지스터들(GST, SST)의 게이트 전극들로 이용될 수 있다. 즉, 3차원 낸드 플래시 메모리에 있어서, 최상부 게이트 패턴들은 비트 라인(175)과 채널 구조체들(210) 사이의 전기적 연결을 제어하는 스트링 선택 트랜지스터(SST)의 게이트 전극으로 사용되고, 최하부 게이트 패턴들은 기판(100)에 형성된 불순물 영역(107, 즉, 공통 소오스 라인)과 채널 구조체들(210) 사이의 전기적 연결을 제어하는 접지 선택 트랜지스터(SST)의 게이트 전극으로 사용될 수 있다.
이에 더하여, 기판(100)과 적층 구조체(200) 사이에 하부 절연막(105)이 형성될 수 있다. 예를 들어, 하부 절연막(105)은 열산화 공정을 통해 형성되는 실리콘 산화막일 수 있다. 이와 달리, 하부 절연막(105)은 증착 기술을 이용하여 형성된 실리콘 산화막일 수 있다. 하부 절연막(105)은 그 위에 형성되는 절연 패턴들(112)보다 얇은 두께를 가질 수 있다.
채널 구조체(210)는 적층 구조체(200)를 관통하여 기판(100)에 전기적으로 연결될 수 있다. 채널 구조체(210)는 기판(100) 상에 적층된 복수 개의 게이트 패턴들(150)을 관통할 수 있다. 일 실시예에서, 채널 구조체(210)는 반도체 물질로 이루어질 수 있다. 채널 구조체(210)는 그것의 상단에 도전 패드(137)를 가질 수 있다. 도전 패드(137)는 불순물이 도핑된 불순물 영역이거나, 도전 물질로 이루어질 수 있다. 채널 구조체(210)의 바닥면은 기판(100)의 상부면보다 낮은 레벨에 위치할 수 있다. 즉, 채널 구조체(210)는 기판(100)에 삽입된 구조를 가질 수 있다.
나아가, 복수의 채널 구조체들(210)이 적층 구조체(200)를 관통할 수 있다. 적층 구조체(200)를 관통하는 채널 구조체들(210)은 평면적 관점에서 일 방향으로 배열될 수 있다. 이와 달리, 채널 구조체들(210)은 평면적 관점에서 일 방향으로 지그재그 형태로 배열될 수도 있다.
일 실시예에 따르면, 채널 구조체(210)는 속이 빈 파이프 형태(pipe-shaped) 또는 마카로니 형태(macaroni-shaped)일 수 있다. 이때, 채널 구조체(210)의 하단은 닫힌 상태(closed state)일 수 있다. 그리고, 채널 구조체(210)의 내부는 매립 절연 패턴(135)에 의해 채워질 수 있다.
보다 상세하게, 채널 구조체(210)는 제 1 반도체 패턴(131) 및 제 2 반도체 패턴(133)을 포함할 수 있다. 제 1 반도체 패턴(131)은 적층 구조체(200)의 내측벽을 덮을 수 있다. 제 1 반도체 패턴(131)은 상단 및 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태일 수 있다. 그리고, 제 1 반도체 패턴(131)은 기판(100)과 접촉하지 않고 이격될 수 있다.
제 2 반도체 패턴(133)은 하단이 닫힌 파이프 형태 또는 마카로니 형태일 수 있다. 이러한 형태의 제 2 반도체 패턴(133)의 내부는 매립 절연 패턴(135)으로 채워질 수 있다. 또한, 제 2 반도체 패턴(133)은 제 1 반도체 패턴(131)의 내벽과 기판(100)의 상부면과 접촉될 수 있다. 즉, 제 2 반도체 패턴(133)은 제 1 반도체 패턴(131)과 기판(100)을 전기적으로 연결할 수 있다.
제 1 및 제 2 반도체 패턴들(131, 133)은 언도프트 상태이거나, 기판(100)과 동일한 도전형을 갖는 불순물로 도핑될 수 있다. 제 1 반도체 패턴(131)과 제 2 반도체 패턴(133)은 다결정 상태 또는 단결정 상태일 수 있다.
일 실시예에 따르면, 적층 구조체(200)와 채널 구조체(210) 사이에 수직 절연체(121)가 개재될 수 있다. 수직 절연체(121)는 상단 및 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태일 수 있다. 일 실시예에 따르면,
이 실시예에서, 수직 절연체(121)는 채널 구조체(210)보다 수직적 길이가 짧을 수 있다. 상세하게, 수직 절연체(121)의 수직적 길이가 제 1 반도체 패턴(131)의 수직적 길이보다 짧을 수 있다. 그리고, 수직 절연체(121) 및 제 1 반도체 패턴(131)은 제 2 반도체 패턴(133) 상에 위치할 수 있다. 즉, 수직 절연체(121) 및 제 1 반도체 패턴(131)과 기판(100) 사이에 제 2 반도체 패턴(133)의 일부분이 개재될 수 있다.
일 실시예에 따르면, 수직 절연체(121)는 플래시 메모리 장치의 메모리 요소를 포함한다. 즉, 수직 절연체(121)는 플래시 메모리 장치의 전하 저장막을 포함할 수 있다. 예를 들어, 전하 저장막은 트랩 절연막 또는 도전성 나노 도트들(conductive nano dots)을 포함하는 절연막일 수 있다. 이러한 수직 절연체(121)에 저장되는 데이터는 채널 구조체(210)와 게이트 패턴들(150) 사이의 전압 차이에 의해 유발되는 파울러-노던하임 터널링을 이용하여 변경될 수 있다. 이와 달리, 수직 절연체(121)는 다른 동작 원리에 기초하여 정보를 저장하는 것이 가능한 박막(예를 들면, 상변화 메모리를 위한 박막 또는 가변저항 메모리를 위한 박막)일 수도 있다. 수직 절연체(121)의 구조에 대해서는 도 3을 참조하여 보다 상세히 설명한다.
이에 더하여, 적층 구조체(200) 상부에 적층 구조체(200)를 가로지르는 비트 라인(175)이 배치될 수 있다. 비트 라인(175)은 콘택 플러그(171)를 통해 채널 구조체(210)의 도전 패드(137)에 접속될 수 있다.
이하, 도 3을 참조하여, 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치의 수직 절연체의 구조에 대해 보다 상세히 설명한다.
도 3을 참조하면, 수직 절연체(121)는 차례로 적층된 고유전막(HDL), 블록킹 절연막(BIL), 전하 저장막(CTL) 및 터널 절연막TIL)을 포함한다. 고유전막(HDL)은 게이트 패턴들(150) 및 절연 패턴들(112)의 내측벽들과 직접 접촉될 수 있으며, 터널 절연막(TIL)은 채널 구조체(210)와 직접 접촉될 수 있다. 터널 절연막(TIL)과 고유전막(HDL) 사이에 전하 저장막(CTL)이 개재되며, 전하 저장막(CTL)과 고유전막(HDL) 사이에 블록킹 절연막(BIL)이 개재될 수 있다.
전하 저장막(CTL)은 트랩 절연막, 또는 도전성 나노 돗들(conductive nano dots)을 포함하는 절연막을 포함할 수 있다. 더 구체적인 예로, 전하 저장막(CTL)은 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride), 나노크리스탈 실리콘(nanocrystalline Si) 또는 박층화된 트랩막(laminated trap layer) 중의 적어도 하나를 포함할 수 있다.
터널 절연막(TIL)은 전하 저장막(CTL)보다 큰 밴드 갭을 갖는 물질들 중의 한가지일 수 있다. 예를 들면, 터널 절연막(TIL)은 실리콘 산화막일 수 있다.
블록킹 절연막(BIL)은 전하 저장막(CTL)보다 큰 에너지 밴드 갭을 갖는 물질들 중의 한가지일 수 있다. 예를 들어, 블록킹 절연막(BIL)은 실리콘 산화막일 수 있다.
고유전막(HDL)은 블록킹 절연막(BIL)보다 큰 유전상수를 갖는 물질로 형성될 수 있다. 예를 들면, 고유전막(HDL)은 탄탈륨 산화막(Ta2O5), 티타늄 산화막(TiO2), 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 하프늄 실리케이트(HfSixOy), 지르코늄 실리케이트(ZrSixOy), 질화 하프늄 실리케이트(HfSixOyNz), 질화 지르코늄 실리케이트(ZrSixOyNz), 알루미늄 산화막(Al2O3), 질화 알루미늄 산화막(AlxOyNz), 하프늄 알루미네이트(HfAlxOy), 이트륨 산화막(Y2O3), 니오븀 산화막(Nb2O5), 세슘 산화막(CeO2), 인듐 산화막(InO3), 란탈륨 산화막(LaO2), ((Ba,Sr)TiO3, BST)막, (Pb(Zr,Ti)O3, PZT)막, 스트론튬 티타늄 산화막(SrTiO3), 납 티타늄 산화막(PbTiO3), 스트론튬 루테늄 산화막(SrRuO3), 칼슘 루테늄 산화막(CaRuO3), (Pb,La)(Zr, Ti)O3막, (Sr,Ca)RuO3막 등으로 형성할 수 있다. 막들은 단독으로 적층될 수도 있고, 복수의 막들이 얇은층으로 적층된 라미네이트 구조를 가질 수도 있다.
일 실시예에서, 수직 절연체(121)은 하프늄산화막/실리콘 산화막/실리콘 질화막/실리콘 산화막을 포함할 수 있다.
나아가, 일 실시예에 따르면, 수직 절연체(121)는 고유전막(HDL)과 절연 패턴들(112) 사이에 캡핑막 패턴들(CP)을 더 포함할 수 있다. 그리고, 캡핑막 패턴들(CP)은 게이트 패턴들(150)에 의해 수직적으로 분리될 수 있다. 캡핑막 패턴들(CP)은 절연 물질로 형성되며, 고유전막(HDL)과 식각 선택성을 갖는 물질로 형성될 수 있다. 그리고, 캡핑막 패턴들(CP)은 절연 패턴들과 동일한 물질로 형성될 수도 있다. 예를 들어, 캡핑막 패턴들(CP)은 실리콘막, 실리콘 산화막, 폴리실리콘막, 실리콘 카바이드 및 실리콘 질화막 중에서 선택되는 절연막들과 다른 물질일 수 있다.
일 실시예에 따르면, 게이트 패턴(150)은 수직 절연체(121)의 고유전막(HDL)과 직접 접촉될 수 있으며, 수직적으로 인접한 절연 패턴들(112)의 상부면 및 바닥면과 직접 접촉될 수 있다. 이에 따라, 게이트 패턴들(150)과 채널 구조체(210) 사이의 수직 절연체(121)를 구성하는 박막들 중 일부가 게이트 패턴(150)과 절연 패턴(112) 사이로 수평적으로 연장되어 적층 구조체(도 2의 200 참조)의 수직적 높이가 증가되는 것을 방지할 수 있다. 즉, 게이트 패턴들(150)과 절연 패턴들(112)이 번갈아 반복적으로 적층된 적층 구조체(도 2의 200 참조)의 수직적 높이를 줄일 수 있으므로, 3차원 반도체 메모리 장치의 집적도를 향상시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 3차원 반도체 메모리 장치의 단면도이다. 도 5는 도 4의 A부분을 나타내는 도면이다. 일 실시예에서 상술된 구성 요소들과 동일한 구성 요소들에 대한 설명은 중복을 피하기 위해 생략한다.
도 4에 도시된 실시예에 따르면, 3차원 반도체 메모리 장치는 적층 구조체(200)의 하부 부분을 관통하며 기판(100)과 연결된 반도체 기둥(220)을 더 포함할 수 있다. 반도체 기둥(220)의 바닥면은 기판(100)의 상부면보다 아래에 위치하여 기판(100)에 삽입된 구조를 가질 수 있다.
이 실시예에서, 반도체 기둥(220)에 인접한 절연 패턴(112) 및 게이트 패턴(150)은 반도체 기둥(220)의 일측벽과 직접 접촉될 수 있다. 그리고, 수직 절연체(121) 및 채널 구조체(210)는 반도체 기둥(220) 상에 배치될 수 있다. 채널 구조체(210)는 적층 구조체(200)의 상부를 관통하여 반도체 기둥(220)과 접촉될 수 있다. 채널 구조체(210)는 앞에서 설명한 것처럼, 제 1 및 제 2 반도체 패턴들(131, 133) 및 매립 절연 패턴(135)을 포함할 수 있다.
이하, 도 5를 참조하여, 본 발명의 다른 실시예에 따른 3차원 반도체 메모리 장치에 구비된 수직 절연체의 구조에 대해 보다 상세히 설명한다.
도 5를 참조하면, 수직 절연체(121)는 고유전막 패턴(HDP), 블록킹 절연 패턴(BIP), 전하 저장 패턴(CTP) 및 터널 절연 패턴(TIP)을 포함할 수 있다.
이 실시예에서, 고유전막 패턴(HDP)은 하프늄(Hf)을 포함하는 고유전 물질로 형성될 수 있으며, 예를 들어, 하프늄 산화막(HfO2), 하프늄 실리케이트(HfSixOy), 질화 하프늄 실리케이트(HfSixOyNz), 및 하프늄 알루미네이트(HfAlxOy) 중에서 적어도 어느 하나를 포함할 수 있다.
고유전막 패턴(HDP)의 바닥면은 블록킹 절연 패턴(BIP), 전하 저장 패턴(CTP) 및 터널 절연 패턴(TIP)의 바닥면들보다 아래에 위치할 수 있다. 그리고, 제 2 반도체 패턴(133)은 블록킹 절연 패턴(BIP), 전하 저장 패턴(CTP) 및 터널 절연 패턴(TIP)의 바닥면들로 연장되어 고유전막 패턴(HDP)의 하부 측벽과 직접 접촉될 수 있다. 또한, 고유전막 패턴(HDP)이 하프늄을 포함하는 고유전 물질로 형성된 경우, 고유전막 패턴(HDP)과 반도체 기둥(220)의 계면에 산화하프늄실리콘막(IL)이 개재될 수 있다.
나아가, 도면에는 도시하지 않았으나, 수직 절연체(121)는 도 3에 도시된 것처럼, 고유전막 패턴(HDP)과 절연 패턴들(112) 사이에 캡핑막 패턴들(CP)을 더 포함할 수 있다.
이하, 도 6 내지 도 14를 참조하여, 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명한다. 도 6 내지 도 14는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 기판(100) 상에 제 1 물질막들(111) 및 제 2 물질막들(112)을 번갈아 반복적으로 적층하여 박막 구조체(110)를 형성할 수 있다.
기판(100)은 반도체 특성을 갖는 물질들, 절연성 물질들, 절연성 물질에 의해 덮인 반도체 또는 도전체 중의 하나일 수 있다. 예를 들면, 기판(100)은 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다.
제 1 물질막들(111)은 제 2 물질막들(112)에 대해 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 일 실시예에 따르면, 제 1 물질막들(111) 및 제 2 물질막들(112)은 케미컬 용액을 이용한 습식 식각 공정에서의 높은 식각 선택비를 가지며, 식각 가스를 이용한 건식 식각 공정에서 낮은 식각 선택비를 가질 수 있다. 또한, 제 1 물질막들(111)과 제 2 물질막들(112)을 동일한 두께를 가질 수도 있으며, 제 1 물질막(111)과 제 2 물질막(112)의 두께가 서로 다를 수도 있다.
제 1 및 제 2 물질막들(111, 112)은 열적 화학기상증착(Thermal CVD), 플라즈마 인핸스드(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 증착될 수 있다.
일 실시예에 따르면, 제 1 및 제 2 물질막들(111, 112)은 절연 물질로 형성되되, 서로 식각 선택성을 가질 수 있다. 예를 들어, 제 1 물질막들(111)은 실리콘막, 실리콘 산화막, 실리콘 카바이드, 실리콘 산질화막 및 실리콘 질화막 중의 적어도 하나일 수 있다. 제 2 물질막들(112)은 실리콘막, 실리콘 산화막, 실리콘 카바이드막, 실리콘 산질화막, 및 실리콘 질화막 중의 적어도 하나이되, 제 1 물질막(111)과 다른 물질일 수 있다. 예를 들어, 제 1 물질막들(111)은 실리콘 질화막으로 형성될 수 있으며, 제 2 물질막들(112)은 실리콘 산화막으로 형성될 수 있다. 한편, 다른 실시예에 따르면, 제 1 물질막들(111)은 도전 물질로 형성되고, 제 2 물질막들(112)은 절연 물질로 이루어질 수도 있다.
이에 더하여, 기판(100)과 박막 구조체(100) 사이에 하부 절연막(105)이 형성될 수 있다. 예를 들어, 하부 절연막(105)은 열산화 공정을 통해 형성되는 실리콘 산화막일 수 있다. 이와 달리, 하부 절연막(105)은 증착 기술을 이용하여 형성된 실리콘 산화막일 수 있다. 하부 절연막(105)은 그 위에 형성되는 제 1 및 제 2 물질막들(111, 112)보다 얇은 두께를 가질 수 있다.
도 7을 참조하면, 박막 구조체(110)를 관통하여 기판(100)을 노출시키는 개구부들(115)을 형성한다.
이 실시예에 따르면, 개구부들(115)은 홀 모양으로 형성될 수 있다. 즉, 개구부들(115) 각각은 그것의 깊이가 그것의 폭보다 적어도 5배 이상 큰 모양으로 형성될 수 있다. 이에 더하여, 이 실시예에 따르면, 개구부들(115)은 기판(100)의 상부면(즉, xy 평면) 상에 2차원적으로 형성될 수 있다. 즉, 개구부들(115) 각각은 x 및 y 방향을 따라 다른 것들로부터 이격되어 형성되는 고립된 영역일 수 있다. 또 다른 실시예에 따르면, 도면에는 도시 하지 않았으나. 개구부들(115)은 y축 방향으로 지그재그(zig zag) 배치될 수도 있다. 그리고, 일 방향으로 인접한 개구부들(115) 간의 이격거리는 개구부(115)의 폭보다 작거나 같을 수 있다.
개구부들(115)은 박막 구조체(110) 상에 마스크 패턴(미도시)을 형성하고, 마스크 패턴(미도시)을 식각 마스크로 이용하여 이방성 식각함으로써 형성될 수 있다. 이방성 식각 공정에서 기판(100)의 상부면까지 과도 식각(over-etch)될 수 있으며, 이에 따라, 개구부(115) 아래의 기판(100)은 소정의 깊이로 리세스될 수 있다.
이어서, 도 8 내지 도 11을 참조하여, 개구부 내에 수직 절연체 및 채널 구조체를 형성하는 방법에 대해 상세히 설명한다. 이에 더하여, 복수의 박막들로 이루어진 수직 절연체 및 채널 구조체의 형성 방법들에 대해서는, 도 15 내지 도 18 및 도 19 내지 26을 참조하여 보다 더 상세히 설명한다.
도 8을 참조하면, 개구부(115)의 내벽을 덮는 수직 절연막(120) 및 제 1 반도체막(130)을 차례로 형성한다.
수직 절연막(120) 및 제 1 반도체막(130)은 개구부(115)의 일부분을 채울수 있다. 수직 절연막(120) 및 제 1 반도체막(130)의 증착 두께의 합은 개구부(115)의 폭의 절반보다 작을 수 있다. 즉, 개구부(115)는 수직 절연막(120) 및 제 1 반도체막(130)에 의해 완전하게 채워지지 않을 수 있다. 나아가, 수직 절연막(120)은 개구부(115)에 노출된 기판(100)의 상부면을 덮을 수 있다.
수직 절연막(120)은 복수의 박막들로 형성될 수 있다. 일 실시예에 따르면, 수직 절연막(120)은 플래시 메모리 장치의 메모리 요소로서 사용되는 고유전막, 블록킹 절연막, 전하 저장막 및 터널 절연막을 포함할 수 있다. 수직 절연막(120)은 예를 들어, 플라즈마 인핸스드(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 증착될 수 있다.
제 1 반도체막(130)은 수직 절연막(120) 상에 컨포말하게 형성될 수 있다. 일 실시예에 따르면, 제 1 반도체막(130)은 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 기술들 중의 한가지를 사용하여 형성되는 반도체 물질(예를 들면, 다결정 실리콘막, 단결정 실리콘막, 또는 비정질 실리콘막)일 수 있다.
도 9를 참조하면, 개구부들(115)의 바닥 부분에서 제 1 반도체막(130) 및 수직 절연막(120)을 이방성 식각하여 기판(100)의 상부면을 노출시킨다. 이에 따라, 개구부(115)의 내벽에 제 1 반도체 패턴(131) 및 수직 절연 패턴(121)이 형성될 수 있다. 즉, 수직 절연 패턴(121) 및 제 1 반도체 패턴(131)은 열린 양단을 갖는 원통 모양으로 형성될 수 있다. 또한, 제 1 반도체막(130) 및 수직 절연막(120)을 이방성 식각하는 동안 과도식각(over-etch)의 결과로서, 제 1 반도체 패턴(131)에 의해 노출되는 기판(100)의 상부면이 리세스될 수도 있다.
한편, 이방성 식각하는 동안, 제 1 반도체 패턴(131)의 아래에 위치하는 수직 절연막(120)의 일부분은 식각되지 않을 수 있으며, 이 경우, 수직 절연 패턴(121)은 제 1 반도체 패턴(131)의 바닥면과 기판(100)의 상부면 사이에 개재되는 바닥부를 가질 수 있다.
이에 더하여, 제 1 반도체막(130) 및 수직 절연막(120)에 대한 이방성 식각의 결과로서, 박막 구조체(110)의 상부면이 노출될 수 있다. 이에 따라, 수직 절연 패턴(121)들 각각 및 제 1 반도체 패턴들(131) 각각은 개구부들(115) 내에 국소화될 수 있다. 즉, 수직 절연 패턴(121)들 및 제 1 반도체 패턴들(131)은 평면상에서 2차원적으로 배열될 수 있다.
도 10을 참조하면, 제 1 반도체 패턴(131)의 바닥면과 기판(100)의 상부면 사이에 개재되는 수직 절연 패턴(121)의 바닥부를 제거하는 공정이 수행될 수 있다.
상세하게, 개구부(115)에 노출된 수직 절연 패턴(121)을 등방성 식각하여 제 1 반도체 패턴(131)의 바닥면을 노출시킬 수 있다. 이에 따라, 수직 절연 패턴(121)의 수직적 길이가 제 1 반도체 패턴(131)의 수직적 길이보다 감소될 수 있다. 그리고, 수직 절연 패턴(121)과 제 1 반도체 패턴(131) 아래에 언더컷 영역(UC)이 형성될 수 있다. 즉, 수직 절연 패턴(121) 및 제 1 반도체 패턴(131)이 기판(100)과 이격될 수 있다.
일 실시예에서, 수직 절연 패턴(121)은 복수의 박막들로 이루어지므로, 수직 절연 패턴(121)을 등방성 식각하는 것은 복수의 박막들을 차례로 등방성 식각하는 것을 포함할 수 있다. 등방성 식각은 등방성 습식 식각 또는 등방적 건식 식각의 방법들 중의 적어도 하나를 이용하여 실시될 수 있다. 습식 식각 방법의 경우, 불산 또는 황산을 포함하는 식각액이 사용될 수 있다.
도 11을 참조하면, 수직 절연 패턴(121) 및 제 1 반도체 패턴(131)이 형성된 결과물 상에 제 2 반도체 패턴(133) 및 매립 절연 패턴(135)을 차례로 형성한다.
제 2 반도체 패턴(133) 및 매립 절연 패턴(135)은, 수직 절연 패턴(121) 및 제 1 반도체 패턴(131)이 형성된 개구부(115) 내에 제 2 반도체막 및 매립 절연막을 차례로 형성하고, 박막 구조체(110)의 상부면이 노출되도록 평탄화하여 형성될 수 있다.
제 2 반도체막은 개구부(115)를 완전히 매립하지 않는 두께로, 개구부(115) 내에 컨포말하게 형성될 수 있다. 제 2 반도체막은 기판(100)과 제 1 반도체 패턴(131)을 연결하며, 제 1 반도체 패턴(131)의 내벽 및 언더컷 영역(UC) 내에 컨포말하게 형성될 수 있다. 제 2 반도체막은 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 기술들 중의 한가지를 사용하여 형성되는 반도체 물질(예를 들면, 다결정 실리콘막, 단결정 실리콘막, 또는 비정질 실리콘막)일 수 있다. 이 경우, 도시된 것처럼, 제 2 반도체막은 제 1 반도체 패턴(131)의 내벽에서 언더컷 영역(UC)으로부터 연장되어 언더컷 영역(UC)을 컨포말하게 덮을 수 있다. 이러한 증착 공정의 결과로서, 제 2 반도체막은 언더컷 영역(UC) 내에서 씸(seam)을 가질 수도 있다. 이와 달리, 언더컷 영역(UC) 내에 제 2 반도체막에 의해 완전하게 채워지지 않은 공극(void)이 형성될 수 있으며, 공극은 매립 절연막으로 채워질 수 있다.
이와 같이 형성된 제 2 반도체 패턴(133)은 개구부들(115) 내에 파이프 형태(pipe-shaped), 중공의 실린더 형태(hollow cylindrical shape), 또는 컵(cup) 모양으로 형성될 수 있다. 한편, 다른 실시예에 따르면, 제 2 반도체 패턴(133)이 개구부(115)를 채우도록 형성될 수도 있다.
매립 절연 패턴(135)은 제 2 반도체 패턴(133)이 형성된 개구부(115)를 채우도록 형성될 수 있으며, 에스오지(SOG) 기술을 이용하여 형성되는 절연성 물질들 및 실리콘 산화막 중의 한가지일 수 있다.
제 2 반도체 패턴(133) 및 매립 절연 패턴(135)을 형성한 후에, 제 1 및 제 2 반도체 패턴들(131, 133)에 접속되는 도전 패드(137)가 형성될 수 있다. 도전 패드(137)는 제 1 및 제 2 반도체 패턴들(131, 133)의 상부 영역을 리세스한 후, 리세스된 영역 내에 도전 물질을 채워서 형성될 수 있다. 또한, 도전 패드(137)는 그것의 아래에 위치하는 제 1 및 제 2 반도체 패턴들(131, 133)과 다른 도전형의 불순물 도핑하여 형성될 수 있다. 이에 따라, 도전 패드(137)는 그 하부 영역과 다이오드를 구성할 수 있다.
도 12를 참조하면, 박막 구조체(110)를 패터닝하여 인접하는 개구부들(115) 사이에 기판(100) 노출시키는 트렌치들(140)을 형성한다. 수평적 관점에서, 트렌치들(140)은 라인 형태 또는 직사각형으로 형성될 수 있다.
구체적으로, 트렌치들(140)을 형성하는 것은, 박막 구조체(110) 상에 트렌치들(140)의 평면적 위치를 정의하는 마스크 패턴(미도시)을 형성하는 것과, 마스크 패턴을 식각 마스크로 사용하여 박막 구조체(110)를 이방성 식각하는 것을 포함할 수 있다.
트렌치들(140)은 제 1 및 제 2 반도체 패턴들(131, 133)로부터 이격되어, 제 1 및 제 2 물질막들(111, 112)의 측벽들을 노출시키도록 형성될 수 있다. 수평적 관점에서, 트렌치들(140)은 라인 형태 또는 직사각형으로 형성될 수 있으며, 수직적 깊이에 있어서, 트렌치들(140)은 기판(100)의 상부면을 노출시키도록 형성될 수 있다. 트렌치들(140)을 형성하는 동안 기판(100)이 캡핑막으로 이용될 수 있으며, 오버 식각(over etch)에 의해 트렌치들(140)에 노출되는 기판(100)의 상부면이 소정 깊이 리세스될 수 있다. 또한, 트렌치들(140)은 이방성 식각 공정에 의해 기판(100)으로부터의 거리에 따라 다른 폭을 가질 수 있다.
트렌치들(140)을 형성함에 따라, 박막 구조체(110)는 일 방향으로 연장된 라인 형태를 가질 수 있다. 그리고, 하나의 라인 형태의 박막 구조체(110)에는 복수의 제 1 및 제 2 반도체 패턴들(131, 133)이 관통할 수 있다.
도 13을 참조하면, 트렌치들(140)에 노출된 제 1 물질막들(111)을 제거하여, 제 2 물질막들(112) 사이에 리세스 영역들(145)을 형성한다.
리세스 영역들(145)은 제 2 물질막들(112) 사이의 제 1 물질막들(111)을 제거함으로써 형성될 수 있다. 즉, 리세스 영역들(145)은 트렌치(140)로부터 제 2 물질막들(112) 사이로 수평적으로 연장될 수 있으며, 수직 절연 패턴(121)의 측벽 일부분들을 노출시킬 수 있다. 즉, 리세스 영역들(145)은 수직적으로 인접한 제 2 물질막들(112)과 수직 절연 패턴(121)의 일측벽에 의해 정의될 수 있다.
구체적으로, 리세스 영역들(145)은, 제 2 물질막들(112) 및 기판(100)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여 제 1 물질막들(111)을 등방적으로 식각하여 형성될 수 있다. 여기서, 제 1 물질막들(111)은 등방성 식각 공정에 의해 완전히 제거될 수 있다. 예를 들어, 제 1 물질막들(111)이 실리콘 질화막이고, 제 2 물질막들(112)이 실리콘 산화막인 경우, 식각 단계는 인산을 포함하는 식각액을 사용하여 등방성 식각 공정이 수행될 수 있다. 한편, 일 실시예에 따르면, 기판(100)은 제 1 물질막들(111) 및 제 2 물질막들(112) 에 대해 식각 선택성을 갖는 물질로 형성되므로, 리세스 영역들(145)을 형성하는 동안 제거되지 않고 잔류할 수 있다.
도 14를 참조하면, 리세스 영역들(145)을 채우는 게이트 패턴들(150)을 형성한다.
게이트 패턴들(150)을 형성하는 것은, 리세스 영역들(145)을 채우는 도전막을 형성한 후, 트렌치들(140) 내에서 도전막을 제거하여 리세스 영역들(145) 각각에 게이트 패턴(150)을 국소적으로 형성하는 것을 포함할 수 있다.
일 실시예에 따르면, 도전막은 리세스 영역들(145)을 채우면서 트렌치(140)의 내벽을 컨포말하게 덮도록 형성될 수 있으며, 이 경우, 게이트 패턴(150)을 형성하는 것은 트렌치들(140) 내에서 도전막을 등방적 식각의 방법으로 제거하는 단계를 포함할 수 있다. 다른 실시예에 따르면, 도전막은 트렌치들(140)을 채우도록 형성될 수 있으며, 이 경우 게이트 패턴(150)은 트렌치들(140) 내에서 도전막을 이방성 식각하여 형성될 수 있다. 도전막은 도핑된 실리콘, 금속 물질들, 금속 질화막들 또는 금속 실리사이드들 중의 적어도 하나를 포함할 수 있다. 예를 들면, 도전막은 탄탈륨 질화막 또는 텅스텐과 같은 금속 물질을 포함할 수 있다.
이와 같이 형성된 게이트 패턴(150)은 리세스 영역(145)에 노출된 수직 절연 패턴(121)의 일부분과 직접 접촉될 수 있다. 또한, 게이트 패턴(150)은 상하부에 위치하는 제 2 물질막들(112)의 상부면 및 바닥면과 직접 접촉될 수 있다.
이어서, 플래시 메모리 장치를 위한 본 발명의 일 실시예에 따르면, 게이트 패턴들(150)을 형성한 후, 기판(100)에 불순물 영역들(107)이 형성될 수 있다. 불순물 영역들(107)은 이온 주입 공정을 통해 형성될 수 있으며, 트렌치들(140)을 통해 노출된 기판(100) 내에 형성될 수 있다. 한편, 불순물 영역들(107)은 제 1 및 제 2 반도체 패턴들(131, 133)과 다른 도전형을 가질 수 있다. 그리고, 불순물 영역들(107)은 기판(100)과 피엔-접합을 구성할 수 있다. 이와 달리, 제 2 반도체 패턴(133)과 접하는 기판(100)의 영역은 제 2 반도체 패턴(133)과 동일한 도전형을 가질 수 있다. 일 실시예에 따르면, 불순물 영역들(107) 각각은 서로 연결되어 등전위 상태에 있을 수 있다. 다른 실시예에 따르면, 불순물 영역들 각각은 서로 다른 전위를 가질 수 있도록 전기적으로 분리될 수 있다. 또 다른 실시예에 따르면, 불순물 영역들은, 서로 다른 복수의 불순물 영역들을 포함하는, 독립적인 복수의 소오스 그룹들을 구성할 수 있으며, 소오스 그룹들 각각은 서로 다른 전위를 갖도록 전기적으로 분리될 수 있다.
이에 더하여, 도 14를 참조하면, 불순물 영역들(107) 상에 트렌치들(140)을 채우는 전극 분리 패턴(160)을 형성한다. 전극 분리 패턴(160)은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막 중의 적어도 한가지로 형성될 수 있다. 상부 플러그들은 도핑된 실리콘 또는 금속성 물질들 중의 한가지로 형성될 수 있다.
이어서, 도 2에 도시된 것처럼, 도전 패드(137)들 각각에 접속하는 콘택 플러그(171)들 및 콘택 플러그들(171)을 연결하는 비트 라인(175)을 형성한다. 비트 라인(175)은 콘택 플러그(171)를 통해 제 1 및 제 2 반도체 패턴들(131, 133)에 전기적으로 연결될 수 있으며, 게이트 패턴들(150) 또는 트렌치들(140)을 가로지르도록 형성될 수 있다.
도 15 내지 도 18을 참조하여, 일 실시예에 따른 3차원 반도체 메모리 장치의 수직 절연체를 형성하는 방법에 대해 상세히 설명한다. 도 15 내지 도 18은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치의 제조 방법을 보다 상세히 설명하기 위한 부분 단면도들로서, 도 2의 A 부분을 도시한다.
도 15를 참조하면, 도 7에 도시된 바와 같이, 박막 구조체(110)를 관통하는 개구부(115)를 형성한 후, 캡핑막(CPL), 절연막(BIL), 전하 저장막(CTL) 및 터널 절연막(TIL)이 차례로 증착될 수 있다. 그리고, 캡핑막(CPL), 절연막(BIL), 전하 저장막(CTL) 및 터널 절연막(TIL)이 형성된 개구부(115) 내에, 도 8 내지 도 11에 도시된 것처럼, 제 1 반도체 패턴(131), 제 2 반도체 패턴(133) 및 매립 절연 패턴(135)이 형성될 수 있다.
캡핑막(CPL), 절연막(BIL), 전하 저장막(CTL) 및 터널 절연막(TIL)은 예를 들어, 플라즈마 인핸스드(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 증착될 수 있다.
일 실시예에 따르면, 캡핑막(CPL)은 개구부(115)에 노출되는 제 1 및 제 2 물질막들(111, 112)의 일측벽들과 직접 접촉되도록 형성될 수 있다. 그리고, 캡핑막(CPL)은 고유전막(HDL)에 대해 식각 선택성을 갖는 물질로 형성될 수 있다. 그리고, 캡핑막(CPL)은 박막 구조체(110)를 구성하는 제 1 및 제 2 물질막들(111, 112)에 대해 식각 선택성을 갖는 물질로 형성될 수 있다. 이와 달리, 캡핑막(CPL)은 제 2 물질막들(112)에 대해 식각 선택성을 가지며, 제 1 물질막들(111)과 동일한 물질로 형성될 수도 있다. 캡핑막(CPL)은 예를 들어, 실리콘막, 실리콘 산화막, 폴리실리콘막, 실리콘 카바이드 및 실리콘 질화막 중에서 선택되는 절연막들과 다른 물질일 수 있다.
전하 저장막(CTL)은 트랩 절연막, 또는 도전성 나노 돗들(conductive nano dots)을 포함하는 절연막을 포함할 수 있다. 더 구체적인 예로, 전하 저장막(CTL)은 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride), 나노크리스탈 실리콘(nanocrystalline Si) 또는 박층화된 트랩막(laminated trap layer) 중의 적어도 하나를 포함할 수 있다.
터널 절연막(TIL)은 전하 저장막(CTL)보다 큰 에너지 밴드 갭을 갖는 물질들 중의 한가지일 수 있다. 예를 들면, 터널 절연막(TIL)은 실리콘 산화막일 수 있다.
블록킹 절연막(BIL)은 전하 저장막(CTL)보다 큰 에너지 밴드 갭을 갖는 물질들 중의 한가지일 수 있다. 예를 들어, 블록킹 절연막(BIL)은 실리콘 산화막일 수 있다.
고유전막(HDL)은 블록킹 절연막(BIL)보다 큰 유전상수를 갖는 물질로 형성될 수 있다. 상세하게, 고유전막(HDL)은 개구부(115) 내벽에 고유전율을 갖는 금속 산화물을 컨포말하게 증착하여 형성될 수 있다. 예를 들어, 고유전막(HDL)은 탄탈륨 산화막(Ta2O5), 티타늄 산화막(TiO2), 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 하프늄 실리케이트(HfSixOy), 지르코늄 실리케이트(ZrSixOy), 질화 하프늄 실리케이트(HfSixOyNz), 질화 지르코늄 실리케이트(ZrSixOyNz), 알루미늄 산화막(Al2O3), 질화 알루미늄 산화막(AlxOyNz), 하프늄 알루미네이트(HfAlxOy), 이트륨 산화막(Y2O3), 니오븀 산화막(Nb2O5), 세슘 산화막(CeO2), 인듐 산화막(InO3), 란탈륨 산화막(LaO2), ((Ba,Sr)TiO3, BST)막, (Pb(Zr,Ti)O3, PZT)막, 스트론튬 티타늄 산화막(SrTiO3), 납 티타늄 산화막(PbTiO3), 스트론튬 루테늄 산화막(SrRuO3), 칼슘 루테늄 산화막(CaRuO3), (Pb,La)(Zr, Ti)O3막, (Sr,Ca)RuO3막 등으로 형성할 수 있다. 막들은 단독으로 적층될 수도 있고, 복수의 막들이 얇은층으로 적층된 라미네이트 구조를 가질 수도 있다.
이와 같은 일 실시예에 따르면, 도 15에 도시된 수직 절연 패턴(121)은 개구부(115)의 내벽 상에 차례로 적층된 캡핑막(CPL), 고유전막(HDL), 블록킹 절연막(BIL), 전하 저장막(CTL), 터널 절연막(TIL)을 포함한다. 예를 들어, 수직 절연 패턴(121)은 실리콘 산화막/고유전막(HDL)/실리콘 산화막/실리콘 질화막/실리콘 산화막을 포함할 수 있다.
이어서, 도 16을 참조하면, 도 12를 참조하여 설명한 것처럼, 제 1 및 제 2 반도체 패턴들(131, 133)과 이격된 트렌치(도 12의 140 참조)를 형성하여 제 1 및 제 2 물질막들(111, 112)의 일측벽들을 노출시킨다. 이후, 트렌치(도 12의 140 참조)에 노출된 제 1 물질막들(111)을 등방성 식각하여 수직 절연 패턴(121)의 일부분들을 노출시키는 리세스 영역들(145)을 형성한다. 여기서, 리세스 영역(145)의 수직적 두께(T1)는 제 1 물질막(111)의 두께(즉, 제 2 물질막들(112) 간의 수직적 거리)와 실질적으로 동일할 수 있다. 나아가, 캡핑막(CPL)은 등방성 식각 공정시 식각 정지막으로 이용될 수 있으며, 등방성 식각 공정에 이용되는 식각액에 의해 고유전막(HDL)이 손상되는 것을 방지할 수 있다. 즉, 리세스 영역(145)은 수직 절연 패턴(121)의 캡핑막(CPL)을 노출시킬 수 있다.
도 17을 참조하면, 리세스 영역(145)에 노출된 캡핑막(CPL)과 제 2 물질막들(112)의 일부분들을 등방성 식각하여 확장된(enlarged) 리세스 영역들(146)을 형성한다. 보다 상세하게, 확장된 리세스 영역들(146)을 형성하는 것은, 캡핑막(CPL)의 일부분들을 식각하여 고유전막(HDL)의 일부분들을 노출시키는 것을 포함한다. 여기서, 캡핑막(CPL) 및 제 2 물질막들(112)이 동일한 물질로 이루어진 경우, 제 2 물질막들(112)의 수직적 두께가 감소되면서, 확장된 리세스 영역(146)이 형성될 수 있다. 즉, 확장된 리세스 영역(146)의 수직적 두께(T2)는, 도 16에 도시된 리세스 영역(145)의 수직적 두께(T1)보다 클 수 있다. 여기서, 확장된 리세스 영역(146)과 리세스 영역(145)의 수직적 두께 차이(T2-T1)는 캡핑막(CPL)의 두께의 약 두 배 정도일 수 있다.
그리고, 확장된 리세스 영역들(146)을 형성함에 따라, 고유전막(HDL)과 절연 패턴들(112) 사이에 캡핑막 패턴들(CP)이 형성될 수 있다.
이어서, 도 18을 참조하면, 확장된 리세스 영역들 각각에 게이트 패턴(150)을 형성한다. 게이트 패턴(150)은 고유전막(HDL) 및 제 2 물질막들(112)의 상부면 및 하부면과 직접 접촉될 수 있다. 또한, 게이트 패턴(150)은 수직적으로 분리된 캡핑막 패턴들(CP) 사이에 위치할 수 있다.
이하, 도 19 내지 도 26을 참조하여, 일 실시예에 따른 3차원 반도체 메모리 장치의 수직 절연체를 형성하는 방법에 대해 상세히 설명한다. 도 19 내지 도 26은 본 발명의 다른 실시예에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 부분 단면도들로서, 도 4의 A부분을 나타낸다.
이 실시예에 따르면, 도 7에 도시된 바와 같이, 박막 구조체(110)를 관통하는 개구부들(115)을 형성한 후에, 개구부들(115)의 하부 부분들을 채우는 반도체 기둥(220)이 형성될 수 있다.
상세하게, 도 19를 참조하면, 반도체 기둥(220)을 형성하는 것은, 개구부(115)에 노출된 기판(100)을 씨드층(seed layer)으로 사용하는 선택적 에피택시얼 성장(SEG) 공정을 수행하여 형성될 수 있다. 이에 따라, 반도체 기둥(220)은 단결정 상태로 형성될 수 있으며, 개구부(115)들의 하부 부분들을 채우는 필라(pillar) 형태로 형성될 수 있다. 반도체 기둥(220)은 기판과 동일한 도전형을 가질 수 있다. 반도체 기둥(220)에 선택적 에피택시얼 성장 공정 시에 인시츄(in-situ)로 불순물이 도핑될 수 있다. 이와 달리, 반도체 기둥(220)을 형성한 후에, 반도체 기둥(220)에 불순물이 이온 주입될 수도 있다. 이와 같이 형성된 반도체 기둥(220)은 박막 구조체(110) 하부에 위치하는 제 1 및 제 2 물질막들(111, 112)의 일측벽들과 직접 접촉될 수 있다.
도 20을 참조하면, 반도체 기둥(220)이 형성된 개구부(115) 내벽에 고유전막(HDL)이 컨포말하게 형성될 수 있다. 즉, 고유전막(HDL)은 제 1 및 제 2 물질막들(111, 112)의 일측벽들과, 기판(100) 또는 반도체 기둥(220)의 상부면을 컨포말하게 덮을 수 있다.
일 실시예에서, 고유전막(HDL)은 하프늄(Hf)을 포함하는 고유전 물질로 형성될 수 있으며, 예를 들어, 하프늄 산화막(HfO2), 하프늄 실리케이트(HfSixOy), 질화 하프늄 실리케이트(HfSixOyNz), 및 하프늄 알루미네이트(HfAlxOy) 중에서 적어도 어느 하나를 포함할 수 있다.
하프늄(Hf)을 포함하는 고유전막(HDL)은 예를 들어, 플라즈마 인핸스드(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 증착될 수 있다. 이 실시예에서는 원자층 증착 공정을 이용하여 하프늄(Hf)을 포함하는 고유전막(HDL)이 형성될 수 있다. 상세하게, 고유전막(HDL)을 형성하는 것은, 하프늄 소스 물질의 제공, 퍼지 가스 도입, 산화제 제공 및 퍼지 가스 도입을 반복적으로 수행하는 것을 포함한다. 소정 두께의 고유전막(HDL)을 형성한 후에는 고유전막(HDL)의 특성을 향상시키기 위한 열처리 공정이 수행될 수 있다.
보다 구체적으로, 개구부(115) 내부로 TDEAH(tetrakis diethylamino hafnium), Hf(OtBu)4 등과 같은 하프늄 소스 물질을 제공한다. 이에 따라, 개구부(115) 내벽 및 박막 구조체(110)의 상부면에 하프늄 소스 물질의 일부분이 화학 흡착되고, 나머지 부분이 물리 흡착된다. 계속해서, 개구부(115) 내부로 아르곤 가스와 같은 퍼지 가스를 제공하여 개구부(115) 내벽 및 박막 구조체(110)의 상부면에 물리 흡착된 하프늄 소스 물질의 나머지 부분이 제거된다. 이어서, 개구부(115) 내부로 O3 등과 같은 산화제를 제공한다. 이에 따라, 화학 흡착된 하프늄 소스 물질의 일부분이 산화제와 반응하여 개구부(115) 내벽에 하프늄 산화물을 포함하는 고유전막(HDL)이 형성될 수 있다. 이후, 퍼지 가스를 도입하여 화학 흡착된 하프늄 소스 물질의 일부분과 반응하지 않은 산화제가 제거한다.
이에 더하여, 하프늄을 포함하는 고유전막(HDL)을 증착할 때, 고유전막(HDL)과 기판(100) 또는 반도체 기둥(220)의 계면에 산화가 불충분한 산화하프늄실리콘막(IL)이 형성될 수 있다.
하프늄을 포함하는 고유전막(HDL)은 화학적 불활성으로 인해 습식 식각을 위한 에천트를 찾기 어려우므로, 도 10을 참조하여 설명한 등방성 식각 공정시 식각되지 않고 기판(100) 또는 반도체 기둥(220)의 상부면에 잔류할 수 있다. 이에 따라, 블록킹 절연막(BIL), 전하 저장막(CTL) 및 터널 절연막(TIL)을 형성하기 전에, 반도체 기둥(220)의 상부면을 노출시키는 것이 바람직하다. 이에 따라, 고유전막(HDL)을 증착한 후, 반도체 기둥(220) 상부면 상의 고유전막(HDL)을 식각하는 공정이 수행될 수 있다. 또한, 고유전막(HDL)과 반도체 기둥(220)의 계면에 형성된 산화하프늄실리콘막(IL)은 불산 등을 이용한 습식 식각으로 제거하기 어려우므로, 반도체 기둥(220)의 상부면에 형성된 고유전막(HDL)을 건식 식각할 때 오버 에치에 의해 함께 식각될 수 있다.
상세하게, 도 21을 참조하면, 반도체 기둥(220)의 상부면 상의 고유전막(HDL)을 식각하여 개구부(115) 내벽에 고유전막 패턴(HDP)을 형성한다.
고유전막 패턴(HDP)을 형성하는 것은, 고유전막(HDL) 상에 희생막을 컨포말하게 증착하는 것, 희생막을 이방성 식각하여 반도체 기둥(220)의 상부면 상의 고유전막(HDL)을 노출시키는 희생 스페이서(SC)를 형성하는 것, 및 희생 스페이서(SC)에 노출된 고유전막(HDL)을 이방성 식각하는 것을 포함한다. 여기서, 고유전막(HDL)은 화학적으로 매우 안정하고 쉽게 활성종을 형성하지 못하는 불활성 물질이기 때문에, 식각하는데 어려움이 있다. 따라서, 고유전막(HDL)을 건식 식각하기 위해서는 고유전막(HDL)을 가능한 얇게 형성하는 것이 바람직하며, 과도 식각을 통해 기판(100) 또는 반도체 기둥(220) 상부면에 형성된 고유전막(HDL)을 이방성 식각할 수 있다.
이에 더하여, 개구부(115)에 노출되는 반도체 기둥(220)의 상부면의 면적을 증가시키기 위해, 희생막의 증착 두께는 가능한 얇게 형성하는 것이 바람직하다. 예를 들어, 희생막은 실리콘 질화물로 형성될 수 있으며, 고유전막(HDL) 상에 약 10Å 내지 100Å의 두께로 증착될 수 있다.
이와 같이, 고유전막(HDL)을 이방성 식각함에 따라, 개구부(115) 내에 원통형의 고유전막 패턴(HDP)이 형성될 수 있다. 또한, 고유전막(HDL)을 이방성 식각하는 동안 과도식각(over-etch)의 결과로서, 고유전막 패턴(HDP)에 의해 노출되는 산화하프늄실리콘막(IL)이 식각될 수 있으며, 반도체 기둥(220) 또는 기판(100)의 상부면이 리세스될 수 있다.
이후, 도 22를 참조하면, 희생 스페이서(SC)를 제거하여 고유전막(HDL)의 내벽을 노출시킨다. 여기서, 희생 스페이서(SC)는 등방성 식각 공정을 이용하여 제거될 수 있다. 등방성 식각은 등방성 습식 식각 또는 등방적 건식 식각의 방법들 중의 적어도 하나를 이용하여 실시될 수 있다. 희생 스페이서(SC)가 실리콘 질화물로 형성된 경우, 인산을 포함하는 식각액을 사용하여 등방성 식각 공정이 수행될 수 있다.
도 23을 참조하면, 고유전막 패턴(HDP)이 형성된 개구부(115) 내에 블록킹 절연막(BIL), 전하 저장막(CTL), 터널 절연막(TIL) 및 제 1 반도체막(130)을 차례로 형성한다.
블록킹 절연막(BIL), 전하 저장막(CTL), 터널 절연막(TIL) 및 제 1 반도체막의 증착 두께의 합은 개구부(115)의 폭의 절반보다 작을 수 있다. 즉, 개구부(115)는 블록킹 절연막(BIL), 전하 저장막(CTL), 터널 절연막(TIL) 및 제 1 반도체막(130)에 의해 완전하게 채워지지 않을 수 있다. 나아가, 블록킹 절연막(BIL), 전하 저장막(CTL), 터널 절연막(TIL) 및 제 1 반도체막(130)은 개구부(115)에 노출된 반도체 기둥(220)의 상부면을 덮을 수 있다.
도 24를 참조하면, 반도체 기둥(220)의 상부면에 형성된 블록킹 절연막(BIL), 전하 저장막(CTL), 터널 절연막(TIL) 및 제 1 반도체막(130)을 이방서 식각하여 반도체 기둥(220)의 상부면을 노출시킨다. 이에 따라, 개구부(115) 내에 블록킹 절연 패턴(BIP), 전하 저장 패턴(CTP), 터널 절연 패턴(TIP) 및 제 1 반도체 패턴(131)이 형성될 수 있다.
도 25를 참조하면, 도 10을 참조하여 설명한 것처럼, 제 1 반도체 패턴(131)과 반도체 기둥(220)의 상부면 사이에 개재되는 블록킹 절연 패턴(BIP), 전하 저장 패턴(CTP), 및 터널 절연 패턴(TIP) 일부분들을 등방성 식각하여 언더컷 영역(UC)을 형성한다. 언더컷 영역(UC)을 형성함에 따라, 블록킹 절연 패턴(BIP), 전하 저장 패턴(CTP), 및 터널 절연 패턴(TIP)의 수직적 길이가 감소될 수 있으며, 반도체 기둥(220)의 상부면과 이격될 수 있다. 또한, 언더컷 영역(UC)에 의해 고유전막 패턴(HDP)의 하부 측벽 일부분이 노출될 수 있다. 즉, 블록킹 절연 패턴(BIP), 전하 저장 패턴(CTP), 및 터널 절연 패턴(TIP)의 수직적 길이가 고유전막 패턴(HDP)의 수직적 길이보다 짧을 수 있다.
도 26을 참조하면, 언더컷 영역(UC)이 형성된 개구부(115) 내에 제 2 반도체 패턴(133)을 형성한다. 제 2 반도체 패턴(133)은 제 1 반도체 패턴(133)과 반도체 기둥(220)을 연결한다. 제 2 반도체 패턴(133)은 증착 공정에 의해 언더컷 영역(UC)을 컨포말하게 덮을 수 있다. 즉, 일 실시예에서, 제 2 반도체 패턴(133)은 블록킹 절연 패턴(BIP), 전하 저장 패턴(CTP), 터널 절연 패턴(TIP) 및 제 1 반도체 패턴(131)의 바닥면들과 직접 접촉될 수 있다. 그리고, 제 2 반도체 패턴(133)은 고유전막 패턴(HDP)이 하부 측벽과 직접 접촉될 수 있다.
도 27은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 27을 참조하면, 메모리 시스템(1100)은 PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
메모리 시스템(1100)은 컨트롤러(1110), 키패드(keypad), 키보드 및 디스플레이와 같은 입출력 장치(1120), 메모리(1130), 인터페이스(1140), 및 버스(1150)를 포함한다. 메모리(1130)와 인터페이스(1140)는 버스(1150)를 통해 상호 소통된다.
컨트롤러(1110)는 적어도 하나의 마이크로 프로세서, 디지털 시그널 프로세서, 마이크로 컨트롤러, 또는 그와 유사한 다른 프로세스 장치들을 포함한다. 메모리(1130)는 컨트롤러에 의해 수행된 명령을 저장하는 데에 사용될 수 있다. 입출력 장치(1120)는 시스템(1100) 외부로부터 데이터 또는 신호를 입력받거나 또는 시스템(1100) 외부로 데이터 또는 신호를 출력할 수 있다. 예를 들어, 입출력 장치(1120)는 키보드, 키패드 또는 디스플레이 소자를 포함할 수 있다.
메모리(1130)는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함한다. 메모리(1130)는 또한 다른 종류의 메모리, 임의의 수시 접근이 가능한 휘발성 메모리, 기타 다양한 종류의 메모리를 더 포함할 수 있다.
인터페이스(1140)는 데이터를 통신 네트워크로 송출하거나, 네트워크로부터 데이터를 받는 역할을 한다.
또한, 본 발명에 따른 3차원 반도체 메모리 장치 또는 메모리 시스템은 다양한 형태들의 패키지로 실장 될 수 있다. 예를 들면, 본 발명에 따른 3차원 반도체 메모리 장치 또는 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 28은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 28을 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(1200)는 플래시 메모리 장치(1210)를 장착한다. 플래시 메모리 장치(1210)는 상술된 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함한다. 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와 플래시 메모리 장치(1210) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함한다.
SRAM(1221)은 프로세싱 유닛(1222)의 동작 메모리로써 사용된다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(1224)은 멀티 비트 플래시 메모리 장치(1210)로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(1225)는 본 발명의 플래시 메모리 장치(1210)와 인터페이싱 한다. 프로세싱 유닛(1222)은 메모리 컨트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 29는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
도 29를 참조하면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 플래시 메모리 장치(1210)가 장착된다. 플래시 메모리 장치(1210)는 상술된 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함한다. 본 발명에 따른 정보 처리 시스템(1300)은 플래시 메모리 시스템(1310)과 각각 시스템 버스(760)에 전기적으로 연결된 모뎀(1320), 중앙처리장치(1330), 램(1340), 유저 인터페이스(1350)를 포함한다. 플래시 메모리 시스템(1310)은 앞서 언급된 메모리 시스템 또는 플래시 메모리 시스템과 실질적으로 동일하게 구성될 것이다. 플래시 메모리 시스템(1310)에는 중앙처리장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다. 여기서, 상술한 플래시 메모리 시스템(1310)이 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 플래시 메모리 시스템(1310)에 안정적으로 저장할 수 있다. 그리고 신뢰성의 증대에 따라, 플래시 메모리 시스템(1310)은 에러 정정에 소요되는 자원을 절감할 수 있어 고속의 데이터 교환 기능을 정보 처리 시스템(1300)에 제공할 것이다. 도시되지 않았지만, 본 발명에 따른 정보 처리 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
Claims (10)
- 기판 상에 번갈아 반복적으로 적층된 게이트 패턴들 및 절연 패턴들을 포함하는 적층 구조체;
상기 적층 구조체를 관통하여 상기 기판에 접속되는 채널 구조체; 및
상기 적층 구조체와 상기 채널 구조체 사이에 개재되는 수직 절연체를 포함하되,
상기 수직 절연체는 상기 채널 구조체와 접촉하는 터널 절연막, 상기 게이트 패턴들 및 상기 절연 패턴들의 일측벽들과 접촉하는 고유전막, 상기 터널 절연막과 상기 고유전막 사이에 개재된 전하 저장막 및 상기 전하 저장막과 상기 고유전막 사이에 개재된 블록킹 절연막을 포함하는 3차원 반도체 메모리 장치. - 제 1 항에 있어서,
상기 수직 절연체는 상기 고유전막과 상기 절연 패턴들 사이에 개재되며, 상기 게이트 패턴들에 의해 수직적으로 분리된 캡핑막 패턴들을 더 포함하는 3차원 반도체 메모리 장치. - 제 1 항에 있어서,
상기 고유전막의 바닥면은 상기 블로킹 절연막, 상기 전하 저장막 및 상기 블록킹 절연막의 바닥면들보다 아래에 위치하는 3차원 반도체 메모리 장치. - 제 3 항에 있어서,
상기 채널 구조체는 상기 블로킹 절연막, 상기 전하 저장막 및 상기 블록킹 절연막의 바닥면들로 연장되어 상기 고유전막의 하부 측벽과 접촉하는 3차원 반도체 메모리 장치. - 제 3 항에 있어서,
상기 고유전막은 하프늄(Hf)을 포함하는 고유전 물질로 이루어진 3차원 반도체 메모리 장치. - 제 1 항에 있어서,
상기 터널 절연막은 실리콘 산화막을 포함하고,
상기 전하 저장막은 트랩 사이트의 밀도가 실리콘 산화막보다 높은 절연막들 및 도전성 나노 입자들을 포함하는 절연막들 중의 한가지를 포함하고,
상기 블록킹 절연막은 실리콘 산화막을 포함하고,
상기 고유전막은 알루미늄 산화막, 하프늄 산화막, 지르코늄 산화막, 탄탈륨 산화막, 티타늄 산화막, 실리콘 질화막, 및 실리콘 산화질화막 중의 적어도 하나를 포함하는 3차원 반도체 메모리 장치. - 제 1 항에 있어서,
상기 게이트 패턴들은 수직적으로 인접하는 상기 절연 패턴들의 상부면 및 바닥면과 직접 접촉되는 3차원 반도체 메모리 장치. - 제 1 항에 있어서,
상기 채널 구조체는,
상기 수직 절연체의 일측벽을 덮는 제 1 반도체 패턴; 및
상기 기판과 직접 접촉되며 상기 제 1 반도체 패턴과 상기 기판을 연결하는 제 2 반도체 패턴을 포함하는 3차원 반도체 메모리 장치. - 기판 상에 제 1 물질막들 및 제 2 물질막들이 번갈아 반복적으로 적층된 박막 구조체를 형성하는 것;
상기 박막 구조체를 관통하여 상기 기판을 노출시키는 개구부를 형성하는 것;
상기 개구부 내벽을 덮으며 상기 개구부 아래의 상기 기판을 노출시키는 수직 절연체를 형성하는 것; 및
상기 수직 절연체의 내벽을 덮으며 상기 기판과 접속되는 채널 구조체를 형성하는 것을 포함하되,
상기 수직 절연체를 형성하는 것은, 상기 개구부의 내벽 상에 고유전막, 블록킹 절연막, 전하 저장막 및 터널 절연막을 차례로 증착하는 것을 포함하는 3차원 반도체 메모리 장치의 제조 방법. - 제 9 항에 있어서,
상기 채널 구조체와 이격되어, 상기 박막 구조체를 관통하는 트렌치를 형성하는 것;
상기 트렌치에 노출된 상기 제 1 물질막들을 제거하여 상기 수직 절연체의 일부분들을 노출시키는 리세스 영역들을 형성하는 것; 및
상기 리세스 영역들 각각에, 상기 리세스 영역들에 의해 노출된 상기 수직 절연체의 일부분들과 상기 제 2 물질막들의 상부면 및 바닥면과 직접 접촉하는 게이트 패턴을 형성하는 것을 더 포함하는 3차원 반도체 메모리 장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120039154A KR20130116607A (ko) | 2012-04-16 | 2012-04-16 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| US13/838,159 US20130270625A1 (en) | 2012-04-16 | 2013-03-15 | Three-dimensional semiconductor memory devices and methods of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120039154A KR20130116607A (ko) | 2012-04-16 | 2012-04-16 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130116607A true KR20130116607A (ko) | 2013-10-24 |
Family
ID=49324312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120039154A KR20130116607A (ko) | 2012-04-16 | 2012-04-16 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130270625A1 (ko) |
| KR (1) | KR20130116607A (ko) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150055379A (ko) * | 2013-11-13 | 2015-05-21 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR20160070896A (ko) * | 2014-12-10 | 2016-06-21 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20160095281A (ko) * | 2015-02-02 | 2016-08-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20170030357A (ko) * | 2015-09-09 | 2017-03-17 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9754925B2 (en) | 2013-12-19 | 2017-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
| US9941249B2 (en) | 2014-05-30 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company | Multi-wafer stacking by Ox-Ox bonding |
| US10056353B2 (en) | 2013-12-19 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
| WO2019032376A1 (en) * | 2017-08-11 | 2019-02-14 | Micron Technology, Inc. | CHARGE TRAP STRUCTURE COMPRISING A BARRIER AT A BLOCKING AREA |
| US10269768B2 (en) | 2014-07-17 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated circuits with redistribution lines |
| US10304818B2 (en) | 2013-12-26 | 2019-05-28 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing semiconductor devices having conductive plugs with varying widths |
| US10446572B2 (en) | 2017-08-11 | 2019-10-15 | Micron Technology, Inc. | Void formation for charge trap structures |
| US10453855B2 (en) | 2017-08-11 | 2019-10-22 | Micron Technology, Inc. | Void formation in charge trap structures |
| WO2019245106A1 (ko) * | 2018-06-20 | 2019-12-26 | 한국과학기술원 | 셀 신뢰성 향상을 위한 수직 집적형 삼차원 플래시메모리 및 그 제조 방법 |
| KR20190143330A (ko) * | 2018-06-20 | 2019-12-30 | 한국과학기술원 | 셀 신뢰성 향상을 위한 수직 집적형 삼차원 플래시메모리 및 그 제조 방법 |
| US10644105B2 (en) | 2017-08-11 | 2020-05-05 | Micron Technology, Inc. | Memory device including voids between control gates |
| US10651282B2 (en) | 2011-08-31 | 2020-05-12 | Micron Technology, Inc. | Apparatuses including memory cells with gaps comprising low dielectric constant materials |
| KR20200055302A (ko) * | 2018-11-13 | 2020-05-21 | 한양대학교 산학협력단 | 필드 소거 방식을 지원하는 3차원 플래시 메모리 및 그 제조 방법 |
| KR20210093333A (ko) * | 2019-03-13 | 2021-07-27 | 샌디스크 테크놀로지스 엘엘씨 | 온-축 자가 정렬형 드레인-선택-레벨 격리 구조물을 갖는 3차원 메모리 디바이스 및 그의 제조 방법 |
| US11538830B2 (en) | 2020-06-22 | 2022-12-27 | SK Hynix Inc. | Semiconductor memory device and method of manufacturing the semiconductor memory device |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130045050A (ko) * | 2011-10-25 | 2013-05-03 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 |
| US9230987B2 (en) * | 2014-02-20 | 2016-01-05 | Sandisk Technologies Inc. | Multilevel memory stack structure and methods of manufacturing the same |
| US9276011B2 (en) | 2013-03-15 | 2016-03-01 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
| US9275909B2 (en) | 2013-08-12 | 2016-03-01 | Micron Technology, Inc. | Methods of fabricating semiconductor structures |
| US9437604B2 (en) | 2013-11-01 | 2016-09-06 | Micron Technology, Inc. | Methods and apparatuses having strings of memory cells including a metal source |
| US9431410B2 (en) | 2013-11-01 | 2016-08-30 | Micron Technology, Inc. | Methods and apparatuses having memory cells including a monolithic semiconductor channel |
| US9418865B2 (en) * | 2013-12-26 | 2016-08-16 | Intermolecular, Inc. | Wet etching of silicon containing antireflective coatings |
| KR20160013765A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전자주식회사 | 반도체 장치 |
| KR20160018921A (ko) * | 2014-08-07 | 2016-02-18 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| KR102247914B1 (ko) * | 2014-10-24 | 2021-05-06 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US9754956B2 (en) * | 2014-12-04 | 2017-09-05 | Sandisk Technologies Llc | Uniform thickness blocking dielectric portions in a three-dimensional memory structure |
| KR102400184B1 (ko) * | 2015-03-17 | 2022-05-20 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 이의 제조 방법 |
| WO2016190036A1 (ja) * | 2015-05-22 | 2016-12-01 | 株式会社 日立ハイテクノロジーズ | プラズマ処理装置およびそれを用いたプラズマ処理方法 |
| US9761599B2 (en) * | 2015-08-17 | 2017-09-12 | Micron Technology, Inc. | Integrated structures containing vertically-stacked memory cells |
| KR102535100B1 (ko) * | 2016-02-23 | 2023-05-23 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102568889B1 (ko) * | 2016-02-24 | 2023-08-22 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| US9941292B2 (en) * | 2016-03-10 | 2018-04-10 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
| KR102609516B1 (ko) | 2016-05-04 | 2023-12-05 | 삼성전자주식회사 | 반도체 장치 |
| US9997538B2 (en) | 2016-11-07 | 2018-06-12 | Samsung Electronics Co., Ltd. | Semiconductor device including channel structure |
| US10707121B2 (en) * | 2016-12-31 | 2020-07-07 | Intel Corporatino | Solid state memory device, and manufacturing method thereof |
| US10453829B2 (en) * | 2017-06-16 | 2019-10-22 | Intel Corporation | Method and apparatus for reducing capacitance of input/output pins of memory device |
| CN107871744B (zh) * | 2017-11-09 | 2019-03-19 | 长江存储科技有限责任公司 | 一种nand串结构及其制备方法 |
| US10892274B2 (en) | 2017-11-09 | 2021-01-12 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| JP6902991B2 (ja) | 2017-12-19 | 2021-07-14 | 株式会社日立ハイテク | プラズマ処理装置 |
| CN108511449B (zh) * | 2018-03-14 | 2020-11-10 | 成都信息工程大学 | 一种三维nand型存储器下选择管的实现方法 |
| US11694981B2 (en) * | 2018-05-03 | 2023-07-04 | Princeton Infrared Technologies, Inc. | Dielectric molded indium bump formation and INP planarization |
| KR20200047909A (ko) * | 2018-10-26 | 2020-05-08 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| CN109887926B (zh) * | 2019-02-01 | 2021-03-12 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| US11177269B2 (en) * | 2019-02-15 | 2021-11-16 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array |
| CN110071112A (zh) * | 2019-03-29 | 2019-07-30 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110265403B (zh) * | 2019-06-20 | 2020-04-14 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN113314540A (zh) * | 2020-01-03 | 2021-08-27 | 长江存储科技有限责任公司 | 三维存储器的制备方法及三维存储器 |
| JP2021118234A (ja) * | 2020-01-23 | 2021-08-10 | キオクシア株式会社 | 半導体記憶装置 |
| US11121145B1 (en) | 2020-03-03 | 2021-09-14 | Micron Technology, Inc. | Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells |
| US11139386B2 (en) | 2020-03-03 | 2021-10-05 | Micron Technology, Inc. | Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells |
| KR102560323B1 (ko) | 2020-04-03 | 2023-07-28 | 주식회사 히타치하이테크 | 플라스마 처리 장치 및 플라스마 처리 방법 |
| US20210343736A1 (en) * | 2020-04-29 | 2021-11-04 | Micron Technology, Inc. | Electronic structures comprising multiple, adjoining high-k dielectric materials and related electronic devices, systems, and methods |
| US11251190B2 (en) | 2020-05-13 | 2022-02-15 | Micron Technology, Inc. | Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101584113B1 (ko) * | 2009-09-29 | 2016-01-13 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
-
2012
- 2012-04-16 KR KR1020120039154A patent/KR20130116607A/ko not_active Application Discontinuation
-
2013
- 2013-03-15 US US13/838,159 patent/US20130270625A1/en not_active Abandoned
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10985251B2 (en) | 2011-08-31 | 2021-04-20 | Micron Technology, Inc. | Apparatuses including memory cells with gaps comprising low dielectric constant materials |
| US10651282B2 (en) | 2011-08-31 | 2020-05-12 | Micron Technology, Inc. | Apparatuses including memory cells with gaps comprising low dielectric constant materials |
| KR20150055379A (ko) * | 2013-11-13 | 2015-05-21 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US9754925B2 (en) | 2013-12-19 | 2017-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
| US10056353B2 (en) | 2013-12-19 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
| US10157891B2 (en) | 2013-12-19 | 2018-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
| US11798916B2 (en) | 2013-12-19 | 2023-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
| US10510729B2 (en) | 2013-12-19 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
| US10304818B2 (en) | 2013-12-26 | 2019-05-28 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing semiconductor devices having conductive plugs with varying widths |
| US9941249B2 (en) | 2014-05-30 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company | Multi-wafer stacking by Ox-Ox bonding |
| US10629568B2 (en) | 2014-07-17 | 2020-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated circuits with redistribution lines |
| US10269768B2 (en) | 2014-07-17 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated circuits with redistribution lines |
| US11923338B2 (en) | 2014-07-17 | 2024-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated circuits with redistribution lines |
| KR20160070896A (ko) * | 2014-12-10 | 2016-06-21 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20160095281A (ko) * | 2015-02-02 | 2016-08-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20170030357A (ko) * | 2015-09-09 | 2017-03-17 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US11943924B2 (en) | 2017-08-11 | 2024-03-26 | Micron Technology, Inc. | Void formation for charge trap structures |
| KR20200028499A (ko) * | 2017-08-11 | 2020-03-16 | 마이크론 테크놀로지, 인크. | 블로킹 영역에 대한 배리어를 갖는 전하 트랩 구조 |
| US11569255B2 (en) | 2017-08-11 | 2023-01-31 | Micron Technology, Inc. | Void formation in charge trap structures |
| US10644105B2 (en) | 2017-08-11 | 2020-05-05 | Micron Technology, Inc. | Memory device including voids between control gates |
| US10453855B2 (en) | 2017-08-11 | 2019-10-22 | Micron Technology, Inc. | Void formation in charge trap structures |
| US11923407B2 (en) | 2017-08-11 | 2024-03-05 | Micron Technology, Inc. | Memory device including voids between control gates |
| US10680006B2 (en) | 2017-08-11 | 2020-06-09 | Micron Technology, Inc. | Charge trap structure with barrier to blocking region |
| US10937802B2 (en) | 2017-08-11 | 2021-03-02 | Micron Technology, Inc. | Void formation for charge trap structures |
| US10446572B2 (en) | 2017-08-11 | 2019-10-15 | Micron Technology, Inc. | Void formation for charge trap structures |
| EP3665724A4 (en) * | 2017-08-11 | 2021-05-05 | Micron Technology, INC. | LOAD TRAP STRUCTURE INCLUDING A BARRIER TO A BLOCK ZONE |
| US11037951B2 (en) | 2017-08-11 | 2021-06-15 | Micron Technology, Inc. | Void formation in charge trap structures |
| WO2019032376A1 (en) * | 2017-08-11 | 2019-02-14 | Micron Technology, Inc. | CHARGE TRAP STRUCTURE COMPRISING A BARRIER AT A BLOCKING AREA |
| US11329127B2 (en) | 2017-08-11 | 2022-05-10 | Micron Technology, Inc. | Memory device including voids between control gates |
| US11393843B2 (en) | 2017-08-11 | 2022-07-19 | Micron Technology, Inc. | Charge trap structure with barrier to blocking region |
| US11765903B2 (en) | 2017-08-11 | 2023-09-19 | Micron Technology, Inc. | Charge trap structure with barrier to blocking region |
| US10636810B2 (en) | 2018-06-20 | 2020-04-28 | Korea Advanced Institute Of Science And Technology | Vertically-integrated 3-dimensional flash memory for high reliable flash memory and fabrication method thereof |
| KR20190143330A (ko) * | 2018-06-20 | 2019-12-30 | 한국과학기술원 | 셀 신뢰성 향상을 위한 수직 집적형 삼차원 플래시메모리 및 그 제조 방법 |
| WO2019245106A1 (ko) * | 2018-06-20 | 2019-12-26 | 한국과학기술원 | 셀 신뢰성 향상을 위한 수직 집적형 삼차원 플래시메모리 및 그 제조 방법 |
| KR20200055302A (ko) * | 2018-11-13 | 2020-05-21 | 한양대학교 산학협력단 | 필드 소거 방식을 지원하는 3차원 플래시 메모리 및 그 제조 방법 |
| KR20210093333A (ko) * | 2019-03-13 | 2021-07-27 | 샌디스크 테크놀로지스 엘엘씨 | 온-축 자가 정렬형 드레인-선택-레벨 격리 구조물을 갖는 3차원 메모리 디바이스 및 그의 제조 방법 |
| US11538830B2 (en) | 2020-06-22 | 2022-12-27 | SK Hynix Inc. | Semiconductor memory device and method of manufacturing the semiconductor memory device |
| US11882704B2 (en) | 2020-06-22 | 2024-01-23 | SK Hynix Inc. | Semiconductor memory device and method of manufacturing the semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130270625A1 (en) | 2013-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20130116607A (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| KR101842900B1 (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| US9899411B2 (en) | Three-dimensional semiconductor memory device and method for fabricating the same | |
| KR102154784B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR102571561B1 (ko) | 3차원 반도체 소자 | |
| KR102234799B1 (ko) | 반도체 장치 | |
| KR101835114B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
| KR20130116604A (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| KR101623547B1 (ko) | 재기입가능한 3차원 반도체 메모리 장치의 제조 방법 | |
| US20120003828A1 (en) | Semiconductor memory device and method of forming the same | |
| KR102337640B1 (ko) | 3차원 반도체 소자 | |
| KR20110132865A (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| KR20110135692A (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| KR20120129284A (ko) | 3차원 반도체 메모리 장치의 제조 방법 | |
| KR20150061395A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20110035525A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR102082321B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR102139942B1 (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| KR20130130480A (ko) | 3차원 반도체 메모리 장치 및 그 형성 방법 | |
| KR102054258B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
| KR102045858B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
| KR101774508B1 (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| KR102066932B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR102130057B1 (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| KR20130084434A (ko) | 3차원 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |