KR102066932B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR102066932B1
KR102066932B1 KR1020130100441A KR20130100441A KR102066932B1 KR 102066932 B1 KR102066932 B1 KR 102066932B1 KR 1020130100441 A KR1020130100441 A KR 1020130100441A KR 20130100441 A KR20130100441 A KR 20130100441A KR 102066932 B1 KR102066932 B1 KR 102066932B1
Authority
KR
South Korea
Prior art keywords
semiconductor
structures
holes
channel
patterns
Prior art date
Application number
KR1020130100441A
Other languages
English (en)
Other versions
KR20150022486A (ko
Inventor
황성민
김한수
이운경
이태희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130100441A priority Critical patent/KR102066932B1/ko
Publication of KR20150022486A publication Critical patent/KR20150022486A/ko
Application granted granted Critical
Publication of KR102066932B1 publication Critical patent/KR102066932B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치 및 그 제조방법이 제공된다. 반도체 장치는 기판 상의 매립 절연 패턴들, 상기 매립 절연 패턴들의 측벽들에 의해 정의되는 적층 구조체, 상기 적층 구조체를 관통하고, 상기 기판의 상면에 평행한 제1 방향으로 배열되는 채널 구조체들의 제1 열 및 제2 열, 상기 제1 열과 상기 제2 열 사이의 상기 적층 구조체를 관통하여 상기 기판에 전기적으로 연결되고, 상기 제1 방향으로 배열되는 분리 구조체들의 제3 열, 상기 분리 구조체들을 연결하고 상기 제1 방향으로 연장하는 제1 배선, 및 상기 제1 방향에 교차하는 제2 방향으로 이격된 상기 채널 구조체들을 연결하고 상기 제2 방향으로 연장하는 제2 배선을 포함한다. 서로 인접하는 상기 분리 구조체들은 상기 적층 구조체 내에서 서로 이격되어 배치된다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 3차원으로 배열된 메모리 셀들을 갖는 3차원 반도체 메모리 장치 및 그 제조 방법에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 반도체 장치의 경우, 그 집적도는 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다. 종래의 2차원 또는 평면적 반도체 장치의 경우, 그 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 장치의 집적도가 증가하고는 있지만 여전히 제한적이다.
이러한 한계를 극복하기 위해, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 메모리 장치들이 제안되고 있다. 그러나, 3차원 반도체 메모리 장치의 대량 생산을 위해서는, 비트당 제조 비용을 2차원 반도체 장치의 그것보다 줄일 수 있으면서 신뢰성 있는 제품 특성을 구현할 수 있는 공정 기술이 요구되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 제조 공정이 단순화된 반도체 장치 및 그 제조방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 우수한 신뢰성을 갖는 반도체 장치 및 그 제조방법을 제공하는 데 있다.
본 발명의 일 실시예에 따른 반도체 장치는, 기판 상의 매립 절연 패턴들, 상기 매립 절연 패턴들의 측벽들에 의해 정의되는 적층 구조체, 상기 적층 구조체를 관통하고, 상기 기판의 상면에 평행한 제1 방향으로 배열되는 채널 구조체들의 제1 열 및 제2 열, 상기 제1 열과 상기 제2 열 사이의 상기 적층 구조체를 관통하여 상기 기판에 전기적으로 연결되고, 상기 제1 방향으로 배열되는 분리 구조체들의 제3 열, 상기 분리 구조체들을 연결하고 상기 제1 방향으로 연장하는 제1 배선, 및 상기 제1 방향에 교차하는 제2 방향으로 이격된 상기 채널 구조체들을 연결하고 상기 제2 방향으로 연장하는 제2 배선을 포함하되, 서로 인접하는 상기 분리 구조체들은 상기 적층 구조체 내에서 서로 이격되어 배치될 수 있다.
일 실시예에 따르면, 상기 채널 구조체들은 상기 적층 구조체를 관통하는 채널 홀들 내에 배치되고, 상기 채널 홀들의 적어도 일부를 채우는 반도체 패턴들을 포함할 수 있다. 더하여, 상기 분리 구조체들은 상기 적층 구조체를 관통하는 제1 홀들 내에 배치되고, 상기 제1 홀들의 적어도 일부를 채우는 반도체 분리 패턴들을 포함하되, 상기 반도체 패턴들과 상기 반도체 분리 패턴들을 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치는, 상기 분리 구조체들 상에 각각 배치되는 제1 불순물 영역들을 더 포함하되, 상기 제1 불순물 영역들은 상기 분리 구조체들을 따라 상기 제1 방향으로 배열될 수 있다.
일 실시예에 따르면, 상기 제1 불순물 영역들은 상기 분리 구조체들과 상기 제1 배선 사이에 배치되고, 상기 제1 배선에 의해 연결될 수 있다.
본 발명의 일 실시예에 따른 반도체 장치는, 상기 채널 구조체들 상에 각각 배치되는 제2 불순물 영역들을 더 포함하되, 상기 제1 불순물 영역들과 상기 제2 불순물 영역들은 동일한 도전형의 반도체 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 매립 절연 패턴들은 상기 제1 방향으로 연장되는 라인 형태이고, 상기 분리 구조체들과 상기 매립 절연 패턴들은 상기 제2 방향을 따라 배열된 상기 채널 구조체들 사이에 교대로 배치될 수 있다.
일 실시예에 따르면, 상기 제1 배선들과 상기 제2 배선들은 수직적으로 서로 이격될 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 제조방법은, 기판 상에 희생막들 및 절연막들이 교대로 그리고 반복적으로 적층된 박막 구조체를 형성하는 것, 상기 박막 구조체를 관통하여 상기 기판을 노출하는 채널 홀들을 형성하는 것, 상기 채널 홀들 사이의 상기 박막 구조체를 관통하여 상기 기판을 노출하는 제1 홀들을 형성하는 것, 상기 채널 홀들 내에 채널 구조체들을 형성하는 것, 및 상기 제1 홀들 내에 분리 구조체들을 형성하는 것을 포함하되, 상기 채널 홀들 및 상기 제1 홀들은 동시에 형성되고, 상기 채널 구조체들 및 상기 분리 구조체들은 동시에 형성될 수 있다.
본 발명의 개념에 따르면, 분리 구조체들 및 상기 분리 구조체들 상에 형성되는 제2 불순물 영역들은 전기적으로 공통 소스 라인의 일부를 구성할 수 있다. 공통 소스 라인의 일부를 구성하는 상기 분리 구조체들이 채널 구조체들과 동시에 형성됨에 따라, 공통 소스 라인을 형성하기 위한 별도의 제조 공정들이 요구되지 않을 수 있다. 따라서, 3차원 반도체 메모리 장치의 제조 공정이 단순화될 수 있다.
더하여, 상기 분리 구조체들이 상기 채널 구조체들과 동시에 형성됨에 따라, 공통 소스 라인의 일부를 구성하는 상기 분리 구조체와 상기 채널 구조체들 사이의 오정렬 불량이 최소화될 수 있다. 따라서, 우수한 신뢰성을 갖는 반도체 장치가 제공될 수 있다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 2a는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치를 나타내는 사시도이다.
도 2b는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치를 나타내는 평면도이다.
도 2c는 도 2b의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 3a 내지 도 8a는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치의 제조방법을 설명하기 위한 평면도들이다.
도 3b 내지 도 8b는 각각 도 3a 내지 도 8a의 Ⅰ-Ⅰ'에 따른 단면도들이다.
도 9a는 본 발명의 다른 실시예에 따른 3차원 반도체 메모리 장치를 나타내는 평면도이다.
도 9b는 도 9a의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 10a는 본 발명의 또 다른 실시예에 따른 3차원 반도체 메모리 장치를 나타내는 평면도이다.
도 10b는 도 10a의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 11은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 12는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 13은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 1을 참조하면, 일 실시예에 따른 3차원 반도체 메모리 장치의 셀 어레이는 공통 소스 라인(CSL), 복수 개의 비트 라인들(BL) 및 상기 공통 소스 라인(CSL)과 상기 비트 라인들(BL) 사이에 배치되는 복수 개의 셀 스트링들(CSTR)을 포함할 수 있다.
상기 공통 소스 라인(CSL)은 기판 상에 배치되는 도전성 박막 또는 기판 내에 형성되는 불순물 영역일 수 있다. 상기 비트 라인들(BL)은 상기 기판으로부터 이격되어, 상기 기판 상에 배치되는 도전성 패턴들(예를 들면, 금속 라인)일 수 있다. 상기 비트 라인들(BL)은 2차원적으로 배열되고, 그 각각에는 복수 개의 셀 스트링들(CSTR)이 병렬로 연결될 수 있다. 상기 셀 스트링들(CSTR)은 상기 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 복수의 상기 비트 라인들(BL)과 상기 공통 소스 라인(CSL) 사이에 복수의 상기 셀 스트링들(CSTR)이 배치될 수 있다. 일 실시예에 따르면, 상기 공통 소스 라인(CSL)은 복수 개로 제공되고, 2차원적으로 배열될 수 있다. 여기서, 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으며, 또는 공통 소스 라인들(CSL)의 각각이 전기적으로 제어될 수도 있다.
상기 셀 스트링들(CSTR)의 각각은 상기 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 상기 비트 라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 상기 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 그리고, 상기 접지 선택 트랜지스터(GST), 상기 스트링 선택 트랜지스터(SST) 및 상기 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다.
상기 공통 소스 라인(CSL)은 상기 접지 선택 트랜지스터들(GST)의 소스들에 공통으로 연결될 수 있다. 이에 더하여, 상기 공통 소스 라인(CSL)과 상기 비트 라인들(BL) 사이에 배치되는, 접지 선택 라인(GSL), 복수 개의 워드 라인들(WL0-WL3) 및 복수 개의 스트링 선택 라인들(SSL)이 상기 접지 선택 트랜지스터(GST), 상기 메모리 셀 트랜지스터들(MCT) 및 상기 스트링 선택 트랜지스터들(SST)의 게이트 전극들로서 각각 사용될 수 있다. 또한, 상기 메모리 셀 트랜지스터들(MCT)의 각각은 데이터 저장 요소(data storage element)를 포함할 수 있다.
도 2a는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치를 나타내는 사시도이다. 도 2b는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치를 나타내는 평면도이고, 도 2c는 도 2b의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 2a 내지 도 2c를 참조하면, 기판(100) 상에, 절연막들(110) 및 게이트 전극들(155)이 교대로 그리고 반복적으로 적층된 적층 구조체(SS)가 배치될 수 있다. 상기 기판(100)은 일 예로, 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다.
상기 적층 구조체(SS)는 평면적 관점에서, 제1 방향(일 예로, Y방향)으로 연장된 라인 형태를 가질 수 있다. 상기 적층 구조체(SS)의 양 측에 매립 절연 패턴들(300)이 배치될 수 있다. 상기 매립 절연 패턴들(300)은, 평면적 관점에서, 상기 제1 방향(Y)으로 연장된 라인 형태일 수 있다. 상기 기판(100)과 상기 적층 구조체(SS) 사이에 하부 절연막들(105)이 배치될 수 있다. 상기 하부 절연막들(105)은 상기 게이트 전극들(155) 및 상기 절연막들(110)보다 얇은 두께를 가질 수 있다.
복 수의 채널 구조체들(CS)이 상기 적층 구조체(SS)를 관통하여 상기 기판(100)과 연결될 수 있다. 상기 채널 구조체들(CS)은 평면적 관점에서 상기 제1 방향(Y)을 따라 배열될 수 있다. 상기 채널 구조체들(CS)은, 도 2b에 도시된 바와 같이, 평면적 관점에서 상기 제1 방향(Y)을 따라 지그재그 형태로 배열될 수도 있다. 인접하는 상기 매립 절연 패턴들(300) 사이에서, 상기 채널 구조체들(CS)은 상기 제1 방향(Y)을 따라 배열되어 제1 열 및 제2 열을 이룰 수 있다. 상기 제1 열 및 상기 제2 열은 상기 제1 방향(Y)에 교차하는 제2 방향(일 예로, X방향)으로 서로 이격될 수 있다.
상기 채널 구조체들(CS)의 각각은, 상기 적층 구조체(SS)를 관통하여 상기 기판(100)에 전기적으로 연결되는 반도체 패턴들을 포함할 수 있다. 상기 반도체 패턴들은 제1 반도체 패턴(130) 및 제2 반도체 패턴(135)을 포함할 수 있다. 상기 제1 반도체 패턴(130)은 상기 적층 구조체(SS)의 내벽을 덮을 수 있다. 상기 제1 반도체 패턴(130)은 상단 및 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태일 수 있다. 상기 제1 반도체 패턴(130)은 상기 기판(100)과 접촉되지 않고 이격될 수 있다. 상기 제2 반도체 패턴(135)은 하단이 닫힌 파이프 형태 또는 마카로니 형태일 수 있다. 상기 제2 반도체 패턴(135)의 내부는 수직 절연 패턴(150)으로 채워질 수 있다. 상기 제2 반도체 패턴(135)은 상기 제1 반도체 패턴(130)의 내벽 및 상기 기판(100)에 접촉될 수 있다.
상기 반도체 패턴들(130 및 135)은 반도체 물질을 포함할 수 있다. 일 예로, 상기 반도체 패턴들(130 및 135)은 실리콘(Si), 게르마늄(Ge) 또는 이들의 혼합물을 포함할 수 있으며, 불순물이 도핑된 반도체이거나 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)일 수도 있다. 또한, 상기 반도체 패턴들(130 및 135)은 단결정, 비정질(amorphous), 및 다결정(polycrystalline) 중 적어도 하나의 결정 구조를 가질 수 있다. 상기 제1 및 제2 반도체 패턴들(130, 135)은 언도프트 상태이거나, 상기 기판(100)과 동일한 도전형을 갖는 불순물로 도핑될 수 있다.
분리 구조체들(DS)이 상기 채널 구조체들(CS) 사이에 배치될 수 있다. 평면적 관점에서, 상기 분리 구조체들(DS)은 상기 제1 방향(Y)을 따라 배열되어 제3 열을 이룰 수 있고, 상기 분리 구조체들(DS)의 상기 제3 열은 상기 채널 구조체들(CS)의 상기 제1 열 및 상기 제2 열 사이에 배치될 수 있다.
상기 분리 구조체들(DS)의 각각은, 상기 적층 구조체(SS)를 관통하여 상기 기판(100)에 연결되는 반도체 분리 패턴들을 포함할 수 있다. 상기 반도체 분리 패턴들은 제1 반도체 분리 패턴(140) 및 제2 반도체 분리 패턴(145)을 포함할 수 있다. 상기 제1 반도체 분리 패턴(140)은 상기 적층 구조체(SS)의 내벽을 덮을 수 있다. 상기 제1 반도체 분리 패턴(140)은 상단 및 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태일 수 있다. 상기 제1 반도체 분리 패턴(140)은 상기 기판(100)과 접촉되지 않고 이격될 수 있다. 상기 제2 반도체 분리 패턴(145)은 하단이 닫힌 파이프 형태 또는 마카로니 형태일 수 있다. 상기 제2 반도체 분리 패턴(145)의 내부는 수직 분리 패턴(160)으로 채워질 수 있다. 상기 제2 반도체 분리 패턴(145)은 상기 제1 반도체 분리 패턴(140)의 내벽 및 상기 기판(100)에 접촉될 수 있다.
상기 반도체 분리 패턴들(140 및 145)은 상기 채널 구조체들(CS)에 포함된 상기 반도체 패턴들(130 및 135)과 동일한 물질을 포함할 수 있다. 일 예로, 상기 반도체 분리 패턴들(140 및 145)은 실리콘(Si), 게르마늄(Ge) 또는 이들의 혼합물을 포함할 수 있으며, 불순물이 도핑된 반도체이거나 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)일 수도 있다. 또한, 상기 반도체 분리 패턴들(140 및 145)은 단결정, 비정질(amorphous), 및 다결정(polycrystalline) 중 적어도 하나의 결정 구조를 가질 수 있다. 상기 제1 및 제2 반도체 분리 패턴들(140 및 145)은 언도프트 상태이거나, 상기 기판(100)과 동일한 도전형을 갖는 불순물로 도핑될 수 있다.
상기 매립 절연 패턴들(300)은 상기 채널 구조체들(CS)이 상기 제1 방향(Y)을 따라 배열되어 이루어진 열(row)의 일 측에 배치될 수 있다. 상기 분리 구조체들(DS)은 상기 채널 구조체들(CS)이 상기 제1 방향(Y)을 따라 배열되어 이루어진 열(row)의 타 측에 배치될 수 있다. 상기 채널 구조체들(CS)이 복수 개의 열들(row)을 이루는 경우, 상기 매립 절연 패턴들(300)은 상기 채널 구조체들(CS)의 첫 번째 열과 두 번째 열 사이에는 형성되지 않고, 상기 채널 구조체들(CS)의 두 번째 열과 세 번째 열 사이에 형성될 수 있다. 더하여, 상기 분리 구조체들(DS)은 상기 채널 구조체들(CS)의 첫 번째 열과 두 번째 열 사이에 형성되고, 상기 채널 구조체들(CS)의 두 번째 열과 세 번째 열 사이에는 형성되지 않을 수 있다. 즉, 상기 매립 절연 패턴들(300) 및 상기 분리 구조체들(DS)은 상기 제2 방향(X)을 따라 상기 채널 구조체들(CS)의 사이에 교대로 배치될 수 있다.
상기 채널 구조체들(CS) 및 상기 분리 구조체들(DS)의 상부에 제1 불순물 영역들(124), 및 제2 불순물 영역들(126)이 각각 제공될 수 있다. 상기 제1 불순물 영역들(124) 및 상기 제2 불순물 영역들(126)은 동일한 도전형을 가질 수 있다. 일 실시예에 따르면, 상기 제1 불순물 영역들(124) 및 상기 제2 불순물 영역들(126)은 상기 기판(100)의 도전형과 반대의 도전형을 가질 수 있다. 그러나, 다른 실시예에 따르면, 상기 제1 불순물 영역들(124) 및 상기 제2 불순물 영역들(126)은 상기 기판(100)의 도전형과 동일한 도전형을 가질 수 있다. 상기 제2 불순물 영역들(126)과 상기 분리 구조체들(DS)은 전기적으로 도 1을 참조하여 설명한, 상기 공통 소스 라인(CSL)의 일부를 구성할 수 있다.
상기 적층 구조체(SS)에 대하여 보다 상세하게 설명한다. 상기 적층 구조체(SS)에 포함된 상기 게이트 전극들(155)은 상기 제1 방향(Y) 및 상기 제2 방향(X)에 모두 수직한 제3 방향(Z)을 따라 적층될 수 있다. 상기 게이트 전극들(155)은, 상기 게이트 전극들(155) 사이에 배치된 상기 절연막들(110)에 의해 서로 분리될 수 있다.
일 실시예에 따르면, 상기 적층 구조체(SS)의 최하부에 배치된 게이트 전극들(155)은, 도 1을 참조하여 설명한 상기 접지 선택 트랜지스터들(GST)의 게이트 전극들로 이용될 수 있다. 또한, 적층 구조체(SS)의 최상부에 위치하는 상기 게이트 전극들(155)은, 도 1을 참조하여 설명한, 상기 스트링 선택 트랜지스터들(SST)의 게이트 전극들로 이용될 수 있다. 상기 게이트 전극들(155) 중 일부는, 도 1을 참조하여 설명한, 상기 메모리 셀 트랜지스터들(MCT)의 게이트 전극들로 이용될 수 있다.
상기 적층 구조체(SS)와 상기 채널 구조체들(CS) 사이에 수직 절연체들(170)이 개재될 수 있다. 상기 수직 절연체들(170)은 상단 및 하단이 오픈된 파이프 형태 또는 마카로니 형태일 수 있다. 일 실시예에 따르면, 상기 수직 절연체들(170)는 상기 기판(100)과 접할 수 있다. 더하여, 상기 적층 구조체(SS)와 상기 분리 구조체들(DS) 사이에 수직 분리 절연체들(175)이 개재될 수 있다. 상기 수직 분리 절연체들(175)은 상단 및 하단이 오픈된 파이프 형태 또는 마카로니 형태일 수 있다. 일 실시예에 따르면, 상기 수직 분리 절연체들(175)는 상기 기판(100)과 접할 수 있다.
상기 수직 절연체들(170) 및 상기 수직 분리 절연체들(175)은 플래시 메모리 장치의 메모리 요소를 포함할 수 있다. 즉, 상기 수직 절연체들(170) 및 상기 수직 분리 절연체들(175)은 플래시 메모리 장치의 전하 저장막을 포함할 수 있다. 이와 달리, 상기 수직 절연체들(170) 및 상기 수직 분리 절연체들(175)은 정보를 저장하는 것이 가능한 박막(예를 들면, 상변화 메모리를 위한 박막 또는 가변저항 메모리를 위한 박막)을 포함할 수도 있다. 일 실시예에 따르면, 상기 수직 절연체들(170) 및 상기 수직 분리 절연체들(175)은 차례로 적층된 상기 전하 저장막 및 터널 절연막을 포함할 수 있다. 다른 실시예에 따르면, 상기 수직 절연체들(170) 및 상기 수직 분리 절연체들(175)은 상기 전하 저장막과 상기 게이트 전극들(155) 사이에 개재되는 블로킹 절연막을 더 포함할 수 있다. 또 다른 실시예에 따르면, 상기 수직 절연체들(170) 및 상기 수직 분리 절연체들(175)은 상기 채널 구조체들(CS)과 상기 절연막들(110) 사이, 및 상기 분리 구조체들(DS)과 상기 절연막들(110) 사이에 개재되는 캡핑막을 포함할 수도 있다.
상기 전하 저장막은 일 예로, 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride), 나노 크리스탈 실리콘(nanocrystalline Si) 또는 박층화된 트랩막(laminated trap layer) 중의 적어도 하나를 포함할 수 있다. 상기 터널 절연막은 상기 전하 저장막보다 큰 밴드 갭을 갖는 물질을 포함할 수 있다. 일 예로, 상기 터널 절연막은 실리콘 산화막일 수 있다. 상기 블록킹 절연막은 상기 전하 저장막보다 큰 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 일 예로, 상기 블록킹 절연막은 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막일 수 있다. 상기 캡핑막은 실리콘 막, 실리콘 산화막, 폴리실리콘막, 실리콘 카바이드막 및 실리콘 질화막 중 적어도 하나이되, 상기 절연막들(110)과 다른 물질을 포함할 수 있다. 또 다른 예로, 상기 캡핑막은 탄탈륨 산화막(Ta2O5), 티타늄 산화막(TiO2), 하프늄 산화막(HfO2), 및/또는 지르코늄 산화막(ZrO2)과 같은 고유전막일 수 있다.
상기 게이트 전극들(155)의 상면 및 하면을 덮는 수평 절연체들(180)이 상기 게이트 전극들(155)과 상기 절연막들(110) 사이에 개재될 수 있다. 상기 수평 절연체들(180)은 상기 게이트 전극들(155)과 상기 채널 구조체들(CS) 사이, 및 상기 게이트 전극들(155)과 상기 분리 구조체들(DS) 사이로 연장될 수 있다. 일 실시예에 따르면, 상기 채널 구조체들(CS)과 상기 수평 절연체들(180) 사이에 상기 수직 절연체들(170)이 개재될 수 있고, 상기 분리 구조체들(DS)과 상기 수평 절연체들(180) 사이에 상기 수직 분리 절연체들(175)이 개재될 수 있다.
상기 수평 절연체들(180)은 하나의 박막 또는 복수의 박막들로 구성될 수 있다. 일 실시예에 따르면, 상기 수평 절연체들(180)은 전하 트랩형 플래시 메모리 트랜지스터의 블록킹 절연막을 포함할 수 있다. 다른 실시예에 따르면, 상기 수평 절연체들(180)은 복수의 블록킹 절연막들을 포함할 수도 있다. 또 다른 실시예에 따르면, 상기 수평 절연체들(180)은 전하 트랩형 플래시 메모리 트랜지스터의 전하 저장막 및 블록킹 절연막을 포함할 수도 있다.
상기 적층 구조체(SS) 상에 상기 제1 방향(Y)으로 연장되는 라인 형태의 제1 배선들(L1)이 배치될 수 있다. 상기 제1 배선들(L1)은 제1 콘택 플러그들(P1)을 통해 상기 제2 불순물 영역(126)에 접속될 수 있다. 상기 제1 배선들(L1) 및 상기 제1 콘택 플러그들(P1)은 금속과 같은 도전 물질을 포함할 수 있다. 상기 제1 배선들(L1)에 의해 상기 분리 구조체들(DS)은 전기적으로 병렬로 연결될 수 있고, 도 1을 참조하여 설명한 상기 공통 소스 라인(CSL)의 일부를 구성할 수 있다.
상기 제1 배선들(L1) 상에, 상기 제1 배선들(L1)을 가로지르는 제2 배선들(L2)이 배치될 수 있다. 즉, 상기 제2 배선들(L2)은 상기 제2 방향(X)으로 연장되는 라인 형태일 수 있다. 일 실시예에 따르면, 상기 제2 배선들(L2)은 비트 라인들일 수 있다. 상기 제2 배선들(L2)은 제2 콘택 플러그들(P2)을 통해 상기 제1 불순물 영역(124)에 접속될 수 있다. 일 실시예에 따르면, 상기 제2 콘택 플러그들(P2)은 제1 서브 콘택들(P2a) 및 제2 서브 콘택들(P2b)를 포함할 수 있다. 상기 제1 배선들(L1)과 상기 제2 배선들(L2)은 수직적 위치에서 서로 이격될 수 있다.
도 3a 내지 도 8a는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 장치의 제조방법을 설명하기 위한 평면도들이고, 도 3b 내지 도 8b는 각각 도 3a 내지 도 8a의 Ⅰ-Ⅰ'에 따른 단면도들이다.
도 3a 및 도 3b를 참조하면, 기판(100) 상에 희생막들(151) 및 절연막들(110)을 교대로 그리고 반복적으로 증착하여 박막 구조체(TS)가 형성될 수 있다. 상기 기판(100)은 일 예로, 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판일 수 있다.
상기 희생막들(151)은 상기 절연막들(110)에 대해 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 일 실시예에 따르면, 상기 희생막들(151) 및 상기 절연막들(110)은 케미컬 용액을 이용한 습식 식각 공정에서의 높은 식각 선택비를 가지며, 식각 가스를 이용한 건식 식각 공정에서 낮은 식각 선택비를 가질 수 있다.
일 실시예에 따르면, 상기 희생막들(151)은 동일한 두께를 가지도록 형성될 수 있다. 그러나, 다른 실시예에 따르면, 상기 희생막들(151) 중 최하층 및 최상층의 희생막들(151)은 그것들 사이에 위치한 희생막들(151)에 비해 두껍게 형성될 수 있다. 상기 절연막들(110)은 동일한 두께를 가지거나, 상기 절연막들(110) 중 일부는 두께가 다를 수도 있다.
상기 희생막들(151) 및 상기 절연막(110)들은 일 예로, 열적 화학기상증착(Thermal CVD), 플라즈마 인핸스드 화학기상증찰(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 공정을 이용하여 증착될 수 있다.
일 실시예에 따르면, 상기 희생막들(151) 및 상기 절연막들(110)은 절연 물질로 형성되되, 서로 다른 식각 선택성을 가질 수 있다. 예를 들어, 상기 희생막들(151)은 실리콘막, 실리콘 산화막, 실리콘 카바이드, 실리콘 산질화막 및 실리콘 질화막 중의 적어도 하나일 수 있다. 상기 절연막들(110)은 실리콘막, 실리콘 산화막, 실리콘 카바이드막, 실리콘 산질화막, 및 실리콘 질화막 중의 적어도 하나이되, 상기 희생막들(151)과 다른 물질일 수 있다. 일 예로, 상기 희생막들(151)은 실리콘 질화막으로 형성될 수 있으며, 상기 절연막들(110)은 실리콘 산화막으로 형성될 수 있다. 한편, 다른 실시예에 따르면, 상기 희생막들(151)은 도전 물질로 형성되고, 상기 절연막들(110)은 절연 물질로 형성될 수도 있다.
이에 더하여, 상기 기판(100)과 상기 박막 구조체(TS) 사이에 하부 절연막(105)이 형성될 수 있다. 일 예로, 상기 하부 절연막(105)은 열산화 공정을 통해 형성되는 실리콘 산화막일 수 있다. 이와 달리, 상기 하부 절연막(105)은 증착 기술을 이용하여 형성된 실리콘 산화막일 수 있다. 상기 하부 절연막(105)은 그 위에 형성되는 상기 희생막들(151) 및 상기 절연막들(110)보다 얇은 두께를 가질 수 있다.
상기 희생막들(151) 중 적어도 하나 이상의 층을 패터닝하여, 상기 박막 구조체(TS)에 커팅 영역(102)이 형성될 수 있다. 일 예로, 상기 희생막들(151) 중 최상층의 희생막(151)은 패터닝되고, 그 아래의 희생막들(151)은 패터닝되지 않을 수 있다. 또는 상기 희생막들(151) 중 최상층 및 차상층의 희생막들(151)은 패터닝되고, 그 아래의 희생막들(151)은 패터닝되지 않을 수 있다. 이와 같은 상기 희생막들(151)의 패터닝은 상기 희생막들(151)이 제거되고 형성되는 도전막들의 역할에 따라 달라질 수 있다. 일 예로, 최상층의 희생막(151)만이 스트링 선택 트랜지스터의 전극으로 대체되는 경우, 상기 희생막들(151) 중 상기 최상층의 희생막(151)만 패터닝될 수 있다. 또는, 최상층 및 차상층의 희생막들(151)만이 스트링 선택 트랜지스터의 전극으로 대체되는 경우, 상기 희생막들(151) 중 최상층 및 차상층의 희생막들(151)만이 패터닝될 수 있다. 평면적 관점에서, 상기 커팅 영역(102)은 상기 제1 방향(Y)을 따라 연장되는 라인 형태일 수 있다.
이 후, 상기 커팅 영역(102) 내에 커팅 패턴(104)이 형성될 수 있다. 상기 커팅 패턴(104)은 일 예로, 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막으로 형성될 수 있다.
도 4a 및 도 4b를 참조하면, 상기 박막 구조체(TS)를 관통하여 상기 기판(100)을 노출하는 채널 홀들(200)이 형성될 수 있다. 도 4a를 참조하면, 상기 채널 홀들(200)은 상기 제1 방향(Y)을 따라 배열될 수 있다. 일 실시예에 따르면, 상기 채널 홀들(200)은 상기 제1 방향(Y)을 따라 지그재그 형태로 배열될 수도 있다. 상기 채널 홀들(200)은 상기 제1 방향(Y)을 따라 배열되어 제1 열 및 제2 열을 이룰 수 있다. 상기 제1 열 및 상기 제2 열은 상기 제2 방향(X)으로 서로 이격될 수 있다. 상기 채널 홀들(200) 사이의 상기 박막 구조체(TS)를 관통하여 상기 기판(100)을 노출하는 제1 홀들(210)이, 상기 채널 홀들(200)과 동시에 형성될 수 있다. 상기 제1 홀들(210)은 평면적 관점에서, 상기 제1 방향(Y)을 따라 배열되어 제3열을 이룰 수 있다. 상기 제1 홀들(210)의 상기 제3 열은 상기 채널 홀들(200)의 상기 제1 열 및 상기 제2 열 사이에 형성될 수 있다. 일 실시예에 따르면, 상기 제1 홀들(210)은 상기 커팅 패턴(104)과 중첩되는 영역에 형성될 수 있다.
상기 채널 홀들(200) 및 상기 제1 홀들(210)을 형성하는 것은, 상기 박막 구조체(TS) 상에 상기 채널 홀들(200) 및 상기 제1 홀들(210)이 형성될 영역을 정의하는 개구부들을 갖는 마스크 패턴들을 형성하는 것, 및 상기 마스크 패턴들을 식각 마스크로 상기 박막 구조체(TS)를 식각하는 것을 포함할 수 있다. 일 실시예에 따르면, 상기 제1 홀들(210)을 형성하는 것은, 상기 마스크 패턴들에 의해 덮이지 않은 상기 커팅 패턴(104)의 일부를 식각하는 것을 더 포함할 수 있다. 상기 마스크 패턴들은 상기 희생막들(151) 및 상기 절연막들(110)에 대하여 식각 선택성을 갖는 물질로 형성될 수 있다. 상기 식각 공정 동안, 상기 기판(100)의 상면이 과식각될 수 있다. 이에 따라, 상기 기판(100)의 상면이 리세스될 수 있다. 또한, 식각 공정에 의해 상기 채널 홀들(200)의 하부의 폭이 상기 채널 홀들(200)의 상부의 폭보다 좁을 수 있고, 상기 제1 홀들(210)의 하부의 폭이 상기 제1 홀들(210)의 상부의 폭보다 좁을 수 있다. 이 후, 상기 마스크 패턴들이 제거될 수 있다.
도 5a 및 도 5b를 참조하면, 상기 채널 홀들(200)의 내벽을 덮으며, 상기 기판(100)을 노출시키는 수직 절연체들(170) 및 제1 반도체 패턴들(130)이 형성될 수 있다. 동시에, 상기 제1 홀들(210)의 내벽을 덮으며, 상기 기판(100)을 노출시키는 수직 분리 절연체들(175) 및 제1 반도체 분리 패턴들(140)이 형성될 수 있다.
구체적으로, 상기 채널 홀들(200) 및 상기 제1 홀들(210)이 형성된 결과물 상에, 상기 채널 홀들(200) 및 상기 제1 홀들(210)의 내벽을 덮는 수직 절연막 및 제 1 반도체막이 차례로 형성될 수 있다. 상기 수직 절연막 및 상기 제 1 반도체막은 상기 채널 홀들(200)의 일부 및 상기 제1 홀들(210)의 일부를 채울 수 있다. 상기 수직 절연막 및 상기 제 1 반도체막의 두께의 합은 상기 채널 홀들(200) 및 상기 제1 홀들(210)의 각각의 폭의 절반보다 작을 수 있다. 즉, 상기 채널 홀들(200) 및 상기 제1 홀들(210)은 상기 수직 절연막 및 상기 제 1 반도체막에 의해 완전하게 채워지지 않을 수 있다. 나아가, 상기 수직 절연막은 상기 채널 홀들(200) 및 상기 제1 홀들(210)에 의해 노출된 상기 기판(100)의 상면을 덮을 수 있다. 상기 수직 절연막은 복수의 박막들로 형성될 수 있으며, 예를 들어, 플라즈마 인핸스드(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 증착될 수 있다.
상기 수직 절연막은, 플래시 메모리 장치의 메모리 요소로서 사용되는 전하 저장막을 포함할 수 있다. 일 예로, 싱기 전하 저장막은 트랩 절연막 또는 도전성 나노 도트들(conductive nano dots)을 포함하는 절연막일 수 있다. 이와 달리, 상기 수직 절연막은 상변화 메모리를 위한 박막 또는 가변저항 메모리를 위한 박막을 포함할 수도 있다.
일 실시예에 따르면, 도시되지 않았으나, 상기 수직 절연막은 차례로 적층된 블로킹 절연막, 전하 저장막 및 터널 절연막을 포함할 수 있다. 상기 블로킹 절연막은 상기 채널 홀들(200) 및 상기 제1 홀들(210)에 의해 노출된 상기 희생막들(151) 및 상기 절연막들(110)의 측벽들과 상기 기판(100)의 상면을 덮을 수 있다. 상기 블로킹 절연막은 일 예로, 실리콘 산화막으로 형성될 수 있다. 상기 전하 저장막은 트랩 절연막, 또는 도전성 나노 돗들(conductive nano dots)을 포함하는 절연막을 포함할 수 있다. 일 예로, 상기 전하 저장막은 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride), 나노크리스탈 실리콘(nanocrystalline Si) 또는 박층화된 트랩막(laminated trap layer) 중의 적어도 하나를 포함할 수 있다. 상기 터널 절연막은 상기 전하 저장막보다 큰 밴드 갭을 갖는 물질들 중의 한가지일 수 있다. 일 예로, 터널 절연막은 실리콘 산화막일 수 있다.
상기 제1 반도체막은 상기 수직 절연막 상에 형성될 수 있다. 일 실시예에 따르면, 상기 제1 반도체막은 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 기술들 중의 한가지를 사용하여 형성되는 반도체 물질(예를 들면, 다결정 실리콘막, 단결정 실리콘막, 또는 비정질 실리콘막)일 수 있다.
상기 수직 절연막 및 상기 제1 반도체막이 차례로 형성된 후, 상기 제1 반도체막 및 상기 수직 절연막을 이방성 식각하여 상기 기판(100)이 노출될 수 있다. 이에 따라, 상기 채널 홀들(200)의 내벽에 상기 제1 반도체 패턴들(130) 및 상기 수직 절연체들(170)이 형성될 수 있다. 상기 수직 절연체들(170) 및 상기 제1 반도체 패턴들(130)은 열린 양단을 갖는 원통 모양으로 형성될 수 있다. 동시에, 상기 제1 홀들(210)의 내벽에 상기 제1 반도체 분리 패턴들(140) 및 상기 수직 분리 절연체들(175)이 형성될 수 있다. 상기 제1 반도체 분리 패턴들(140) 및 상기 수직 분리 절연체들(175)은 열린 양단을 갖는 원통 모양으로 형성될 수 있다. 상기 제1 반도체막 및 상기 수직 절연막을 이방성 식각하는 동안 과식각(over-etch)의 결과로서, 상기 기판(100)의 상면이 리세스될 수도 있다.
이에 더하여, 상기 제1 반도체막 및 상기 수직 절연막에 대한 이방성 식각의 결과로서, 상기 박막 구조체(TS)의 상면이 노출될 수 있다. 이에 따라, 상기 수직 절연체들(170) 및 상기 제1 반도체 패턴들(130)은 상기 채널 홀들(200) 내에 국소적으로 형성될 수 있고, 상기 수직 분리 절연체들(175) 및 상기 제1 반도체 분리 패턴들(140)은 상기 제1 홀들(210)내에 국소적으로 형성될 수 있다.
도 6a 및 도 6b를 참조하면, 상기 수직 절연체들(170) 및 상기 제1 반도체 패턴들(130)이 형성된 결과물 상에, 제2 반도체 패턴들(135) 및 수직 절연 패턴들(150)이 형성될 수 있다. 동시에, 상기 수직 분리 절연체들(175) 및 상기 제1 반도체 분리 패턴들(140)이 형성된 결과물 상에, 제2 반도체 분리 패턴들(145) 및 수직 분리 패턴들(160)이 형성될 수 있다.
구체적으로, 도 5a 및 도 5b를 참조하여 설명한 결과물 상에, 제2 반도체막 및 절연막이 차례로 형성될 수 있다. 상기 제2 반도체막은 상기 채널 홀들(200) 및 상기 제1 홀들(210)을 완전히 매립하지 않는 두께로, 상기 채널 홀들(200) 및 상기 제1 홀들(210) 내에 컨포말하게 형성될 수 있다. 상기 제2 반도체막은 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 기술들 중의 한가지를 사용하여 형성되는 반도체 물질(예를 들면, 다결정 실리콘막, 단결정 실리콘막, 또는 비정질 실리콘막)일 수 있다. 상기 절연막은 상기 채널 홀들(200) 및 상기 제1 홀들(210)의 내부를 완전히 채우도록 형성될 수 있다. 상기 절연막은 에스오지(SOG) 기술을 이용하여 형성되는 절연성 물질들 및 실리콘 산화막 중의 한가지일 수 있다. 이 후, 상기 제2 반도체막 및 상기 절연막을 평탄화하여 상기 박막 구조체(TS)의 상면을 노출함으로써, 상기 채널 홀들(200) 내에 상기 제2 반도체 패턴들(135) 및 상기 수직 절연 패턴들(150)이 국소적으로 형성될 수 있고, 상기 제1 홀들(210) 내에 상기 제2 반도체 분리 패턴들(145) 및 상기 수직 분리 패턴들(160)이 국소적으로 형성될 수 있다.
상기 제2 반도체 패턴들(135) 및 상기 제2 반도체 분리 패턴들(145)은, 각각 상기 채널 홀들(200) 및 상기 제1 홀들(210) 내에 일단이 닫힌 상태의 파이프 형태(pipe-shaped), 일단이 닫힌 상태의 중공의 실린더 형태(hollow cylindrical shape), 또는 컵(cup) 모양으로 형성될 수 있다. 그러나, 다른 실시예에 따르면, 상기 제2 반도체 패턴들(135) 및 상기 제2 반도체 분리 패턴들(145)은 각각 상기 채널 홀들(200) 및 상기 제1 홀들(210)을 채우는 필라(pillar) 형태로 형성될 수도 있다.
상기 수직 절연 패턴들(150)은 상기 제2 반도체 패턴(135)이 형성된 상기 채널 홀들(200)의 내부를 채우도록 형성될 수 있고, 상기 수직 분리 패턴들(160)은 상기 제2 반도체 분리 패턴들(145)이 형성된 상기 제1 홀들(210)의 내부를 채우도록 형성될 수 있다.
도 7a 및 도 7b를 참조하면, 상기 박막 구조체(TS)를 패터닝하여 상기 기판(100)을 노출시키는 트렌치들(220)이 형성될 수 있다. 상기 트렌치들(220)은 상기 채널 홀들(200)이 상기 제1 방향(Y)을 따라 배열되어 이루어진 열(row)의 일 측에 형성될 수 있다. 즉, 상기 채널 홀들(200)의 열(row)의 일 측에는 상기 트렌치들(220)이 형성되고, 상기 채널 홀들(200)의 열(row)의 타 측에는 상기 제1 홀들(210)이 형성될 수 있다. 상기 채널 홀들(200)이 복수의 열들(rows)을 포함하는 경우, 상기 트렌치들(220)은 상기 채널 홀들(200)의 첫 번째 열과 두 번째 열 사이에는 형성되지 않고, 두 번째 열과 세 번째 열 사이에 형성될 수 있다. 더하여, 상기 제1 홀들(210)은 상기 채널 홀들(200)의 첫 번째 열과 두 번째 열 사이에 형성될 수 있고, 두 번째 열과 세 번째 열 사이에는 형성되지 않을 수 있다. 즉, 상기 제2 방향(X) 방향을 따라, 상기 제1 홀들(210)과 상기 트렌치들(220)은 상기 채널 홀들(200) 사이에 교대로 배치될 수 있다.
구체적으로, 상기 트렌치들(220)을 형성하는 것은, 상기 박막 구조체(TS) 상에 상기 트렌치들(220)이 형성될 평면적 위치를 정의하는 마스크 패턴들을 형성하는 것, 및 상기 마스크 패턴들을 식각 마스크로 상기 박막 구조체(TS)를 식각하는 것을 포함할 수 있다. 상기 트렌치들(220)은 상기 희생막들(151) 및 상기 절연막들(110)의 측벽들을 노출시키도록 형성될 수 있다. 수평적 관점에서, 상기 트렌치들(220)은 라인 형태 또는 직사각형으로 형성될 수 있으며, 수직적 깊이에 있어서, 상기 트렌치들(220)은 상기 기판(100)의 상면을 노출시키도록 형성될 수 있다. 또한, 상기 트렌치들(220)은 이방성 식각 공정에 의해 상기 기판(100)으로부터의 거리에 따라 다른 폭을 가질 수 있다.
상기 트렌치들(220)에 의하여 노출된 상기 희생막들(151)을 선택적으로 제거하여 리세스 영역들(230)이 형성될 수 있다. 상기 리세스 영역들(230)은 상기 트렌치들(220)로부터 수평적으로 연장되어 형성되는 갭 영역일 수 있으며, 상기 수직 절연체들(170) 및 상기 수직 분리 절연체들(175)의 측벽을 노출시키도록 형성될 수 있다.
도 8a 및 도 8b를 참조하면, 상기 리세스 영역들(230)의 일부를 채우는 수평 절연체들(180)이 형성될 수 있다. 상기 수평 절연체들(180)은 상기 리세들 영역들(230)의 내벽을 덮도록 형성될 수 있다. 상기 수평 절연체들(180) 상에 상기 리세스 영역들(230)의 잔부를 채우는 게이트 전극들(155)이 형성될 수 있다. 상기 수평 절연체들(180) 및 상기 게이트 전극들(155)을 형성하는 것은, 상기 리세스 영역들(230)을 차례로 채우는 수평막 및 게이트막을 차례로 형성한 후, 상기 트렌치들(220) 내에서 상기 수평막 및 상기 게이트막을 제거하는 것을 포함할 수 있다. 상기 수평 절연체들(180)은 정보 저장막을 포함할 수 있다. 상기 수평 절연체들(180)은, 상기 수직 절연체들(170)과 유사하게, 하나의 박막 또는 복수의 박막들로 구성될 수 있다. 일 실시예에 따르면, 상기 수평 절연체들(180)은 전하트랩형 비휘발성 메모리 트랜지스터의 블로킹 유전막을 포함할 수 있다.
차례로 적층된 상기 게이트 전극들(155) 및 상기 절연막들(110)은 적층 구조체(SS)로 정의될 수 있다.
도 2b 및 도 2c를 다시 참조하면, 상기 트렌치들(220)을 채우는 매립 절연 패턴들(300)이 형성될 수 있다. 상기 매립 절연 패턴들(300)을 형성하는 것은, 도 8b의 결과물 상에 절연 물질막을 형성한 후, 상기 절연 물질막을 평탄화하여 상기 적층 구조체(SS)의 최상층에 위치하는 상기 절연막(110)의 상면을 노출시키는 것을 포함할 수 있다. 상기 평탄화 공정에 의해, 상기 채널 구조체들(CS) 및 상기 분리 구조체들(DS)의 상면도 노출될 수 있다.
상기 채널 구조체들(CS) 및 상기 분리 구조체들(DS)의 상부에 각각 제1 불순물 영역들(124) 및 제2 불순물 영역들(126)이 형성될 수 있다. 상기 제1 및 제2 불순물 영역들(124 및 126)은 상기 평탄화 공정에 의하여 노출된 상기 채널 구조체들(CS) 및 상기 분리 구조체들(DS)의 상부를 일부 식각한 후, 반도체막을 채움으로써 형성될 수 있다.
상기 제1 및 제2 불순물 영역들(124 및 126)이 형성된 결과물 상에, 제1 층간 절연막(310)이 형성될 수 있다. 상기 제1 층간 절연막(310) 내에, 상기 제1 층간 절연막(310)을 관통하여 상기 제2 불순물 영역들(126)에 연결되는 제1 콘택 플러그들(P1)이 형성될 수 있다. 더하여, 상기 제1 층간 절연막(310) 내에, 상기 제1 층간 절연막(310)을 관통하여 상기 제1 불순물 영역들(124)에 연결되는 제1 서브 콘택들(P2a)이 형성될 수 있다. 상기 제1 콘택 플러그들(P1)과 상기 제1 서브 콘택들(P2a)은 동시에 형성되거나, 이시에 형성될 수 있다.
상기 제1 층간 절연막(310) 상에 제2 층간 절연막(320)이 형성되고, 상기 제2 층간 절연막 (320) 내에 상기 제1 콘택 플러그들(P1)에 연결되는 제1 배선들(L1)이 형성될 수 있다. 상기 제1 배선들(L1)은, 도 2b에 도시된 바와 같이, 상기 제1 방향(Y)을 따라 배열된 상기 분리 구조체들(DS)을 전기적으로 연결할 수 있다.
상기 제2 층간 절연막(320) 상에 제3 층간 절연막(330)이 형성될 수 있다. 상기 제2 및 제3 층간 절연막(320 및 330)을 관통하여 상기 제1 서브 콘택들(P2a)에 연결되는 제2 서브 콘택들(P2b)이 형성될 수 있다. 상기 제1 서브 콘택들(P2a) 및 상기 제2 서브 콘택들(P2b)은 제2 콘택 플러그들(P2)로 정의될 수 있다. 상기 제1 및 제2 서브 콘택들(P2a 및 P2b)은, 상술한 바와 같이 별도의 공정을 통해 형성되거나, 이와 달리, 상기 층간 절연막들(310 내지 330)을 관통하여 동시에 형성될 수도 있다.
상기 제3 층간 절연막(330) 상에 상기 제2 콘택 플러그들(P2)에 연결되는 제2 배선들(L2)이 형성될 수 있다. 상기 제2 배선들(L2)은, 도 2b에 도시된 바와 같이, 상기 제2 방향(X)을 따라 배열된 상기 채널 구조체들(CS)을 전기적으로 연결할 수 있다. 상기 제1 배선들(L1)과 상기 제2 배선들(L2)은 상기 제3 층간 절연막(330)에 의해 수직적 위치에서 서로 이격될 수 있다.
상기 매립 절연 패턴들(300) 및 상기 제1 내지 제3 층간 절연막들(310 내지 330)은 일 예로, 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막 중 적어도 하나로 형성될 수 있다. 상기 제1 및 제2 콘택 플러그들(P1 및 P2), 및 상기 제1 및 제2 배선들(L1 및 L2)은 금속과 같은 도전 물질로 형성될 수 있다.
도 9a는 본 발명의 다른 실시예에 따른 3차원 반도체 메모리 장치를 나타내는 평면도이고, 도 9b는 도 9a의 Ⅰ-Ⅰ'에 따른 단면도이다. 도 2a 내지 도2c를 참조하여 설명한, 본 발명의 일 실시예에 따른 반도체 장치와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략될 수 있다.
도 9a 및 도 9b를 참조하면, 분리 구조체들(DS)이 채널 구조체들(CS) 사이에 배치될 수 있다. 상기 채널 구조체들(CS)은 상기 제1 방향(Y)을 따라 배열되어 제1 열 및 제2 열을 이룰 수 있다. 상기 제1 열 및 상기 제2 열은 상기 제2 방향(X)으로 서로 이격될 수 있다. 평면적 관점에서, 상기 분리 구조체들(DS)은 상기 제1 방향(Y)을 따라 원들이 일부 중첩되어 배열된 형상일 수 있다. 상기 분리 구조체들(DS)은 상기 채널 구조체들(CS)의 상기 제1 열 및 상기 제2 열 사이에 배치될 수 있다.
도 10a는 본 발명의 또 다른 실시예에 따른 3차원 반도체 메모리 장치를 나타내는 평면도이고, 도 10b는 도 10a의 Ⅰ-Ⅰ'에 따른 단면도이다. 도 2a 내지 도2c를 참조하여 설명한, 본 발명의 일 실시예에 따른 반도체 장치와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략될 수 있다.
도 10a 및 도 10b를 참조하면, 분리 구조체들(DS)이 채널 구조체들(CS) 사이에 배치될 수 있다. 상기 채널 구조체들(CS)은 상기 제1 방향(Y)을 따라 배열되어 제1 열 및 제2 열을 이룰 수 있다. 상기 제1 열 및 상기 제2 열은 상기 제2 방향(X)으로 서로 이격될 수 있다. 평면적 관점에서, 상기 분리 구조체들(DS)은 상기 제1 방향(Y)을 따라 연장된 라인 형상일 수 있다. 상기 분리 구조체들(DS)은 상기 채널 구조체들(CS)의 상기 제1 열 및 상기 제2 열 사이에 배치될 수 있다.
본 발명의 개념에 따르면, 상기 분리 구조체들(DS) 및 상기 분리 구조체들(DS) 상에 형성되는 상기 제2 불순물 영역들(126)은 전기적으로 상기 공통 소스 라인(CSL)의 일부를 구성할 수 있다. 상기 공통 소스 라인(CSL)의 일부를 구성하는 상기 분리 구조체들(DS)이 상기 채널 구조체들(CS)과 동시에 형성됨에 따라, 상기 공통 소스 라인(CSL)을 형성하기 위한 별도의 제조 공정들이 요구되지 않을 수 있다. 따라서, 3차원 반도체 메모리 장치의 제조 공정이 단순화될 수 있다. 더하여, 상기 분리 구조체들(DS)이 상기 채널 구조체들(CS)과 동시에 형성됨에 따라, 상기 공통 소스 라인(CSL)의 일부를 구성하는 상기 분리 구조체(DS)과 상기 채널 구조체들(CS) 사이의 오정렬 불량이 최소화될 수 있다. 이에 따라, 3차원 반도체 메모리 장치에서 최하부 트랜지스터의 문턱 전압 산포가 개선될 수 있다. 따라서, 우수한 신뢰성을 갖는 반도체 장치가 제공될 수 있다.
도 11은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 11을 참조하면, 메모리 시스템(1100)은 PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
메모리 시스템(1100)은 컨트롤러(1110), 키패드(keypad), 키보드 및 디스플레이와 같은 입출력 장치(1120), 메모리(1130), 인터페이스(1140), 및 버스(1150)를 포함한다. 메모리(1130)와 인터페이스(1140)는 버스(1150)를 통해 상호 소통된다.
컨트롤러(1110)는 적어도 하나의 마이크로 프로세서, 디지털 시그널 프로세서, 마이크로 컨트롤러, 또는 그와 유사한 다른 프로세스 장치들을 포함한다. 메모리(1130)는 컨트롤러에 의해 수행된 명령을 저장하는 데에 사용될 수 있다. 입출력 장치(1120)는 시스템(1100) 외부로부터 데이터 또는 신호를 입력받거나 또는 시스템(1100) 외부로 데이터 또는 신호를 출력할 수 있다. 예를 들어, 입출력 장치(1120)는 키보드, 키패드 또는 디스플레이 소자를 포함할 수 있다.
메모리(1130)는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함한다. 메모리(1130)는 또한 다른 종류의 메모리, 임의의 수시 접근이 가능한 휘발성 메모리, 기타 다양한 종류의 메모리를 더 포함할 수 있다.
인터페이스(1140)는 데이터를 통신 네트워크로 송출하거나, 네트워크로부터 데이터를 받는 역할을 한다.
도 12는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 12를 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(1200)는 플래시 메모리 장치(1210)를 장착한다. 플래시 메모리 장치(1210)는 상술된 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함한다. 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와 플래시 메모리 장치(1210) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함한다.
SRAM(1221)은 프로세싱 유닛(1222)의 동작 메모리로써 사용된다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(1224)은 멀티 비트 플래시 메모리 장치(1210)로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(1225)는 본 발명의 플래시 메모리 장치(1210)와 인터페이싱 한다. 프로세싱 유닛(1222)은 메모리 컨트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 13은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
도 13을 참조하면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 플래시 메모리 장치(1210)가 장착된다. 플래시 메모리 장치(1210)는 상술된 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함한다. 본 발명에 따른 정보 처리 시스템(1300)은 플래시 메모리 시스템(1310)과 각각 시스템 버스(760)에 전기적으로 연결된 모뎀(1320), 중앙처리장치(1330), 램(1340), 유저 인터페이스(1350)를 포함한다. 플래시 메모리 시스템(1310)은 앞서 언급된 메모리 시스템 또는 플래시 메모리 시스템과 실질적으로 동일하게 구성될 것이다. 플래시 메모리 시스템(1310)에는 중앙처리장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다. 여기서, 상술한 플래시 메모리 시스템(1310)이 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 플래시 메모리 시스템(1310)에 안정적으로 저장할 수 있다. 그리고 신뢰성의 증대에 따라, 플래시 메모리 시스템(1310)은 에러 정정에 소요되는 자원을 절감할 수 있어 고속의 데이터 교환 기능을 정보 처리 시스템(1300)에 제공할 것이다. 도시되지 않았지만, 본 발명에 따른 정보 처리 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 105: 하부 절연막
110: 절연막들 155: 게이트 전극들
SS: 적층 구조체 CS: 채널 구조체들
130: 제1 반도체 패턴들 135: 제2 반도체 패턴들
150: 수직 절연 패턴들 170: 수직 절연체들
DS: 분리 구조체들 140: 제1 반도체 분리 패턴들
145: 제2 반도체 분리 패턴들 175: 수직 분리 절연체들
160: 수직 분리 패턴들 300: 매립 절연 패턴들
124: 제1 불순물 영역들 126: 제2 불순물 영역들
P1,P2: 콘택 플러그들 L1,L2: 배선들

Claims (10)

  1. 기판 상의 매립 절연 패턴들;
    상기 매립 절연 패턴들의 측벽들에 의해 정의되는 적층 구조체;
    상기 적층 구조체를 관통하고, 상기 기판의 상면에 평행한 제1 방향으로 배열되는 채널 구조체들의 제1 열 및 제2 열;
    상기 제1 열과 상기 제2 열 사이의 상기 적층 구조체를 관통하여 상기 기판에 전기적으로 연결되고, 상기 제1 방향으로 배열되는 분리 구조체들의 제3 열;
    상기 분리 구조체들 상에 각각 배치되는 제1 불순물 주입 영역들;
    상기 제1 불순물 주입 영역들에 접속되고, 상기 제1 방향으로 연장하는 제1 배선; 및
    상기 제1 방향에 교차하는 제2 방향으로 이격된 상기 채널 구조체들을 연결하고, 상기 제2 방향으로 연장하는 제2 배선을 포함하되,
    서로 인접하는 상기 분리 구조체들은 상기 적층 구조체 내에서 서로 이격되어 배치되고,
    상기 제1 불순물 주입 영역들은 상기 분리 구조체들을 따라 상기 제1 방향으로 서로 이격되어 배치되는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 채널 구조체들은 상기 적층 구조체를 관통하는 채널 홀들 내에 배치되고, 상기 채널 홀들의 적어도 일부를 채우는 반도체 패턴들을 포함하고,
    상기 분리 구조체들은 상기 적층 구조체를 관통하는 제1 홀들 내에 배치되고, 상기 제1 홀들의 적어도 일부를 채우는 반도체 분리 패턴들을 포함하되,
    상기 반도체 패턴들과 상기 반도체 분리 패턴들을 동일한 물질을 포함하는 반도체 장치.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 제1 불순물 영역들은 상기 분리 구조체들과 상기 제1 배선 사이에 배치되고, 상기 제1 배선에 의해 연결되는 반도체 장치.
  5. 청구항 4에 있어서,
    상기 채널 구조체들 상에 각각 배치되는 제2 불순물 영역들을 더 포함하되,
    상기 제1 불순물 영역들과 상기 제2 불순물 영역들은 동일한 도전형의 반도체 물질을 포함하는 반도체 장치.
  6. 청구항 1에 있어서,
    상기 매립 절연 패턴들은 상기 제1 방향으로 연장되는 라인 형태이고,
    상기 분리 구조체들과 상기 매립 절연 패턴들은 상기 제2 방향을 따라 배열된 상기 채널 구조체들 사이에 교대로 배치되는 반도체 장치.
  7. 청구항 1에 있어서,
    상기 제1 배선들과 상기 제2 배선들은 수직적으로 서로 이격된 반도체 장치.
  8. 기판 상에 희생막들 및 절연막들이 교대로 그리고 반복적으로 적층된 박막 구조체를 형성하는 것;
    상기 박막 구조체를 관통하여 상기 기판을 노출하는 채널 홀들을 형성하는 것;
    상기 채널 홀들 사이의 상기 박막 구조체를 관통하여 상기 기판을 노출하는 제1 홀들을 형성하는 것;
    상기 채널 홀들 내에 채널 구조체들을 형성하는 것; 및
    상기 제1 홀들 내에 분리 구조체들을 형성하는 것을 포함하되,
    상기 채널 홀들 및 상기 제1 홀들은 동시에 형성되고, 상기 채널 구조체들 및 상기 분리 구조체들은 동시에 형성되는 반도체 장치의 제조방법.
  9. 청구항 8에 있어서,
    상기 채널 구조체들 및 상기 분리 구조체들을 형성하는 것은:
    상기 채널 홀들 및 상기 제1 홀들이 형성된 상기 박막 구조체 상에 반도체 막을 형성하는 것; 및
    상기 반도체 막을 식각하여, 상기 채널 홀들의 적어도 일부를 채우는 반도체 패턴들 및 상기 제1 홀들의 적어도 일부를 채우는 반도체 분리 패턴들을 동시에 형성하는 것을 포함하는 반도체 장치의 제조방법.
  10. 청구항 8에 있어서,
    상기 분리 구조체들 상에 제1 불순물 영역들을 각각 형성하는 것; 및
    상기 채널 구조체들 상에 제2 불순물 영역들을 각각 형성하는 것을 더 포함하되,
    상기 제1 및 제2 불순물 영역들은 동일한 도전형의 반도체 물질을 포함하는 반도체 장치의 제조방법.
KR1020130100441A 2013-08-23 2013-08-23 반도체 장치 및 그 제조방법 KR102066932B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130100441A KR102066932B1 (ko) 2013-08-23 2013-08-23 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130100441A KR102066932B1 (ko) 2013-08-23 2013-08-23 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150022486A KR20150022486A (ko) 2015-03-04
KR102066932B1 true KR102066932B1 (ko) 2020-01-16

Family

ID=53020478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130100441A KR102066932B1 (ko) 2013-08-23 2013-08-23 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102066932B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160137103A (ko) * 2015-05-22 2016-11-30 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102619875B1 (ko) * 2016-07-08 2024-01-03 삼성전자주식회사 유전체 층을 포함하는 반도체 소자
KR102629454B1 (ko) 2016-08-22 2024-01-26 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002293B1 (ko) * 2008-12-15 2010-12-20 서울대학교산학협력단 플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자, 상기셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법
KR101809512B1 (ko) * 2011-03-09 2017-12-15 삼성전자 주식회사 비휘발성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20150022486A (ko) 2015-03-04

Similar Documents

Publication Publication Date Title
KR102234799B1 (ko) 반도체 장치
KR102154784B1 (ko) 반도체 장치 및 그 제조방법
KR102269422B1 (ko) 반도체 장치
KR102247914B1 (ko) 반도체 장치 및 그 제조방법
US9202819B2 (en) Three-dimensional semiconductor memory devices and methods of fabricating the same
KR102571561B1 (ko) 3차원 반도체 소자
KR101835114B1 (ko) 3차원 반도체 장치 및 그 제조 방법
KR101842900B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR102150969B1 (ko) 반도체 장치 및 그 제조방법
KR102337640B1 (ko) 3차원 반도체 소자
KR102082321B1 (ko) 반도체 장치 및 그 제조방법
KR20110035525A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR102414511B1 (ko) 3차원 반도체 소자
KR20120002832A (ko) 반도체 메모리 소자 및 그의 형성방법
JP2014033201A (ja) 半導体メモリ素子、および、その製造方法
KR20160003977A (ko) 반도체 장치 및 그 제조방법
KR20110132865A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR20130116607A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR20120078958A (ko) 3차원 반도체 장치의 제조 방법
KR102139942B1 (ko) 반도체 메모리 장치 및 그 제조 방법
KR20150061395A (ko) 반도체 장치 및 그 제조 방법
KR102031179B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
US20170162578A1 (en) Method of manufacturing a semiconductor device
KR101818675B1 (ko) 반도체 메모리 소자 및 그의 형성방법
KR102066932B1 (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right