KR20150055379A - 전자 장치 및 그 제조 방법 - Google Patents

전자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20150055379A
KR20150055379A KR1020130137651A KR20130137651A KR20150055379A KR 20150055379 A KR20150055379 A KR 20150055379A KR 1020130137651 A KR1020130137651 A KR 1020130137651A KR 20130137651 A KR20130137651 A KR 20130137651A KR 20150055379 A KR20150055379 A KR 20150055379A
Authority
KR
South Korea
Prior art keywords
layer
memory
interlayer insulating
insulating layer
conductive line
Prior art date
Application number
KR1020130137651A
Other languages
English (en)
Other versions
KR102079610B1 (ko
Inventor
박해찬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130137651A priority Critical patent/KR102079610B1/ko
Priority to US14/289,574 priority patent/US9196659B2/en
Publication of KR20150055379A publication Critical patent/KR20150055379A/ko
Application granted granted Critical
Publication of KR102079610B1 publication Critical patent/KR102079610B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 실시예들이 해결하려는 과제는, 집적도 증가가 가능하고 공정 단순화 및 공정 비용 감소가 가능한 전자 장치 및 그 제조 방법을 제공하기 위한 것으로, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 양측벽의 산화방지층을 포함하는 복수의 제1도전라인; 상기 제1도전라인 사이를 갭필하는 층간절연층; 상기 제1도전라인 및 상기 층간절연층 상에 형성되고 산소가 함유된 물질층; 및 상기 물질층 상에 형성되어 상기 제1도전라인과 교차하는 복수의 제2도전라인을 포함하고, 상기 제1도전라인과 상기 제2도전라인이 중첩되는 제1영역의 물질층보다 상기 층간절연층과 상기 제2도전라인이 중첩되는 제2영역의 물질층의 막 내 산소함유량이 더 많을 수 있다. 그리고, 상술한 실시예들에 의한 전자 장치 및 그 제조 방법에 의하면, 집적도 증가가 가능하고 공정 단순화 및 공정 비용 감소가 가능하다.

Description

전자 장치 및 그 제조 방법{ELECTRONIC DEVICE AND METHOD FOR FABRICATING THE SAME}
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치 또는 시스템에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 집적도 증가가 가능하고 공정 단순화 및 공정 비용 감소가 가능한 전자 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 양측벽의 산화방지층을 포함하는 복수의 제1도전라인; 상기 제1도전라인 사이를 갭필하는 층간절연층; 상기 제1도전라인 및 상기 층간절연층 상에 형성되고 산소가 함유된 물질층; 및 상기 물질층 상에 형성되어 상기 제1도전라인과 교차하는 복수의 제2도전라인을 포함하고, 상기 제1도전라인과 상기 제2도전라인이 중첩되는 제1영역의 물질층보다 상기 층간절연층과 상기 제2도전라인이 중첩되는 제2영역의 물질층의 막 내 산소함유량이 더 많을 수 있다.
특히, 상기 물질층은 상기 제2도전라인 하부에서 상기 제2도전라인에 중첩되고, 상기 물질층은 전이산화물질을 포함하고, 상기 산화방지층은 질화물질을 포함하고, 상기 층간절연층은 산화물질을 포함할 수 있다.
또한, 상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
또한, 상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
또한, 상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
또한, 상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
또한, 상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 기판 상에 번갈아 적층된 복수의 수평전극 및 제1층간절연층; 상기 복수의 수평전극과 제1층간절연층 사이에 개재된 복수의 산화방지층; 상기 복수의 수평전극, 제1층간절연층 및 산화방지층을 관통하여 상기 기판에 연결되는 수직전극; 및 상기 수직전극과 수평전극 사이에 개재되고 산소가 함유된 물질층을 포함하고, 상기 수평전극과 상기 수직전극이 중첩되는 제1영역의 물질층보다 상기 제1층간절연층과 상기 수직전극이 중첩되는 제2영역의 물질층의 막 내 산소 함유량이 더 많을 수 있다.
특히, 상기 물질층은 전이산화물질을 포함하고, 상기 산화방지층은 질화물질을 포함할 수 있다.
또한, 상기 산화방지층은 상기 제1층간절연층과 수평전극 하부 사이에 제1산화방지층이 개재되고, 상기 수평전극 상부와 상기 제1층간절연층 사이에 제2산화방지층이 개재될 수 있다.
또한, 상기 수직전극 사이에서 상기 복수의 수평전극, 제1층간절연층 및 산화방지층을 관통하는 분리층; 상기 분리층을 포함하는 전체구조 상에 형성된 제2층간절연층; 상기 제2층간절연층을 관통하여 상기 수직전극에 연결되는 콘택; 및 상기 제2층간절연층에 형성되고 상기 콘택과 접하는 배선을 더 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치 제조 방법은 기판 상에 제1방향으로 연장된 제1도전라인을 형성하는 단계; 상기 제1도전라인의 양측벽에 산화방지층을 형성하는 단계; 상기 제1도전라인 사이를 매립하는 층간절연층을 형성하는 단계; 상기 층간절연층을 포함하는 전체구조 상에 산소가 함유된 물질층을 형성하는 단계; 상기 산소가 함유된 물질층 상에 상기 제1도전라인과 교차하는 제2도전라인을 형성하는 단계; 및 상기 층간절연층 내의 산소와 상기 물질층을 반응시키는 단계를 포함할 수 있다.
특히, 상기 가변저항층은 전이금속산화물을 포함하고, 상기 산화방지층은 질화물질을 포함할 수 있다.
또한, 상기 물질층을 반응시키는 단계는, 열처리로 진행할 수 있다.
또한, 상기 제2도전라인을 형성하는 단계는, 상기 물질층 상에 제2도전라인을 형성하는 단계; 상기 제2도전라인 상에 상기 제1도전라인과 교차하는 방향으로 연장된 마스크패턴을 형성하는 단계; 상기 마스크패턴을 식각배리어로 상기 제2도전라인 및 물질층을 식각하는 단계를 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치 제조 방법은 기판 상에 제1층간절연층, 제1산화방지층, 수평전극 및 제2산화방지층을 번갈아 적층하는 단계; 번갈아 적층된 상기 제2산화방지층, 수평전극, 제1산화방지층 및 제1층간절연층을 관통하여 상기 기판을 오픈시키는 제1오픈부를 형성하는 단계; 상기 제1오픈부의 측벽에 산소가 함유된 물질층을 형성하는 단계; 상기 제1오픈부를 매립하는 수직전극을 형성하는 단계; 및 상기 제1층간절연층과 물질층을 반응시키는 단계를 포함할 수 있다.
특히, 상기 수직전극 사이의 상기 제2산화방지층, 수평전극, 제1산화방지층 및 제1층간절연층을 관통하여 각 셀을 분리시키는 분리층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 물질층은 전이산화물질을 포함하고, 상기 제1 및 제2산화방지층은 질화물질을 포함할 수 있다.
또한, 상기 물질층을 반응시키는 단계는, 열처리로 진행할 수 있다.
또한, 상기 분리층을 형성하는 단계 후, 상기 분리층을 포함하는 전체구조 상에 제2층간절연층을 형성하는 단계; 상기 제2층간절연층을 관통하여 상기 수직전극에 연결되는 콘택을 형성하는 단계; 및 상기 제2층간절연층 상에 상기 콘택과 접하는 배선을 형성하는 단계를 더 포함할 수 있다.
상술한 실시예들에 의한 전자 장치 및 그 제조 방법에 의하면, 집적도 증가가 가능하고 공정 단순화 및 공정 비용 감소가 가능하다.
도 1은 본 발명의 제1실시예에 따른 반도체 장치의 일 예를 나타내는 단면도이다.
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체 장치 제조 방법의 일 예를 나타내는 공정 단면도이다.
도 3a 내지 도 3e는 본 발명의 제1실시예에 따른 반도체 장치 제조 방법의 일 예를 나타내는 평면도이다.
도 4는 본 발명의 제2실시예에 따른 반도체 장치의 일 예를 나타내는 단면도이다.
도 5a 내지 도 5e는 본 발명의 제2실시예에 따른 반도체 장치 제조 방법의 일 예를 나타내는 공정 단면도이다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
도 1은 본 발명의 제1실시예에 따른 반도체 장치의 일 예를 나타내는 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예는 기판(11), 기판(11) 상에 제1방향으로 연장된 제1도전라인(12), 제1도전라인(12)의 양측벽에 형성된 산화방지층(13) 및 제1도전라인(12) 사이를 매립하는 층간절연층(14)을 포함한다.
제1도전라인(12)은 산소와 반응률이 전이산화물질보다 낮은 금속을 포함할 수 있다. 예컨대, 제1도전라인(12)은 백금(Pt) 또는 금(Au)을 포함할 수 있다. 산화방지층(13)은 질화물질을 포함할 수 있다. 층간절연층(14)은 산화물질을 포함할 수 있다.
그리고, 제1도전라인(12) 및 층간절연층(14)을 포함하는 전체구조 상에 제1도전라인(12)에 수직한 제2방향으로 연장된 제2도전라인(16), 제1도전라인(12) 및 층간절연층(14)과 제2도전라인(16) 사이에 산소가 함유된 물질층(15A, 15B)을 포함할 수 있다. 특히, 제1도전라인(12) 및 제2도전라인(16)이 중첩되는 제1영역의 물질층(15A)은 소자의 가변저항 역할을 할 수 있으며, 층간절연층(14)과 제2도전라인(16)이 중첩되는 제2영역의 물질층(15B)은 제1영역의 물질층(15A)보다 막 내 산소 함유량이 더 크고, 절연 역할을 할 수 있다. 이하, 제1영역의 물질층(15A)을 '가변저항패턴(15A)'이라고 한다.
위와 같이, 본 실시예는 제1도전라인(12)을 산소와의 반응률이 전이산화물질보다 낮은 금속으로 형성하고, 제1도전라인(12)의 양측벽에 산화방지층(13)을 형성하여, 추가적인 마스크공정없이 열처리만으로 가변저항패턴(15A)의 형성을 가능케 하여 공정 마진 확보 및 난이도를 낮출 수 있다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 장치 제조 방법의 일 예를 나타내는 공정 단면도이다. 도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 반도체 장치 제조 방법의 일 예를 나타내는 평면도이다. 도 2a 내지 도 2e와 도 3a 내지 도 3e는 도 1을 형성하기 위한 공정 단면도 및 평면도이며, 이해를 돕기 위해 도 1과 동일한 도면부호를 사용하기로 한다. 동일한 도면부호는 동일한 부분을 지칭한다.
도 2a 및 도 3a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(11) 상에 제1도전라인(12)을 형성한다. 제1도전라인(12)은 제1방향으로 연장된 라인타입으로 형성할 수 있다. 제1도전라인(12)은 후속 가변저항층에 전압을 인가하기 위한 전극으로 사용될 수 있으며, 산소와 반응률이 전이산화물질보다 낮은 금속을 포함할 수 있다. 예컨대, 제1도전라인(12)은 백금(Pt) 또는 금(Au)을 포함할 수 있다. 제1도전라인(12)은 기판(11) 상에 복수개가 평행하게 배치될 수 있다.
제1도전라인(12)은 기판(11) 상에 도전층을 형성하고, 도전층 상에 제1방향으로 연장된 마스크패턴을 형성한 후, 마스크패턴을 식각배리어로 도전층을 식각하는 공정을 통해 형성할 수 있다.
도 2b 및 도 3b에 도시된 바와 같이, 제1도전라인(12)의 측벽에 산화방지층(13)을 형성한다. 산화방지층(13)은 후속 가변저항층과 층간절연층의 반응시 제1도전라인(12)이 산화되는 것을 방지하기 위한 것으로, 절연물질을 포함할 수 있다. 예컨대, 산화방지층(13)은 질화물질을 포함할 수 있다.
산화방지층(13)은 제1도전라인(12)을 포함하는 기판(11)의 단차를 따라 질화물질층을 증착하고, 제1도전라인(12)의 양 측벽에 잔류하도록 질화물질층을 식각하는 공정으로 형성할 수 있다.
도 2c 및 도 3c에 도시된 바와 같이, 제1도전라인(12) 사이를 매립하는 층간절연층(14)을 형성한다. 층간절연층(14)은 제1도전라인(12) 사이를 매립하여 절연시키는 역할과 동시에 후속 가변저항층을 반응시켜 일부를 절연층으로 바꾸기 위한 산소 공급층 역할을 할 수 있다. 이를 위해, 층간절연층(14)은 산화물질을 포함할 수 있다.
층간절연층(14)은 제1도전라인(12) 사이를 매립하도록 산화물질층을 형성하고, 제1도전라인(12)의 표면이 노출되는 타겟으로 산화물질층을 식각하여 형성할 수 있다. 이때, 산화물질층의 식각은 평탄화 공정으로 진행할 수 있다. 평탄화 공정은 화학적기계적연마(Chemical Mechanical Polishing) 공정으로 진행할 수 있다.
도 2d 및 도 3d에 도시된 바와 같이, 층간절연층(14) 및 제1도전라인(12)을 포함하는 전체구조 상에 물질층(15)을 형성한다. 물질층(15)은 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 물질로 형성될 수 있다. 예컨대, 물질층(15)은 전이금속산화물을 포함할 수 있다. 전이금속산화물(Transition Metal Oxide)은 예컨대, Ti 산화물, Ta 산화물, Fe 산화물, W 산화물, Hf 산화물, Nb 산화물, Zr 산화물, Ni 산화물 등과 같은 이원산화물이나 PCMO(PrCaMnO) 등과 같은 삼성분계 이상의 산화물을 포함할 수 있다.
특히, 물질층(15)은 화학양론비보다 산소가 부족한 산화물로 형성되어 다수의 산소 공공을 포함할 수 있다. 이러한 경우, 물질층(15)의 가변저항 특성은 막 내의 산소 공공의 거동에 따라 일종의 전류 통로인 필라멘트가 생성 또는 소멸되면서 나타날 수 있다. 구체적으로 산소 공공에 의해 막 내에서 필라멘트가 생성되는 경우 물질층(15)은 저저항 상태에 있는 반면, 막 내에서 필라멘트가 소멸되는 경우 물질층(15)은 고저항 상태에 있게 된다.
이어서, 물질층(15) 상에 제2도전라인(16)을 형성한다. 제2도전라인(16)은 제1도전라인(16)에 수직하는 제2방향으로 연장된 라인타입으로 형성할 수 있다. 제2도전라인(16)은 제1도전라인(16)과 함께 물질층(15)에 전압을 인가하기 위한 전극으로 사용될 수 있다. 제2도전라인(16)은 금속물질 또는 금속질화물질을 포함할 수 있다. 제2도전라인(16)은 예컨대, 백금(Pt), 텅스텐(W), 알루미늄(Al), 구리(Cu), 탄탈륨(Ta) 등의 금속이나, 티타늄질화물(TiN), 탄탈륨질화물(TaN) 등의 금속질화물을 포함할 수 있다.
제2도전라인(16)은 물질층(15) 상에 도전층을 형성하고, 도전층 상에 제2방향으로 연장된 마스크패턴을 형성한 후, 마스크패턴을 식각배리어로 도전층을 식각하는 공정을 통해 형성할 수 있다. 특히, 제2도전라인(16)을 식각하는 공정에서 물질층(15) 역시 제2방향으로 연장된 라인타입으로 패터닝될 수 있다.
결과적으로, 제1도전라인(12)과 제2도전라인(16)이 중첩(Overlap)되는 영역에 물질층(15)이 개재된다. 그러나, 제1 및 제2도전라인(12, 16)이 중첩되지 않는 영역에서도 물질층(15)이 존재하는 경우 셀 간 간섭(disturbance)이 발생하는 문제점이 있으며, 따라서 제1 및 제2도전라인(12, 16)이 중첩되지 않는 영역의 물질층(15)은 그 특성을 제거할 필요성이 있다.
도 2e 및 도 3e에 도시된 바와 같이, 층간절연층(14)의 막 내 산소와 물질층(15, 도 2d, 3d 참조)을 반응시킨다. 이를 위해, 열처리를 진행할 수 있다.
따라서, 물질층은 제1도전라인(12)과 제2도전라인(16)이 중첩되는 제1영역의 물질층(15A), 층간절연층(14)과 제2도전라인(16)이 중첩되는 제2영역의 물질층(15B)으로 나뉜다. 제1도전라인(12)과 제2도전라인(16)이 중첩되는 제1영역의 물질층(15A)은 반응이 진행되지 않으므로, 화학양론비보다 산소가 부족한 산화물로 형성되어 다수의 산소 공공을 포함하는 특성을 그대로 유지할 수 있다. 이하, 제1영역의 물질층(15A)을 '가변저항패턴(15A)'이라고 한다.
층간절연층(14)과 제2도전라인(16)이 중첩되는 제2영역의 물질층(15B)은 열처리를 통해 층간절연층(14) 막 내의 산소가 물질층(15)과 반응하여 산소 함량이 증가 즉, 산소 공공이 감소하는 특성을 가질 수 있다. 산소 공공이 감소한 제2영역의 물질층(15B)은 전류통로인 필라멘트 생성이 어려워지므로 더 이상 가변 저항 특성을 갖지 않고, 고저항 물질로 변형되며, 따라서 가변저항패턴(15A)을 서로 절연시키는 절연층이 된다. 가변저항패턴(15A)이 화학양론비보다 산소가 부족한 산화물로 형성되는 경우, 제2영역의 물질층(15B)은 화학양론비를 만족하는 산화물이 될 수 있다.
위와 같이, 본 실시예는 마스크 등의 추가 공정 없이 열처리만을 통해 제1 및 제2도전라인(12, 16)이 중첩되는 영역에만 국부적으로 가변저항패턴(15A)을 형성할 수 있으므로, 공정 마진 확보 및 난이도를 낮출 수 있다. 이때, 제1도전라인(12)의 경우 산소와 반응률이 전이금속산화물보다 낮은 금속으로 형성하였을 뿐 아니라, 제1도전라인(12)의 측벽에 산화방지층(13)을 형성함으로써 열에 의한 산화를 방지하여 공정을 보다 용이하게 진행할 수 있다.
도 4는 본 발명의 제2실시예에 따른 반도체 장치의 일 예를 나타내는 단면도이다.
도 4에 도시된 바와 같이, 본 발명의 실시예는 기판(31), 기판(31) 상에 번갈아 적층된 복수의 제1층간절연층(32), 제1산화방지층(33A), 수평전극(34) 및 제2산화방지층(33B)을 포함한다.
수평전극(34)은 산소와 반응률이 전이산화물질보다 낮은 금속을 포함할 수 있다. 예컨대, 수평전극(34)은 백금(Pt) 또는 금(Au)을 포함할 수 있다. 제1 및 제2산화방지층(33A, 33B)은 질화물질을 포함할 수 있다. 제1층간절연층(32)은 산화물질을 포함할 수 있다.
그리고, 복수의 제1층간절연층(32), 제1산화방지층(33A), 수평전극(34) 및 제2산화방지층(33B)을 관통하여 기판(31)에 연결되는 수직전극(37), 수평전극(34) 및 제1층간절연층(32)과 수직전극(37) 사이에 개재된 산소가 함유된 물질층(36A, 36B)을 포함할 수 있다. 특히, 수평전극(34) 및 수직전극(37)이 중첩되는 제1영역의 물질층(36A)은 소자의 가변저항 역할을 할 수 있으며, 제1층간절연층(32)과 수직전극(37)이 중첩되는 제2영역의 물질층(36B)은 제1영역의 물질층(36A)보다 막 내 산소 함유량이 더 크고, 절연 역할을 할 수 있다. 이하, 제1영역의 물질층(36A)을 '가변저항패턴(36A)'이라고 한다.
그리고, 수직전극(37) 사이에 복수의 제1층간절연층(32), 제1산화방지층(33A), 수평전극(34) 및 제2산화방지층(33B)을 관통하여 각 셀을 분리하는 분리층(39), 적층구조 상에 형성된 제2층간절연층(40), 제2층간절연층(40)을 관통하여 수직전극(37)에 연결되는 콘택(41) 및 콘택(41)에 접하는 배선(42)을 포함한다.
위와 같이, 본 실시예는 수평전극(34)을 산소와의 반응률이 전이산화물질보다 낮은 금속으로 형성하고, 수평전극(34)의 상하부에 제1 및 제2산화방지층(33A, 33B)을 형성하여, 추가적인 마스크공정없이 열처리만으로 가변저항패턴(36A)의 형성을 가능케 하여 공정 마진 확보 및 난이도를 낮출 수 있다.
도 5a 내지 도 5e는 본 발명의 제2실시예에 따른 반도체 장치 제조 방법의 일 예를 나타내는 공정 단면도이다. 본 실시예는 단위 셀이 기판으로부터 수직 방향으로 적층되는 3차원 구조를 갖는다. 도 5a 내지 도 5e는 도 4를 형성하기 위한 공정 단면도이며, 이해를 돕기 위해 도 4와 동일한 도면부호를 사용하기로 한다.
도 5a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(31) 상에 복수의 제1층간절연층(32), 제1산화방지층(33A), 수평전극(34) 및 제2산화방지층(33B)을 번갈아 적층한다.
제1층간절연층(32)은 수평전극(34) 및 후속 수직전극 사이를 절연시키는 역할과 동시에 후속 가변저항층을 반응시켜 일부를 절연층으로 바꾸기 위한 산소 공급층 역할을 할 수 있다. 이를 위해, 제1층간절연층(32)은 산화물질을 포함할 수 있다.
수평전극(34)은 후속 가변저항층에 전압을 인가하기 위한 전극으로 사용될 수 있으며, 산소와 반응률이 전이산화물질보다 낮은 금속을 포함할 수 있다. 예컨대, 수평전극(34)은 백금(Pt) 또는 금(Au)을 포함할 수 있다.
제1 및 제2산화방지층(33A, 33B)은 수평전극(34)의 상부 및 하부에 형성되어, 후속 가변저항층과 층간절연층의 반응시 수직전극(32)이 산화되는 것을 방지하기 위한 것으로, 절연물질을 포함할 수 있다. 예컨대, 제1 및 제2산화방지층(33A, 33B)은 질화물질을 포함할 수 있다.
복수의 제1층간절연층(32), 제1산화방지층(33A), 수평전극(34) 및 제2산화방지층(33B)은 필요에 의해 반복 적층수를 조절할 수 있으며, 적층구조의 최상층은 제1층간절연층(32)이 위치하도록 할 수 있다.
이어서, 복수의 제1층간절연층(32), 제1산화방지층(33A), 수평전극(34) 및 제2산화방지층(33B)을 식각하여 기판(31)을 오픈시키는 제1오픈부(35)를 형성한다. 제1오픈부(35)는 적층구조의 최상층 상에 오픈부 예정 영역을 오픈시키는 마스크 패턴을 형성하고, 마스크 패턴을 식각배리어로 복수의 제1층간절연층(32), 제1산화방지층(33A), 수평전극(34) 및 제2산화방지층(33B)을 식각하는 공정을 통해 형성할 수 있다.
도 5b에 도시된 바와 같이, 제1오픈부(35)의 측벽에 산소가 함유된 물질층(36)을 형성한다. 물질층(36)은 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 물질로 형성될 수 있다. 예컨대, 물질층(36)은 전이금속산화물을 포함할 수 있다. 전이금속산화물(Transition Metal Oxide)은 예컨대, Ti 산화물, Ta 산화물, Fe 산화물, W 산화물, Hf 산화물, Nb 산화물, Zr 산화물, Ni 산화물 등과 같은 이원산화물이나 PCMO(PrCaMnO) 등과 같은 삼성분계 이상의 산화물을 포함할 수 있다.
특히, 물질층(36)은 화학양론비보다 산소가 부족한 산화물로 형성되어 다수의 산소 공공을 포함할 수 있다. 이러한 경우, 물질층(36)의 가변저항 특성은 막 내의 산소 공공의 거동에 따라 일종의 전류 통로인 필라멘트가 생성 또는 소멸되면서 나타날 수 있다. 구체적으로 산소 공공에 의해 막 내에서 필라멘트가 생성되는 경우 물질층(36)은 저저항 상태에 있는 반면, 막 내에서 필라멘트가 소멸되는 경우 물질층(36)은 고저항 상태에 있게 된다.
물질층(36)은 제1오픈부(35)를 포함하는 전면을 따라 전이금속산화물을 형성하고, 제1오픈부(35)의 측벽에 물질층(36)이 잔류하도록 하는 식각공정을 통해 형성할 수 있다.
이어서, 물질층(36) 상에 제1오픈부(35)를 매립하는 수직전극(37)을 형성한다. 수직전극(37)은 수평전극(34)과 함께 가변저항층(36)에 전압을 인가하기 위한 전극으로 사용될 수 있다. 수직전극(37)은 금속물질 또는 금속질화물질을 포함할 수 있다. 수직전극(37)은 예컨대, 백금(Pt), 텅스텐(W), 알루미늄(Al), 구리(Cu), 탄탈륨(Ta) 등의 금속이나, 티타늄질화물(TiN), 탄탈륨질화물(TaN) 등의 금속질화물을 포함할 수 있다.
수직전극(37)은 제1오픈부(35)를 매립하도록 금속포함물질을 형성하고, 적층구조의 최상층이 노출되는 타겟으로 평탄화 공정을 진행하여 형성할 수 있다. 이때, 평탄화 공정은 화학적기계적연마 공정으로 진행할 수 있다.
결과적으로, 수평전극(34)과 수직전극(37)이 중첩(Overlap)되는 영역에 물질층(36)이 개재된다. 그러나, 수평전극(34)과 수직전극(37)이 중첩되지 않는 영역에서도 물질층(36)이 존재하는 경우 셀 간 간섭(disturbance)이 발생하는 문제점이 있으며, 따라서 수평전극(34)과 수직전극(37)이 중첩되지 않는 영역의 물질층(36)은 그 특성을 제거할 필요성이 있다.
도 5c에 도시된 바와 같이, 제1층간절연층(32)의 막 내 산소와 물질층(36, 도 5b 참조)을 반응시킨다. 이를 위해, 열처리를 진행할 수 있다.
따라서, 물질층은 수평전극(34)과 수직전극(37)이 중첩되는 제1영역의 물질층(36A), 제1층간절연층(32)과 수직전극(37)이 중첩되는 제2영역의 물질층(36B)으로 나뉜다. 수평전극(34)과 수직전극(37)이 중첩되는 제1영역의 물질층(36A)은 반응이 진행되지 않으므로, 화학양론비보다 산소가 부족한 산화물로 형성되어 다수의 산소 공공을 포함하는 특성을 그대로 유지할 수 있다. 이하, 제1영역의 물질층(36A)을 '가변저항패턴(36A)'이라고 한다.
제1층간절연층(32)과 수직전극(37)이 중첩되는 제2영역의 물질층(36B)은 열처리를 통해 제1층간절연층(32) 막 내의 산소가 물질층(36)과 반응하여 산소 함량이 증가 즉, 산소 공공이 감소하는 특성을 가질 수 있다. 산소 공공이 감소한 제2영역의 물질층(36B)은 전류통로인 필라멘트 생성이 어려워지므로 더 이상 가변 저항 특성을 갖지 않고, 고저항 물질로 변형되며, 따라서 가변저항패턴(36A)을 서로 절연시키는 절연층이 된다. 가변저항패턴(36A)이 화학양론비보다 산소가 부족한 산화물로 형성되는 경우, 제2영역의 물질층(36B)은 화학양론비를 만족하는 산화물이 될 수 있다.
도 5d에 도시된 바와 같이, 수직전극(37) 사이에 복수의 제1층간절연층(32), 제1산화방지층(33A), 수평전극(34) 및 제2산화방지층(33B)을 식각하여 기판(31)을 오픈시키는 제2오픈부(38)를 형성한다. 제2오픈부(38)는 적층구조의 최상층 상에 오픈부 예정 영역을 오픈시키는 마스크 패턴을 형성하고, 마스크 패턴을 식각배리어로 복수의 제1층간절연층(32), 제1산화방지층(33A), 수평전극(34) 및 제2산화방지층(33B)을 식각하는 공정을 통해 형성할 수 있다.
도 5e에 도시된 바와 같이, 제2오픈부(38)에 절연물질을 매립하여 각 셀을 분리시키는 분리층(39)을 형성한다.
이어서, 분리층(39)을 포함하는 전체구조 상에 제2층간절연층(40)을 형성한다. 제2층간절연층(40)은 하부 메모리셀과 상부 배선층과의 절연을 위한 것으로, 절연물질을 포함할 수 있다. 예컨대, 제2층간절연층(40)은 산화물질을 포함할 수 있다.
이어서, 제2층간절연층(40)을 관통하여 배선(42)에 연결되는 콘택(41)을 형성한다. 콘택(41) 및 배선(42)은 하부 전극에 전압을 인가하기 위한 것으로, 도전물질로 형성할 수 있다.
위와 같이, 본 실시예는 마스크 등의 추가 공정 없이 열처리만을 통해 수평전극(34)과 수직전극(37)이 중첩되는 영역에만 국부적으로 가변저항패턴(36A)을 형성할 수 있으며, 공정 마진 확보 및 난이도를 낮출 수 있다. 이때, 수평전극(34)의 경우 산소와 반응률이 전이금속산화물보다 낮은 금속으로 형성하였을 뿐 아니라, 수평전극(34)의 상부 및 하부에 제1 및 제2산화방지층(33A, 33B)을 형성함으로써 열에 의한 산화를 방지하여 공정을 보다 용이하게 진행할 수 있다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 6 내지 도 10은 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 6을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 양측벽의 산화방지층을 포함하는 복수의 제1도전라인; 상기 제1도전라인 사이를 갭필하는 층간절연층; 상기 제1도전라인 및 상기 층간절연층 상에 형성되고 산소가 함유된 물질층; 및 상기 물질층 상에 형성되어 상기 제1도전라인과 교차하는 복수의 제2도전라인을 포함하고, 상기 제1도전라인과 상기 제2도전라인이 중첩되는 제1영역의 물질층보다 상기 층간절연층과 상기 제2도전라인이 중첩되는 제2영역의 물질층의 막 내 산소함유량이 더 많을 수 있다. 이를 통해, 기억부(1010)의 집적도 증가가 가능하고 제조 공정이 용이하다. 결과적으로, 마이크로프로세서(1000)의 크기를 감소시킬 수 있다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 7을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1430)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 양측벽의 산화방지층을 포함하는 복수의 제1도전라인; 상기 제1도전라인 사이를 갭필하는 층간절연층; 상기 제1도전라인 및 상기 층간절연층 상에 형성되고 산소가 함유된 물질층; 및 상기 물질층 상에 형성되어 상기 제1도전라인과 교차하는 복수의 제2도전라인을 포함하고, 상기 제1도전라인과 상기 제2도전라인이 중첩되는 제1영역의 물질층보다 상기 층간절연층과 상기 제2도전라인이 중첩되는 제2영역의 물질층의 막 내 산소함유량이 더 많을 수 있다. 이를 통해 캐시 메모리부(1120)의 집적도 증가가 가능하고 제조 공정이 용이하다. 결과적으로, 프로세서(1100)의 크기를 감소시킬 수 있다.
도 7에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1430)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 8을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 양측벽의 산화방지층을 포함하는 복수의 제1도전라인; 상기 제1도전라인 사이를 갭필하는 층간절연층; 상기 제1도전라인 및 상기 층간절연층 상에 형성되고 산소가 함유된 물질층; 및 상기 물질층 상에 형성되어 상기 제1도전라인과 교차하는 복수의 제2도전라인을 포함하고, 상기 제1도전라인과 상기 제2도전라인이 중첩되는 제1영역의 물질층보다 상기 층간절연층과 상기 제2도전라인이 중첩되는 제2영역의 물질층의 막 내 산소함유량이 더 많을 수 있다. 이를 통해, 주기억장치(1220)의 집적도 증가가 가능하고 제조 공정이 용이하다. 결과적으로, 시스템(1200)의 크기를 감소시킬 수 있다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 양측벽의 산화방지층을 포함하는 복수의 제1도전라인; 상기 제1도전라인 사이를 갭필하는 층간절연층; 상기 제1도전라인 및 상기 층간절연층 상에 형성되고 산소가 함유된 물질층; 및 상기 물질층 상에 형성되어 상기 제1도전라인과 교차하는 복수의 제2도전라인을 포함하고, 상기 제1도전라인과 상기 제2도전라인이 중첩되는 제1영역의 물질층보다 상기 층간절연층과 상기 제2도전라인이 중첩되는 제2영역의 물질층의 막 내 산소함유량이 더 많을 수 있다. 이를 통해, 보조기억장치(1230)의 집적도 증가가 가능하고 제조 공정이 용이하다. 결과적으로, 시스템(1200)의 크기를 감소시킬 수 있다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 10의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 9를 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 양측벽의 산화방지층을 포함하는 복수의 제1도전라인; 상기 제1도전라인 사이를 갭필하는 층간절연층; 상기 제1도전라인 및 상기 층간절연층 상에 형성되고 산소가 함유된 물질층; 및 상기 물질층 상에 형성되어 상기 제1도전라인과 교차하는 복수의 제2도전라인을 포함하고, 상기 제1도전라인과 상기 제2도전라인이 중첩되는 제1영역의 물질층보다 상기 층간절연층과 상기 제2도전라인이 중첩되는 제2영역의 물질층의 막 내 산소함유량이 더 많을 수 있다. 이를 통해, 임시 저장 장치(1340)의 집적도 증가가 가능하고 제조 공정이 용이하다. 결과적으로, 데이터 저장 시스템(1300)의 데이터 저장 특성을 향상시키고 크기를 감소시킬 수 있다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 10을 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 양측벽의 산화방지층을 포함하는 복수의 제1도전라인; 상기 제1도전라인 사이를 갭필하는 층간절연층; 상기 제1도전라인 및 상기 층간절연층 상에 형성되고 산소가 함유된 물질층; 및 상기 물질층 상에 형성되어 상기 제1도전라인과 교차하는 복수의 제2도전라인을 포함하고, 상기 제1도전라인과 상기 제2도전라인이 중첩되는 제1영역의 물질층보다 상기 층간절연층과 상기 제2도전라인이 중첩되는 제2영역의 물질층의 막 내 산소함유량이 더 많을 수 있다. 이를 통해, 메모리(1410)의 집적도 증가가 가능하고 제조 공정이 용이하다. 결과적으로, 메모리 시스템(1400)의 데이터 저장 특성이 향상되고 크기를 감소시킬 수 있다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 양측벽의 산화방지층을 포함하는 복수의 제1도전라인; 상기 제1도전라인 사이를 갭필하는 층간절연층; 상기 제1도전라인 및 상기 층간절연층 상에 형성되고 산소가 함유된 물질층; 및 상기 물질층 상에 형성되어 상기 제1도전라인과 교차하는 복수의 제2도전라인을 포함하고, 상기 제1도전라인과 상기 제2도전라인이 중첩되는 제1영역의 물질층보다 상기 층간절연층과 상기 제2도전라인이 중첩되는 제2영역의 물질층의 막 내 산소함유량이 더 많을 수 있다. 이를 통해, 버퍼 메모리(1440)의 집적도 증가가 가능하고 제조 공정이 용이하다. 결과적으로, 메모리 시스템(1400)의 데이터 저장 특성을 향상시킬 수 있고 크기를 감소시킬 수 있다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
도 6 내지 도 10의 전자 장치 또는 시스템의 예시들의 특징은, 다양한 장치, 시스템, 또는 어플리케이션(application)에서 구현될 수 있다. 예를 들어, 모바일 폰 또는 다른 휴대용 통신 장치, 태블릿 컴퓨터, 노트북 또는 랩탑 컴퓨너, 게임기, 스마트 TV 셋, TV 셋탑 박스, 멀티미비어 서버, 유무선 통신 기능을 갖는 디지털 카메라, 무선 통신 기능을 갖는 손목 시계 또는 다른 착용 장치 등이 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
11 : 기판 12 : 제1도전라인
13 : 산화방지층 14 : 층간절연층
15A : 가변저항패턴 15B : 제2영역의 물질층
16 : 제2도전라인

Claims (26)

  1. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    양측벽의 산화방지층을 포함하는 복수의 제1도전라인;
    상기 제1도전라인 사이를 갭필하는 층간절연층;
    상기 제1도전라인 및 상기 층간절연층 상에 형성되고 산소가 함유된 물질층; 및
    상기 물질층 상에 형성되어 상기 제1도전라인과 교차하는 복수의 제2도전라인을 포함하고,
    상기 제1도전라인과 상기 제2도전라인이 중첩되는 제1영역의 물질층보다 상기 층간절연층과 상기 제2도전라인이 중첩되는 제2영역의 물질층의 막 내 산소함유량이 더 많은 전자장치.
  2. 제1항에 있어서,
    상기 물질층은 상기 제2도전라인 하부에서 상기 제2도전라인에 중첩되는 전자장치.
  3. 제1항에 있어서,
    상기 물질층은 전이산화물질을 포함하는 전자장치.
  4. 제1항에 있어서,
    상기 산화방지층은 질화물질을 포함하는 전자장치.
  5. 제1항에 있어서,
    상기 층간절연층은 산화물질을 포함하는 전자장치.
  6. 제1 항에 있어서,
    상기 전자 장치는, 마이크로프로세서를 더 포함하고,
    상기 마이크로프로세서는,
    상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
    상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
    상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인
    전자 장치.
  7. 제1 항에 있어서,
    상기 전자 장치는, 프로세서를 더 포함하고,
    상기 프로세서는,
    상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
    상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인
    전자 장치.
  8. 제1 항에 있어서,
    상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
    상기 프로세싱 시스템은,
    수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인
    전자 장치.
  9. 제1 항에 있어서,
    상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
    상기 데이터 저장 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인
    전자 장치.
  10. 제1 항에 있어서,
    상기 전자 장치는, 메모리 시스템을 더 포함하고,
    상기 메모리 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인
    전자 장치.
  11. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    기판 상에 번갈아 적층된 복수의 수평전극 및 제1층간절연층;
    상기 복수의 수평전극과 제1층간절연층 사이에 개재된 복수의 산화방지층;
    상기 복수의 수평전극, 제1층간절연층 및 산화방지층을 관통하여 상기 기판에 연결되는 수직전극; 및
    상기 수직전극과 수평전극 사이에 개재되고 산소가 함유된 물질층을 포함하고,
    상기 수평전극과 상기 수직전극이 중첩되는 제1영역의 물질층보다 상기 제1층간절연층과 상기 수직전극이 중첩되는 제2영역의 물질층의 막 내 산소 함유량이 더 많은 전자장치.
  12. 제11항에 있어서,
    상기 물질층은 전이산화물질을 포함하는 전자장치.
  13. 제11항에 있어서,
    상기 산화방지층은 질화물질을 포함하는 전자장치.
  14. 제11항에 있어서,
    상기 산화방지층은 상기 제1층간절연층과 수평전극 하부 사이에 제1산화방지층이 개재되고, 상기 수평전극 상부와 상기 제1층간절연층 사이에 제2산화방지층이 개재되는 전자장치.
  15. 제11항에 있어서,
    상기 수직전극 사이에서 상기 복수의 수평전극, 제1층간절연층 및 산화방지층을 관통하는 분리층;
    상기 분리층을 포함하는 전체구조 상에 형성된 제2층간절연층;
    상기 제2층간절연층을 관통하여 상기 수직전극에 연결되는 콘택; 및
    상기 제2층간절연층에 형성되고 상기 콘택과 접하는 배선
    을 더 포함하는 전자장치.
  16. 기판 상에 제1방향으로 연장된 제1도전라인을 형성하는 단계;
    상기 제1도전라인의 양측벽에 산화방지층을 형성하는 단계;
    상기 제1도전라인 사이를 매립하는 층간절연층을 형성하는 단계;
    상기 층간절연층을 포함하는 전체구조 상에 산소가 함유된 물질층을 형성하는 단계;
    상기 산소가 함유된 물질층 상에 상기 제1도전라인과 교차하는 제2도전라인을 형성하는 단계; 및
    상기 층간절연층 내의 산소와 상기 물질층을 반응시키는 단계
    를 포함하는 전자장치 제조 방법.
  17. 제16항에 있어서,
    상기 가변저항층은 전이금속산화물을 포함하는 전자장치 제조 방법.
  18. 제16항에 있어서,
    상기 산화방지층은 질화물질을 포함하는 전자장치 제조 방법.
  19. 제16항에 있어서,
    상기 물질층을 반응시키는 단계는,
    열처리로 진행하는 전자장치 제조 방법.
  20. 제16항에 있어서,
    상기 제2도전라인을 형성하는 단계는,
    상기 물질층 상에 제2도전라인을 형성하는 단계;
    상기 제2도전라인 상에 상기 제1도전라인과 교차하는 방향으로 연장된 마스크패턴을 형성하는 단계;
    상기 마스크패턴을 식각배리어로 상기 제2도전라인 및 물질층을 식각하는 단계를 포함하는 전자장치 제조 방법.
  21. 기판 상에 제1층간절연층, 제1산화방지층, 수평전극 및 제2산화방지층을 번갈아 적층하는 단계;
    번갈아 적층된 상기 제2산화방지층, 수평전극, 제1산화방지층 및 제1층간절연층을 관통하여 상기 기판을 오픈시키는 제1오픈부를 형성하는 단계;
    상기 제1오픈부의 측벽에 산소가 함유된 물질층을 형성하는 단계;
    상기 제1오픈부를 매립하는 수직전극을 형성하는 단계; 및
    상기 제1층간절연층과 물질층을 반응시키는 단계
    를 포함하는 전자장치 제조 방법.
  22. 제21항에 있어서,
    상기 수직전극 사이의 상기 제2산화방지층, 수평전극, 제1산화방지층 및 제1층간절연층을 관통하여 각 셀을 분리시키는 분리층을 형성하는 단계
    를 더 포함하는 전자장치 제조 방법.
  23. 제21항에 있어서,
    상기 물질층은 전이산화물질을 포함하는 전자장치 제조 방법.
  24. 제21항에 있어서,
    상기 제1 및 제2산화방지층은 질화물질을 포함하는 전자장치 제조 방법.
  25. 제21항에 있어서,
    상기 물질층을 반응시키는 단계는,
    열처리로 진행하는 전자장치 제조 방법.
  26. 제22항에 있어서,
    상기 분리층을 형성하는 단계 후,
    상기 분리층을 포함하는 전체구조 상에 제2층간절연층을 형성하는 단계;
    상기 제2층간절연층을 관통하여 상기 수직전극에 연결되는 콘택을 형성하는 단계; 및
    상기 제2층간절연층 상에 상기 콘택과 접하는 배선을 형성하는 단계
    를 더 포함하는 전자장치 제조 방법.
KR1020130137651A 2013-11-13 2013-11-13 전자 장치 및 그 제조 방법 KR102079610B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130137651A KR102079610B1 (ko) 2013-11-13 2013-11-13 전자 장치 및 그 제조 방법
US14/289,574 US9196659B2 (en) 2013-11-13 2014-05-28 Method for fabricating an electronic device with anti-oxidation layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130137651A KR102079610B1 (ko) 2013-11-13 2013-11-13 전자 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150055379A true KR20150055379A (ko) 2015-05-21
KR102079610B1 KR102079610B1 (ko) 2020-02-21

Family

ID=53044138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130137651A KR102079610B1 (ko) 2013-11-13 2013-11-13 전자 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9196659B2 (ko)
KR (1) KR102079610B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160145322A (ko) * 2015-06-10 2016-12-20 에스케이하이닉스 주식회사 전자 장치
US10930551B2 (en) * 2019-06-28 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating a low-resistance interconnect
US11647635B2 (en) * 2020-05-29 2023-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
US11640974B2 (en) 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
US11729987B2 (en) 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures
TWI761193B (zh) * 2021-04-28 2022-04-11 華邦電子股份有限公司 電阻式隨機存取記憶單元及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080010621A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법
JP2008071786A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd 抵抗変化型メモリとその製造方法
JP2010067942A (ja) * 2008-08-13 2010-03-25 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2012015211A (ja) * 2010-06-29 2012-01-19 Sharp Corp 不揮発性半導体記憶装置
KR20130116607A (ko) * 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US20140061577A1 (en) * 2012-08-31 2014-03-06 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080010621A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법
JP2008071786A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd 抵抗変化型メモリとその製造方法
JP2010067942A (ja) * 2008-08-13 2010-03-25 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2012015211A (ja) * 2010-06-29 2012-01-19 Sharp Corp 不揮発性半導体記憶装置
KR20130116607A (ko) * 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US20140061577A1 (en) * 2012-08-31 2014-03-06 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same

Also Published As

Publication number Publication date
KR102079610B1 (ko) 2020-02-21
US20150132944A1 (en) 2015-05-14
US9196659B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
US10205089B2 (en) Electronic device and method for fabricating the same
US10102136B2 (en) Electronic device and method for fabricating the same
KR102079610B1 (ko) 전자 장치 및 그 제조 방법
US9385312B2 (en) Electronic device and method for fabricating the same
US9634246B2 (en) Electronic device and method for fabricating the same
KR20160022046A (ko) 전자 장치
US10276636B2 (en) Electronic device and method for fabricating the same
US9570511B2 (en) Electronic device having buried gate and method for fabricating the same
US9515122B2 (en) Electronic device and method for fabricating the same
KR20160004525A (ko) 전자 장치 및 그 제조 방법
US9564584B2 (en) Electronic device and method for fabricating the same
KR102515035B1 (ko) 전자 장치 및 그 제조 방법
KR20160006485A (ko) 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법
KR102092772B1 (ko) 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102259189B1 (ko) 전자장치 및 그 제조방법
KR20150080795A (ko) 전자 장치 및 그 제조 방법
KR20160073796A (ko) 전자 장치 및 그 제조 방법
KR20150086017A (ko) 전자장치 및 그 제조 방법
KR20180016884A (ko) 전자 장치 및 그 제조 방법
KR20170046360A (ko) 전자 장치 및 그 제조 방법
US10483374B2 (en) Electronic device including transistor and method for fabricating the same
KR20200106681A (ko) 전자 장치 및 그 제조 방법
KR20170012798A (ko) 전자 장치 및 그 제조 방법
KR102593384B1 (ko) 전자 장치 및 제조 방법
KR20160023338A (ko) 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right