CN110265403B - 一种3d nand存储器件及其制造方法 - Google Patents

一种3d nand存储器件及其制造方法 Download PDF

Info

Publication number
CN110265403B
CN110265403B CN201910537547.8A CN201910537547A CN110265403B CN 110265403 B CN110265403 B CN 110265403B CN 201910537547 A CN201910537547 A CN 201910537547A CN 110265403 B CN110265403 B CN 110265403B
Authority
CN
China
Prior art keywords
layer
silicon
polysilicon
channel hole
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910537547.8A
Other languages
English (en)
Other versions
CN110265403A (zh
Inventor
张国栋
王秉国
李磊
李拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910537547.8A priority Critical patent/CN110265403B/zh
Publication of CN110265403A publication Critical patent/CN110265403A/zh
Application granted granted Critical
Publication of CN110265403B publication Critical patent/CN110265403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种3D NAND存储器件及其制造方法，在沟道孔中形成第一多晶硅层之后，形成硅锗层，而后进一步形成第二多晶硅层。这样，就使得硅锗层形成于多晶硅层之间，硅锗层作为沟道可以提高在沟道载流子的迁移率，同时多晶硅层可以有效抑制硅锗层中锗原子的向外扩散，并使得硅锗层与两侧的介质材料具有更好的界面态，为器件提供更高的驱动电流，提高器件性能。

Description

一种3D NAND存储器件及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件及其制造方法。
背景技术
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。
平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。在3D NAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成串存储单元，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的接触结构引出，从而实现堆叠式的3D NAND存储器件。而随着对器件性能要求的不断提高，多晶硅沟道的迁移率较低，沟道电流较小，无法满足器件高驱动电流的需求。
发明内容
有鉴于此，本发明的目的在于提供一种3D NAND存储器件及其制造方法，提升沟道的迁移率的同时，改善硅锗的界面态。
为实现上述目的，本发明有如下技术方案：
一种3D NAND存储器件的制造方法，包括：
提供衬底，所述衬底上形成有堆叠层，所述堆叠层中形成有沟道孔，所述沟道孔的侧壁上形成有存储功能层；
在所述沟道孔的内壁上形成第一多晶硅层；
在所述第一多晶硅层上形成硅锗层；
在所述硅锗层上形成第二多晶硅层；
以介质材料填充所述沟道孔。
可选地，在所述第一多晶硅层上形成硅锗层，包括：
在所述第一多晶硅层上沉积硅锗层；
进行热氧化工艺，使得部分厚度的硅锗层被氧化，并去除被氧化的硅锗层。
可选地，所述第一多晶硅层、所述硅锗层以及所述第二多晶硅层的结晶工艺，在形成第二多晶硅层之后进行。
可选地，所述热氧化工艺在氧气气氛中进行，工艺温度的范围为700-900℃。
可选地，所述第一多晶硅层的形成方法包括：
在所述沟道孔内壁之上形成硅种子层；
在所述硅种子层上形成第一多晶硅层；
进行所述第一多晶硅层的回刻。
可选地，所述第一多晶硅层的厚度为5-7nm。
可选地，所述存储功能层的形成方法包括：
进行所述存储功能层的沉积；
进行牺牲保护层的沉积；
进行沟道孔底面上的牺牲保护层及存储功能层的刻蚀，直至打开沟道孔底面上的存储功能层；
去除牺牲保护层。
一种3D NAND存储器件，包括：
衬底；
所述衬底上的堆叠层；
所述堆叠层中的沟道孔；
所述沟道孔侧壁上的存储功能层；
所述存储功能层以及所述沟道孔底面上依次层叠的第一多晶硅层、硅锗层和第二多晶硅层。
可选地，所述存储功能层包括从沟道层侧壁依次层叠的氧化硅层、氮化硅层和氧化硅层。
可选地，所述硅锗层中锗的含量为50-95％。
本发明实施例提供的3D NAND存储器件及其制造方法，在沟道孔中形成第一多晶硅层之后，形成硅锗层，而后进一步形成第二多晶硅层。这样，就使得硅锗层形成于多晶硅层之间，硅锗层作为沟道可以提高在沟道载流子的迁移率，同时多晶硅层可以有效抑制硅锗层中锗原子的向外扩散，并使得硅锗层与两侧的介质材料具有更好的界面态，为器件提供更高的驱动电流，提高器件性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例3D NAND存储器件的制造方法的流程示意图；
图2-8示出了根据本发明实施例的制造方法形成存储器件过程中的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图1所示，在步骤S01，提供衬底100，所述衬底100上形成有堆叠层110，所述堆叠层110中形成有沟道孔120，所述沟道孔120的侧壁上形成有存储功能层124，参考图3所示。
在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底。
衬底100包括阵列存储区，阵列存储区用于形成阵列排布的存储单元串，这些存储单元串为垂直于衬底方向Z上形成的多个互连的存储单元，存储单元串在衬底平面内的列方向X和行方向Y上阵列排布，行方向Y可以为字线方向，列方向X可以为位线方向。阵列存储区的衬底100中可以已经形成有阱区(图未示出)，可以通过P型或N型重掺杂来形成，在本实施例中，该阱区为P型重掺杂阱区(HVPW)，在P型重掺杂阱区外围还形成有相反掺杂的外围阱区，N型重掺杂阱区(HVNW)，该外围阱区形成在阵列存储区之外的区域。
堆叠层110用于在其中形成垂直于衬底方向的存储单元串，堆叠层110中可以包括由绝缘层隔离的栅极层或者栅极层的替代层，该栅极层用于对存储单元串中各层存储单元的栅极。在一些实施例中，采用后栅工艺，参考图2所示，堆叠层110包括由绝缘层1101和牺牲层1102交替层叠的叠层，牺牲层124将在后续的步骤中被替换为栅极层。在另一些实施例中，采用前栅工艺，堆叠层110包括由绝缘层和栅极层交替层叠的叠层。
堆叠层110可以由单个堆叠(Single deck)来形成，也可以由多个子堆叠(Multiple deck)依次层叠形成，堆叠层中的牺牲层或栅极层的层数越多，形成的存储单元串中包括的存储单元就越多，器件的集成度越高。堆叠层中的栅极层可以包括存储单元的栅极层以及选择栅的栅极层，选择栅可以包括源极选择栅(Source Selection Gate，SSG)和/或漏极选择栅(Drain Selection Gate,DSG)，其中，存储单元栅极层的层数例如可以为16层，32层，48层，64层，72层，96层，128层等。
可以通过交替沉积层叠层来形成堆叠层110，堆叠层110的中部区域可以为阵列存储区，边缘区域可以为台阶区(图未示出)，台阶区将用于形成栅极层的接触，以将栅极层的电引出，在具体的应用中，可以在交替沉积形成堆叠层之后，在台阶区形成台阶结构。台阶结构可以为沿衬底所在平面内一个方向依次递增的单台阶结构，可以通过交替的光刻胶的修剪(Trim)及堆叠层刻蚀工艺在台阶区来形成；台阶结构还可以为分区台阶(StaircaseDivide Scheme，SDS)，分区台阶在沿衬底所在平面内两个正交的方向上都形成有台阶，分区台阶可以具有不同的分区，例如3分区、4分区或者更多分区等，例如可以采用不同的分区板，通过在两个正交方向上光刻胶的多次修剪，每一次修剪后紧跟一次堆叠层的刻蚀，从而形成分区台阶。
沟道孔120为贯穿至衬底100的通孔，沟道孔120中用于形成存储单元串，在本申请实施例中，沟道孔120的底部还形成有外延结构122，该外延结构122通过在衬底上外延生长半导体材料形成，作为存储单元串的下选通管器件的沟道，堆叠层中的底层栅极层将作为下选通管器件的栅极。
沟道孔120的侧壁上形成有存储功能层124，存储功能层124可以包括从侧壁依次层叠的阻挡层、电荷存储层以及隧穿(Tunneling)层。
在本申请实施例中，具体的，可以依次沉积阻挡层、电荷存储层以及隧穿层的存储功能层124，而后沉积牺牲保护层130，在一个实施例中，存储功能层124可以为ONO叠层，ONO(Oxide-Nitride-Oxide)叠层即氧化物、氮化物和氧化物的叠层，牺牲保护层130可以为多晶硅，可以通过原子层沉积的方法依次沉积氧化物、氮化物和氧化物的叠层，参考图2所示；而后，进行沟道孔120底面上的牺牲保护层130及存储功能层124的刻蚀，直至打开沟道孔120底面上的存储功能层124，可以采用干法刻蚀，例如RIE的刻蚀方法，进行牺牲保护层130及存储功能层124的刻蚀，直至暴露出沟道孔120底面上的外延结构122，从而，形成基本为L型的存储功能层124，参考图3所示；该牺牲保护层130用于在打开沟道孔120底部的存储功能层124时，对侧壁上的存储功能层124起到保护，之后可以将剩余的牺牲保护层130去除。
在步骤S02，在所述沟道孔120的内壁上形成第一多晶硅层132，参考图4所示。
该第一多晶硅层132作为隧穿层与硅锗层之间的缓冲层，用于改善隧穿层与硅锗的晶格常数差异，改善与硅锗的界面态，有利于硅锗的生长，同时，该第一多晶硅层132还可以阻挡硅锗的扩散，保证硅锗中锗含量不会减少。
在形成该第一多晶硅层132时，具体的，可以先在沟道孔120的内壁上形成硅种子层，硅种子层的形成工艺中，以含硅的气体作为气体源，气体源例如NS(H3Si[N(C3H7)2])，通过氧化硅的吸附作用，形成均匀的硅原子层，作为硅种子层，进而可以在硅种子层上生长界面态好的多晶硅层。而较薄的非晶硅的表面存在大量孔洞，可以在硅种子层上生长具有较厚厚度的第一多晶硅层，工艺气体例如可以为DS(Si2H6，乙硅烷)，生长的厚度例如可以为5-10nm，而后，进一步进行第一多晶硅层的回刻，剩余的第一多晶硅层则为无孔洞的高质量的多晶硅，剩余的第一多晶硅层132的厚度可以为5-7nm。
需要说明的时，通过沉积生长后的多晶硅层132并非为晶态，可以通过热退火工艺使其结晶，该热退火工艺可以在回刻形成第一多晶硅层132之后就进行，也可以在后续其他热退火进行结晶的工艺中一并进行，这样，有利于工艺集成度的提高，降低制造成本。
在步骤S03，在所述第一多晶硅层132上形成硅锗层140，参考图5和6所示。
由于在沟道孔的内壁上形成有第一多晶硅层132，该第一多晶硅层132作为缓冲层，改善隧穿层与硅锗的晶格失配，易于硅锗的生长。
在本申请实施例中，可以采用LPCVD进行硅锗层的沉积，在第一多晶硅层132上生长硅锗层，参考图5所示，该硅锗层140为驰豫的硅锗，即硅锗的组分是渐变的，其中锗的含量是逐渐增加的，采用该低压工艺可以减小生长的硅锗的晶格失配，利于高质量硅锗的生长，工艺气体例如可以包括SiH4和GeH4。
可以以该硅锗层140作为沟道层，也可以进一步对该硅锗层140进行处理，以提高硅锗层140中的锗的含量，进一步提高硅锗沟道的载流子迁移率。首先，可以进行热退火工艺，使得硅锗层中的硅锗结晶，形成多晶的硅锗层140，也可以在后续步骤中进行该热退火结晶工艺。
而后，进行热氧化工艺，使得部分厚度的硅锗层140被氧化，参考图6所示。在热氧化工艺中，硅锗层暴露的表面将被氧化，由于SiO2比GeO2更易于生成，同时Si与已氧化的GeO2反应生成Ge，这样，在氧化过程中，Ge元素会从SiGe生成的氧化物中再次还原为Ge，而Ge不易在氧化物层中扩散，被还原的Ge会向未氧化硅锗层中扩散，且其扩散途径在隧穿层处截断，随着硅锗层在氧化过程中厚度的不断减小，使得Ge在剩余的硅锗层中的浓度得到提高，而剩余的硅锗层将作为沟道孔中的器件的沟道层，Ge的迁移率远高于Si的迁移率，通过提高沟道层中锗的含量，进而，提高沟道层的迁移率，为器件提供更高的驱动电流，提高器件性能。
在氧化工艺中，部分厚度的硅锗层141转变为硅锗氧化物层142，参考图6所示。在具体的应用中，热氧化工艺在氧气气氛中进行，工艺温度的范围可以为700-900℃。形成的硅锗层的锗的含量可以为50-95％，典型地，可以在60％、65％、70％、75％、80％、85％。
而后，可以将该硅锗氧化物层142去除，可以采用酸法腐蚀去除该硅锗氧化物层142。
在一些实施例中，第一多晶硅层132的厚度较厚，可以为5-7nm，该厚度可以阻挡硅锗层中锗向外的扩散。
在步骤S04，在所述硅锗层140上形成第二多晶硅层134，参考图7所示。
该第二多晶硅层134作为后续填充的介质材料与硅锗层之间的缓冲层，可以改善介质材料与硅锗的界面态，提高器件的性能，同时该第二多晶硅层134还可以阻挡硅锗的扩散，保证硅锗中锗含量不会减少。
可以采用化学气相沉积在硅锗层140上生长第二多晶硅层134，工艺气体例如可以为乙硅烷或硅烷(SiH4)，第二多晶硅层134的厚度例如可以为5-7nm。
需要说明的时，通过沉积生长后的第二多晶硅层134并非为晶态，可以通过热退火工艺使其结晶，在本申请一些实施例中，可以在形成第二多晶硅层134之后进行退火结晶工艺，使得第一多晶硅层132、所述硅锗层140以及所述第二多晶硅层134都转变为结晶态。
在步骤S05，以介质材料150填充所述沟道孔120，参考图8所示。
该介质材料可以为氧化硅，在沟道孔120中填满介质材料，可以对沟道孔起到支撑作用。可以采用ALD的工艺进行氧化硅介质材料的沉积，而后进行平坦化工艺，从而，实现沟道孔120中介质材料的填充，参考图8所示。
之后，根据需要可以完成器件的其他加工工艺，在后栅工艺中，可以进一步将堆叠层中的牺牲层替换为栅极层，在一些应用中，可以形成栅线缝隙(图未示出)，其沿字线方向延伸并将堆叠层分割为多个存储区，利用栅线缝隙将堆叠层中的牺牲层去除并替换为栅极层，同时，该栅线缝隙还可以用于形成衬底中的阵列共源掺杂区的接触，作为共源接触。
至此，形成了本申请实施例的3D NAND存储器件，此外，本申请还提供了由上述方法形成的3D NAND存储器件，参考图8所示，包括：
衬底100；
所述衬底100上的堆叠层110；
所述堆叠层110中的沟道孔120；
所述沟道孔120侧壁上的存储功能层124；
所述存储功能层124以及所述沟道孔120底面上依次层叠的第一多晶硅层132、硅锗层140和第二多晶硅层134。
其中，存储功能层124可以包括从沟道层侧壁依次层叠的阻挡层、电荷存储层以及隧穿层，例如可以为氧化硅层、氮化硅层和氧化硅层的叠层。
在本申请实施例中，硅锗层132、141中锗的含量为50-95％，典型地，可以在60％、65％、70％、75％、80％、85％。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于存储器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种3D NAND存储器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有堆叠层，所述堆叠层中形成有沟道孔，所述沟道孔的侧壁上形成有存储功能层；
在所述沟道孔的内壁上形成第一多晶硅层；
在所述第一多晶硅层上形成硅锗层；
在所述硅锗层上形成第二多晶硅层；
以介质材料填充所述沟道孔。
2.根据权利要求1所述的制造方法，其特征在于，在所述第一多晶硅层上形成硅锗层，包括：
在所述第一多晶硅层上沉积硅锗层；
进行热氧化工艺，使得部分厚度的硅锗层被氧化，并去除被氧化的硅锗层。
3.根据权利要求1或2所述的制造方法，其特征在于，所述第一多晶硅层、所述硅锗层以及所述第二多晶硅层的结晶工艺，在形成第二多晶硅层之后进行。
4.根据权利要求2所述的制造方法，其特征在于，所述热氧化工艺在氧气气氛中进行，工艺温度的范围为700-900℃。
5.根据权利要求1所述的制造方法，其特征在于，所述第一多晶硅层的形成方法包括：
在所述沟道孔内壁之上形成硅种子层；
在所述硅种子层上形成第一多晶硅层；
进行所述第一多晶硅层的回刻。
6.根据权利要求1或5所述的制造方法，其特征在于，所述第一多晶硅层的厚度为5-7nm。
7.根据权利要求1所述的制造方法，其特征在于，所述存储功能层的形成方法包括：
进行所述存储功能层的沉积；
进行牺牲保护层的沉积；
进行沟道孔底面上的牺牲保护层及存储功能层的刻蚀，直至打开沟道孔底面上的存储功能层；
去除牺牲保护层。
8.一种3D NAND存储器件，其特征在于，包括：
衬底；
所述衬底上的堆叠层；
所述堆叠层中的沟道孔；
所述沟道孔侧壁上的存储功能层；
所述存储功能层以及所述沟道孔底面上依次层叠的第一多晶硅层、硅锗层和第二多晶硅层。
9.根据权利要求8所述的存储器件，其特征在于，所述存储功能层包括从沟道层侧壁依次层叠的氧化硅层、氮化硅层和氧化硅层。
10.根据权利要求8所述的存储器件，其特征在于，所述硅锗层中锗的含量为50-95％。
CN201910537547.8A 2019-06-20 2019-06-20 一种3d nand存储器件及其制造方法 Active CN110265403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910537547.8A CN110265403B (zh) 2019-06-20 2019-06-20 一种3d nand存储器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910537547.8A CN110265403B (zh) 2019-06-20 2019-06-20 一种3d nand存储器件及其制造方法

Publications (2)

Publication Number Publication Date
CN110265403A CN110265403A (zh) 2019-09-20
CN110265403B true CN110265403B (zh) 2020-04-14

Family

ID=67919908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910537547.8A Active CN110265403B (zh) 2019-06-20 2019-06-20 一种3d nand存储器件及其制造方法

Country Status (1)

Country Link
CN (1) CN110265403B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670408B (zh) * 2019-10-15 2023-06-02 夏泰鑫半导体(青岛)有限公司 电容器的制备方法及电容器
CN112071858A (zh) * 2020-09-03 2020-12-11 长江存储科技有限责任公司 三维存储器及其制备方法
CN113013171A (zh) * 2021-03-01 2021-06-22 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、半导体机台

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130116607A (ko) * 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
CN105226066B (zh) * 2015-08-20 2018-05-15 中国科学院微电子研究所 半导体器件制造方法
US9876025B2 (en) * 2015-10-19 2018-01-23 Sandisk Technologies Llc Methods for manufacturing ultrathin semiconductor channel three-dimensional memory devices
US9721963B1 (en) * 2016-04-08 2017-08-01 Sandisk Technologies Llc Three-dimensional memory device having a transition metal dichalcogenide channel
US9793283B1 (en) * 2016-09-28 2017-10-17 Sandisk Technologies Llc High conductivity channel for 3D memory
US10522561B2 (en) * 2017-08-23 2019-12-31 Yangtze Memory Technologies Co., Ltd. Method for forming a three-dimensional memory device
CN108447870B (zh) * 2018-04-11 2021-07-27 中国科学院微电子研究所 3d nand存储器及其制造方法

Also Published As

Publication number Publication date
CN110265403A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
CN109585372B (zh) 形成半导体器件的方法
CN110211960B (zh) 一种3d nand存储器件及其制造方法
US9105666B2 (en) Methods of fabricating semiconductor structures
US9991366B2 (en) Anchored stress-generating active semiconductor regions for semiconductor-on-insulator FinFET
US9257552B2 (en) Semiconductor device and method of manufacturing same
CN110265403B (zh) 一种3d nand存储器件及其制造方法
CN110265402B (zh) 一种3d nand存储器件及其制造方法
US11843051B2 (en) Field effect transistor including multiple aspect trapping ratio structures
US11444100B2 (en) Vertical memory device with tri-layer channel
US20220102498A1 (en) Semiconductor device
US10964716B2 (en) Semiconductor device and method of manufacturing same
CN113192965A (zh) 存储器装置
CN112687700B (zh) 三维存储器及其制备方法
US9224748B2 (en) Method of forming spaced-apart charge trapping stacks
CN112466890B (zh) 一种3d nand存储器件及其制造方法
CN111599760A (zh) 一种半导体器件及其制造方法
CN111599758A (zh) 一种半导体器件及其制造方法
CN112864170B (zh) 三维存储器及其制备方法
US11948843B2 (en) Method for forming hardmask formation by hybrid materials in semiconductor device
CN114512485B (zh) 用于4t-sram单元的堆叠纳米片接入晶体管及其制备方法
CN216624280U (zh) 半导体存储装置
KR20240031794A (ko) 더미 게이트 구조체 및 집적회로 소자
CN114267642A (zh) 半导体存储装置及其制备方法
KR20220091690A (ko) 집적회로 소자
CN111599757A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant