CN112670408B - 电容器的制备方法及电容器 - Google Patents

电容器的制备方法及电容器 Download PDF

Info

Publication number
CN112670408B
CN112670408B CN201910980364.3A CN201910980364A CN112670408B CN 112670408 B CN112670408 B CN 112670408B CN 201910980364 A CN201910980364 A CN 201910980364A CN 112670408 B CN112670408 B CN 112670408B
Authority
CN
China
Prior art keywords
layer
capacitor
silicon germanium
top electrode
germanium layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910980364.3A
Other languages
English (en)
Other versions
CN112670408A (zh
Inventor
李相遇
崔基雄
金成基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xia Tai Xin Semiconductor Qing Dao Ltd
Original Assignee
Xia Tai Xin Semiconductor Qing Dao Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xia Tai Xin Semiconductor Qing Dao Ltd filed Critical Xia Tai Xin Semiconductor Qing Dao Ltd
Priority to CN201910980364.3A priority Critical patent/CN112670408B/zh
Publication of CN112670408A publication Critical patent/CN112670408A/zh
Application granted granted Critical
Publication of CN112670408B publication Critical patent/CN112670408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电容器的制备方法，包括：形成一顶电极；于所述顶电极上沉积一非晶硅锗层；以及通过准分子激光退火工艺对所述非晶硅锗层进行晶化处理以形成一多晶硅锗层，所述多晶硅锗层与所述顶电极电性连接。本发明还提供由上述方法制得的电容器。

Description

电容器的制备方法及电容器
技术领域
本发明涉及一种电容器的制备方法及电容器。
背景技术
随着电子产品朝向小型化发展，动态随机存取存储器(Dynamic Random AccessMemory，DRAM)设备也需要具有更高的集成度和密度。沟槽电容器DRAM器件是业界普遍使用的一种高密度DRAM，形成在半导体衬底的深沟槽电容器中，用于有效地减小存储器单元的尺寸，充分利用芯片面积。
制备时，通常使用硬掩模在硅衬底中蚀刻出沟槽，然后在沟槽内分别形成电容器的底电极、介电层以及顶电极。所述顶电极通常包括掺杂的多晶硅层，通常通过先沉积非晶硅并对所述非晶硅进行退火而制得。然而，退火工艺会导致多晶硅层内产生应力，若应力无法得到充分释放，使得电容器产生漏电流，影响电容器的性能。
发明内容
有鉴于此，本发明提供一种能够避免应力产生的电容器的制备方法。
另，还有必要提供一种由上述制备方法获得的电容器。
本发明提供一种电容器的制备方法，包括：
形成一顶电极；
于所述顶电极上沉积一非晶硅锗层；以及
通过准分子激光退火工艺对所述非晶硅锗层进行晶化处理以形成一多晶硅锗层，所述多晶硅锗层与所述顶电极电性连接。
本发明还提供一种如前所述的电容器的制备方法制得的电容器。
相较于现有技术，本发明通过准分子激光退火工艺对所述非晶硅锗层进行晶化处理，避免多晶硅锗层内产生应力，从而减少电容器的漏电流，提高电容器的性能。
附图说明
图1为在本发明实施方式的电容器的制备方法的流程图。
图2为图1所示的制备方法中在提供的衬底上分别形成绝缘层、蚀刻停止层、模具氧化物层以及电极层后的示意图。
图3为在图2所示的电极层上覆盖覆盖层后的示意图。
图4为蚀刻图3所示的电极层、覆盖层以及模具氧化物层以得到底电极后的示意图。
图5为在图4所示的底电极上形成介电层后的示意图。
图6为在图5所示的介电层上形成顶电极后的示意图。
图7为在图6所示的顶电极上形成非晶硅锗层后的示意图。
图8为对图7所示的非晶硅锗层进行准分子激光退火以得到电容器的示意图。
主要元件符号说明
衬底 1
掺杂区 2
绝缘层 10
接触插塞 11
底电极 20
电极层 21
蚀刻停止层 30
模具氧化物层 31
覆盖层 32
介电层 40
非晶硅锗层 50
多晶硅锗层 51
顶电极 70
第一部分 71
第二部分 72
电容器 100
开口 310
步骤 S1-S5
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本发明作进一步说明。
请参阅图1，本发明实施方式提供一种电容器100的制备方法，包括如下步骤：
步骤S1，请参阅图2至图4，形成一底电极20。
在本实施方式中，所述底电极20包括一多晶硅层，其可通过化学气相沉积或原子层沉积形成。进一步地，所述多晶硅层中可掺杂有磷(P)、砷(As)以及硼(B)中的其中一种元素，用于使所述多晶硅层具有预定的电阻系数。更具体地，可在沉积多晶硅层的同时通入磷化氢(PH3)、砷化氢(AsH3)、三氯化硼(BCl3)或乙硼烷(B2H6)等掺杂气体，从而对所述多晶硅层进行掺杂。
更具体地，如图2所示，先提供一衬底1，于所述衬底1上形成一绝缘层10。在所述绝缘层10中形成至少一接触插塞(contact plug)11，所述接触插塞11贯穿所述绝缘层10且与所述衬底1上设有的掺杂区2接触。然后，在具有所述接触插塞11的所述绝缘层10上先后形成一蚀刻停止层30以及一模具氧化物层31。蚀刻所述模具氧化物层31以及所述蚀刻停止层30以形成暴露所述接触插塞11的开口310。接着，在所述开口310的内壁以及所述模具氧化物层31远离所述蚀刻停止层30的表面除所述开口310之外的区域形成一电极层21。所述电极层21与所述接触插塞11接触。
其中，所述蚀刻停止层30的材质可为氮化硅。所述模具氧化物层31的材质可为硼磷硅玻璃(BPSG)、磷硅酸盐玻璃(PSG)、等离子体增强正硅酸乙酯淀积二氧化硅(PE-TEOS)、高密度等离子体(HDP)氧化物等中的其中一种。
然后，如图3所示，在所述电极层21上形成一覆盖层32，所述覆盖层32还填充于具有所述电极层21的所述开口310中。
接着，如图4所示，移除所述电极层21以及所述覆盖层32位于所述模具氧化物层31远离所述蚀刻停止层30的表面上方的部分，以暴露所述模具氧化物层31远离所述蚀刻停止层30的表面，并移除所述模具氧化物层31以及剩余的覆盖层32，从而得到所述底电极20。其中，可通过回蚀刻或化学机械抛光工艺移除所述电极层21以及所述覆盖层32，通过缓冲氧化物蚀刻剂进行湿蚀刻工艺以移除所述模具氧化物层31。移除后形成的所述底电极20大致呈开口向上的筒状结构。
步骤S2，请参阅图5，于所述底电极20上形成一介电层40。
其中，所述介电层40可通过化学气相沉积或原子层沉积形成，所述介电层40还形成于所述蚀刻停止层30远离所述绝缘层10的表面。
所述介电层40的材质为具有高介电常数的介电材料，如，所述介电层40的材质可包括二氧化铪和三氧化二铝中的至少一种。
步骤S3，请参阅图6，于所述介电层40上形成一顶电极70。
所述顶电极70的材质为氮化钛、氮化钨、氮化钽、铜、铝以及钨等中的至少一种，可通过化学气相沉积、原子层沉积或金属有机化学气相沉积形成。所述顶电极70包括第一部分71以及与所述第一部分71连接的第二部分72。所述顶电极70的第一部分71形成于所述介电层40上且位于所述底电极20内，所述第一部分71大致呈开口向上的筒状结构。所述顶电极70的第二部分72形成于所述介电层40上的其它区域，即，所述第二部分72位于所述底电极20的顶部、外壁以及所述蚀刻停止层30上。
步骤S4，请参阅图7，于所述顶电极70上沉积一非晶硅锗层50。
在本实施方式中，所述非晶硅锗层50可通过化学气相沉积或原子层沉积形成。
步骤S5，请参阅图8，通过准分子激光退火(excimer laser anneal)工艺对所述非晶硅锗层50进行晶化处理以形成一多晶硅锗层51。
其中，所述多晶硅锗层51可作为缓冲层，用于在后续外接引线。在本实施方式中，所述准分子激光退火工艺在低于350℃的温度下进行，由于加热温度较低，能够避免结晶后所述多晶硅锗层51内产生应力。所述准分子激光退火工艺可以氯化氙气体为照射源。
在本实施方式中，所述非晶硅锗层50中锗的含量大于80％(即，所述多晶硅锗层51中锗的含量也大于80％)，使得所述非晶硅锗层50在低温条件下能够均匀结晶，从而进一步防止所述多晶硅锗层51内产生应力。
请参阅图8，本发明一实施方式还提供由上述制备方法制得的电容器100。所述电容器100包括底电极20、形成于所述底电极20上的介电层40、形成于所述介电层40上的顶电极70以及形成于所述顶电极70上的多晶硅锗层51。
其中，所述底电极20形成于绝缘层10上并与所述绝缘层10中设有的接触插塞11接触。所述绝缘层10的表面除所述底电极20之外的区域还形成有蚀刻停止层30。所述介电层40还形成于所述蚀刻停止层30远离所述绝缘层10的表面。
相较于现有技术，本发明通过准分子激光退火工艺对所述非晶硅锗层进行晶化处理，避免多晶硅锗层内产生应力，从而减少电容器的漏电流，提高电容器的性能。
可以理解的是，以上实施例仅用来说明本发明，并非用作对本发明的限定。对于本领域的普通技术人员来说，根据本发明的技术构思做出的其它各种相应的改变与变形，都落在本发明权利要求的保护范围之内。

Claims (6)

1.一种电容器的制备方法，其特征在于，包括：
形成一顶电极；
于所述顶电极上沉积一非晶硅锗层；以及
通过准分子激光退火工艺对所述非晶硅锗层进行晶化处理以形成一多晶硅锗层，所述多晶硅锗层与所述顶电极电性连接，所述多晶硅锗层中锗的含量大于80%；
其中，所述准分子激光退火工艺在低于350℃的温度下进行；
在形成所述顶电极之前，所述制备方法还包括利用沉积工艺形成一底电极，所述顶电极位于所述底电极与所述多晶硅锗层之间；
在形成所述底电极后，所述制备方法还包括于所述底电极与所述顶电极之间形成一介电层。
2.如权利要求1所述的电容器的制备方法，其特征在于，所述准分子激光退火工艺以氯化氙气体为照射源。
3.如权利要求1所述的电容器的制备方法，其特征在于，所述非晶硅锗层通过化学气相沉积或原子层沉积形成。
4.如权利要求1所述的电容器的制备方法，其特征在于，所述介电层包括二氧化铪和三氧化二铝中的至少一种。
5.如权利要求1所述的电容器的制备方法，其特征在于，所述底电极包括一多晶硅层，所述多晶硅层中掺杂有磷、砷以及硼中的其中一种元素。
6.一种由权利要求1-5中任一项所述的电容器的制备方法制得的电容器。
CN201910980364.3A 2019-10-15 2019-10-15 电容器的制备方法及电容器 Active CN112670408B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910980364.3A CN112670408B (zh) 2019-10-15 2019-10-15 电容器的制备方法及电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910980364.3A CN112670408B (zh) 2019-10-15 2019-10-15 电容器的制备方法及电容器

Publications (2)

Publication Number Publication Date
CN112670408A CN112670408A (zh) 2021-04-16
CN112670408B true CN112670408B (zh) 2023-06-02

Family

ID=75400117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910980364.3A Active CN112670408B (zh) 2019-10-15 2019-10-15 电容器的制备方法及电容器

Country Status (1)

Country Link
CN (1) CN112670408B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753541A (en) * 1995-04-27 1998-05-19 Nec Corporation Method of fabricating polycrystalline silicon-germanium thin film transistor
US5770500A (en) * 1996-11-15 1998-06-23 Micron Technology, Inc. Process for improving roughness of conductive layer
CN108511424A (zh) * 2018-05-30 2018-09-07 睿力集成电路有限公司 集成电路电容器及其制造方法、半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042231A2 (en) * 1999-01-15 2000-07-20 The Regents Of The University Of California Polycrystalline silicon germanium films for forming micro-electromechanical systems
US6940705B2 (en) * 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
KR100672816B1 (ko) * 2004-03-16 2007-01-22 삼성전자주식회사 반도체 메모리 장치의 캐패시터 형성방법
EP3488471A4 (en) * 2016-07-25 2020-04-08 Boe Technology Group Co. Ltd. POLYCRYSTALLINE SILICON THIN-LAYER TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF AND THE DISPLAY DEVICE
CN110265403B (zh) * 2019-06-20 2020-04-14 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753541A (en) * 1995-04-27 1998-05-19 Nec Corporation Method of fabricating polycrystalline silicon-germanium thin film transistor
US5770500A (en) * 1996-11-15 1998-06-23 Micron Technology, Inc. Process for improving roughness of conductive layer
CN108511424A (zh) * 2018-05-30 2018-09-07 睿力集成电路有限公司 集成电路电容器及其制造方法、半导体器件

Also Published As

Publication number Publication date
CN112670408A (zh) 2021-04-16

Similar Documents

Publication Publication Date Title
CN107968044B (zh) 电容器阵列结构、半导体存储器及制备方法
US6784069B1 (en) Permeable capacitor electrode
US6121084A (en) Semiconductor processing methods of forming hemispherical grain polysilicon layers, methods of forming capacitors, and capacitors
US11101272B2 (en) DRAM and method for manufacturing the same
US6037213A (en) Method for making cylinder-shaped capacitors for dynamic random access memory
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
EP1124254A2 (en) Easy to remove hard mask layer for semiconductor device fabrication
JPH07335842A (ja) 半球形粒子シリコン上での窒化チタン（ＴｉＮ）の気相成長法を用いた蓄積キャパシタ構造（ＳＴＣ構造）の半導体メモリ蓄積装置およびその製造方法
US6146967A (en) Selective deposition of amorphous silicon film seeded in a chlorine gas and a hydride gas ambient when forming a stacked capacitor with HSG
JP2015084400A (ja) 半導体装置及びその製造方法
US6709945B2 (en) Reduced aspect ratio digit line contact process flow used during the formation of a semiconductor device
JP2004207426A (ja) 半導体装置
CN112670408B (zh) 电容器的制备方法及电容器
KR100547541B1 (ko) 캐패시터와메모리구조및방법
US7052956B2 (en) Method for forming capacitor of semiconductor device
JP2917894B2 (ja) 半導体装置の製造方法
KR100356814B1 (ko) 반도체장치의 캐패시터 제조방법
TWI825669B (zh) 記憶體元件的製備方法
KR100474538B1 (ko) 반도체 소자의 캐패시터 형성 방법
JP2000269452A (ja) 半導体装置及びその製造方法、並びに半導体記憶装置
KR100447976B1 (ko) 반도체 장치의 커패시터 제조방법
KR100363698B1 (ko) 커패시터의 전하저장전극 형성방법
US5888862A (en) Method for producing dynamic RAM
KR100400247B1 (ko) 반도체 메모리장치의 커패시터 하부전극 제조방법
KR20000018325A (ko) 반도체 소자의 커패시터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant