CN112420724B - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN112420724B
CN112420724B CN202011294003.2A CN202011294003A CN112420724B CN 112420724 B CN112420724 B CN 112420724B CN 202011294003 A CN202011294003 A CN 202011294003A CN 112420724 B CN112420724 B CN 112420724B
Authority
CN
China
Prior art keywords
array
lateral direction
semiconductor device
transition
transition channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011294003.2A
Other languages
English (en)
Other versions
CN112420724A (zh
Inventor
刘思敏
徐伟
许波
郭亚丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011294003.2A priority Critical patent/CN112420724B/zh
Publication of CN112420724A publication Critical patent/CN112420724A/zh
Application granted granted Critical
Publication of CN112420724B publication Critical patent/CN112420724B/zh
Priority to PCT/CN2021/130905 priority patent/WO2022105747A1/zh
Priority to CN202180006424.7A priority patent/CN114730766A/zh
Priority to US18/087,159 priority patent/US20230125309A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

本发明提供了一种半导体器件，包括：衬底；设置于衬底上方且由绝缘层和栅极层交替层叠的堆叠层，堆叠层沿平行于衬底的第一横向区分有过渡沟道柱区、以及位于过渡沟道柱区旁边的虚拟沟道柱区；形成于堆叠层中且分别位于过渡沟道柱区与虚拟沟道柱区的过渡沟道柱阵列以及虚拟沟道柱阵列，过渡沟道柱阵列以及虚拟沟道柱阵列分别包括在第一横向与在垂直于第一横向的第二横向上呈阵列排列的多个过渡沟道柱以及多个虚拟沟道柱；形成于堆叠层中并沿第二横向延伸，且设置于过渡沟道柱阵列与虚拟沟道柱阵列之间的栅极隔槽，该栅极隔槽的设置，有效地避免了因过渡沟道柱中的电荷对虚拟沟道柱的吸引力，而使虚拟沟道柱变形，导致半导体器件产生漏电流的问题。

Description

半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。
在三维存储器的制备中，主要是通过在衬底上形成堆叠结构，并在衬底平面方向上将堆叠结构划分为存储区(core region)以及台阶区(stair-step region)，在存储区以及台阶区，会设置若干沟道孔(Channel Hole，CH)，并分别填充对应的材料以实现存储功能和支撑功能。
现有技术下，为了降低工艺难度，会先制作存储区的沟道孔，然后再制作台阶区的沟道孔。但是，由于存储区的沟道孔先刻蚀成形并填实，此时会有电荷储存在存储区的沟道孔中，当进行台阶区的沟道孔刻蚀时，存储区沟道孔中的电荷对台阶区的沟道孔会产生吸引力的作用，从而导致台阶区的沟道孔变形，这种变形会使得半导体器件产生漏电流，对器件的性能造成影响。
发明内容
本发明提供了一种半导体器件及其制备方法，有效地解决了半导体器件的存储区沟道柱的吸引力造成其台阶区沟道柱变形，而使得半导体器件产生漏电流，对器件的性能造成影响的问题。
为了解决上述问题，本发明提供了一种半导体器件，所述半导体器件包括：
衬底；
堆叠层，设置于所述衬底上方且由绝缘层和栅极层交替层叠而成，所述堆叠层沿平行于所述衬底的第一横向区分有过渡沟道柱区、以及位于所述过渡沟道柱区旁边的虚拟沟道柱区；
过渡沟道柱阵列，形成于所述堆叠层中且位于所述过渡沟道柱区，并包括在所述第一横向与在平行于所述衬底且垂直于所述第一横向的第二横向上呈阵列排列的多个过渡沟道柱；
虚拟沟道柱阵列，形成于所述堆叠层中且位于所述虚拟沟道柱区，并包括在所述第一横向与所述第二横向上呈阵列排列的多个虚拟沟道柱；
栅极隔槽，形成于所述堆叠层中并沿所述第二横向延伸，且设置于所述过渡沟道柱阵列与所述虚拟沟道柱阵列之间。
进一步优选的，所述虚拟沟道柱设置于所述堆叠层所形成的阶梯区。
进一步优选的，所述栅极隔槽包括多个且沿所述第一横向间隔排布，并由所述过渡沟道柱阵列向所述虚拟沟道柱阵列的方向上的排布密度逐渐减小。
进一步优选的，所述栅极隔槽包括多个且沿所述第二横向间隔排布而呈虚线形。
进一步优选的，所述半导体器件还包括栅线狭缝，所述栅线狭缝沿垂直于所述衬底的纵向贯穿所述堆叠层，且沿所述第一横向延伸。
进一步优选的，所述栅极隔槽与所述栅线狭缝的材料相同。
进一步优选的，所述栅极隔槽在所述第一横向上的截面形状包括矩形、梯形、半圆形其中至少之一，且所述栅极隔槽面向所述虚拟沟道柱阵列的一侧为一平面。
进一步优选的，所述过渡沟道柱阵列中的所述过渡沟道柱的排布密度沿所述第一横向向所述虚拟沟道柱区逐渐减小。
进一步优选的，所述过渡沟道柱具有关键尺寸，所述关键尺寸为所述过渡沟道柱的中心到所述过渡沟道柱的边缘的距离，所述多个过渡沟道柱的所述关键尺寸沿所述第一横向向所述虚拟沟道柱区逐渐增大。
另一方面，本发明还提供了一种半导体器件的制备方法，所述制备方法包括：
提供衬底；
提供堆叠层，所述堆叠层设置于所述衬底上方且由绝缘层和栅极层交替层叠而成，所述堆叠层沿平行于所述衬底的第一横向区分有过渡沟道柱区、以及位于所述过渡沟道柱区旁边的虚拟沟道柱区；
提供过渡沟道柱阵列，所述过渡沟道柱阵列形成于所述堆叠层中且位于所述过渡沟道柱区，并包括在所述第一横向与在平行于所述衬底且垂直于所述第一横向的第二横向上呈阵列排列的多个过渡沟道柱；
提供虚拟沟道柱阵列，所述虚拟沟道柱阵列形成于所述堆叠层中且位于所述虚拟沟道柱区，并包括在所述第一横向与所述第二横向上呈阵列排列的多个虚拟沟道柱；
提供栅极隔槽，所述栅极隔槽形成于所述堆叠层中并沿所述第二横向延伸，且设置于所述过渡沟道柱阵列与所述虚拟沟道柱阵列之间。
本发明的有益效果为：本发明提供了一种半导体器件，包括：衬底，设置于衬底上方且由绝缘层和栅极层交替层叠而成的堆叠层，该堆叠层沿平行于衬底的第一横向区分有过渡沟道柱区、以及位于过渡沟道柱区旁边的虚拟沟道柱区，形成于堆叠层中且分别位于过渡沟道柱区与虚拟沟道柱区的过渡沟道柱阵列以及虚拟沟道柱阵列，且过渡沟道柱阵列以及虚拟沟道柱阵列分别包括在第一横向与在垂直于第一横向的第二横向上呈阵列排列的多个过渡沟道柱以及多个虚拟沟道柱，以及形成于堆叠层中并沿第二横向延伸，且设置于过渡沟道柱阵列与虚拟沟道柱阵列之间的栅极隔槽，本发明提供的半导体器件，通过在过渡沟道柱阵列与虚拟沟道柱阵列之间设置栅极隔槽，有效地避免了因过渡沟道柱中的电荷对虚拟沟道柱的吸引力，而使虚拟沟道柱变形，导致半导体器件产生漏电流，对半导体器件的性能造成影响的问题。
附图说明
为了更清楚地说明本发明的技术方案，下面将对根据本发明而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明而成的第一实施例所提供的半导体器件的俯视结构示意图。
图2是根据本发明而成的第一实施例所提供的半导体器件的正视结构示意图。
图3是根据本发明而成的第一实施例所提供的半导体器件的制备方法的流程示意图。
图4是根据本发明而成的第二实施例所提供的半导体器件的俯视结构示意图。
图5是根据本发明而成的第二实施例所提供的半导体器件的正视结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明针对现有的半导体器件，因为其存储区沟道柱的吸引力造成其台阶区沟道柱变形，而使得半导体器件产生漏电流，对半导体器件的性能造成影响的问题，本发明实施例用以解决该问题。
请参阅图1以及图2，图1是根据本发明而成的第一实施例所提供的半导体器件100的俯视结构示意图，图2是根据本发明而成的第一实施例所提供的半导体器件100的正视结构示意图，该正视结构示意图为如图1所示的俯视结构示意图沿aa’的截面示意图，从图中可以很直观的看到根据本发明而成的实施例的各组成部分，以及各组成部分的相对位置关系。
如图1以及图2所示，该半导体器件100包括衬底110、堆叠层120、过渡沟道柱阵列130、虚拟沟道柱阵列140、栅极隔槽150以及设置于堆叠层120上方的介质层170，其中：
衬底110可以为半导体衬底，具体包括至少一个单质半导体材料(例如：为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料；
堆叠层120设置于衬底110上方，且由绝缘层121和栅极层122交替层叠而成。其中，绝缘层121由绝缘材料制成，包括但不限于氧化硅、氮化硅、氮氧化硅或以上材料的组合，栅极层122由导电材料制成，包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(AL)、掺杂硅、硅化物或以上材料的组合。进一步地，堆叠层120沿平行于衬底110的第一横向X1区分有过渡沟道柱区A1、以及位于过渡沟道柱区A1旁边的虚拟沟道柱区A2；
过渡沟道柱阵列130形成于堆叠层120中且位于过渡沟道柱区A1，并包括在第一横向X1与在平行于衬底110且垂直于第一横向X1的第二横向X2上呈阵列排列的多个过渡沟道柱131。进一步地，在过渡沟道柱131内壁依次形成有功能层和沟道层，但该过渡沟道柱131只起支撑作用而不起存储作用，功能层包括堆叠的隧穿介质层、电荷储存层和栅介质层，栅介质层和隧穿介质层的示例性材料为氧化硅、氮化硅、高绝缘常数的绝缘材料或以上材料的组合，电荷储存层的示例性材料为氮化硅、氮氧化硅、硅或以上材料的组合；
虚拟沟道柱阵列140形成于堆叠层120中且位于虚拟沟道柱区A2，并包括在第一横向X1与第二横向X2上呈阵列排列的多个虚拟沟道柱141，具体地，该多个虚拟沟道柱141设置于堆叠层120所形成的阶梯区。进一步地，虚拟沟道柱141起支撑作用，具体地，虚拟沟道柱141中填充的材料可以是二氧化硅或其它绝缘材料；
栅极隔槽150形成于堆叠层120中并沿第二横向X2延伸，且设置于过渡沟道柱阵列130与虚拟沟道柱阵列140之间，具体地，栅极隔槽150位于虚拟沟道柱区A2。
进一步地，在本实施例中，如图2所示，栅极隔槽150包括多个且沿第一横向X1间隔排布，并由过渡沟道柱阵列130向虚拟沟道柱阵列140的方向上的排布密度逐渐减小。
进一步地，栅极隔槽150在第一横向X1上的截面形状包括矩形、梯形、半圆形其中至少之一，且该截面形状为靠近过渡沟道柱区A1的形状，且栅极隔槽150面向虚拟沟道柱阵列140的一侧为一平面，在本实施例中，如图1所示，栅极隔槽150在第一横向X1上的截面形状为矩形。
进一步地，请继续参阅图1，如图1所示，半导体器件100还包括栅线狭缝160，栅线狭缝160沿垂直于衬底110的纵向贯穿堆叠层120，且沿第一横向X1延伸，且栅极隔槽150与该栅线狭缝160的材料相同，栅极隔槽150与栅线狭缝160的示例性材料为多晶硅(Poly)以及钨(W)。
在本实施例中，因为栅极隔槽150将过渡沟道柱阵列130与虚拟沟道柱阵列140隔开，且面向过渡沟道柱阵列130与虚拟沟道柱阵列140的两侧是完整的平面，这样的设计方式可以较好地抵抗过渡沟道柱131功能层中的电荷对栅极隔槽150与虚拟沟道柱141的吸引力，从而避免了栅极隔槽150与虚拟沟道柱141的变形，不会使半导体器件100产生漏电流，提高了半导体器件100的性能。
进一步地，为了防止过渡沟道柱131功能层中的电荷的吸引力的突变，在本实施例中，过渡沟道柱阵列130中的过渡沟道柱131的排布密度沿所述第一横向X1向虚拟沟道柱区A2逐渐减小，且过渡沟道柱131具有关键尺寸CD(Critical Dimension)，该关键尺寸CD为过渡沟道柱131的中心到所述过渡沟道柱131的边缘的距离，多个过渡沟道柱131的关键尺寸CD沿第一横向X1向虚拟沟道柱区A2逐渐增大。
请参阅图3，图3是根据本发明而成的第一实施例所提供的半导体器件100的制备方法的流程示意图。
如图3所示，并请参考图1以及图2中对构成半导体器件100的各部件的标号，该制备方法具体包括：
衬底提供步骤S101.提供衬底110；
堆叠层提供步骤S102.提供堆叠层120，堆叠层120设置于衬底110上方且由绝缘层121和栅极层122交替层叠而成，堆叠层120沿平行于衬底110的第一横向X1区分有过渡沟道柱区A1、以及位于过渡沟道柱区A1旁边的虚拟沟道柱区A2；
过渡沟道柱阵列提供步骤S103.提供过渡沟道柱阵列130，过渡沟道柱阵列130形成于堆叠层120中且位于过渡沟道柱区A1，并包括在第一横向X1与在平行于衬底110且垂直于第一横向X1的第二横向X2上呈阵列排列的多个过渡沟道柱131；
虚拟沟道柱阵列提供步骤S104.提供虚拟沟道柱阵列140，虚拟沟道柱阵列140形成于堆叠层120中且位于虚拟沟道柱区A2，并包括在第一横向X1与第二横向X2上呈阵列排列的多个虚拟沟道柱141；
栅极隔槽提供步骤S105.提供栅极隔槽150，栅极隔槽150形成于堆叠层120中并沿第二横向X2延伸，且设置于过渡沟道柱阵列130与虚拟沟道柱阵列140之间。
区别于现有技术，本发明提供了一种半导体器件100，包括：衬底110，设置于衬底110上方且由绝缘层121和栅极层122交替层叠而成的堆叠层120，该堆叠层120沿平行于衬底110的第一横向X1区分有过渡沟道柱区A1、以及位于过渡沟道柱区A1旁边的虚拟沟道柱区A2，形成于堆叠层120中且分别位于过渡沟道柱区A1与虚拟沟道柱区A2的过渡沟道柱阵列130以及虚拟沟道柱阵列140，且过渡沟道柱阵列130以及虚拟沟道柱阵列140分别包括在第一横向X1与在垂直于第一横向X1的第二横向X2上呈阵列排列的多个过渡沟道柱131以及多个虚拟沟道柱141，以及形成于堆叠层120中并沿第二横向X2延伸，且设置于过渡沟道柱阵列130与虚拟沟道柱阵列140之间的栅极隔槽150，本发明提供的半导体器件100，通过在过渡沟道柱阵列130与虚拟沟道柱阵列140之间设置栅极隔槽150，有效地避免了因过渡沟道柱131中的电荷对虚拟沟道柱141的吸引力，而使虚拟沟道柱141变形，导致半导体器件100产生漏电流，对半导体器件100的性能造成影响的问题。
请参阅图4以及图5，图4是根据本发明而成的第二实施例所提供的半导体器件200的俯视结构示意图，图5是根据本发明而成的第二实施例所提供的半导体器件的正视结构示意图，该正视结构示意图为如图4所示的俯视结构示意图沿bb’的截面示意图，从图中可以很直观的看到根据本发明而成的实施例的各组成部分，以及各组成部分的相对位置关系。
如图4所示，该第二实施例与第一实施例的结构大致相同，其中，第二实施例中的衬底210与第一实施例中的衬底110的作用以及设置位置相同；第二实施例中的堆叠层220(包括交替层叠设置的绝缘层221和栅极层222)与第一实施例中的堆叠层120(包括交替层叠设置的绝缘层121和栅极层122)的作用以及设置位置相同；第二实施例中的过渡沟道柱阵列230(包括多个过渡沟道柱231)与第一实施例中的过渡沟道柱阵列130(包括多个过渡沟道柱131)的作用以及设置位置相同；第二实施例中的虚拟沟道柱阵列240(包括多个虚拟沟道柱241)与第一实施例中的虚拟沟道柱阵列140(包括多个虚拟沟道柱141)的作用以及设置位置相同；第二实施例中的栅线狭缝260与第一实施例中的栅线狭缝160的作用以及设置位置相同；第二实施例中的介质层270与第一实施例中的介质层170的作用以及设置位置相同。其不同之处在于本实施例中的栅极隔槽250的设置方式与第一实施例中的栅极隔槽150的设置方式不同，在本实施例中，如图4所示，栅极隔槽250包括多个且沿第二横向X2间隔排布而呈虚线形。
区别于现有技术，本发明提供了一种半导体器件200，包括：衬底210，设置于衬底210上方且由绝缘层221和栅极层222交替层叠而成的堆叠层220，该堆叠层220沿平行于衬底210的第一横向X1区分有过渡沟道柱区B1、以及位于过渡沟道柱区B1旁边的虚拟沟道柱区B2，形成于堆叠层220中且分别位于过渡沟道柱区B1与虚拟沟道柱区B2的过渡沟道柱阵列230以及虚拟沟道柱阵列240，且过渡沟道柱阵列230以及虚拟沟道柱阵列240分别包括在第一横向X1与在垂直于第一横向X1的第二横向X2上呈阵列排列的多个过渡沟道柱231以及多个虚拟沟道柱241，以及形成于堆叠层220中并沿第二横向X2延伸，且设置于过渡沟道柱阵列230与虚拟沟道柱阵列240之间的栅极隔槽250，本发明提供的半导体器件200，通过在过渡沟道柱阵列230与虚拟沟道柱阵列240之间设置栅极隔槽250，有效地避免了因过渡沟道柱231中的电荷对虚拟沟道柱241的吸引力，而使虚拟沟道柱241变形，导致半导体器件200产生漏电流，对半导体器件200的性能造成影响的问题。
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本发明要求的保护范围。
综上所述，虽然本发明已将优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种半导体器件，其特征在于，所述半导体器件包括：
衬底；
堆叠层，设置于所述衬底上方且由绝缘层和栅极层交替层叠而成，所述堆叠层沿平行于所述衬底的第一横向区分有过渡沟道柱区、以及位于所述过渡沟道柱区旁边的虚拟沟道柱区；
过渡沟道柱阵列，形成于所述堆叠层中且位于所述过渡沟道柱区，并包括在所述第一横向与在平行于所述衬底且垂直于所述第一横向的第二横向上呈阵列排列的多个过渡沟道柱；
虚拟沟道柱阵列，形成于所述堆叠层中且位于所述虚拟沟道柱区，并包括在所述第一横向与所述第二横向上呈阵列排列的多个虚拟沟道柱；
栅极隔槽，形成于所述堆叠层中并沿所述第二横向延伸，且设置于所述过渡沟道柱阵列与所述虚拟沟道柱阵列之间。
2.根据权利要求1所述的半导体器件，其特征在于，所述虚拟沟道柱设置于所述堆叠层所形成的阶梯区。
3.根据权利要求1所述的半导体器件，其特征在于，所述栅极隔槽包括多个且沿所述第一横向间隔排布，并由所述过渡沟道柱阵列向所述虚拟沟道柱阵列的方向上的排布密度逐渐减小。
4.根据权利要求1所述的半导体器件，其特征在于，所述栅极隔槽包括多个且沿所述第二横向间隔排布而呈虚线形。
5.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括栅线狭缝，所述栅线狭缝沿垂直于所述衬底的纵向贯穿所述堆叠层，且沿所述第一横向延伸。
6.根据权利要求5所述的半导体器件，其特征在于，所述栅极隔槽与所述栅线狭缝的材料相同。
7.根据权利要求1所述的半导体器件，其特征在于，所述栅极隔槽在所述第一横向上的截面形状包括矩形、梯形、半圆形其中至少之一，且所述栅极隔槽面向所述虚拟沟道柱阵列的一侧为一平面。
8.根据权利要求1所述的半导体器件，其特征在于，所述过渡沟道柱阵列中的所述过渡沟道柱的排布密度沿所述第一横向向所述虚拟沟道柱区逐渐减小。
9.根据权利要求8所述的半导体器件，其特征在于，所述过渡沟道柱具有关键尺寸，所述关键尺寸为所述过渡沟道柱的中心到所述过渡沟道柱的边缘的距离，所述多个过渡沟道柱的所述关键尺寸沿所述第一横向向所述虚拟沟道柱区逐渐增大。
10.一种半导体器件的制备方法，其特征在于，所述制备方法包括：
提供衬底；
提供堆叠层，所述堆叠层设置于所述衬底上方且由绝缘层和栅极层交替层叠而成，所述堆叠层沿平行于所述衬底的第一横向区分有过渡沟道柱区、以及位于所述过渡沟道柱区旁边的虚拟沟道柱区；
提供过渡沟道柱阵列，所述过渡沟道柱阵列形成于所述堆叠层中且位于所述过渡沟道柱区，并包括在所述第一横向与在平行于所述衬底且垂直于所述第一横向的第二横向上呈阵列排列的多个过渡沟道柱；
提供虚拟沟道柱阵列，所述虚拟沟道柱阵列形成于所述堆叠层中且位于所述虚拟沟道柱区，并包括在所述第一横向与所述第二横向上呈阵列排列的多个虚拟沟道柱；
提供栅极隔槽，所述栅极隔槽形成于所述堆叠层中并沿所述第二横向延伸，且设置于所述过渡沟道柱阵列与所述虚拟沟道柱阵列之间。
CN202011294003.2A 2020-11-18 2020-11-18 半导体器件及其制备方法 Active CN112420724B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011294003.2A CN112420724B (zh) 2020-11-18 2020-11-18 半导体器件及其制备方法
PCT/CN2021/130905 WO2022105747A1 (zh) 2020-11-18 2021-11-16 半导体器件及其制备方法
CN202180006424.7A CN114730766A (zh) 2020-11-18 2021-11-16 半导体器件及其制备方法
US18/087,159 US20230125309A1 (en) 2020-11-18 2022-12-22 Semiconductor device and method for preparing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011294003.2A CN112420724B (zh) 2020-11-18 2020-11-18 半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN112420724A CN112420724A (zh) 2021-02-26
CN112420724B true CN112420724B (zh) 2021-09-28

Family

ID=74774713

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011294003.2A Active CN112420724B (zh) 2020-11-18 2020-11-18 半导体器件及其制备方法
CN202180006424.7A Pending CN114730766A (zh) 2020-11-18 2021-11-16 半导体器件及其制备方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202180006424.7A Pending CN114730766A (zh) 2020-11-18 2021-11-16 半导体器件及其制备方法

Country Status (3)

Country Link
US (1) US20230125309A1 (zh)
CN (2) CN112420724B (zh)
WO (1) WO2022105747A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420724B (zh) * 2020-11-18 2021-09-28 长江存储科技有限责任公司 半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845687A (zh) * 2015-01-30 2016-08-10 三星电子株式会社 半导体存储器装置及其制造方法
CN109309097A (zh) * 2017-07-27 2019-02-05 三星电子株式会社 垂直型存储器装置及其制造方法
CN110676259A (zh) * 2019-08-22 2020-01-10 长江存储科技有限责任公司 三维存储结构及其制作方法
CN111128735A (zh) * 2018-10-30 2020-05-08 台湾积体电路制造股份有限公司 半导体元件的形成方法
CN111146209A (zh) * 2019-12-25 2020-05-12 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111312715A (zh) * 2018-12-11 2020-06-19 三星电子株式会社 包括接触虚设沟道结构的接触结构的半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600800B2 (en) * 2018-06-27 2020-03-24 Sandisk Technologies Llc Three-dimensional memory device containing multilevel drain select gate isolation and methods of making the same
CN108878437B (zh) * 2018-07-02 2020-04-21 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN112802854B (zh) * 2019-03-27 2021-11-05 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110137177B (zh) * 2019-06-18 2021-07-20 长江存储科技有限责任公司 存储器及其形成方法
CN110197830B (zh) * 2019-06-28 2021-06-08 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN115132735A (zh) * 2019-10-10 2022-09-30 长江存储科技有限责任公司 半导体结构及其制造方法
CN113178454B (zh) * 2020-04-30 2023-05-12 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
CN112420724B (zh) * 2020-11-18 2021-09-28 长江存储科技有限责任公司 半导体器件及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845687A (zh) * 2015-01-30 2016-08-10 三星电子株式会社 半导体存储器装置及其制造方法
CN109309097A (zh) * 2017-07-27 2019-02-05 三星电子株式会社 垂直型存储器装置及其制造方法
CN111128735A (zh) * 2018-10-30 2020-05-08 台湾积体电路制造股份有限公司 半导体元件的形成方法
CN111312715A (zh) * 2018-12-11 2020-06-19 三星电子株式会社 包括接触虚设沟道结构的接触结构的半导体器件
CN110676259A (zh) * 2019-08-22 2020-01-10 长江存储科技有限责任公司 三维存储结构及其制作方法
CN111146209A (zh) * 2019-12-25 2020-05-12 长江存储科技有限责任公司 3d存储器件及其制造方法

Also Published As

Publication number Publication date
US20230125309A1 (en) 2023-04-27
CN114730766A (zh) 2022-07-08
CN112420724A (zh) 2021-02-26
WO2022105747A1 (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN113707665B (zh) 存储器及其形成方法
US8592890B2 (en) Semiconductor memory device and method for manufacturing same
KR101109315B1 (ko) 반도체 메모리 및 그 제조 방법
KR101735810B1 (ko) 3차원 반도체 장치
US8723247B2 (en) Semiconductor memory device and method for manufacturing same
US11114459B2 (en) Three-dimensional memory device containing width-modulated connection strips and methods of forming the same
KR102422689B1 (ko) 다중레벨 드레인 선택 게이트 격리를 포함하는 3차원 메모리 디바이스 및 그 제조 방법
KR20150057226A (ko) 수직형 메모리 장치 및 그 제조 방법
KR102635182B1 (ko) 반도체 메모리 장치
KR20160038161A (ko) 반도체 소자 및 그 제조 방법
CN103579125A (zh) 非易失性存储器件及其制造方法
US11476276B2 (en) Semiconductor device and method for fabricating the same
CN112420724B (zh) 半导体器件及其制备方法
CN111463211B (zh) 三维存储器及其制备方法
CN109698203B (zh) 一种三维存储器及其制备方法
CN112701123B (zh) 半导体器件及其制备方法
CN110729305A (zh) 存储元件及其制造方法
US20200020711A1 (en) Memory device and method of fabricating the same
CN113241346B (zh) 半导体器件及其形成方法
TWI791201B (zh) 記憶體元件及其製作方法
CN111403410B (zh) 存储器及其制备方法
CN218920890U (zh) 半导体器件
CN112909004B (zh) 三维存储器及其制造方法
US11930631B2 (en) Semiconductor memory device and method of fabricating the same
US11626417B2 (en) Three-dimensional semiconductor memory device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant