CN112909004B - 三维存储器及其制造方法 - Google Patents

三维存储器及其制造方法 Download PDF

Info

Publication number
CN112909004B
CN112909004B CN202110239664.3A CN202110239664A CN112909004B CN 112909004 B CN112909004 B CN 112909004B CN 202110239664 A CN202110239664 A CN 202110239664A CN 112909004 B CN112909004 B CN 112909004B
Authority
CN
China
Prior art keywords
sub
channel
substrate
line isolation
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110239664.3A
Other languages
English (en)
Other versions
CN112909004A (zh
Inventor
周颖
李明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110239664.3A priority Critical patent/CN112909004B/zh
Publication of CN112909004A publication Critical patent/CN112909004A/zh
Application granted granted Critical
Publication of CN112909004B publication Critical patent/CN112909004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

本公开实施例公开了一种三维存储器及其制造方法，所述三维存储器包括：衬底；叠层结构，位于所述衬底上，包括沿垂直于所述衬底的第一方向交替层叠设置的导电层和绝缘层；虚拟沟道柱，沿所述第一方向贯穿所述叠层结构，包括沿第二方向延伸的第一子沟道柱和沿第三方向延伸的第二子沟道柱；其中，所述第二方向和所述第三方向，平行于所述衬底所在的平面；在平行于所述衬底所在的平面，所述第一子沟道柱和所述第二子沟道柱交叉；栅线隔离结构，平行于所述第一方向设置在所述叠层结构中，且沿所述第二方向延伸；其中，在平行于所述衬底的平面，所述栅线隔离结构与所述虚拟沟道柱至少部分重合。

Description

三维存储器及其制造方法
技术领域
本公开实施例涉及半导体技术领域，特别涉及一种三维存储器及三维存储器的制造方法。
背景技术
为了突破二维存储器在存储容量上的局限，现已发展三维(3D)结构的存储器，通过多层结构层堆叠在有限面积的衬底上增加存储容量。随着对存储器存储容量需求的提高，为了提高集成度，三维存储器的堆叠层数不断增加。
在三维存储器的制造过程中，为了防止堆叠结构塌陷，尤其是堆叠结构端部的台阶区，需要形成贯穿堆叠结构的支撑结构。相关技术中形成的支撑结构质量较差，且可能导致三维存储器出现短路等问题，降低三维存储器的良率。
发明内容
有鉴于此，本公开实施例提供一种三维存储器及三维存储器的制造方法。
根据本公开实施例的第一方面，提供一种三维存储器，包括：
衬底；
叠层结构，位于所述衬底上，包括沿垂直于所述衬底的第一方向交替层叠设置的导电层和绝缘层；
虚拟沟道柱，沿所述第一方向贯穿所述叠层结构，包括沿第二方向延伸的第一子沟道柱和沿第三方向延伸的第二子沟道柱；其中，所述第二方向和所述第三方向，平行于所述衬底所在的平面；在平行于所述衬底所在的平面，所述第一子沟道柱和所述第二子沟道柱交叉；
栅线隔离结构，平行于所述第一方向设置在所述叠层结构中，且沿所述第二方向延伸；其中，在平行于所述衬底的平面，所述栅线隔离结构与所述虚拟沟道柱至少部分重合。
在一些实施例中，所述叠层结构包括：沿所述第二方向并列设置的核心区和台阶区；其中，所述第二方向平行于所述衬底所在平面，所述核心区用于设置存储单元；
所述三维存储器还包括：覆盖所述台阶区的介质层；
所述虚拟沟道柱，沿所述第一方向贯穿所述介质层和所述台阶区。
在一些实施例中，在平行于所述衬底的平面上，所述第一子沟道柱的截面为第一矩形，所述第二子沟道柱的截面为第二矩形；其中，所述第一矩形垂直于所述第二矩形。
在一些实施例中，所述三维存储器包括沿所述第二方向并列排布的多个所述虚拟沟道柱；
在平行于所述衬底的平面上，所述栅线隔离结构具有第一截面；其中，所述第一截面沿所述第二方向穿过所述第一矩形相对设置的两个短边。
在一些实施例中，在所述第三方向上，所述栅线隔离结构的宽度不大于所述第一矩形的宽度。
在一些实施例中，所述三维存储器还包括：
导电的接触插塞，沿所述第一方向延伸且与所述导电层电连接，并在平行于所述衬底的平面上具有第二截面；其中，所述第二截面的形状为正方形或长方形；沿所述第一方向，所述接触插塞在所述衬底所在平面的投影，位于相邻四个所述虚拟沟道柱围成的间隙中。
根据本公开实施例的第二方面，提供一种三维存储器的制造方法，包括：
在衬底上形成堆叠结构；其中，所述堆叠结构包括沿垂直于所述衬底的第一方向交替层叠设置的绝缘层与牺牲层；
形成沿所述第一方向贯穿所述堆叠结构的虚拟沟道柱；其中，所述虚拟沟道柱包括沿第二方向延伸的第一子沟道柱和沿第三方向延伸的第二子沟道柱；在平行于所述衬底所在的平面，所述第一子沟道柱和所述第二子沟道柱交叉；所述第二方向和所述第三方向，平行于所述衬底所在的平面；
在所述堆叠结构中沿所述第一方向形成栅线隔离结构，所述栅线隔离结构沿所述第二方向延伸；其中，所述栅线隔离结构与所述虚拟沟道柱至少部分重合。
在一些实施例中，所述方法包括：
形成沿所述第一方向贯穿所述堆叠结构的虚拟沟道槽；其中，所述虚拟沟道槽包括沿所述第二方向延伸的第一子沟道槽和沿所述第三方向延伸的第二子沟道槽；在平行于所述衬底所在的平面，所述第一子沟道槽和所述第二子沟道槽交叉；
在形成所述虚拟沟道槽之后，在所述堆叠结构中沿所述第一方向形成栅线隔离槽，所述栅线隔离槽沿所述第二方向延伸；
所述形成沿所述第一方向贯穿所述堆叠结构的虚拟沟道柱，包括：在形成所述栅线隔离槽之后，填充所述第一子沟道槽，形成所述第一子沟道柱；填充所述第二子沟道槽，形成所述第二子沟道柱；
所述在所述堆叠结构中沿所述第一方向形成栅线隔离结构，包括：填充所述栅线隔离槽以形成所述栅线隔离结构。
在一些实施例中，在平行于所述衬底的平面上，所述第一子沟道槽的截面为第一矩形，所述第二子沟道槽的截面为第二矩形；其中，所述第一矩形垂直于所述第二矩形。
在一些实施例中，在平行于所述衬底的平面上，所述栅线隔离槽具有第一截面；其中，
所述第一截面沿所述第二方向穿过所述第一矩形的相对的两个短边；
在所述第三方向上，所述栅线隔离槽的宽度不大于所述第一矩形的宽度。
相关技术中，通常形成圆柱状的虚拟沟道柱。然后，随着所需要形成的虚拟沟道柱高度逐渐增大，所形成的虚拟沟道柱通常会弯曲变形，难以形成保形性加好的圆柱状的虚拟沟道柱，支撑效果较差。
相较于形成圆柱形的虚拟沟道柱，本公开实施例提供的虚拟沟道柱包括交叉的第一子沟道柱和第二子沟道柱，有利于提高虚拟沟道柱的保形性，进而提高支撑效果。
另一方面，相较于形成不重合的栅线隔离结构和虚拟沟道柱，本公开实施例提供的虚拟沟道柱和栅线隔离结构在平行于衬底的平面内重合，可以节省栅线隔离结构和虚拟沟道柱占据的平面面积，优化了三维存储器的结构布局，增大其它功能结构形成的工艺窗口。
附图说明
图1a为根据一示例性实施例示出的一种三维存储器的局部示意图；
图1b为根据一示例性实施例示出的一种三维存储器的局部俯视示意图；
图2a为根据一示例性实施例示出的另一种三维存储器的局部示意图；
图2b为根据一示例性实施例示出的另一种三维存储器的局部俯视示意图；
图2c为根据一示例性实施例示出的另一种三维存储器的局部放大示意图；
图3为根据一示例性实施例示出的一种三维存储器的制造方法的流程图；
图4a至图4j是根据一示例性实施例示出的一种三维存储器制造方法的示意图。
具体实施方式
以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。
在本公开实施例中，术语“A与B接触”包含A与B直接接触的情形，或者A、B两者之间还间插有其它部件而A间接地与B接触的情形。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且，层可以包括多个子层。
可以理解的是，本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括“在”某物“上”且其间有居间特征或层的含义。
需要说明的是，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其它实施方式。
图1a和图1b是根据一示例性实施例示出的一种三维存储器100的局部示意图，其中图1a是局部剖视图，图1b是局部俯视图。参照图1a所示，三维存储器100包括：衬底10；形成在衬底10上的叠层结构11，叠层结构11包括在垂直于衬底10的方向上交替层叠的导电层111和绝缘层112。其中，叠层结构11可划分为核心区100a和台阶区100b，且核心区100a和台阶区100b沿x方向并列设置。
核心区100a为存储单元阵列区域，设置有多个贯穿叠层结构11的存储柱13，每个存储柱13上包括多个存储单元(未图示)。在台阶区100b中形成有多个贯穿叠层结构11的圆柱状虚拟沟道柱14，用于在制造三维存储器过程中，除去牺牲层形成导电层时，支撑堆叠结构(形成导电层之前的叠层结构)，防止堆叠结构塌陷。核心区100a和台阶区100b被介质层15覆盖，介质层15的顶面平行于衬底10所在的平面。
图1b为三维存储器100的局部俯视图，在叠层结构11中还形成有分割叠层结构的栅线隔离结构16。如图1b所示，虚拟沟道柱14形成在栅线隔离结构16之间的区域。
在图1a和图1b所示出的三维存储器100中，虚拟沟道柱14采用深孔刻蚀工艺形成，即通过在堆叠结构中刻蚀出圆柱形的深孔，然后用绝缘材料填充深孔而形成。然而，随着堆叠层数的不断增加，形成虚拟沟道孔14需要刻蚀的深孔的深度不断加深。然而深孔的深度越深，保形效果越差，因此在深孔的底部可能严重变形，出现各种各异的形状，不但降低了支撑效果，而且可能还会导致深孔与其它结构连在一起，降低良率。
另外，由于堆叠结构的台阶区100b叠层的不均匀性，位于台阶区100b内的栅线隔离结构16容易出现扭曲变形，分割效果较差，也会导致良率降低。
图2a和图2b是根据一示例性实施例示出的一种三维存储器200的局部示意图，其中图2a是局部截面图，图2b是局部俯视图。参照图2a和图2b所示，三维存储器200包括：
衬底20；
叠层结构21，位于衬底20上，包括沿垂直于衬底20的第一方向交替层叠设置的导电层211和绝缘层212；
虚拟沟道柱24，沿第一方向贯穿叠层结构21，包括沿第二方向延伸的第一子沟道柱24a和沿第三方向延伸的第二子沟道柱24b；其中，第二方向和第三方向，平行于衬底20所在的平面；在平行于衬底20所在的平面，第一子沟道柱24a和第二子沟道柱24b交叉；
栅线隔离结构26，平行于第一方向设置在叠层结构21中，且沿第二方向延伸；其中，在平行于衬底20的平面，栅线隔离结构26与虚拟沟道柱24至少部分重合。
示例性地，第一方向平行于z方向，第二方向平行于x方向，第三方向平行于y方向，且x方向、y方向和z方向相互垂直。
在另一些实施例中，第二方向与第三方向之间的夹角可大于或小于90度，即第二方向与第三方向可不垂直。
示例性地，衬底20是指向其上增加后续材料层的材料，且自身可以被图案化。衬底20可包括宽范围的半导体材料，例如硅、锗、砷化镓、磷化铟等。衬底20还可包括形成在其上的部分结构，例如形成在其上的绝缘层。衬底20所在的平面平行于xoy平面。
叠层结构21包括交替层叠在衬底20上的导电层211和绝缘层212，导电层211的材料可包括：钨(W)、钴(Co)、铜(Cu)、铝(Al)或者多晶硅等。绝缘层212的材料可包括氧化物，例如氧化硅等。导电层211可以是字线(WL)或者选择栅极线(SGS)，绝缘层212是位于导电层211之间的层间绝缘层。
参照图2b所示，虚拟沟道柱24在xoy平面内沿x方向并列设置，包括交叉的第一子沟道柱24a和第二子沟道柱24b。在xoy平面内，第一子沟道柱24a可沿x方向延伸，第二子沟道柱24b可沿y方向延伸。
栅线隔离结构26在xoy平面内沿x方向延伸，在z方向上贯穿叠层结构或部分叠层结构，用于将叠层结构划分成不同的区块。示例性地，当栅线隔离结构26用于分割位于叠层结构21顶部的选择栅极线时，则在z方向上只贯穿部分导电层211和绝缘层212；当栅线隔离结构26用于分割位于叠层结构21中的字线时，则在z方向上贯穿整个叠层结构21。
在xoy平面内，栅线隔离结构26与在x方向上排列的虚拟沟道柱24位于一条直线上，即栅线隔离结构26穿过虚拟沟道柱24。栅线隔离结构26与虚拟沟道柱24均由绝缘的材料形成，栅线隔离结构26与虚拟沟道柱24的组成材料可以相同或者不同。
本公开实施例中，一方面，虚拟沟道柱24包括第一子沟道柱24a与第二子沟道柱24b，且第一子沟道柱24a与第二子沟道柱24b交叉，可以提高虚拟沟道柱24的支撑效果。
另一方面，栅线隔离结构26与虚拟沟道柱24形成在同一条直线上，有利于保证栅线隔离结构26的直线性，提升栅线隔离结构的形成质量。此外，通过使栅线隔离结构26与虚拟沟道柱24重合，可以节省栅线隔离结构26占用的面积，从而给其它结构的形成提供了更大的工艺窗口，例如可以形成在xoy平面内截面更大的虚拟沟道柱24，提高支撑效果。
进一步地，相较于在xoy平面内栅线隔离结构26和虚拟沟道柱24不重合，本公开实施例提供的栅线隔离结构26和虚拟沟道柱24重合，减少了栅线隔离结构26和虚拟沟道柱24在xoy平面内占据的面积，给其它结构预留了更大的形成空间，降低原本需要电隔离的导电结构之间由于距离太近导致电接触的可能性，有利于保证三维存储器的良率较好。
在一些实施例中，叠层结构21包括：沿第二方向并列设置的核心区200a和台阶区200b；其中，第二方向平行于衬底20所在平面，核心区200a用于设置存储单元；
三维存储器200还包括：覆盖台阶区200b的介质层25；
虚拟沟道柱24，沿第一方向贯穿介质层25和台阶区200b。
如图2a所示，可在叠层结构21的端部形成台阶结构，台阶结构包括多个梯级，每个梯级在第二方向延伸不同的长度，且在第一方向从上往下，每个梯级的长度依次变大。每个梯级包括一层导电层211和一层绝缘层212，且绝缘层212位于导电层211上方，每个梯级还包括平行于衬底20所在平面且沿第三方向延伸的台面。台阶区200b为台阶结构所在的区域，台阶区200b可用来形成接触电极等结构。
核心区200a包括存储单元阵列，其中设置有多个沿第一方向贯穿叠层结构21的存储柱23，每个存储柱23包括多个存储单元。
台阶区200b被介质层25覆盖，且介质层25还覆盖核心区200a，介质层25的顶表面平行于衬底20所在的表面。介质层25由绝缘材料形成，可包括硅氧化物等。
在三维存储器的制造过程中，存储柱23对核心区200a的叠层结构起到支撑作用，台阶区200b不形成存储柱23，而是形成虚拟沟道柱24，贯穿介质层15和台阶区200b，对位于台阶区200b的叠层进行支撑。
在一些实施例中，参照图2c所示(图2c为图2b中区域R的局部放大图)，在平行于衬底20的平面上，第一子沟道柱24a的截面为第一矩形R1，第二子沟道柱24b的截面为第二矩形R2；其中，第一矩形R1垂直于第二矩形R2。
示例性地，参照图2b所示，在xoy平面内，虚拟沟道柱24的截面呈“十”字型，包括垂直相交的第一矩形R1和第二矩形R2。第一矩形R1的长边平行于x方向，与栅线隔离结构26在xoy平面内的延伸方向一致，第二矩形R2的长边平行于y方向。第一矩形R1和第二矩形R2的大小可以相同，也可以不相同。
本公开实施例中，在平行于衬底20的平面内，通过使第一子沟道柱24a与第二子沟道柱24b垂直交叉形成“十”字型结构，相比于非垂直交叉的结构，有利于提高虚拟沟道柱24的稳定性和支撑效果。
在一些实施例中，三维存储器200包括沿第二方向并列排布的多个虚拟沟道柱24；
在平行于衬底20的平面上，栅线隔离结构26具有第一截面S；其中，
第一截面S沿第二方向穿过第一矩形R1相对设置的两个短边。
示例性地，参照图2b和图2c所示，在xoy平面内，多个虚拟沟道柱24在x方向上沿直线排列，栅线隔离结构26平行于x方向。栅线隔离结构26在xoy平面内的第一截面S穿过第一矩形R1相对的两个短边。第一截面S可以完全穿过第一矩形R1相对的两个短边，或者部分穿过第一矩形R1相对的两个短边。
需要强调的是，栅线隔离结构26与虚拟沟道柱24交叉重合的部分，组成材料可以是栅线隔离结构26的组成材料，也可以是虚拟沟道柱24的组成材料，或者栅线隔离结构26与虚拟沟道柱24采用同一种材料形成。
在一些实施例中，在第三方向上，栅线隔离结构26的宽度不大于第一矩形R1的宽度。
示例性地，参照图2c所示，在xoy平面内，在y方向上，栅线隔离结构具有宽度W1，第一矩形R1具有宽度W2，则W1小于或等于W2。
如果栅线隔离结构26的宽度W1过大，则栅线隔离结构26会将虚拟沟道柱24覆盖，使虚拟沟道柱消失。另一方面，栅线隔离结构26过宽会占据较大的面积，会减小其它结构形成的工艺窗口。
在一些实施例中，参照图2a所示，三维存储器200还包括：
导电的接触插塞27，沿第一方向延伸且与导电层211电连接，并在平行于衬底20的平面上具有第二截面；其中，第二截面的形状为正方形或长方形；沿第一方向，接触插塞27在衬底20所在平面的投影，位于相邻四个虚拟沟道柱24围成的间隙中。
接触插塞27形成在台阶区200b，贯穿介质层25与绝缘层212，与导电层211电连接，每个接触插塞27只与一层导电层212电连接，将导电层212连接到外围电路。
接触插塞27的组成材料为导电材料，包括：钨或铜等金属材料，或者多晶硅等导电材料。
示例性地，如图2b所示，xoy平面平行于衬底20所在的平面，在xoy平面内，每个接触插塞27被四个虚拟沟道柱24包围。接触插塞27在xoy平面内截面为正方形或长方形，与其周围四个“十”字形的虚拟沟道柱24围成的间隙形状相适配，可增大接触插塞形成的工艺窗口，降低接触插塞27与虚拟沟道柱24直接接触的可能性。
需要指出的是，在一些实施例中，虚拟沟道柱24的组成材料包括导电材料。因此，当虚拟沟道柱24与多个接触插塞27直接接触时，可能导致三维存储器出现短路或失效，降低三维存储器良率。本公开实施例通过形成上述虚拟沟道柱24，可以降低接触插塞27与虚拟沟道柱24直接接触的可能性，有利于保证三维存储器的良率较好。
图3是根据一示例性实施例示出的一种三维存储器的制造方法流程图，用于制造本公开实施例提供的三维存储器200。参照图3所示，所述方法包括以下步骤：
S210：在衬底上形成堆叠结构；其中，堆叠结构包括沿垂直于衬底的第一方向交替层叠设置的绝缘层与牺牲层；
S220：形成沿第一方向贯穿堆叠结构的虚拟沟道柱；其中，虚拟沟道柱包括沿第二方向延伸的第一子沟道柱和沿第三方向延伸的第二子沟道柱；在平行于衬底所在的平面，第一子沟道柱和第二子沟道柱交叉；第二方向和第三方向，平行于衬底所在的平面；
S230：在堆叠结构中沿第一方向形成栅线隔离结构，栅线隔离结构沿第二方向延伸；其中，栅线隔离结构与虚拟沟道柱至少部分重合。
示例性地，在步骤S210中，可通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)等工艺，在衬底上交替形成牺牲层和绝缘层。
示例性地，在步骤S220中，可先在堆叠结构中先形成的交叉沟槽，再通过沉积工艺填充交叉沟槽形成交叉结构的虚拟沟道柱，即第一子沟道柱和第二子沟道柱同时形成。
示例性地，在步骤S230中，通过干法或湿法刻蚀在堆叠结构中形成沿第二方向穿过上述交叉沟槽的直线型沟槽，再用绝缘材料填充直线型沟槽，从而形成栅线隔离结构。
本公开实施例，一方面，通过形成第一子沟道柱与第二子沟道柱，并且第一子沟道柱与第二子沟道柱交叉共同构成虚拟沟道柱，可以提高虚拟沟道柱的支撑效果。
另一方面，本公开实施例通过使栅线隔离结构与虚拟沟道柱形成在一条直线上重合，在形成栅线隔离结构时，可以虚拟沟道柱的形成位置为基准对齐并引导刻蚀，可避免或降低栅线隔离结构发生扭曲变形的可能性。另外，通过使栅线隔离结构与虚拟沟道柱重合，还可以节省栅线隔离结构占用的面积，从而给其它结构的形成提供了更大的工艺窗口。
在一些实施例中，步骤S220和S230还包括：
形成沿第一方向贯穿堆叠结构的虚拟沟道槽；其中，虚拟沟道槽包括沿第二方向延伸的第一子沟道槽和沿第三方向延伸的第二子沟道槽；在平行于衬底所在的平面，第一子沟道槽和第二子沟道槽交叉；
在形成虚拟沟道槽之后，在堆叠结构中沿第一方向形成栅线隔离槽，栅线隔离槽沿第二方向延伸；
上述形成沿第一方向贯穿堆叠结构的虚拟沟道柱，包括：在形成栅线隔离槽之后，填充第一子沟道槽，形成第一子沟道柱；填充第二子沟道槽，形成第二子沟道柱；
上述在堆叠结构中沿第一方向形成栅线隔离结构，包括：填充栅线隔离槽以形成栅线隔离结构。
示例性地，第一方向平行于z方向，第二方向平行于x方向，第三方向平行于y方向，且x方向、y方向和z方向相互垂直。
示例性地，可先通过干法刻蚀或湿法刻蚀，形成贯穿堆叠结构的虚拟沟道槽，即同时形成分别沿x方向延伸的第一子沟道槽和沿y方向延伸的第二子沟道槽，且第一子沟道槽和第二子沟道槽交叉。形成多个虚拟沟道槽在x方向上沿直线排列。
接下来，在x方向上排列的多个虚拟沟道槽所在的直线位置，形成栅线隔离槽。值得注意的是，在刻蚀堆叠结构形成栅线隔离槽时，在x方向上可以虚拟沟道槽为刻蚀引导线，有利于栅线隔离槽在x方向上保持直线延伸，降低栅线隔离槽扭曲变形的可能性。
虚拟沟道柱和栅线隔离结构均包括绝缘材料形成，可先填充虚拟沟道槽形成虚拟沟道柱，也可以先填充栅线隔离槽形成栅线隔离结构。或者，当虚拟沟道柱和栅线隔离结构的组成材料相同时，可同时填充虚拟沟道槽和栅线隔离槽，从而同时形成虚拟沟道柱和栅线隔离结构。
在一些实施例中，在平行于衬底的平面上，第一子沟道槽的截面为第一矩形，第二子沟道槽的截面为第二矩形；其中，第一矩形垂直于第二矩形。
在本公开实施例中，在平行于衬底的平面上，第一子沟道槽与第二子沟道槽相互垂直，形成“十”字型结构，有利于提高通过填充第一子沟道槽与第二子沟道槽形成的虚拟沟道柱的稳定性和支撑效果。
在一些实施例中，在平行于衬底的平面上，栅线隔离槽具有第一截面；其中，
第一截面沿第二方向穿过第一矩形的相对的两个短边；
在第三方向上，栅线隔离槽的宽度不大于第一矩形的宽度。
示例性地，在平行于衬底的xoy平面上沿x方向，第一截面以完全穿过或部分穿过第一矩形的相对的两个短边的方式，与虚拟沟道槽相交重合。
并且，在y方向上，第一截面的宽度不大于第一矩形的宽度。一方面，如果栅线隔离槽在y方向的宽度过大，可能会使栅线隔离槽覆盖虚拟沟道槽；另一方面栅线隔离槽在y方向的宽度过大还会占据更多的面积，减小了其它结构形成的工艺窗口。
在一些实施例中，所述方法还包括：
去除堆叠结构中的牺牲层以形成空隙，在空隙中填充导电材料形成导电层；
形成导电的接触插塞，接触插塞沿第一方向延伸且与导电层电连接，并在平行于衬底的平面上具有第二截面；其中，第二截面的形状为正方形或长方形；沿第一方向，接触插塞在衬底所在平面的投影，位于相邻四个虚拟沟道柱围成的间隙中。
示例性地，在平行于衬底的平面上，虚拟沟道柱的截面呈“十”字型，第二截面位于四个相邻的虚拟沟道柱中间的间隙中，正方形或长方形与四个相邻的虚拟沟道柱围成的间隙形状相适配，有利于增大接触插塞形成的工艺窗口。
以下结合上述任意实施例提供具体示例：
示例1
图4a至图4j是根据一示例性实施例示出的一种三维存储器的制造方法的示意图。参照图4a至图4j，所述方法包括以下步骤：
步骤一：参照图4a所示，在衬底20上形成堆叠结构21，堆叠结构21包括交替层叠设置的绝缘层212和牺牲层213。然后在堆叠结构21的一端通过刻蚀形成台阶，每一级台阶包括一层绝缘层212和一层牺牲层213。
堆叠结构21可划分为核心区200a和台阶区200b，核心区200a和台阶区200b在x方向上并列，核心区200a用于设置存储单元，台阶区200b为台阶结构形成的区域。
示例性地，绝缘层212的组成材料可包括氧化硅，牺牲层213的组成材料可包括氮化硅。
步骤二：参照图4b所示，形成覆盖核心区200a和台阶区200b的介质层25，介质层25的顶表面平行于衬底20所在的平面。并在核心区200a中形成存储柱23，每个存储柱23包括多个存储单元。
步骤三：参照图4c和4d所示(图4d为图4c中台阶区200b的局部俯视图)，在台阶区200b形成贯穿介质层25和堆叠结构21的虚拟沟道槽240，虚拟沟道槽240包括沿x方向延伸的第一子沟道槽241和沿y方向延伸的第二子沟道槽242。
示例性地，第一子沟道槽241和第二子沟道槽242垂直相交，在xoy平面内，虚拟沟道槽240呈“十”字型。
步骤四：参照图4e所示，形成沿x方向延伸的栅线隔离槽260，栅线隔离槽260在y方向上将堆叠结构21分割成不同的区块。
示例性地，形成栅线隔离槽260时，可采用位于同一条直线上的第一子沟道槽241作为刻蚀引导线，有利于栅线隔离槽在x方向上保持直线延伸，降低台阶区200b中栅线隔离槽260扭曲变形的可能性。
步骤五：参照图4f所示，采用绝缘材料填充虚拟沟道槽240，形成虚拟沟道柱24，该过程包括：填充第一子沟道槽241形成第一子沟道柱24a，填充第二子沟道槽242形成第二子沟道柱24b。
采用绝缘材料填充栅线隔离槽260形成栅线隔离结构26。
示例性地，填充虚拟沟道槽240和栅线隔离槽260的绝缘材料可采用氧化物，例如氧化硅或氧化铝等，但与牺牲层213的组成材料不同。
示例性地，可采用原子层气相沉积(ALD)、旋涂绝缘介质(SOD)或者化学气相沉积(CVD)的方式，填充虚拟沟道槽240和栅线隔离槽260。
需要说明的是，该步骤中，可以先填充填充虚拟沟道槽240，也可以先填充栅线隔离槽260。当虚拟沟道柱24和栅线隔离结构26的组成材料相同时，可同时填充虚拟沟道槽240和栅线隔离槽260，提高制造效率。
步骤六：参照图4g和图4h所示，除去牺牲层213，形成空隙214。然后采用导电材料填充空隙214形成导电层211。
示例性地，通过使用热磷酸(H3PO4)的刻蚀工艺移除牺牲层213，此时，虚拟沟道柱24能对堆叠结构起到支撑作用，防止堆叠结构塌陷。
示例性地，导电材料可包括：钨(W)、钴(Co)、铜(Cu)、铝(Al)或者多晶硅等。可采用原子层气相沉积(ALD)等工艺填充空隙214形成导电层211。
步骤七：参考图4i和图4j(图4j是图4i中台阶区的局部俯视图)，在台阶区200b形成导电的接触插塞27。
示例性地，可在台阶区200b对准台阶的位置，通过刻蚀介质层25和绝缘层212，形成暴露出导电层211的接触孔，再用导电材料通过沉积工艺填充接触孔，从而形成与导电层211电连接的接触插塞27。
示例性地，形成接触插塞27的材料包括：钨或铜等金属材料，或者多晶硅等导电材料。
示例性地，如图4j所示，在xoy平面内，每个接触插塞27被四个相邻的虚拟沟道柱24包围。接触插塞27在xoy平面内的截面为正方形或长方形，与相邻的四个接触插塞27围成的间隙形状相适配。
本公开实施例提供的三维存储器的制造方法，一方面，通过采用沟槽取代深孔来形成虚拟沟道槽，进而形成虚拟沟道柱，使得虚拟沟道柱在深度较大的部位依然具有较好的保形效果，提高虚拟沟道柱的形成质量，从而提高虚拟沟道柱的支撑效果。并且，虚拟沟道柱包括两个交叉的第一子沟道柱和第二子沟道柱，能进一步提升支撑效果。
另一方面，通过使虚拟沟道柱和栅线隔离结构形成在一条直线上并重合，在形成栅线隔离槽时，可以虚拟沟道槽为刻蚀引导线，提高栅线隔离槽的直线性，由此可降低台阶区内的栅线隔离结构扭曲变形的可能性，提高栅线隔离结构的形成质量。并且，虚拟沟道柱和栅线隔离结构形成在一条直线上并重合，可以节省栅线隔离结构占据的面积，增大其它结构形成的工艺窗口，有利于提高其它结构形成的质量。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种三维存储器，其特征在于，包括：
衬底；
叠层结构，位于所述衬底上，包括沿垂直于所述衬底的第一方向交替层叠设置的导电层和绝缘层；
虚拟沟道柱，沿所述第一方向贯穿所述叠层结构，包括沿第二方向延伸的第一子沟道柱和沿第三方向延伸的第二子沟道柱；其中，所述第二方向和所述第三方向，平行于所述衬底所在的平面；在平行于所述衬底所在的平面，所述第一子沟道柱和所述第二子沟道柱交叉；
栅线隔离结构，平行于所述第一方向设置在所述叠层结构中，且沿所述第二方向延伸；其中，在平行于所述衬底的平面，所述栅线隔离结构与所述虚拟沟道柱至少部分重合。
2.根据权利要求1所述的三维存储器，其特征在于，
所述叠层结构包括：沿所述第二方向并列设置的核心区和台阶区；其中，所述第二方向平行于所述衬底所在平面，所述核心区用于设置存储单元；
所述三维存储器还包括：覆盖所述台阶区的介质层；
所述虚拟沟道柱，沿所述第一方向贯穿所述介质层和所述台阶区。
3.根据权利要求1所述的三维存储器，其特征在于，
在平行于所述衬底的平面上，所述第一子沟道柱的截面为第一矩形，所述第二子沟道柱的截面为第二矩形；其中，所述第一矩形垂直于所述第二矩形。
4.根据权利要求3所述的三维存储器，其特征在于，所述三维存储器包括沿所述第二方向并列排布的多个所述虚拟沟道柱；
在平行于所述衬底的平面上，所述栅线隔离结构具有第一截面；其中，所述第一截面沿所述第二方向穿过所述第一矩形相对设置的两个短边。
5.根据权利要求3或4所述的三维存储器，其特征在于，在所述第三方向上，所述栅线隔离结构的宽度不大于所述第一矩形的宽度。
6.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括：
导电的接触插塞，沿所述第一方向延伸且与所述导电层电连接，并在平行于所述衬底的平面上具有第二截面；其中，所述第二截面的形状为正方形或长方形；沿所述第一方向，所述接触插塞在所述衬底所在平面的投影，位于相邻四个所述虚拟沟道柱围成的间隙中。
7.一种三维存储器的制造方法，其特征在于，所述方法包括：
在衬底上形成堆叠结构；其中，所述堆叠结构包括沿垂直于所述衬底的第一方向交替层叠设置的绝缘层与牺牲层；
形成沿所述第一方向贯穿所述堆叠结构的虚拟沟道柱；其中，所述虚拟沟道柱包括沿第二方向延伸的第一子沟道柱和沿第三方向延伸的第二子沟道柱；在平行于所述衬底所在的平面，所述第一子沟道柱和所述第二子沟道柱交叉；所述第二方向和所述第三方向，平行于所述衬底所在的平面；
在所述堆叠结构中沿所述第一方向形成栅线隔离结构，所述栅线隔离结构沿所述第二方向延伸；其中，所述栅线隔离结构与所述虚拟沟道柱至少部分重合。
8.根据权利要求7所述的三维存储器的制造方法，其特征在于，所述方法包括：
形成沿所述第一方向贯穿所述堆叠结构的虚拟沟道槽；其中，所述虚拟沟道槽包括沿所述第二方向延伸的第一子沟道槽和沿所述第三方向延伸的第二子沟道槽；在平行于所述衬底所在的平面，所述第一子沟道槽和所述第二子沟道槽交叉；
在形成所述虚拟沟道槽之后，在所述堆叠结构中沿所述第一方向形成栅线隔离槽，所述栅线隔离槽沿所述第二方向延伸；
所述形成沿所述第一方向贯穿所述堆叠结构的虚拟沟道柱，包括：在形成所述栅线隔离槽之后，填充所述第一子沟道槽，形成所述第一子沟道柱；填充所述第二子沟道槽，形成所述第二子沟道柱；
所述在所述堆叠结构中沿所述第一方向形成栅线隔离结构，包括：填充所述栅线隔离槽以形成所述栅线隔离结构。
9.根据权利要求8所述的三维存储器的制造方法，其特征在于，
在平行于所述衬底的平面上，所述第一子沟道槽的截面为第一矩形，所述第二子沟道槽的截面为第二矩形；其中，所述第一矩形垂直于所述第二矩形。
10.根据权利要求9所述的三维存储器的制造方法，其特征在于，在平行于所述衬底的平面上，所述栅线隔离槽具有第一截面；其中，
所述第一截面沿所述第二方向穿过所述第一矩形的相对的两个短边；
在所述第三方向上，所述栅线隔离槽的宽度不大于所述第一矩形的宽度。
CN202110239664.3A 2021-03-04 2021-03-04 三维存储器及其制造方法 Active CN112909004B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110239664.3A CN112909004B (zh) 2021-03-04 2021-03-04 三维存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110239664.3A CN112909004B (zh) 2021-03-04 2021-03-04 三维存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN112909004A CN112909004A (zh) 2021-06-04
CN112909004B true CN112909004B (zh) 2022-01-07

Family

ID=76108610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110239664.3A Active CN112909004B (zh) 2021-03-04 2021-03-04 三维存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN112909004B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766865A (zh) * 2014-01-03 2015-07-08 三星电子株式会社 垂直型非易失性存储器件和垂直沟道非易失性存储器件
CN107623006A (zh) * 2016-07-14 2018-01-23 三星电子株式会社 存储器器件
CN109496356A (zh) * 2018-10-11 2019-03-19 长江存储科技有限责任公司 垂直存储器件
CN111341779A (zh) * 2018-12-19 2020-06-26 三星电子株式会社 三维半导体存储装置
CN112289800A (zh) * 2020-10-30 2021-01-29 长江存储科技有限责任公司 一种三维存储器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478561B2 (en) * 2015-01-30 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
US9859297B2 (en) * 2015-03-10 2018-01-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
KR102649162B1 (ko) * 2017-02-27 2024-03-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766865A (zh) * 2014-01-03 2015-07-08 三星电子株式会社 垂直型非易失性存储器件和垂直沟道非易失性存储器件
CN107623006A (zh) * 2016-07-14 2018-01-23 三星电子株式会社 存储器器件
CN109496356A (zh) * 2018-10-11 2019-03-19 长江存储科技有限责任公司 垂直存储器件
CN111341779A (zh) * 2018-12-19 2020-06-26 三星电子株式会社 三维半导体存储装置
CN112289800A (zh) * 2020-10-30 2021-01-29 长江存储科技有限责任公司 一种三维存储器件及其制造方法

Also Published As

Publication number Publication date
CN112909004A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN109346471B (zh) 形成三维存储器的方法以及三维存储器
US8120103B2 (en) Semiconductor device with vertical gate and method for fabricating the same
CN111710679B (zh) 存储器及其形成方法
US20240015968A1 (en) Vertical memory devices
KR20200036503A (ko) 수직형 메모리 장치
JP2011243960A (ja) 半導体装置及びその製造方法
US8841717B2 (en) Semiconductor device and method of forming the same
CN110808253A (zh) 三维存储器结构及其制备方法
KR101353343B1 (ko) 활성 영역 상에서 비트라인 패턴의 일 측부로부터 서로다른 거리들로 각각 이격되는 스토리지 노드들을 가지는반도체 장치들 및 그 형성방법들
CN108538841B (zh) 半导体结构及其制造方法
JP2020181977A (ja) ダイナミックランダムアクセスメモリデバイスおよびその製造方法
CN115332251A (zh) 半导体结构及其制造方法
CN112466880A (zh) 三维存储器及其制备方法
CN212136449U (zh) 存储器
US20230354583A1 (en) Method of fabricating semiconductor device
CN112909004B (zh) 三维存储器及其制造方法
CN110729305A (zh) 存储元件及其制造方法
CN112420724B (zh) 半导体器件及其制备方法
CN113241346B (zh) 半导体器件及其形成方法
CN101211919A (zh) 半导体器件
US10446573B2 (en) Semiconductor structure and method for forming the same
KR20170120251A (ko) 반도체 소자 및 그 형성 방법
CN112542459A (zh) 半导体器件及其制备方法
US20190280103A1 (en) Semiconductor structure and method for manufacturing the same
US11600622B2 (en) Method of forming semiconductor memory device comprises a bit line having a plurality of pins extending along a direction being perpendicular to a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant