CN115332251A - 半导体结构及其制造方法 - Google Patents

Abstract

本公开实施例涉及半导体技术领域，提供一种半导体结构及其制造方法，半导体结构中，基底；位于基底上，且沿第一方向延伸的电容结构，第一方向平行于基底；其中，电容结构包括下电极层、电容介电层以及上电极层，电容介电层保形覆盖下电极层沿第一方向上延伸的至少部分侧壁，上电极层覆盖电容介电层远离下电极层的表面，且下电极层具有台阶形貌，沿第一方向上，至少部分区域的下电极层在垂直于第一方向上的横截面积依次减小。本公开实施例至少有利于在提高半导体结构的集成密度的同时，提高电容结构的电容量。

Description

半导体结构及其制造方法

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种半导体结构及其制造方法。

背景技术

随着半导体结构的不断发展，其关键尺寸不断减小，但由于光刻机的限制，其关键尺寸的缩小存在极限，因此如何在一片晶圆上做出更高存储密度的芯片，是众多科研工作者和半导体从业人员的研究方向。二维或平面半导体器件中，存储单元均是水平方向上排列，因此，二维或平面半导体器件的集成密度可以由单位存储单元所占据的面积决定，则二维或平面半导体器件的集成密度极大地受到形成精细图案的技术影响，使得二维或平面半导体器件的集成密度的持续增大存在极限。因而，半导体器件的发展走向三维半导体器件。

然而，随着对电容量大的电容结构的需求增加，在提高半导体结构的集成密度的同时难以控制电容结构的尺寸，从而难以在电容结构在半导体结构中占用的布局空间与电容结构的电容量之间实现平衡。

发明内容

本公开实施例提供一种半导体结构及其制造方法，至少有利于在提高半导体结构的集成密度的同时，提高电容结构的电容量。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底；位于所述基底上，且沿第一方向延伸的电容结构，所述第一方向平行于所述基底；其中，所述电容结构包括下电极层、电容介电层以及上电极层，所述电容介电层保形覆盖所述下电极层沿所述第一方向上延伸的至少部分侧壁，所述上电极层覆盖所述电容介电层远离所述下电极层的表面，且所述下电极层具有台阶形貌，沿所述第一方向上，至少部分区域的所述下电极层在垂直于所述第一方向上的横截面积依次减小。

在一些实施例中，半导体结构还包括：沿第二方向和第三方向阵列排布的有源柱结构；与所述有源柱结构连接的字线和位线，所述字线环绕所述有源柱结构的沿所述第一方向上延伸的部分侧壁；其中，所述字线沿所述第二方向延伸，且所述位线沿所述第三方向延伸；或者，所述字线沿所述第三方向延伸，所述位线沿所述第二方向延伸；多个所述电容结构沿所述第二方向和所述第三方向阵列排布，所述电容结构与所述有源柱结构一一对应电连接，多个所述电容结构共用所述电容介电层和所述上电极层，所述第一方向、所述第二方向和所述第三方向两两相交。

在一些实施例中，所述半导体结构还包括：支撑层，所述支撑层位于所述下电极层沿所述第一方向上延伸的部分侧壁，与所述支撑层接触连接的所述下电极层为凸起区，所述凸起区在垂直于所述第一方向上的横截面积为第一面积，所述下电极层中与所述凸起区相邻的台阶区在垂直于所述第一方向上的横截面积为第二面积，所述第一面积大于所述第二面积。

在一些实施例中，所述支撑层环绕所述凸起区沿所述第一方向延伸的侧壁，所述电容介电层和所述支撑层共同覆盖所述下电极层沿所述第一方向延伸的侧壁。

在一些实施例中，沿第二方向上，所述凸起区具有相对的第一侧壁和第二侧壁，沿第三方向上，所述凸起区具有相对的第三侧壁和第四侧壁，所述支撑层位于所述第一侧壁和所述第二侧壁，所述电容介电层位于所述第三侧壁和所述第四侧壁。

在一些实施例中，所述半导体结构还包括与所述电容结构沿所述第一方向排布的晶体管结构，所述晶体管结构包括部分有源柱结构和部分字线，所述下电极层包括与所述晶体管结构电连接的所述台阶区，与所述晶体管结构电连接的所述台阶区在垂直于所述第一方向上的横截面积与所述第一面积相等。

根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，包括：提供基底；在所述基底上形成沿第一方向延伸的电容结构，所述第一方向平行于所述基底；其中，所述电容结构包括下电极层、电容介电层以及上电极层，所述电容介电层保形覆盖所述下电极层沿所述第一方向上延伸的至少部分侧壁，所述上电极层覆盖所述电容介电层远离所述下电极层的表面，且所述下电极层具有台阶形貌，沿所述第一方向上，至少部分区域的所述下电极层在垂直于所述第一方向上的横截面积依次减小。

在一些实施例中，所述制造方法还包括：形成沿第二方向和第三方向阵列排布的有源柱结构；形成与所述有源柱结构连接的字线和位线，所述字线环绕所述有源柱结构的沿所述第一方向上延伸的部分侧壁；形成所述电容结构的步骤包括：形成沿所述第二方向和所述第三方向阵列排布的多个所述电容结构，所述电容结构与所述有源柱结构一一对应电连接，多个所述电容结构共用所述电容介电层和所述上电极层，所述第一方向、所述第二方向和所述第三方向两两相交。

在一些实施例中，形成所述下电极层的步骤包括：在所述基底上形成多个半导体柱，多个半导体柱沿所述第二方向间隔排布且沿所述第一方向延伸，所述半导体柱包括沿所述第三方向上交替堆叠的第一半导体层和第二半导体层；形成介质层，所述介质层至少填充满相邻所述半导体柱的间隔；图形化所述介质层；刻蚀所述介质层露出的部分所述第二半导体层，以形成空穴结构；在所述空穴结构中形成初始下电极层，所述初始下电极层沿所述第二方向和所述第三方向间隔排布；采用第一刻蚀工艺去除在所述第一方向上的部分长度的所述第一半导体层；采用第二刻蚀工艺刻蚀露出的所述初始下电极层；交替进行多次所述第一刻蚀工艺和所述第二刻蚀工艺，以形成所述下电极层。

在一些实施例中，形成所述半导体柱的步骤包括：在所述基底上形成多层堆叠结构，所述堆叠结构包括沿所述第三方向上交替堆叠的初始第一半导体层和初始第二半导体层；图形化所述堆叠结构，以形成所述多个半导体柱。

在一些实施例中，所述半导体柱包括在所述第二方向上彼此相邻的第一半导体柱和第二半导体柱；图形化所述介质层的步骤包括：提供具有第一开口的第一掩膜层，所述第一开口沿所述第一方向延伸，且相邻所述第一开口之间的所述第一掩膜层与所述第一半导体柱和所述第二半导体柱之间的所述介质层正对，所述第一开口与位于所述第一半导体柱远离所述第二半导体柱的一侧的所述介质层正对；以所述第一掩膜层为掩膜刻蚀所述介质层，且剩余所述介质层与所述第一半导体层接触连接。

在一些实施例中，图形化所述介质层的步骤包括：提供具有第二开口的第二掩膜层，所述第二开口沿所述第二方向延伸；去除与所述第二开口正对的所述介质层。

在一些实施例中，在图形化所述介质层之后，在形成所述空穴结构之前，还包括：刻蚀所述介质层露出且与所述第二开口正对的所述第一半导体层，以形成第一间隔；形成支撑层，所述支撑层至少填充满所述第一间隔，且所述支撑层环绕所述第二半导体层沿所述第一方向延伸的部分侧壁；形成所述空穴结构的步骤还包括：刻蚀部分剩余的所述介质层以露出部分所述第二半导体层；形成所述初始下电极层的步骤中，所述支撑层环绕所述初始下电极层沿所述第一方向延伸的部分侧壁。

在一些实施例中，沿所述第二方向上，所述半导体柱包括相对的第五侧壁和第六侧壁，图形化所述介质层的步骤包括：提供具有第三开口的第三掩膜层，所述第三开口沿所述第二方向和所述第一方向间隔排布，且所述第三开口露出部分所述介质层；去除与所述第三开口正对的所述介质层，以形成第二间隔，所述第二间隔露出所述第五侧壁和所述第六侧壁。

在一些实施例中，在图形化所述介质层之后，在形成所述空穴结构之前，还包括：形成支撑层，所述支撑层至少填充满所述第二间隔；形成所述空穴结构的步骤还包括：刻蚀部分剩余的所述介质层以露出部分所述第二半导体层；形成所述初始下电极层的步骤中，所述支撑层位于所述初始下电极层在所述第二方向上相对的两侧。

本公开实施例提供的技术方案至少具有以下优点：

下电极层具有台阶形貌，且沿第一方向上，至少部分区域的下电极层在垂直于第一方向上的横截面积依次减小，如此，下电极层的表面除了沿第一方向延展，还沿垂直于第一方向的方向延展，有利于在不增加下电极层沿第一方向的长度的前提下，增大下电极层的表面积。而且，电容介电层保形覆盖下电极层，则电容介质层的表面形貌与下电极层的表面形貌一致，如此，上电极层与下电极层之间的正对面积主要由下电极层的表面形貌决定，则增大下电极层的表面积，有利于增大上电极层和下电极层之间的正对面积，从而有利于增大电容结构的电容量，而且，有利于在不增大电容结构在第一方向的长度的基础上，增大电容结构的电容量，即有利于在提高半导体结构的集成密度的同时，提高电容结构的电容量。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一实施例提供的半导体结构的一种局部立体结构示意图；

图2为本公开一实施例提供的半导体结构的另一种局部立体结构示意图；

图3为本公开一实施例提供的半导体结构的一种俯视结构示意图；

图4为图3所示半导体结构沿第一截面方向AA1、沿第二截面方向BB1以及沿第三截面方向CC1的局部剖面示意图；

图5为本公开一实施例提供的半导体结构的另一种俯视结构示意图；

图6为图5所示半导体结构沿第一截面方向AA1、沿第二截面方向BB1以及沿第三截面方向CC1的局部剖面示意图；

图7为本公开一实施例提供的半导体结构的又一种俯视结构示意图；

图8为图7所示半导体结构沿第一截面方向AA1、沿第二截面方向BB1以及沿第三截面方向CC1的局部剖面示意图；

图9至图24为本公开另一实施例提供的半导体结构的制造方法各步骤对应的局部剖面示意图。

具体实施方式

由背景技术可知，半导体结构中电容结构的电容量以及集成密度均有待提高。

本公开实施提供一种半导体结构及其制造方法，半导体结构中，下电极层具有台阶形貌，且沿第一方向上，至少部分区域的下电极层在垂直于第一方向上的横截面积依次减小，如此，下电极层的表面除了沿第一方向延展，还沿垂直于第一方向的方向延展，有利于在不增加下电极层沿第一方向的长度的前提下，增大下电极层的表面积。而且，电容介电层保形覆盖下电极层，则电容介质层的表面形貌与下电极层的表面形貌一致，如此，上电极层与下电极层之间的正对面积主要由下电极层的表面形貌决定，则增大下电极层的表面积，有利于增大上电极层和下电极层之间的正对面积，从而有利于增大电容结构的电容量，而且，有利于在不增大电容结构在第一方向的长度的基础上，增大电容结构的电容量，即有利于在提高半导体结构的集成密度的同时，提高电容结构的电容量。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。

本申请一实施例提供一种半导体结构，以下将结合附图对本申请一实施例提供的半导体结构进行详细说明。图1为本公开一实施例提供的半导体结构的一种局部立体结构示意图；

图2为本公开一实施例提供的半导体结构的另一种局部立体结构示意图；图3为本公开一实施例提供的半导体结构的一种俯视结构示意图；图4为图3所示半导体结构沿第一截面方向AA1、沿第二截面方向BB1以及沿第三截面方向CC1的局部剖面示意图；图5为本公开一实施例提供的半导体结构的另一种俯视结构示意图；图6为图5所示半导体结构沿第一截面方向AA1、沿第二截面方向BB1以及沿第三截面方向CC1的局部剖面示意图；图7为本公开一实施例提供的半导体结构的又一种俯视结构示意图；图8为图7所示半导体结构沿第一截面方向AA1、沿第二截面方向BB1以及沿第三截面方向CC1的局部剖面示意图。

参考图1至图8，半导体结构包括：基底100；位于基底100上，且沿第一方向X延伸的电容结构101，第一方向X平行于基底100；其中，电容结构101包括下电极层111、电容介电层121以及上电极层131，电容介电层121保形覆盖下电极层111沿第一方向X上延伸的至少部分侧壁，上电极层131覆盖电容介电层121远离下电极层111的表面，且下电极层111具有台阶形貌，沿第一方向X上，至少部分区域的下电极层111在垂直于第一方向X上的横截面积依次减小。

需要说明的是，保形覆盖指的是所覆盖结构上淀积的薄膜厚度相同，因此，电容介电层121保形覆盖下电极层111沿第一方向X上延伸的至少部分侧壁，则电容介电层121的表面形貌与下电极层111被电容介电层121覆盖的表面形貌一致，如此，上电极层131与下电极层111之间的正对面积主要由下电极层111的表面形貌决定。

其中，下电极层111具有台阶形貌，且沿第一方向X上，至少部分区域的下电极层111在垂直于第一方向X上的横截面积依次减小，如此，下电极层111的表面除了沿第一方向X延展，还沿垂直于第一方向X的方向延展，有利于在不增加下电极层111沿第一方向X的长度的前提下，增大下电极层111的表面积，从而有利于增大上电极层131与下电极层111之间的正对面积，以在不增大电容结构101在第一方向X的长度的基础上，增大电容结构101的电容量，即有利于在提高半导体结构的集成密度的同时，提高电容结构101的电容量。

需要说明的是，下电极层111具有台阶形貌，沿第一方向X上，至少部分区域的下电极层111在垂直于第一方向X上的横截面积依次减小的实施例至少包括以下两种实施例：

在一些实施例中，参考图1至图4，沿第一方向X上，整个下电极层111在垂直于第一方向X上的横截面积依次减小，即台阶形貌的变化趋势一致，使得下电极层111的表面除了沿第一方向X延展，还沿垂直于第一方向X的方向延展，有利于在不增加下电极层111沿第一方向X的长度的前提下，增大下电极层111的表面积，从而有利于增大上电极层131与下电极层111之间的正对面积。

需要说明的是，图1、图2以及图4中以下电极层111分为在第一方向X上横截面积依次减小的三段为示例，在实际应用中，对下电极层111在第一方向X上被分为横街面积不同的段数不做限制，只需满足下电极层111的表面除了沿第一方向X延展，还沿垂直于第一方向X的方向延展即可。

在另一些实施例中，参考图5至图8，部分区域的下电极层111在垂直于第一方向X上的横截面积依次减小，下电极层111在垂直于第一方向X上的横截面积先依次减小然后还会增大，如此，有利于形成表面形状为凹凸不平的台阶形貌的下电极层111，有利于进一步的提高下电极层111沿垂直于第一方向X的方向延展的总面积，以进一步增大下电极层111的表面积，从而进一步增大上电极层131与下电极层111之间的正对面积。需要说明的是，图3、图5及图7中未直观显示出下电极层111凹凸不平的形貌，可以理解的是，图3、图5及图7中所示的下电极层111与支撑层105接触连接的表面形貌，与图6示意出的表面形貌凹凸不平的下电极层111的表面形貌基本一致。后续会对图2至图8所示的示例进行详细说明。

以下将结合图1至图8对本公开实施例进行更为详细的说明。

在一些实施例中，参考图3中图8，上电极层131可以为双层结构，具体的，上电极层131可以包括保形覆盖电容介电层121远离下电极层111的表面的扩散阻挡层181，以及覆盖扩散阻挡层181表面的导电层191。其中，扩散阻挡层181有利于阻挡导电层191中的导电材料向电容介电层121中的扩散，以保证电容介电层121良好的绝缘性能以及保证导电层191良好的导电性能。在一个例子中，扩散阻挡层181的材料可以为氮化钛，导电层191的材料可以为多晶硅。

在一些实施例中，参考图1和图2，半导体结构还可以包括：沿第二方向Y和第三方向Z阵列排布的有源柱结构102；与有源柱结构102连接的字线103和位线104，字线103环绕有源柱结构102的沿第一方向X上延伸的部分侧壁。其中，多个电容结构101(参考图3)沿第二方向Y和第三方向Z阵列排布，电容结构101与有源柱结构102一一对应电连接，多个电容结构101共用电容介电层121和上电极层131，第一方向X、第二方向Y和第三方向Z两两相交。

关于字线103、位线104以及有源柱结构102之间的布局方式至少包括以下两种实施例。

在一些实施例中，参考图1，字线103沿第二方向Y延伸，且位线104沿第三方向Z延伸。可以理解的是，位线104可以沿第二方向Y间隔排布，即沿第二方向Y间隔排布的多个下电极层111与不同的位线104对应，且沿第二方向Y间隔排布的多个下电极层111与同一字线103对应。如此，有利于在提高半导体结构中字线103、位线104和电容结构101的集成密度的同时，降低半导体结构中对多个存储单元的控制复杂度。

在另一些实施例中，参考图2，字线103沿第三方向Z延伸，位线104沿第二方向Y延伸。可以理解的是，位线104可以沿第三方向Z间隔排布，即沿第三方向Z间隔排布的多个下电极层111与不同的位线104对应，且沿第三方向Z间隔排布的多个下电极层111与同一字线103对应。如此，有利于在提高半导体结构中字线103、位线104和电容结构101的集成密度的同时，降低半导体结构中对多个存储单元的控制复杂度。

上述两种实施例中，有源柱结构102在第一方向X上具有相对的两端，两端中的一者与位线104接触连接，另一者与电容结构101(参考图3)中的下电极层111接触连接，位线104在第一方向X上具有相对的两侧，两侧分别与不同的有源柱结构102接触连接。而且，字线103环绕有源柱结构102，可以理解的是，沿第一方向X上，有源柱结构102包括依次排列的第一区、沟道区以及第二区，字线103环绕沟道区沿第一方向X延伸的侧壁，且字线103包括环绕沟道区的栅极介质层和栅极，其中，栅介质层可以仅环绕沟道区，即栅极介质层与有源柱结构102一一对应，栅极沿第二方向Y或第三方向Z延伸，即栅极可以与多个有源柱结构102对应，使得字线103整体沿第二方向Y或第三方向Z延伸。

需要说明的是，为了清晰显示本公开一实施例提供的半导体结构的特点，图1和图2中仅示意出了电容结构101(参考图3)中的下电极层111，且图1和图2中未示意出隔离相邻相同结构之间的介质层。此外，图1至图8中均以：沿有源柱结构102远离位线104的方向，至少部分区域的下电极层111在垂直第一方向X上的横截面积依次减小为示例，在实际应用中，也可以是沿有源柱结构102靠近位线104的方向，至少部分区域的下电极层111在垂直第一方向X上的横截面积依次减小。

在一些实施例中，参考图4、图6和图8，电容结构101的数量由下电极层111的数量决定，多个电容结构101可以共用电容介电层121和上电极层131。在实际应用中，也可以通过刻蚀工艺，使得电容介电层121仅与下电极层111一一对应，或者上电极层131仅与下电极层111一一对应。

需要说明的是，图3、图5和图7中均以透视的方式示意出上电极层131覆盖的电容介电层121以及下电极层111。

在一些实施例中，参考图5至图8，半导体结构还可以包括：支撑层105，支撑层105位于下电极层111沿第一方向X上延伸的部分侧壁，与支撑层105接触连接的下电极层111为凸起区141，凸起区141在垂直于第一方向X上的横截面积为第一面积，下电极层111中与凸起区141相邻的台阶区151的部分区域在垂直于第一方向X上的横截面积为第二面积，第一面积大于第二面积。

需要说明的是，图8所示的下电极层111在第二方向Y上的两个侧壁的形貌，与图6示意出的下电极层111的表面形貌一致。而且，与凸起区141相邻的台阶区151的部分区域指的是：部分与凸起区141接触连接的下电极层111，该部分下电极层111在垂直于第一方向X上的横截面积为第二面积。在实际应用中，参考图6，在支撑层105的数量大于1个时，部分凸起区141和与该凸起区141接触连接的部分下电极层111在垂直于第一方向X上的横截面积不同，其他部分凸起区141和与该凸起区141接触连接的部分下电极层111在垂直于第一方向X上的横截面积可以相同，可根据实际情况设计凸起区141与该凸起区141接触连接的部分下电极层111在垂直于第一方向X上的横截面积的差异，即只需满足一个支撑层105对应的凸起区141与该凸起区141相邻的台阶区151的部分区域在垂直于第一方向X上的横截面积不同即可。

可以理解的是，凸起区141与台阶区151在第一方向X上相邻，且凸起区141与部分台阶区151在垂直于第一方向X上的横截面积存在差异，则能够形成表面形貌凹凸不平的下电极层111，以增大下电极层111的表面积。而且，继续参考图6，下电极层111可以包括两个凸起区141以及三个台阶区151，且部分台阶区151自身在第一方向X上的横截面积也存在变化，如此，有利于进一步的提高下电极层111沿垂直于第一方向X的方向延展的总面积，以进一步增大下电极层111的表面积。可以理解的是，下电极层111中凸起区141和台阶区151的划分与支撑层105环绕的下电极层111的区域有关，凸起区141与支撑层105正对，即与支撑层105接触连接的那部分下电极层111称之为凸起区141，下电极层111中剩余的其他部分均为台阶区151。

而且，由于对电容量大的电容结构101的需求增加，使得电容结构101在第一方向X上的布局长度较大，在半导体结构中增设支撑层105，使支撑层105环绕下电极层111沿第一方向X延伸的部分侧壁，以对长度较长的电容结构101进行固定和支撑，避免电容结构101的坍塌，以提高半导体结构的稳定性。

需要说明的是，图5及图6中以半导体结构中包括2个支撑层105为示例，在实际应用中，半导体结构中可以仅包括1个支撑层105，该支撑层105环绕下电极层111处于中间部位的侧壁；或者半导体结构中可以仅包括3个支撑层105，多个支撑层105均环绕下电极层111的部分侧壁，且多个支撑层105均匀分布在沿下电极层111沿第一方向X的布局长度上，即本公开一实施例对支撑层105的数量以及分布情况不做限制，可根据实际需求进行调整。

关于支撑层105与下电极层111之间的相对位置关系至少包括以下两种实施例。

在一些实施例中，参考图5和图6，支撑层105环绕凸起区141沿第一方向X延伸的侧壁，电容介电层121和支撑层105共同覆盖下电极层111沿第一方向X延伸的侧壁。

需要说明的是，为了便于描述，图5和图6中以下电极层111为长方体为示例，在实际应用中，下电极层111也可以为圆柱体。

可以理解的是，图5和图6中示意出的下电极层111具有四个沿第一方向X延伸的侧壁，支撑层105环绕凸起区141沿第一方向X延伸的侧壁指的是，支撑层105环绕凸起区141沿第一方向X延伸四个侧壁。

需要说明的是，部分凸起区141的四个侧壁均被支撑层105环绕，部分凸起区141的某一段被支撑层105环绕，剩余段落的凸起区141被电容介电层121环绕。

在另一些实施例中，参考图7和图8，沿第二方向Y上，凸起区141的宽度保持不变，沿第三方向Z上，凸起区141的宽度减薄。沿第二方向Y上，凸起区141具有相对的第一侧壁a和第二侧壁b，沿第三方向Z上，凸起区141具有相对的第三侧壁c和第四侧壁d，支撑层105位于第一侧壁a和第二侧壁b，电容介电层121位于第三侧壁c和第四侧壁d。

可以理解的是，相邻下电极层111之间由电容介电层121和支撑层105共同实现电绝缘。

上述两种实施例中，通过增设支撑层105不仅有利于进一步增大下电极层111的表面积，以增大上电极层131与下电极层111之间的正对面积，还有利于增加下电极层111在第一方向X上的横截面积较大的区域在下电极层111中所占的比例，既有利于提高下电极层111整体的体积，以降低下电极层111自身的电阻，从而有利于降低下电极层111与有源柱结构102(参考图1)之间的接触电阻，以提高半导体结的电学性能。

在一些实施例中，参考图1、图2和图6，半导体结构还可以包括：与电容结构101沿第一方向X排布的晶体管结构106，晶体管结构106包括部分有源柱结构102和部分字线103，下电极层111包括与晶体管结构106电连接的台阶区151，与晶体管结构106电连接的台阶区151在垂直于第一方向X上的横截面积与第一面积相等。可以理解的是，与晶体管结构106电连接的台阶区151指的是：与晶体管结构106中的有源柱结构102接触连接的台阶区151，该台阶区151在垂直于第一方向X上的横截面积与第一面积相等，有利于保证晶体管结构106与下电极层111之间具有较大的接触面积，有利于降低晶体管结构106与下电极层111之间的接触电阻，与此同时，在利用交替排布的台阶区151以及凸起区141构成下电极层111，以增大下电极层111的表面积的基础上，还有利于增大下电极层111整体的体积，以降低下电极层111自身的接触电阻。

需要说明的是，图1至图8中均以下电极层111既沿第二方向Y间隔排布又沿第三方向Z间隔排布为示例，在实际应用中，下电极层111可以仅沿第二方向Y间隔排布或者仅沿第三方向Z间隔排布为示例。

综上所述，下电极层111具有台阶形貌，且沿第一方向X上，至少部分区域的下电极层111在垂直于第一方向X上的横截面积依次减小，如此，下电极层111的表面除了沿第一方向X延展，还沿垂直于第一方向X的方向延展，有利于在不增加下电极层111沿第一方向X的长度的前提下，增大下电极层111的表面积。而且，电容介电层121保形覆盖下电极层111,如此，有利于增大上电极层131和下电极层111之间的正对面积，从而有利于增大电容结构101的电容量，而且，有利于在不增大电容结构101在第一方向X的长度的基础上，增大电容结构101的电容量，即有利于在提高半导体结构的集成密度的同时，提高电容结构101的电容量。

本公开另一实施例还提供一种半导体结构的制造方法，用于制备前述实施例提供的半导体结构。以下将结合图1至图24对本公开另一实施例提供的半导体结构的制造方法进行详细说明。图9至图24为本公开另一实施例提供的半导体结构的制造方法各步骤对应的局部剖面示意图。需要说明的是，与前述实施例相同或相应的部分在此不再赘述。

需要说明的是，图9至图24中除图12、图20和图23之外的附图均为半导体结构沿第一截面方向AA1、沿第二截面方向BB1以及沿第三截面方向CC1的局部剖面示意图；图12为图11所示的半导体结构的制造方法中第一掩膜层的俯视结构示意图；图20为图19所示的半导体结构的制造方法中第二掩膜层的俯视结构示意图；图23为图22所示的半导体结构的制造方法中第三掩膜层的俯视结构示意图。

参考图9至图24，半导体结构的制造方法包括：提供基底100；在基底100上形成沿第一方向X延伸的电容结构101，第一方向X平行于基底100；其中，电容结构101包括下电极层111、电容介电层121以及上电极层131，电容介电层121保形覆盖下电极层111沿第一方向X上延伸的至少部分侧壁，上电极层131覆盖电容介电层121远离下电极层111的表面，且下电极层111具有台阶形貌，沿第一方向X上，至少部分区域的下电极层111在垂直于第一方向X上的横截面积依次减小。如此，有利于在不增加下电极层111沿第一方向X的长度的前提下，增大下电极层111的表面积。

在一些实施例中，参考图1和图2，半导体结构的制造方法还可以包括：形成沿第二方向X和第三方向Y阵列排布的有源柱结构102；形成与有源柱结构102连接的字线103和位线104，字线103环绕有源柱结构102的沿第一方向X上延伸的部分侧壁。

需要说明的是，字线103、位线104以及有源柱结构102之间的布局方式至少包括以下两种实施例：在一些实施例中，参考图1，字线103沿第二方向Y延伸，且位线104沿第三方向Z延伸；在另一些实施例中，参考图2，字线103沿第三方向Z延伸，位线104沿第二方向Y延伸。

需要说明的是，本公开实施例对字线103、位线104以及有源柱结构102三者之间的形成顺序以及三者的具体形成方法不做限制。

参考图3至图24，形成电容结构101的步骤可以包括：形成沿第二方向Y和第三方向Z阵列排布的多个电容结构101，电容结构101与有源柱结构102一一对应电连接，多个电容结构101共用电容介电层121和上电极层131，第一方向X、第二方向Y和第三方向Z两两相交。在实际应用中，也可以通过刻蚀工艺，使得电容介电层121与下电极层111一一对应和/或上电极层131与下电极层111一一对应。

在一些实施例中，形成下电极层111可以包括如下步骤：

参考图9至图10，在基底100上形成多个半导体柱107，多个半导体柱107沿第二方向Y间隔排布且沿第一方向X延伸，半导体柱107包括沿第三方向Z上交替堆叠的第一半导体层117和第二半导体层127。在一个例子中，第一半导体层117的材料可以为锗化硅，第二半导体层127的材料可以为硅，且第二半导体层127中可以掺杂N型离子或P型离子，其中，N型离子可以为砷离子、磷离子或者锑离子中的至少一种，P型离子可以为硼离子、铟离子或者镓离子中的至少一种。

在一些实施例中，形成半导体柱107的步骤可以包括：参考图9，在基底100上形成多层堆叠结构137，堆叠结构137包括沿第三方向Z上交替堆叠的初始第一半导体层147和初始第二半导体层157；结合参考图9和图10，图形化堆叠结构137，以形成多个半导体柱107。

在一些实施例中，图形化堆叠结构137的步骤可以包括：参考图9，在堆叠结构137远离基底100的顶面形成具有第四开口169的第四掩膜层179，其中，第四开口169沿第一方向X延伸，且沿第二方向Y上间隔排布；以第四掩膜层179为掩膜，透过第四开口169刻蚀堆叠结构137，以形成沿第二方向Y间隔排布且沿第一方向X延伸的多个半导体柱107，第四开口169与相邻半导体柱107间的间隔对应。

需要说明的是，形成晶体管结构106(参考图1)的步骤在形成半导体柱107之后进行，本公开另一实施例提供的制造方法对形成晶体管结构106的具体工艺不做限制。此外，形成位线104的步骤可以在形成半导体柱107之后进行，也可以在形成半导体柱107之前进行，本公开另一实施例提供的制造方法对形成位线104和形成半导体柱107的先后顺序不做限制。

参考图11，形成介质层108，介质层108至少填充满相邻半导体柱107的间隔。图11中以介质层108不仅填充满相邻半导体柱107的间隔，而且还位于半导体柱107远离基底100的顶面，即介质层108远离基底100的顶面高于半导体柱107远离基底100的顶面为示例，在实际应用中，介质层108可以仅填充满相邻半导体柱107的间隔，即介质层108远离基底100的顶面与半导体柱107远离基底100的顶面齐平。在一个例子中，介质层108的材料可以为氧化硅。

参考图11至图13以及图19至图24，图形化介质层108。需要说明的是，图形化介质层108的作用之一是：在露出半导体柱107沿第三方向Z上延伸的至少部分侧壁的同时，形成后续用支撑下电极层111的支撑结构，支撑结构有利于避免后续形成电容结构101的步骤中下电极层111坍塌。后续会对图形化介质层108的具体步骤进行详细说明。

参考图11至图13，刻蚀介质层108露出的部分第二半导体层127，以形成空穴结构118。

结合参考图13和图14，在空穴结构118中形成初始下电极层161，初始下电极层161沿第二方向Y和第三方向Z间隔排布。

在一些实施例中，在形成初始下电极层161之后，在对初始下电极层161进行刻蚀处理之前，半导体结构的制造方法还可以包括：参考图14，形成隔离层128，隔离层128填充满剩余的空穴结构118。

参考图15，采用第一刻蚀工艺去除在第一方向X上的部分长度的第一半导体层117。

需要说明的是，介质层108和隔离层128均位于相邻初始下电极层161的部分间隔中，且图5所示的示例中，介质层108还位于初始下电极层161远离基底100的顶面上，在采用第一刻蚀工艺去除部分第一半导体层117的步骤中，也去除与被去除的第一半导体层117正对的介质层108和隔离层128，以露出部分初始下电极层161沿第一方向X延伸的所有侧壁。可以理解的是，与被去除的第一半导体层117正对的介质层108和隔离层128指的是，在基底100上的正投影与被去除的第一半导体层117在基底100上的正投影重合的介质层108，以及在基底100上的正投影与被去除的第一半导体层117在基底100上的正投影重合的隔离层128。

结合参考图15和图16，采用第二刻蚀工艺刻蚀露出的初始下电极层161，以形成部分区域在垂直于第一方向X上横截面积更小的初始下电极层161。

参考图15指图18，交替进行多次第一刻蚀工艺和第二刻蚀工艺，以形成下电极层111。

需要说明的是，每次第一刻蚀工艺去除在第一方向X上的部分长度的第一半导体层117的步骤中，均会同时去除与被去除的第一半导体层117正对的介质层108和隔离层128，可以理解的是，第一刻蚀工艺的作用之一为露出部分初始下电极层161沿第一方向X延伸的所有侧壁，便于后续第二刻蚀工艺对该部分露出的初始下电极层161进行刻蚀。每次第二刻蚀工艺均是对与该第二刻蚀工艺对应的第一刻蚀工艺露出的初始下电极层161的侧壁进行刻蚀，以缩减该部分初始下电极层161在垂直于第一方向X上横截面积。如此，有利于形成具有台阶形貌的下电极层111，且沿第一方向X上，至少部分区域的下电极层111在垂直于第一方向X上的横截面积依次减小。

此外，参考图15，进行第一次第一刻蚀工艺，去除在第一方向X上的部分长度的第一半导体层117；参考图16，进行第一次第二刻蚀工艺，刻蚀露出的初始下电极层161，以形成部分区域在垂直于第一方向X上横截面积更小的初始下电极层161；参考图17，进行第二次第一刻蚀工艺和第二次第二刻蚀工艺；参考图18，进行第三次第一刻蚀工艺，以形成下电极层111，并暴露出下电极层111沿第一方向X上延伸的整个侧壁，便于后续在下电极层111沿第一方向X上延伸的整个侧壁上形成电容介电层和上电极层。可以理解的是，图15至图18所示的下电极层111的制造方法以进行了三次第一刻蚀工艺和两次第二刻蚀工艺，以形成下电极层111，在实际应用中，对进行第一刻蚀工艺的次数以及进行第二刻蚀工艺的次数不做限制，只需最终形成的下电极层111具有台阶形貌，且沿第一方向X上，至少部分区域的下电极层111在垂直于第一方向X上的横截面积依次减小即可。

需要说明的是，在经历了第一次第一刻蚀工艺和第一次第二刻蚀工艺之后，经历第二次第一刻蚀工艺所露出的初始下电极层161在经历第二次第二刻蚀工艺时，第二次第一刻蚀工艺和/或第二次第二刻蚀工艺也可以对经历第一次第一刻蚀工艺所露出的初始下电极层161进行刻蚀。以此类推，后一次第一刻蚀工艺和/或后一次第二刻蚀工艺均可以对前一次第一刻蚀工艺露出的初始下电极层161进行进一步刻蚀。

以下通过三种实施例对图形化介质层108的步骤进行详细说明。

在一些实施例中，参考图11和图12，半导体柱107可以包括在第二方向X上彼此相邻的第一半导体柱167和第二半导体柱177；图形化介质层108的步骤可以包括：提供具有第一开口109的第一掩膜层119，第一开口109沿第一方向X延伸，且相邻第一开口109之间的第一掩膜层119与第一半导体柱167和第二半导体柱177之间的介质层108正对，第一开口109与位于第一半导体柱167远离第二半导体柱177的一侧的介质层108正对。

需要说明的是，相邻第一开口109之间的第一掩膜层119与第一半导体柱167和第二半导体柱177之间的介质层108正对指的是：第一半导体柱167和第二半导体柱177之间的介质层108在基底100上的正投影位于相邻第一开口109之间的第一掩膜层119在基底100上的正投影中。第一开口109与位于第一半导体柱167远离第二半导体柱177的一侧的介质层108正对指的是：第一半导体柱167远离第二半导体柱177的一侧的介质层108在基底100上的正投影位于第一开口109在基底100上的正投影中。此外，一第一开口109与位于第一半导体柱167远离第二半导体柱177的一侧的介质层108正对，另一第一开口109与位于第二半导体柱177远离第一半导体柱167的一侧的介质层108正对。

可以理解的是，相邻第一开口109之间间隔有两个半导体柱107，即第一半导体柱167和第二半导体柱177，则位于第一半导体柱167和第二半导体柱177之间的介质层108会被保留，以作为刻蚀初始下电极层161以形成下电极层111的步骤中对初始下电极层161起支撑作用的支撑结构。

结合参考图11和图13，以第一掩膜层119为掩膜刻蚀介质层108，且剩余介质层108与第一半导体层117接触连接。可以理解的是，在一个例子中，在以第一掩膜层119为掩膜刻蚀介质层108的步骤中，半导体柱107中的第二半导体层127也被去除，为避免第一半导体层117的坍塌，剩余介质层108可以作为第一半导体层117的支撑结构，也便于后续刻蚀初始下电极层以形成下电极层的步骤中对初始下电极层起支撑作用，以及对形成的下电极层起支撑作用。在另一个例子中，也可以是在以第一掩膜层119为掩膜刻蚀介质层108之后，再对剩余介质层108暴露出的第二半导体层127进行刻蚀。

在另一些实施例中，参考图19至图21，图形化介质层108可以包括如下步骤：

参考图19和图20，提供具有第二开口129的第二掩膜层139，第二开口129沿第二方向Y延伸；结合参考图19和图21，去除与第二开口129正对的介质层108，需要说明的是，与第二开口129正对的介质层108指的是，在基底100上的正投影与第二开口129在基底100上的正投影重合的介质层108。

在一些实施例中，在图形化介质层108之后，在形成空穴结构118(参考图13)之前，半导体结构的制造方法还可以包括：继续参考图19和图21，刻蚀介质层108露出且与第二开口129正对的第一半导体层117，以形成第一间隔；形成支撑层105，支撑层105至少填充满第一间隔，且支撑层105环绕第二半导体层127沿第一方向X延伸的部分侧壁。需要说明的是，与第二开口129正对的第一半导体层117指的是，在基底100上的正投影与第二开口129在基底100上的正投影重合的第一半导体层117。

可以理解的是，参考图21，支撑层105环绕部分第二半导体层127沿第一方向X延伸的四个侧壁，一个支撑层105环绕沿第一方向X和第二方向Y阵列排布的多个第二半导体层127的部分侧壁。

结合参考图21、图5和图6，形成空穴结构118(参考图13)的步骤还可以包括：刻蚀部分剩余的介质层108以露出部分第二半导体层127，可以理解的是，刻蚀部分剩余的介质层108可以是以支撑层105为掩膜去除全部的介质层108，后续去除第二半导体层127以形成空穴结构118；形成初始下电极层161(参考图14)的步骤中，支撑层105环绕初始下电极层161沿第一方向X延伸的部分侧壁，可以理解的是，去除第二半导体层127以形成空穴结构118的步骤中，支撑层105用于支撑第一半导体层117，以避免第一半导体层117的坍塌，也便于后续刻蚀初始下电极层161以形成下电极层111的步骤中对初始下电极层161起支撑作用，以及对形成的下电极层111起支撑作用。

需要说明的是，刻蚀初始下电极层161以形成下电极层111的步骤与前述实施例基本一致，在此不做赘述，区别在于支撑层105在第一刻蚀工艺和第二刻蚀工艺中不会被去除，即采用第二刻蚀工艺刻蚀露出的初始下电极层161的步骤中，支撑层105环绕的初始下电极层161不会被刻蚀，从而有利于形成如图6所述表面形貌凹凸不平的下电极层111。

在又一些实施例中，参考图22至图24，沿第二方向Y上，半导体柱107包括相对的第五侧壁e和第六侧壁f，图形化介质层108的步骤可以包括：提供具有第三开口149的第三掩膜层159，第三开口149沿第二方向Y和第一方向X间隔排布，且第三开口149露出部分介质层108；去除与第三开口149正对的介质层108，以形成第二间隔，第二间隔露出第五侧壁e和第六侧壁f。需要说明的是，与第三开口149正对的介质层108指的是，在基底100上的正投影与第三开口149在基底100上的正投影重合的介质层108。如此，沿第三方向Z上间隔排布的第一半导体层117不会被去除。

在一些实施例中，在图形化介质层108之后，在形成空穴结构118(参考图13)之前，半导体结构的制造方法还可以包括：继续参考图22至图24，形成支撑层105，支撑层105至少填充满第二间隔，可以理解的是，支撑层105位于第五侧壁e和第六侧壁f上，支撑层105将沿第二方向Y上排布的第二半导体层127间隔开，第一半导体层117将沿第三方向Z上排布的第二半导体层127间隔开。

结合参考图24、图5和图6，形成空穴结构118(参考图13)还可以包括：刻蚀部分剩余的介质层108以露出部分第二半导体层127，可以理解的是，刻蚀部分剩余的介质层108可以是以支撑层105为掩膜去除全部的介质层108，后续去除第二半导体层127以形成空穴结构118；形成初始下电极层161(参考图14)的步骤中，支撑层105位于初始下电极层161在第二方向Y上相对的两侧。可以理解的是，去除第二半导体层127以形成空穴结构118的步骤中，支撑层105用于支撑第一半导体层117，以避免第一半导体层117的坍塌，也便于后续刻蚀初始下电极层161以形成下电极层111的步骤中对初始下电极层161起支撑作用，以及对形成的下电极层111起支撑作用。

需要说明的是，刻蚀初始下电极层161以形成下电极层111的步骤与前述实施例基本一致，在此不做赘述，区别在于支撑层105在第一刻蚀工艺和第二刻蚀工艺中不会被去除，即后续进行第一刻蚀工艺时，初始下电极层161在第二方向Y上相对的两侧会被支撑层105保护不被刻蚀，初始下电极层161在第三方向Z上相对的两侧暴露在外，后续进行第二刻蚀时，会对初始下电极层161在第三方向Z上相对的两侧进行刻蚀，以缩减初始下电极层161在垂直于第一方向X上的横截面积。

综上所述，本公开另一实施例提供的半导体结构的制造方法中，有利于形成具有台阶形貌的下电极层111，且沿第一方向X上，至少部分区域的下电极层111在垂直于第一方向X上的横截面积依次减小，从而有利于在不增加下电极层111沿第一方向X的长度的前提下，增大下电极层111的表面积。而且，电容介电层121保形覆盖下电极层111,如此，有利于增大上电极层131和下电极层111之间的正对面积，从而有利于增大电容结构101的电容量，而且，有利于在不增大电容结构101在第一方向X的长度的基础上，增大电容结构101的电容量，即有利于在提高半导体结构的集成密度的同时，提高电容结构101的电容量。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种半导体结构，其特征在于，包括：

基底；

位于所述基底上，且沿第一方向延伸的电容结构，所述第一方向平行于所述基底；

其中，所述电容结构包括下电极层、电容介电层以及上电极层，所述电容介电层保形覆盖所述下电极层沿所述第一方向上延伸的至少部分侧壁，所述上电极层覆盖所述电容介电层远离所述下电极层的表面，且所述下电极层具有台阶形貌，沿所述第一方向上，至少部分区域的所述下电极层在垂直于所述第一方向上的横截面积依次减小。

2.如权利要求1所述的半导体结构，其特征在于，还包括：

沿第二方向和第三方向阵列排布的有源柱结构；

与所述有源柱结构连接的字线和位线，所述字线环绕所述有源柱结构的沿所述第一方向上延伸的部分侧壁；

其中，所述字线沿所述第二方向延伸，且所述位线沿所述第三方向延伸；或者，所述字线沿所述第三方向延伸，所述位线沿所述第二方向延伸；

多个所述电容结构沿所述第二方向和所述第三方向阵列排布，所述电容结构与所述有源柱结构一一对应电连接，多个所述电容结构共用所述电容介电层和所述上电极层，所述第一方向、所述第二方向和所述第三方向两两相交。

3.如权利要求1或2所述的半导体结构，其特征在于，还包括：支撑层，所述支撑层位于所述下电极层沿所述第一方向上延伸的部分侧壁，与所述支撑层接触连接的所述下电极层为凸起区，所述凸起区在垂直于所述第一方向上的横截面积为第一面积，所述下电极层中与所述凸起区相邻的台阶区的部分区域在垂直于所述第一方向上的横截面积为第二面积，所述第一面积大于所述第二面积。

4.如权利要求3所述的半导体结构，其特征在于，所述支撑层环绕所述凸起区沿所述第一方向延伸的侧壁，所述电容介电层和所述支撑层共同覆盖所述下电极层沿所述第一方向延伸的侧壁。

5.如权利要求3所述的半导体结构，其特征在于，沿第二方向上，所述凸起区具有相对的第一侧壁和第二侧壁，沿第三方向上，所述凸起区具有相对的第三侧壁和第四侧壁，所述支撑层位于所述第一侧壁和所述第二侧壁，所述电容介电层位于所述第三侧壁和所述第四侧壁。

6.如权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：与所述电容结构沿所述第一方向排布的晶体管结构，所述晶体管结构包括部分有源柱结构和部分字线，所述下电极层包括与所述晶体管结构电连接的所述台阶区，与所述晶体管结构电连接的所述台阶区在垂直于所述第一方向上的横截面积与所述第一面积相等。

7.一种半导体结构的制造方法，其特征在于，包括：

提供基底；

在所述基底上形成沿第一方向延伸的电容结构，所述第一方向平行于所述基底；

其中，所述电容结构包括下电极层、电容介电层以及上电极层，所述电容介电层保形覆盖所述下电极层沿所述第一方向上延伸的至少部分侧壁，所述上电极层覆盖所述电容介电层远离所述下电极层的表面，且所述下电极层具有台阶形貌，沿所述第一方向上，至少部分区域的所述下电极层在垂直于所述第一方向上的横截面积依次减小。

8.如权利要求7所述的制造方法，其特征在于，还包括：

形成沿第二方向和第三方向阵列排布的有源柱结构；

形成与所述有源柱结构连接的字线和位线，所述字线环绕所述有源柱结构的沿所述第一方向上延伸的部分侧壁；

形成所述电容结构的步骤包括：

形成沿所述第二方向和所述第三方向阵列排布的多个所述电容结构，所述电容结构与所述有源柱结构一一对应电连接，多个所述电容结构共用所述电容介电层和所述上电极层，所述第一方向、所述第二方向和所述第三方向两两相交。

9.如权利要求8所述的制造方法，其特征在于，形成所述下电极层的步骤包括：

在所述基底上形成多个半导体柱，多个半导体柱沿所述第二方向间隔排布且沿所述第一方向延伸，所述半导体柱包括沿所述第三方向上交替堆叠的第一半导体层和第二半导体层；

形成介质层，所述介质层至少填充满相邻所述半导体柱的间隔；

图形化所述介质层；

刻蚀所述介质层露出的部分所述第二半导体层，以形成空穴结构；

在所述空穴结构中形成初始下电极层，所述初始下电极层沿所述第二方向和所述第三方向间隔排布；

采用第一刻蚀工艺去除在所述第一方向上的部分长度的所述第一半导体层；

采用第二刻蚀工艺刻蚀露出的所述初始下电极层；

交替进行多次所述第一刻蚀工艺和所述第二刻蚀工艺，以形成所述下电极层。

10.如权利要求9所述的制造方法，其特征在于，形成所述半导体柱的步骤包括：在所述基底上形成多层堆叠结构，所述堆叠结构包括沿所述第三方向上交替堆叠的初始第一半导体层和初始第二半导体层；图形化所述堆叠结构，以形成所述多个半导体柱。

11.如权利要求9所述的制造方法，其特征在于，所述半导体柱包括在所述第二方向上彼此相邻的第一半导体柱和第二半导体柱；图形化所述介质层的步骤包括：

提供具有第一开口的第一掩膜层，所述第一开口沿所述第一方向延伸，且相邻所述第一开口之间的所述第一掩膜层与所述第一半导体柱和所述第二半导体柱之间的所述介质层正对，所述第一开口与位于所述第一半导体柱远离所述第二半导体柱的一侧的所述介质层正对；

以所述第一掩膜层为掩膜刻蚀所述介质层，且剩余所述介质层与所述第一半导体层接触连接。

12.如权利要求9所述的制造方法，其特征在于，图形化所述介质层的步骤包括：

提供具有第二开口的第二掩膜层，所述第二开口沿所述第二方向延伸；

去除与所述第二开口正对的所述介质层。

13.如权利要求12所述的制造方法，其特征在于，在图形化所述介质层之后，在形成所述空穴结构之前，还包括：

刻蚀所述介质层露出且与所述第二开口正对的所述第一半导体层，以形成第一间隔；

形成支撑层，所述支撑层至少填充满所述第一间隔，且所述支撑层环绕所述第二半导体层沿所述第一方向延伸的部分侧壁；

形成所述空穴结构的步骤还包括：刻蚀部分剩余的所述介质层以露出部分所述第二半导体层；

形成所述初始下电极层的步骤中，所述支撑层环绕所述初始下电极层沿所述第一方向延伸的部分侧壁。

14.如权利要求9所述的制造方法，其特征在于，沿所述第二方向上，所述半导体柱包括相对的第五侧壁和第六侧壁，图形化所述介质层的步骤包括：

提供具有第三开口的第三掩膜层，所述第三开口沿所述第二方向和所述第一方向间隔排布，且所述第三开口露出部分所述介质层；

去除与所述第三开口正对的所述介质层，以形成第二间隔，所述第二间隔露出所述第五侧壁和所述第六侧壁。

15.如权利要求14所述的制造方法，其特征在于，在图形化所述介质层之后，在形成所述空穴结构之前，还包括：形成支撑层，所述支撑层至少填充满所述第二间隔；

形成所述空穴结构的步骤还包括：刻蚀部分剩余的所述介质层以露出部分所述第二半导体层；

形成所述初始下电极层的步骤中，所述支撑层位于所述初始下电极层在所述第二方向上相对的两侧。

Images