TWI575714B - 三維記憶體 - Google Patents

Description

三維記憶體

本發明是有關於一種半導體元件， 且特別是有關於一種三維記憶體。

隨著消費性產品對儲存子系統的要求愈來愈高， 對產品的讀寫速度或容量的標準也愈來愈高， 因此高容量化相關商品已經成為業界的主流。有鑒於此， 在記憶體的開發方面也必須因應此需求。

然而，目前平面記憶體（特別是反或閘式(NOR)記憶體）受限於積體電路（integrated circuits）中元件的關鍵尺寸，面臨儲存記憶胞微縮瓶頸。所以設計者正在尋求具有多平面的三維記憶體（特別是NOR記憶體），以達成較大的儲存容量以及較低的單位位元成本之技術。

本發明提供一種三維記憶體，其可以提升元件的積集度。

本發明的一種三維記憶體，具有記憶胞堆疊結構。其中，記憶胞堆疊結構，由多個記憶胞陣列結構與多個絕緣層交錯堆疊而成，各記憶胞陣列結構具有多個字元線、多個主動層、多個複合層與多個源極/汲極區。多個字元線，在Y方向延伸。多個主動層，在Y方向延伸，主動層設置於相鄰的字元線之間。多個複合層，在Y方向延伸，設置於相鄰的字元線與主動層之間，各複合層由主動層起依序包括第一介電層、電荷儲存層與第二介電層。以及多個源極/汲極區，等間隔設置於主動層中，其中相鄰的兩個源極/汲極區、於兩個源極/汲極區之間的主動層、以及於主動層上的第一介電層、電荷儲存層、第二介電層與字元線，共同構成記憶胞。

在本發明的一實施例中，上述的三維記憶體更包括多個導體柱，在Z方向延伸，電性連接所述記憶胞堆疊結構中的所述源極/汲極區。

在本發明的一實施例中，上述的三維記憶體更包括多個位元線，在X方向延伸，位元線電性連接在X方向的導體柱。

在本發明的一實施例中，上述的位元線的材料包括多晶矽、摻雜多晶矽、金屬矽化物或金屬。

在本發明的一實施例中，上述的電荷儲存層的材料包括氮化矽。

在本發明的一實施例中，上述的電荷儲存層的材料包括多晶矽或摻雜多晶矽，並且更包括多個隔離層，設置於電荷儲存層中，以隔離相鄰的記憶胞的電荷儲存層。

在本發明的一實施例中，上述的隔離層的材料包括氧化矽。

在本發明的一實施例中，上述的字元線與主動層的材料分別包括多晶矽或摻雜多晶矽。

在本發明的一實施例中，上述的主動層的摻質與源極/汲極區的摻質不同。

在本發明的一實施例中，上述的源極/汲極區與導體柱的材料包括多晶矽、摻雜多晶矽、鍺化物、金屬矽化物或金屬。

在本發明的一實施例中，上述的主動層的摻質與源極/汲極區的摻質不同。

在本發明的一實施例中，上述的第一介電層、第二介電層與絕緣層的材料分別包括氧化矽。

在本發明的一實施例中，於各記憶胞陣列結構中，在X方向上，相鄰的兩個記憶胞共用字元線或共用主動層與源極/汲極區。

在本發明的一實施例中，於各記憶胞陣列結構中，在Y方向上，多個記憶胞串聯連接且共用字元線。

基於上述，本發明的三維記憶體中，相鄰的兩個記憶胞共用字元線或共用主動層與源極/汲極區，因此可提升元件的積集度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A 是依照本發明的一實施例所繪示的一種三維記憶體的剖面圖。圖1B 是圖1A 的A-A’切線的剖面圖。圖1C 是圖1A的上視圖。圖1D 是圖1A 的電路示意圖。

請參照圖1A與圖1B，三維記憶體110包括記憶胞堆疊結構120、多個導體柱124、層間絕緣層126、插塞128與多個位元線130。

記憶胞堆疊結構120由多個記憶胞陣列結構132與多個絕緣層134交錯堆疊而成。各記憶胞陣列結構132包括多個字元線136、多個主動層138、多個複合層140以及多個源極/汲極區150。

多個字元線136例如是在Y方向延伸，彼此平行設置。字元線136的材料包括導體材料，例如是多晶矽或摻雜多晶矽。字元線136例如是同時兼作為記憶胞的控制閘極。

多個主動層138例如是在Y方向延伸，彼此平行設置。主動層138分別設置於相鄰的字元線136之間。主動層138的材料包括導體材料，例如是多晶矽或摻雜多晶矽。

多個複合層140例如是在Y方向延伸，彼此平行設置。複合層140分別設置於相鄰的字元線136與主動層138之間。各複合層140由主動層138起依序包括介電層142、電荷儲存層144與介電層146。

介電層142例如分別是在Y方向延伸，彼此平行設置。介電層142的材料包括介電材料，例如是氧化矽。介電層142例如是作為穿隧介電層。

電荷儲存層144例如是在Y方向延伸，彼此平行設置。電荷儲存層144的材料包括能夠使電荷陷入於其中的材料，例如是氮化矽、氧化鉭、鈦酸鍶與氧化鉿等。在本實施例中電荷儲存層144的材料例如是氮化矽。(而在另一實施例中，電荷儲存層144的材料包括導體材料，例如是多晶矽或摻雜多晶矽，在後面圖2A與圖2B會再詳細說明)。電荷儲存層144例如是作為浮置閘極。

介電層146例如分別是在Y方向延伸，彼此平行設置。介電層146的材料包括介電材料，例如是氧化矽、氮化矽、氮氧化矽。介電層146可以是單層結構，也可以是一層以上的多層結構，例如氧化矽/氮化矽或氧化矽/氮化矽/氧化矽層等。在本實施例中，介電層146的材料例如是氧化矽。

源極/汲極區150例如是等間隔設置於主動層138中。源極/汲極區150的材料包括導體材料，例如是摻雜多晶矽、鍺化物、金屬矽化物或金屬。

主動層138的摻質與源極/汲極區150的摻質不同。例如，當主動層138為含有N型摻質的多晶矽時，源極/汲極區150為含有P型摻質的多晶矽；而當主動層138為含有P型摻質的多晶矽時，源極/汲極區150為含有N型摻質的多晶矽。

相鄰的兩個源極/汲極區150、於上述兩個源極/汲極區150之間的主動層138、以及於上述主動層138上的介電層142、電荷儲存層144、介電層146與字元線136，共同構成記憶胞154。

多個絕緣層134，例如是設置於相鄰的記憶胞陣列結構132之間。絕緣層134的材料包括絕緣材料，例如是氧化矽。

導體柱124例如是在Z方向延伸，電性連接記憶胞堆疊結構120中每一個記憶胞陣列結構132中相對位置的源極/汲極區150。導體柱124的材料包括導體材料，例如是多晶矽、摻雜多晶矽、鍺化物、金屬矽化物或金屬。

層間絕緣層126例如是設置在記憶胞堆疊結構120上。層間絕緣層126的材料包括絕緣材料，例如是氧化矽、磷矽玻璃、硼磷矽玻璃或其他適合之介電材料。

插塞128例如是設置於層間絕緣層126中。插塞128的材料包括導體材料，例如是多晶矽、摻雜多晶矽、金屬矽化物或金屬。

多個位元線130例如是在X方向延伸，彼此平行設置。位元線130透過插塞128與導體柱124電性連接。並且，請參照圖1C，位元線130電性連接在X方向的導體柱124。位元線130的材料包括導體材料，例如是多晶矽、摻雜多晶矽、金屬矽化物或金屬。

請同時參照圖1A至圖1D，於記憶胞陣列結構132中，多個記憶胞規則排列，而排列成行/列陣列。在X方向上，如圖1B所示，相鄰的兩個記憶胞共用字元線136(如記憶胞154與記憶胞154a)或共用主動層138與源極/汲極區150(如記憶胞154與記憶胞154b)。而且，在X方向上，如圖1C所示，位元線130電性連接X方向上的源極/汲極區150。在Y方向上，如圖1B所示，多個記憶胞串聯連接且共用字元線(如記憶胞154b、記憶胞154c與記憶胞154e以及記憶胞154a、記憶胞154d與記憶胞154f)。在Z方向上，如圖1A所示，導體柱電性連接記憶胞堆疊結構120中的源極/汲極區150。藉由上述電性連接方式，如圖1D所示，形成三維記憶體110。其中，於圖1D中為了清楚表示電路，使用成對的接點156表示同一個導體柱124(源極/汲極區150)。藉由上述電性連接的方式，在不同操作模式下對相對應的位元線與字元線施加適當的電壓，以控制三維記憶體執行程式化、讀取、抹除等步驟。

本發明的三維記憶體中，相鄰的兩個記憶胞共用字元線(如圖1B所示的記憶胞154與記憶胞154a)或共用主動層與源極/汲極區(如圖1B所示的記憶胞154與記憶胞154b)，因此可提升元件的積集度。

圖2A是依照本發明的另一實施例所繪示的一種三維記憶體的剖面圖。圖2B是圖2A的A-A’切線的剖面圖。

請參照圖2A與圖2B，在此實施例中，電荷儲存層144的材料包括導體材料，例如是多晶矽或摻雜多晶矽，並且更包括多個隔離層148，設置於電荷儲存層144中，以隔離在Y方向相鄰的記憶胞(如圖2B所示的記憶胞154與記憶胞154c)的電荷儲存層144。隔離層148的材料例如是氧化矽。其餘的構件與上述實施例相同。

圖3A至圖3I是依照本發明的一實施例所繪示的一種三維記憶體的製作流程的剖面圖。圖4A至圖4I分別是圖3A至圖3I的A-A’切線的剖面圖。

請參照圖3A與圖4A，首先提供基底200。接著於基底200上形成絕緣層202。絕緣層202的材料包括絕緣材料，例如是氧化矽。絕緣層202的形成方法例如是化學氣相沉積法。

然後，於絕緣層202上形成字元線204。字元線204的材料包括導體材料，例如是多晶矽或摻雜多晶矽。字元線204的形成方法例如是於絕緣層202上形成導體層(未繪示)，然後對此導體層進行微影蝕刻而形成字元線204。導體層的形成方法例如是化學氣相沉積法。

請參照圖3B與圖4B，至少於字元線204的側壁依序形成介電層206與電荷儲存層208。介電層206的材料包括介電材料，例如是氧化矽、氮化矽、氮氧化矽。介電層206可以是單層結構，也可以是一層以上的多層結構，例如氧化矽/氮化矽或氧化矽/氮化矽/氧化矽層等。在本實施例中，介電層206的材料例如是氧化矽。電荷儲存層208的材料包括能夠使電荷陷入於其中的材料，例如是氮化矽、氧化鉭、鈦酸鍶與氧化鉿等。在本實施例中，電荷儲存層208的材料例如是氮化矽(而在另一實施例中，電荷儲存層208的材料包括導體材料，例如是多晶矽或摻雜多晶矽，在後面圖5A至圖6B會再詳細說明)。介電層206與電荷儲存層208的形成方法例如是於基底200上依序形成覆蓋絕緣層202與字元線204的介電材料層(未繪示)與電荷儲存材料層(未繪示)，接著移除字元線204上的介電材料層與電荷儲存材料層，直到暴露出字元線204而形成介電層206與電荷儲存層208。介電材料層與電荷儲存材料層的形成方法例如是化學氣相沉積法。移除字元線204上的介電材料層與電荷儲存材料層的方法例如是化學機械研磨法。

請參照圖3C與圖4C，移除字元線204之間的介電層206上的電荷儲存層208。移除字元線204之間的介電層206上的電荷儲存層208的方法例如是乾式蝕刻法。

請參照圖3D與圖4D，至少於電荷儲存層208的側壁形成介電層210，並且於字元線204之間的介電層210上形成犧牲層212。介電層210的材料包括介電材料，例如是氧化矽。犧牲層212的材料需與絕緣層202以及與介電層210具有足夠的蝕刻選擇比，此外並無特別限制。在本實施例中，犧牲層212的材料例如是氮化矽。介電層210與犧牲層212的形成方法例如是於基底200上依序形成覆蓋字元線204、介電層206與電荷儲存層208的介電材料層(未繪示)與犧牲材料層(未繪示)，接著移除字元線204上的介電材料層與犧牲材料層，直到暴露出字元線204而形成介電層210與犧牲層212。介電材料層與犧牲材料層的形成方法例如是化學氣相沉積法。移除字元線204上的介電材料層與犧牲材料層的方法例如是化學機械研磨法。

此時，於絕緣層202上形成了堆疊層214，堆疊層214包括字元線204、複合層211與犧牲層212。複合層211包括介電層210、電荷儲存層208與介電層206。

請參照圖3E與圖4E，重複圖3A(圖4A)至圖3D(圖4D)的步驟，於基底200上形成多層絕緣層202與多層堆疊層214。

請參照圖3F與圖4F，在堆疊層214的犧牲層212中，沿著Y方向等間隔形成多個洞216。洞216在Z方向延伸，洞216貫穿多層堆疊層214與多層絕緣層202，而暴露出每層堆疊層214的犧牲層212。形成洞216的方法例如是先形成圖案化光阻層(未繪示)定義洞216預定的位置，再以此圖案化光阻層為罩幕，移除洞216預定的位置下的堆疊層214與絕緣層202。移除洞216預定的位置下的堆疊層214與絕緣層202的方法例如是濕式蝕刻法或乾式蝕刻法。

請參照圖3G與圖4G，經由洞216移除每層堆疊層214的犧牲層212，以形成之後預定形成主動層的溝槽218。移除犧牲層212的方法例如是濕式蝕刻法或乾式蝕刻法。

請參照圖3H與圖4H，於基底上形成導體層220以填滿在洞216與溝槽218。導體層220的材料包括導體材料，例如是多晶矽或摻雜多晶矽。導體層220的形成方法例如是化學氣相沉積法。

請參照圖3I與圖4I，移除位於洞216的導體層220。移除位於洞216的導體層220的方法例如是先形成圖案化光阻層(未繪示)暴露洞216的區域，再以此圖案化光阻層為罩幕，移除位於洞216的位置的導體層220。移除位於洞216的位置的導體層220的方法例如是濕式蝕刻法或乾式蝕刻法。

接著，在洞216形成導體柱224。導體柱224的材料包括導體材料，例如是多晶矽或摻雜多晶矽、鍺化物、金屬矽化物或金屬。導體柱224的形成方法例如是化學氣相沉積法。導體柱224在記憶胞陣列結構222中的部份作為源極/汲極區225。

導體層220的摻質與導體柱224的摻質不同。例如，當導體層220為含有N型摻質的多晶矽時，導體柱224為含有P型摻質的多晶矽；而當導體層220為含有P型摻質的多晶矽時，導體柱224為含有N型摻質的多晶矽。

此時，即形成記憶胞堆疊結構252。記憶胞堆疊結構252由多個記憶胞陣列結構222與多個絕緣層202交錯堆疊而成。各記憶胞陣列結構222包括多個字元線204、多個導體層220、多個複合層211、多個源極/汲極區225。複合層211包括介電層210、電荷儲存層208與介電層206。

相鄰的兩個源極/汲極區225、於上述兩個源極/汲極區225之間的導體層220、以及於上述導體層220上的介電層210、電荷儲存層208、介電層206與字元線204，共同構成記憶胞254。其中導體層220例如是作為主動層，介電層210例如是作為穿隧介電層，電荷儲存層208例如是作為浮置閘極，介電層206例如是作為閘間介電層，字元線204例如是同時兼作為記憶胞的控制閘極。

然後，於記憶胞堆疊結構252上形成層間絕緣層230。層間絕緣層230的材料例如是氧化矽、磷矽玻璃、硼磷矽玻璃或其他適合之介電材料，其形成方法例如是化學氣相沈積法。然後，於層間絕緣層230中形成分別電性連接導體柱224的多個插塞232。插塞232的材料包括導體材料，例如是多晶矽、摻雜多晶矽、金屬矽化物或金屬。

於層間絕緣層230中形成插塞232的步驟如下。首先移除部分層間絕緣層232以形成分別暴露導體柱224的多個開口。接著，於基底200上形成一層填滿開口之導體材料層(未繪示)。之後，利用化學機械研磨法移除部分導體材料層，直到暴露出層間絕緣層230。其中開口的形成方法例如是微影蝕刻法。

接著，於層間絕緣層230上形成位元線234。位元線234，在X方向延伸，彼此平行設置。位元線234藉由插塞232與導體柱224電性連接。並且，位元線234電性連接在X方向的導體柱224(請參照圖1C)。位元線234的材料例如是多晶矽、摻雜多晶矽、金屬矽化物或金屬。位元線234的形成方法例如是在基底上先於基底200上形成導體材料層(未繪示)，然後圖案化導體材料層而形成位元線234。導體材料層的形成方法例如是化學氣相沈積法。

圖5A與圖5B是依照本發明的另一實施例所繪示的一種三維記憶體的部分製作流程的剖面圖。圖6A與圖6B分別是圖5A與圖5B的A-A’切線的剖面圖。

在另一實施例中，與上述實施例的不同在於圖3D與圖4D的步驟後，加入了圖5A與圖5B的步驟，之後的步驟與上述實施例相同。

請參照圖5A與圖6A，在堆疊層214的電荷儲存層208中，沿著Y方向等間隔形成多個隔離層240，隔離層240隔離相鄰的記憶胞(如圖6A所示的記憶胞254與記憶胞254c)的電荷儲存層208。隔離層240的材料例如是氧化矽。隔離層240的形成方法例如是先形成圖案化光阻層(未繪示)定義隔離層240預定的位置，再以此圖案化光阻層為罩幕，移除隔離層240預定的位置下的電荷儲存層208後，再將隔離材料層(未繪示)填入，並且利用化學機械研磨法移除部分隔離材料層，直到暴露出字元線204而形成隔離層240。填入隔離材料層的方法例如是化學氣相沉積法。

請參照圖5B與圖6B，移除剩餘的電荷儲存層208，並於原本電荷儲存層208的位置填入電荷儲存層242。電荷儲存層242的材料例如是多晶矽或摻雜多晶矽。移除剩餘的電荷儲存層208的方法例如是乾式蝕刻法或濕式蝕刻法。填入電荷儲存層242的方法例如是將電荷儲存材料層(未繪示)填入原本電荷儲存層208的位置，並且利用化學機械研磨法移除部分電荷儲存材料層，直到暴露出字元線204而形成電荷儲存層242。填入電荷儲存材料層的方法例如是化學氣相沉積法。

綜上所述，本發明的三維記憶體中，相鄰的兩個記憶胞共用字元線(如圖4I所示的記憶胞254與記憶胞254a)或共用主動層與源極/汲極區(如圖4I所示的記憶胞254與記憶胞254b)，因此可提升元件的積集度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200：基底 110：三維記憶體 120、252： 記憶胞堆疊結構 124、224：導體柱 126、230：層間絕緣層 128、232：插塞 130、234：位元線 132、222：記憶胞陣列結構 134、202：絕緣層 136、204：字元線 138：主動層 140、211：複合層 142、146、206、210：介電層 144、208：電荷儲存層 148、240：隔離層 150、225：源極/汲極區 154、154a、154b、154c、154d、 154e、154f、254、254a、254b、 254c：記憶胞 156：接點 212：犧牲層 214：堆疊結構層 216： 洞 218：溝槽 220：導體層

圖1A 是依照本發明的一實施例所繪示的一種三維記憶體的 剖面圖。 圖1B 是圖1A 的A-A’切線的剖面圖。 圖1C 是圖1A 的上視圖。 圖1D 是圖1A 的電路示意圖。 圖2A 是依照本發明的另一實施例所繪示的一種三維記憶體 的剖面圖。 圖2B 是圖2A 的A-A’切線的剖面圖。 圖3A 至圖3I 是依照本發明的一實施例所繪示的一種三維記 憶體的製作流程的剖面圖。 圖4A 至圖4I 分別是圖3A 至圖3I 的A-A’切線的剖面圖。 圖5A 與圖5B 是依照本發明的另一實施例所繪示的一種三維 記憶體的部分製作流程的剖面圖。 圖6A 與圖6B 分別是圖5A 與圖5B 的A-A’切線的剖面圖。

100：基底 110：三維記憶體 120：記憶胞堆疊結構 124：導體柱 126：層間絕緣層 128：插塞 130：位元線 132：記憶胞陣列結構 134：絕緣層 136：字元線 138：主動層 140：複合層 142、146：介電層 144：電荷儲存層 150：源極/汲極區 154、154a、154b、154c、154d、154e、154f：記憶胞

Claims (10)

1. 一種三維記憶體，包括： 記憶胞堆疊結構，由多個記憶胞陣列結構與多個絕緣層交錯堆疊而成，各所述記憶胞陣列結構包括： 多個字元線，在Y方向延伸； 多個主動層，在所述Y方向延伸，所述主動層設置於相鄰的所述字元線之間； 多個複合層，在所述Y方向延伸，設置於相鄰的所述字元線與所述主動層之間，各所述複合層由所述主動層起依序包括第一介電層、電荷儲存層與第二介電層；以及 多個源極/汲極區，等間隔設置於所述主動層中，其中相鄰的兩個所述源極/汲極區、於兩個所述源極/汲極區之間的主動層、以及於所述主動層上的所述第一介電層、所述電荷儲存層、所述第二介電層與所述字元線，共同構成記憶胞。
2. 如申請專利範圍第1項所述的三維記憶體，更包括多個導體柱，在Z方向延伸，電性連接所述記憶胞堆疊結構中的所述源極/汲極區。
3. 如申請專利範圍第1項所述的三維記憶體，更包括多個位元線，在X方向延伸，所述位元線電性連接在所述X方向的所述導體柱。
4. 如申請專利範圍第3項所述的三維記憶體，其中所述位元線的材料包括多晶矽、摻雜多晶矽、金屬矽化物或金屬。
5. 如申請專利範圍第1項所述的三維記憶體，其中所述電荷儲存層的材料包括氮化矽、多晶矽或摻雜多晶矽，並且更包括多個隔離層，設置於所述電荷儲存層中，以隔離相鄰的所述記憶胞的所述電荷儲存層。
6. 如申請專利範圍第1項所述的三維記憶體，其中所述字元線與所述主動層的材料分別包括多晶矽或摻雜多晶矽。
7. 如申請專利範圍第1項所述的三維記憶體，其中所述源極/汲極區與所述導體柱的材料包括多晶矽、摻雜多晶矽、鍺化物、金屬矽化物或金屬。
8. 如申請專利範圍第1項所述的三維記憶體，其中所述第一介電層、所述第二介電層與所述絕緣層的材料分別包括氧化矽。
9. 如申請專利範圍第1項所述的三維記憶體，其中於各所述記憶胞陣列結構中，在所述X方向上，相鄰的兩個所述記憶胞共用字元線或共用主動層與源極/汲極區。
10. 如申請專利範圍第1項所述的三維記憶體，其中於各所述記憶胞陣列結構中，在所述Y方向上，多個所述記憶胞串聯連接且共用字元線。