CN112542459A - 半导体器件及其制备方法 - Google Patents

Abstract

本发明公开了一种半导体器件及其制备方法，该半导体器件在沿沟槽栅结构的方向上，延伸至所述有源图案、所述隔离图案和所述沟槽栅结构内部的第二接触孔的孔径大于贯穿所述第一层间绝缘层的第一接触孔的孔径，使得位线结构与其两侧的接触孔侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

Description

半导体器件及其制备方法

技术领域

本公开涉及半导体器件技术领域，具体涉及一种半导体器件及其制备方法。

背景技术

近年来对于电子产品的设计，一般会具有多功能且快速的处理能力。为了增加处理能力，例如是电脑系统或是多功能的电子产品，其都需要大容量的动态随机存取存储器(Dynamic Random Access Memory，DRAM)。而为了能提升记忆容量，存储器的存储单元需要更高的集成度，但是在高集成度的半导体存储器件中，为了使得位线不接触其两侧的其它部件接触，位线与其两侧的接触孔侧壁之间需要有足够的空间形成间隔物，这种情况下，位线的线宽需要设计更小的尺寸才能满足高集成度的需求，但是由此会产生工艺难度增加，制备出的器件的缺陷也随之增多，可能会出现断线等问题。

发明内容

针对上述问题，本公开提供了一种半导体器件及其制备方法，解决了现有技术中高集成度的半导体存储器件中位线的线宽较小导致的工艺难度较大和产品缺陷增多的技术问题。

第一方面，本公开提供一种半导体器件，包括：

半导体衬底；

位于所述衬底上的沿第一方向的若干间隔设置的有源图案；其中，每个所述有源图案之间通过隔离图案隔离；

位于所述衬底上的沿第二方向的若干间隔设置的沟槽栅结构；其中，每个所述沟槽栅结构与至少一个所述有源图案相交；

位于所述衬底上方且覆盖所述有源图案和所述沟槽栅结构的第一层间绝缘层；

贯穿所述第一层间绝缘层并延伸至所述有源图案、所述隔离图案和所述沟槽栅结构内部的接触孔；其中，所述接触孔设置于所述有源图案中间位置处，且所述接触孔包括贯穿所述第一层间绝缘层的第一接触孔，以及延伸至所述有源图案、所述隔离图案和所述沟槽栅结构内部的第二接触孔；所述第二接触孔沿所述第二方向的孔径大于所述第一接触孔沿所述第二方向的孔径；

位于所述第一层间绝缘层上方的沿第三方向的若干间隔设置的位线结构；其中，所述位线结构与所述沟槽栅结构垂直相交，每个所述位线结构与至少一个所述有源图案通过对应的所述接触孔连接，所述位线结构沿所述第二方向的线宽小于所述第一接触孔沿所述第二方向的孔径。

根据本公开的实施例，优选地，上述半导体器件中，在所述第二方向上且于对应的所述接触孔位置处，所述位线结构与所述第二接触孔的侧壁的距离大于所述位线结构与所述第一接触孔的侧壁的距离。

根据本公开的实施例，优选地，上述半导体器件中，在所述第二方向上且于对应的所述接触孔位置处，所述第二接触孔于所述位线结构两侧的部分的深度大于其于所述位线结构位置处的部分的深度。

根据本公开的实施例，优选地，上述半导体器件中，所述第二接触孔位于相邻两个所述沟槽栅结构之间。

根据本公开的实施例，优选地，上述半导体器件中，所述第一层间绝缘层为两层叠层结构，包括上层介质和下层介质；

其中，所述第一接触孔包括贯穿所述上层介质的上接触孔和贯穿下层介质的下接触孔；

所述下接触孔沿所述第二方向的孔径大于所述上接触孔沿所述第二方向的孔径；

所述上接触孔沿所述第二方向的孔径为所述第一接触孔沿所述第二方向的孔径。

根据本公开的实施例，优选地，上述半导体器件中，所述第一层间绝缘层为三层叠层结构，包括上层介质、中层介质和下层介质；

其中，所述第一接触孔包括贯穿所述上层介质的上接触孔、贯穿所述中层介质的中接触孔和贯穿下层介质的下接触孔；

所述上接触孔和所述下接触孔沿所述第二方向的孔径均大于所述中接触孔沿所述第二方向的孔径；

所述中接触孔沿所述第二方向的孔径为所述第一接触孔沿所述第二方向的孔径。

根据本公开的实施例，优选地，上述半导体器件中，还包括：

位于所述接触孔的底部和侧壁且包覆所述位线结构的间隔层；其中，在所述第二方向上，所述间隔层将所述位线结构与所述接触孔的侧壁隔离开。

根据本公开的实施例，优选地，上述半导体器件中，所述位线结构包括：

位于所述第一层间绝缘层上方和所述接触孔内的第一导电层；

位于所述第一导电层上方的金属阻挡层；

位于所述金属阻挡层上方的第二导电层。

根据本公开的实施例，优选地，上述半导体器件中，所述沟槽栅结构包括沟槽、设置于所述沟槽侧壁和底部的栅极绝缘层，以及分别填充于所述沟槽下部和上部的栅极和第二层间绝缘层。

第二方面，本公开提供一种半导体器件的制备方法，包括：

提供半导体衬底；

在所述衬底上形成沿第一方向的若干间隔设置的有源图案；其中，每个所述有源图案之间通过隔离图案隔离；

在所述衬底上形成沿第二方向的若干间隔设置的沟槽栅结构；其中，每个所述沟槽栅结构与至少一个所述有源图案相交；

在所述衬底上方形成第一层间绝缘层；

通过干法刻蚀的工艺在所述第一层间绝缘层上于所述有源图案的中间位置对应位置处形成贯穿所述第一层间绝缘层并延伸至所述有源图案、所述隔离图案和所述沟槽栅结构内部的接触孔；其中，所述接触孔包括贯穿所述第一层间绝缘层的第一接触孔，以及延伸至所述有源图案、所述隔离图案和所述沟槽栅结构内部的第二接触孔；

在所述第一层间绝缘上方形成填充于所述接触孔内的位线叠层；

通过湿法刻蚀的工艺对所述位线叠层进行图案化，以所述第一层间绝缘层上方形成沿第三方向的若干间隔设置的位线结构，并同时对所述第二接触孔再次进行刻蚀，使得再次刻蚀之后的所述第二接触孔沿所述第二方向的孔径大于所述第一接触孔沿所述第二方向的孔径；

其中，所述位线结构与所述沟槽栅结构垂直相交，每个所述位线结构与至少一个所述有源图案通过对应的所述接触孔连接，所述位线结构沿所述第二方向的线宽小于所述第一接触孔沿所述第二方向的孔径。

根据本公开的实施例，优选地，上述半导体器件的制备方法中，在所述第二方向上且于对应的所述接触孔位置处，所述位线结构与再次刻蚀之后的所述第二接触孔的侧壁的距离大于所述位线结构与所述第一接触孔的侧壁的距离。

根据本公开的实施例，优选地，上述半导体器件的制备方法中，在所述第二方向上且于对应的所述接触孔位置处，再次刻蚀之后的所述第二接触孔于所述位线结构两侧的部分的深度大于其于所述位线结构位置处的部分的深度。

根据本公开的实施例，优选地，上述半导体器件的制备方法中，所述第二接触孔位于相邻两个所述沟槽栅结构之间。

根据本公开的实施例，优选地，上述半导体器件的制备方法中，所述第一层间绝缘层为两层叠层结构，包括上层介质和下层介质；

其中，所述下层介质的湿法刻蚀速率大于所述上层介质的湿法刻蚀速率。

根据本公开的实施例，优选地，上述半导体器件的制备方法中，所述第一层间绝缘层为三层叠层结构，包括上层介质、中层介质和下层介质；

其中，所述上层介质和所述下层介质的湿法刻蚀速率均大于所述中层介质的湿法刻蚀速率。

根据本公开的实施例，优选地，上述半导体器件的制备方法中，在所述衬底上形成沿第二方向的若干间隔设置的沟槽栅结构，包括以下步骤：

在所述衬底上形成沿第二方向的若干间隔设置的沟槽；

在所述沟槽侧壁和底部形成栅极绝缘层；

在所述沟槽内填充栅极材料，以形成栅极；其中，所述栅极的厚度小于所述沟槽的深度；

在所述沟槽内于所述栅极上方形成第二层间绝缘层；其中，所述沟槽、所述栅极绝缘层、所述栅极和所述第二层间绝缘层构成沟槽栅结构。

根据本公开的实施例，优选地，上述半导体器件的制备方法中，在所述第一层间绝缘上方形成填充于所述接触孔内的位线叠层，包括以下步骤：

在所述第一层间绝缘层上方形成填充于所述接触孔内的第一导电层；

在所述第一导电层上方形成金属阻挡层；

在所述金属阻挡层上方形成第二导电层；其中，所述第一导电层、所述金属阻挡层和所述第二导电层构成位线叠层。

根据本公开的实施例，优选地，上述半导体器件的制备方法中，还包括：

形成包覆于所述位线结构且设置在所述接触孔的底部和侧壁的间隔层；其中，在所述第二方向上，所述间隔层将所述位线结构与所述接触孔的侧壁隔离开。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

本公开提供一种半导体器件及其制备方法，该半导体器件在沿沟槽栅结构的方向上，延伸至所述有源图案、所述隔离图案和所述沟槽栅结构内部的第二接触孔的孔径大于贯穿所述第一层间绝缘层的第一接触孔的孔径，使得位线结构与其两侧的接触孔侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1是本公开一示例性实施例示出的一种半导体器件的正面俯视示意图；

图2是本公开一示例性实施例示出的一种半导体器件的剖面结构示意图；

图3是本公开一示例性实施例示出的一种半导体器件的另一剖面结构示意图；

图4是本公开一示例性实施例示出的另一种半导体器件的剖面结构示意图；

图5是本公开一示例性实施例示出的另一种半导体器件的另一剖面结构示意图；

图6是本公开一示例性实施例示出的又一种半导体器件的剖面结构示意图；

图7是本公开一示例性实施例示出的又一种半导体器件的另一剖面结构示意图；

图8是本公开一示例性实施例示出的一种半导体器件的制备方法流程示意图；

图9-20是本公开一示例性实施例示出的一种半导体器件的制备方法的相关步骤形成的正面俯视示意图和剖面结构示意图；

在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制；

101-衬底；1011-有源图案；102-隔离图案；103-沟槽栅结构；104-第一层间绝缘层；105-接触孔；1051-第一接触孔；1052-第二接触孔；106-第一导电层；107-金属阻挡层；108-第二导电层；201-衬底；2011-有源图案；202-隔离图案；203-沟槽栅结构；204-第一层间绝缘层；2041-上层介质；2042-下层介质；2051-第一接触孔；2052-第二接触孔；206-第一导电层；207-金属阻挡层；208-第二导电层；301-衬底；3011-有源图案；302-隔离图案；303-沟槽栅结构；304-第一层间绝缘层；3041-上层介质；3042-中层介质；3043-下层介质；3051-第一接触孔；3052-第二接触孔；306-第一导电层；307-金属阻挡层；308-第二导电层。

具体实施方式

以下将结合附图及实施例来详细说明本公开的实施方式，借此对本公开如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本公开实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本公开的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述本公开的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。

为了彻底理解本公开，将在下列的描述中提出详细的结构以及步骤，以便阐释本公开提出的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。

实施例一

如图1、图2和图3所示，本公开实施例提供一种半导体器件，包括：半导体衬底101、有源图案1011、隔离图案102、沟槽栅结构103、第一层间绝缘层104、接触孔105、位线结构(图中未标注)和间隔物(图中未示出)。

半导体衬底101可以包括例如单晶硅衬底和硅外延层中的至少一种。

若干有源图案1011间隔设置于衬底101上，每个有源图案1011彼此平行且均沿第一方向设置，有源图案1011通过离子注入形成掺杂区(图中未示出)形成，有源图案1011的上表面与衬底101的上表面相平齐。相邻两行的有源图案1011交错设置，相邻两列的有源图案1011交错设置。

每个有源图案1011之间通过隔离图案102隔离开，隔离图案102用于限定有源图案1011的形状。

若干沟槽栅结构103间隔设置于衬底101上，每个沟槽栅结构103彼此平行且均沿第二方向(如图1所示的横向)设置，每个沟槽栅结构103与至少一个有源图案1011相交，示例性的，如图1所示，每个沟槽栅结构103与对应两行的有源图案1011的相交。沟槽栅结构103包括沟槽、设置于沟槽侧壁和底部的栅极绝缘层1031，以及分别填充于沟槽下部和上部的栅极1032和第二层间绝缘层1033。栅极的厚度小于沟槽的深度，但栅极1032的顶部高于有源图案1011内掺杂区的底部(图中未示出)。第二层间绝缘层1033由例如硅氮化物层和/或硅氮氧化物层形成。

第一层间绝缘层104位于衬底101上方且覆盖有源图案1011和沟槽栅结构103，第一层间绝缘层104的材料包括硅氧化物层、硅氮化物层或硅氮氧化物层中的至少一种。

接触孔105贯穿第一层间绝缘层104并延伸至有源图案1011、隔离图案102和沟槽栅结构103内部。其中，接触孔105设置于有源图案1011中间位置处，且接触孔105包括贯穿第一层间绝缘层104的第一接触孔1051，以及延伸至有源图案1011、隔离图案102和沟槽栅结构103内部的第二接触孔1052；第二接触孔1052沿第二方向的孔径D2大于第一接触孔1051沿第二方向的孔径D1。第二接触孔1052位于相邻两个沟槽栅结构103之间。

若干间隔设置的位线结构位于第一层间绝缘层104上方且沿第三方向(如图1所示的竖向)设置；其中，位线结构与沟槽栅结构103垂直相交，即第三方向与第二方向垂直。每个位线结构与至少一个有源图案1011通过对应的接触孔105连接，示例性的，如图1所示，每个位线结构与对应一列的有源图案1011通过对应的接触孔105连接。

位线结构沿第二方向的线宽小于第一接触孔1051沿第二方向的孔径D1，而第一接触孔1051沿第二方向的孔径D1又小于第二接触孔1052沿第二方向的孔径D2，则在第二方向上且于对应的接触孔105位置处，位线结构与第二接触孔1052的侧壁的距离大于位线结构与第一接触孔1051的侧壁的距离，这种结构可以保证位线结构与其两侧的接触孔105(第二接触孔1052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

除此之外，由于工艺的原因，位线结构底部的线宽比其它部分的线宽大，对应的在第二方向上且于对应的接触孔105位置处，第二接触孔1052于位线结构两侧的部分的深度大于其于位线结构位置处的部分的深度，这种结构充分保证了在位线的底部与接触孔105(第二接触孔1052)侧壁之间具有足够的空间形成间隔物。

位线结构包括第一导电层106、金属阻挡层107和第二导电层108。第一导电层106和第二导电层108的材料可以为金属硅化物、多晶硅、金属氮化物和金属中的至少一种。

第一导电层106位于第一层间绝缘层104上方和接触孔105内，金属阻挡层107位于一导电层上方，第二导电层108位于金属阻挡层107上方。

间隔层(图中未示出)位于接触孔105的底部和侧壁且包覆位线结构，在第二方向(如图1所示的横向)上，间隔层将位线结构与接触孔105的侧壁隔离开。间隔层包括硅氮化物和硅氧化物中的至少一种。

在现有技术中，第一接触孔1051和第二接触孔1052的孔径是相同的，因为高集成度的关系，第一接触孔1051的孔径受到限制，为了保证在第二方向(如图1所示的横向)上，位线结构与接触孔105的侧壁有足够的空间形成间隔物，因此位线结构的线宽到限制，而在本实施例中，由于第一接触孔1051沿第二方向的孔径D1小于第二接触孔1052沿第二方向的孔径D2，则在第二方向上且于对应的接触孔105位置处，位线结构与第二接触孔1052的侧壁的距离大于位线结构与第一接触孔1051的侧壁的距离，在保证位线结构与其两侧的接触孔105(第二接触孔1052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

本实施例提供一种半导体器件，该半导体器件包括贯穿第一层间绝缘层104并延伸至有源图案1011、隔离图案102和沟槽栅结构103内部的接触孔105；其中，接触孔105设置于有源图案1011中间位置处，且接触孔105包括贯穿第一层间绝缘层104的第一接触孔1051，以及延伸至有源图案1011、隔离图案102和沟槽栅结构103内部的第二接触孔1052；第二接触孔1052沿第二方向的孔径D2大于第一接触孔1051沿第二方向的孔径D1；位于第一层间绝缘层104上方的沿第三方向的若干间隔设置的位线结构；其中，位线结构与沟槽栅结构103垂直相交，每个位线结构与至少一个有源图案1011通过对应的接触孔105连接，位线结构沿第二方向的线宽小于第一接触孔1051沿第二方向的孔径D1。在保证位线结构与其两侧的接触孔105(第二接触孔1052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

实施例二

如图4和图5所示，本公开实施例提供另一种半导体器件，包括：半导体衬底201、有源图案2011、隔离图案202、沟槽栅结构203、第一层间绝缘层204、接触孔(图中未标注)、位线结构(图中未标注)和间隔物(图中未示出)。

半导体衬底201可以包括例如单晶硅衬底和硅外延层中的至少一种。

若干有源图案2011间隔设置于衬底201上，每个有源图案2011彼此平行且均沿第一方向设置，有源图案2011通过离子注入形成掺杂区(图中未示出)形成，有源图案2011的上表面与衬底201的上表面相平齐。相邻两行的有源图案2011交错设置，相邻两列的有源图案2011交错设置。

每个有源图案2011之间通过隔离图案202隔离开，隔离图案202用于限定有源图案2011的形状。

若干沟槽栅结构203间隔设置于衬底201上，每个沟槽栅结构203彼此平行且均沿第二方向设置，每个沟槽栅结构203与至少一个有源图案2011相交，示例性的，每个沟槽栅结构203与对应两行的有源图案2011的相交。沟槽栅结构203包括沟槽、设置于沟槽侧壁和底部的栅极绝缘层2031，以及分别填充于沟槽下部和上部的栅极2032和第二层间绝缘层2033。栅极的厚度小于沟槽的深度，但栅极2032的顶部高于有源图案2011内掺杂区的底部(图中未示出)。第二层间绝缘层2033由例如硅氮化物层和/或硅氮氧化物层形成。

第一层间绝缘层204位于衬底201上方且覆盖有源图案2011和沟槽栅结构203，第一层间绝缘层204的材料包括硅氧化物层、硅氮化物层或硅氮氧化物层中的至少一种。本实施例中，第一层间绝缘层204为两层叠层结构，包括上层介质2041和下层介质2042。

接触孔贯穿第一层间绝缘层204并延伸至有源图案2011、隔离图案202和沟槽栅结构203内部。其中，接触孔设置于有源图案2011中间位置处，且接触孔包括贯穿第一层间绝缘层204的第一接触孔2051，以及延伸至有源图案2011、隔离图案202和沟槽栅结构203内部的第二接触孔2052。

其中，第一接触孔2051包括贯穿上层介质2041的上接触孔(图中未标注)和贯穿下层介质2042的下接触孔(图中未标注)。下接触孔沿第二方向的孔径D4大于上接触孔沿第二方向的孔径D3。虽然下接触孔沿第二方向的孔径D4大于上接触孔沿第二方向的孔径D3，但是将第一层间绝缘层204作为一个整体来看，第一接触孔2051沿第二方向的孔径即为上接触孔沿第二方向的孔径D3。

第二接触孔2052沿第二方向的孔径D5大于第一接触孔2051沿第二方向的孔径D3。第二接触孔2052位于相邻两个沟槽栅结构203之间。

若干间隔设置的位线结构(图中未标注)位于第一层间绝缘层204上方且沿第三方向设置；其中，位线结构与沟槽栅结构203垂直相交，即第三方向与第二方向垂直。每个位线结构与至少一个有源图案2011通过对应的接触孔连接，示例性的，每个位线结构与对应列的有源图案2011通过对应的接触孔连接。

位线结构沿第二方向的线宽小于第一接触孔2051沿第二方向的孔径D3，而第一接触孔2051沿第二方向的孔径D3又小于第二接触孔2052沿第二方向的孔径D5，则在第二方向上且于对应的接触孔位置处，位线结构与第二接触孔2052的侧壁的距离大于位线结构与第一接触孔2051的侧壁的距离，这种结构可以保证位线结构与其两侧的接触孔(第二接触孔2052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

也就是说，虽然第一层间绝缘层204为两层叠层结构，但是只要有其中一层的接触孔的孔径达到集成度需求即可，其它层的接触孔的孔径可以相对大一些(可与第二接触孔2052的孔径一致)，进一步保证位线结构与其两侧的接触孔的侧壁之间具有足够的空间形成间隔物。

除此之外，由于工艺的原因，位线结构底部的线宽比其它部分的线宽大，对应的在第二方向上且于对应的接触孔位置处，第二接触孔2052于位线结构两侧的部分的深度大于其于位线结构位置处的部分的深度，这种结构充分保证了在位线的底部与接触孔(第二接触孔2052)侧壁之间具有足够的空间形成间隔物。

位线结构包括第一导电层206、金属阻挡层207和第二导电层208。第一导电层206和第二导电层208的材料可以为金属硅化物、多晶硅、金属氮化物和金属中的至少一种。

第一导电层206位于第一层间绝缘层204上方和接触孔内，金属阻挡层207位于一导电层上方，第二导电层208位于金属阻挡层207上方。

间隔层(图中未示出)位于接触孔的底部和侧壁且包覆位线结构，在第二方向上，间隔层将位线结构与接触孔的侧壁隔离开。间隔层包括硅氮化物和硅氧化物中的至少一种。

在现有技术中，第一接触孔2051和第二接触孔2052的孔径是相同的，因为高集成度的关系，第一接触孔2051的孔径受到限制，为了保证在第二方向上，位线结构与接触孔的侧壁有足够的空间形成间隔物，位线结构的线宽到限制，而在本实施例中，由于第一接触孔2051沿第二方向的孔径D3小于第二接触孔2052沿第二方向的孔径D5，则在第二方向上且于对应的接触孔位置处，位线结构与第二接触孔2052的侧壁的距离大于位线结构与第一接触孔2051的侧壁的距离，在保证位线结构与其两侧的接触孔(第二接触孔2052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

本实施例提供一种半导体器件，该半导体器件包括贯穿第一层间绝缘层204并延伸至有源图案2011、隔离图案202和沟槽栅结构203内部的接触孔；其中，接触孔设置于有源图案2011中间位置处，且接触孔包括贯穿第一层间绝缘层204的第一接触孔2051，以及延伸至有源图案2011、隔离图案202和沟槽栅结构203内部的第二接触孔2052；第二接触孔2052沿第二方向的孔径D5大于第一接触孔2051沿第二方向的孔径D3；位于第一层间绝缘层204上方的沿第三方向的若干间隔设置的位线结构；其中，位线结构与沟槽栅结构203垂直相交，每个位线结构与至少一个有源图案2011通过对应的接触孔连接，位线结构沿第二方向的线宽小于第一接触孔2051沿第二方向的孔径D3。在保证位线结构与其两侧的接触孔(第二接触孔2052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

实施例三

如图6和图7所示，本公开实施例提供又一种半导体器件，包括：半导体衬底301、有源图案3011、隔离图案302、沟槽栅结构303、第一层间绝缘层304、接触孔、位线结构(图中未标注)和间隔物(图中未示出)。

半导体衬底301可以包括例如单晶硅衬底和硅外延层中的至少一种。

若干有源图案3011间隔设置于衬底301上，每个有源图案3011彼此平行且均沿第一方向设置，有源图案3011通过离子注入形成掺杂区(图中未示出)形成，有源图案3011的上表面与衬底301的上表面相平齐。相邻两行的有源图案3011交错设置，相邻两列的有源图案3011交错设置。

每个有源图案3011之间通过隔离图案302隔离开，隔离图案302用于限定有源图案3011的形状。

若干沟槽栅结构303间隔设置于衬底301上，每个沟槽栅结构303彼此平行且均沿第二方向设置，每个沟槽栅结构303与至少一个有源图案3011相交，示例性的，每个沟槽栅结构303与对应两行的有源图案3011的相交。沟槽栅结构303包括沟槽、设置于沟槽侧壁和底部的栅极绝缘层3031，以及分别填充于沟槽下部和上部的栅极3032和第二层间绝缘层3033。栅极的厚度小于沟槽的深度，但栅极3032的顶部高于有源图案3011内掺杂区的底部(图中未示出)。第二层间绝缘层3033由例如硅氮化物层和/或硅氮氧化物层形成。

第一层间绝缘层304位于衬底301上方且覆盖有源图案3011和沟槽栅结构303，第一层间绝缘层304的材料包括硅氧化物层、硅氮化物层或硅氮氧化物层中的至少一种。本实施例中，第一层间绝缘层304为三层叠层结构，包括上层介质3041、中层介质3042和下层介质3043。

接触孔贯穿第一层间绝缘层304并延伸至有源图案3011、隔离图案302和沟槽栅结构303内部。其中，接触孔设置于有源图案3011中间位置处，且接触孔包括贯穿第一层间绝缘层304的第一接触孔3051，以及延伸至有源图案3011、隔离图案302和沟槽栅结构303内部的第二接触孔3052。

其中，第一接触孔3051包括贯穿上层介质3041的上接触孔、贯穿中层介质3042的中接触孔和贯穿下层介质3043的下接触孔。上接触孔和下接触孔沿第二方向的孔径D7大于第上接触孔沿第二方向的孔径D6。虽然上接触孔和下接触孔沿第二方向的孔径D7大于第中接触孔沿第二方向的孔径D6，但是将第一层间绝缘层304作为一个整体来看，第一接触孔3051沿第二方向的孔径即为中接触孔沿第二方向的孔径D6。

第二接触孔3052沿第二方向的孔径D8大于第一接触孔3051沿第二方向D6的孔径。第二接触孔3052位于相邻两个沟槽栅结构303之间。

若干间隔设置的位线结构位于第一层间绝缘层304上方且沿第三方向设置；其中，位线结构与沟槽栅结构303垂直相交，即第三方向与第二方向垂直。每个位线结构与至少一个有源图案3011通过对应的接触孔连接，示例性的，每个位线结构与对应列的有源图案3011通过对应的接触孔连接。

位线结构沿第二方向的线宽小于第一接触孔3051沿第二方向的孔径D6，而第一接触孔3051沿第二方向的孔径D6又小于第二接触孔3052沿第二方向的孔径D8，则在第二方向上且于对应的接触孔位置处，位线结构与第二接触孔3052的侧壁的距离大于位线结构与第一接触孔3051的侧壁的距离，这种结构可以保证位线结构与其两侧的接触孔(第二接触孔3052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

也就是说，虽然第一层间绝缘层304为三层叠层结构，但是只要有其中一层的接触孔的孔径达到集成度需求即可，其它层的接触孔的孔径可以相对大一些(可与第二接触孔3052的孔径一致)，进一步保证位线结构与其两侧的接触孔的侧壁之间具有足够的空间形成间隔物。

除此之外，由于工艺的原因，位线结构底部的线宽比其它部分的线宽大，对应的在第二方向上且于对应的接触孔位置处，第二接触孔3052于位线结构两侧的部分的深度大于其于位线结构位置处的部分的深度，这种结构充分保证了在位线的底部与接触孔(第二接触孔3052)侧壁之间具有足够的空间形成间隔物。

位线结构包括第一导电层306、金属阻挡层307和第二导电层308。第一导电层306和第二导电层308的材料可以为金属硅化物、多晶硅、金属氮化物和金属中的至少一种。

第一导电层306位于第一层间绝缘层304上方和接触孔内，金属阻挡层307位于一导电层上方，第二导电层308位于金属阻挡层307上方。

间隔层(图中未示出)位于接触孔的底部和侧壁且包覆位线结构，在第二方向上，间隔层将位线结构与接触孔的侧壁隔离开。间隔层包括硅氮化物和硅氧化物中的至少一种。

在现有技术中，第一接触孔3051和第二接触孔3052的孔径是相同的，因为高集成度的关系，第一接触孔3051的孔径受到限制，为了保证在第二方向上，位线结构与接触孔的侧壁有足够的空间形成间隔物，位线结构的线宽到限制，而在本实施例中，由于第一接触孔3051沿第二方向的孔径D6小于第二接触孔3052沿第二方向的孔径D8，则在第二方向上且于对应的接触孔位置处，位线结构与第二接触孔3052的侧壁的距离大于位线结构与第一接触孔3051的侧壁的距离，在保证位线结构与其两侧的接触孔(第二接触孔3052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

本实施例提供一种半导体器件，该半导体器件包括贯穿第一层间绝缘层304并延伸至有源图案3011、隔离图案302和沟槽栅结构303内部的接触孔；其中，接触孔设置于有源图案3011中间位置处，且接触孔包括贯穿第一层间绝缘层304的第一接触孔3051，以及延伸至有源图案3011、隔离图案302和沟槽栅结构303内部的第二接触孔3052；第二接触孔3052沿第二方向的孔径D8大于第一接触孔3051沿第二方向的孔径D6；位于第一层间绝缘层304上方的沿第三方向的若干间隔设置的位线结构；其中，位线结构与沟槽栅结构303垂直相交，每个位线结构与至少一个有源图案3011通过对应的接触孔连接，位线结构沿第二方向的线宽小于第一接触孔3051沿第二方向的孔径D6。在保证位线结构与其两侧的接触孔(第二接触孔3052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

实施例四

在实施例一的基础上，本实施例提供一种半导体器件的制备方法。图8是本公开实施例示出的一种半导体器件的制备方法流程示意图。图9-图20是本公开实施例示出的一种半导体器件的制备方法的相关步骤形成的正面俯视示意图和剖面结构示意图。下面，参照图8和图9-图20来描述本公开实施例提出的半导体器件的制备方法一个示例性方法的详细步骤。

如图8所示，本实施例的半导体器件的制备方法，包括如下步骤：

步骤S101：提供半导体衬底101。

衬底101可以包括例如单晶硅衬底101和硅外延层中的至少一种。

步骤S102：在衬底101上形成沿第一方向的若干间隔设置的有源图案1011；其中，每个有源图案1011之间通过隔离图案102隔离。

若干有源图案1011间隔设置于衬底101上，每个有源图案1011彼此平行且均沿第一方向设置，有源图案1011通过离子注入形成掺杂区(图中未示出)形成，有源图案1011的上表面与衬底101的上表面相平齐。相邻两行的有源图案1011交错设置，相邻两列的有源图案1011交错设置。

每个有源图案1011之间通过隔离图案102隔离开，隔离图案102用于限定有源图案1011的形状。

步骤S103：如图9、图10和图11所示，在衬底101上形成沿第二方向的若干间隔设置的沟槽栅结构103；其中，每个沟槽栅结构103与至少一个有源图案1011相交。

若干沟槽栅结构103间隔设置于衬底101上，每个沟槽栅结构103彼此平行且均沿第二方向(如图9所示的横向)设置，每个沟槽栅结构103与至少一个有源图案1011相交，示例性的，如图9所示，每个沟槽栅结构103与对应两行的有源图案1011的相交。沟槽栅结构103包括沟槽(图中未标注)、设置于沟槽侧壁和底部的栅极绝缘层1031，以及分别填充于沟槽下部和上部的栅极1032和第二层间绝缘层1033。栅极1032的顶部高于有源图案1011内掺杂区的底部(图中未示出)。第二层间绝缘层1033由例如硅氮化物层和/或硅氮氧化物层形成。

具体的，步骤S103包括以下步骤：

S103a：在衬底101上形成沿第二方向的若干间隔设置的沟槽；

S103b：在沟槽侧壁和底部形成栅极绝缘层1031；

S103c：在沟槽内填充栅极材料，以形成栅极1032；其中，栅极1032的厚度小于沟槽的深度；

S103d：在沟槽内于栅极上方形成第二层间绝缘层1033；其中，沟槽、栅极绝缘层1031、栅极和第二层间绝缘层1033构成沟槽栅结构103。

步骤S104：在衬底101上方形成第一层间绝缘层104。

第一层间绝缘层104位于衬底101上方且覆盖有源图案1011和沟槽栅结构103，第一层间绝缘层104的材料包括硅氧化物层、硅氮化物层或硅氮氧化物层中的至少一种。

步骤S105：如图12、图13和图14所示，通过干法刻蚀的工艺在第一层间绝缘层104上于有源图案1011的中间位置对应位置处形成贯穿第一层间绝缘层104并延伸至有源图案1011、隔离图案102和沟槽栅结构103内部的接触孔105；其中，接触孔105包括贯穿第一层间绝缘层104的第一接触孔1051，以及延伸至有源图案1011、隔离图案102和沟槽栅结构103内部的第二接触孔1052。

接触孔105贯穿第一层间绝缘层104并延伸至有源图案1011、隔离图案102和沟槽栅结构103内部。其中，接触孔105设置于有源图案1011中间位置处，且接触孔105包括贯穿第一层间绝缘层104的第一接触孔1051，以及延伸至有源图案1011、隔离图案102和沟槽栅结构103内部的第二接触孔1052。由于干法刻蚀的各向异性，此步骤中形成的第二接触孔1052的孔径(沿各个方向的)与第一接触孔1051的孔径(沿各个方向的)一致。第二接触孔1052位于相邻两个沟槽栅结构103之间。

步骤S106：如图15、图16和图17所示，在第一层间绝缘上方形成填充于接触孔105内的位线叠层。

位线叠层包括第一导电层106、金属阻挡层107和第二导电层108。第一导电层106和第二导电层108的材料可以为由金属硅化物、多晶硅、金属氮化物和金属中的至少一种。

第一导电层106位于第一层间绝缘层104上方和接触孔105内，金属阻挡层107位于一导电层上方，第二导电层108位于金属阻挡层107上方。

具体的，步骤S106包括以下步骤：

S106a：在第一层间绝缘层104上方形成填充于接触孔105内的第一导电层106；

S106b：在第一导电层106上方形成金属阻挡层107；

S106c：在金属阻挡层107上方形成第二导电层108；其中，第一导电层106、金属阻挡层107和第二导电层108构成位线叠层。

步骤S107：如图18、图19和图20所示，通过湿法刻蚀的工艺对位线叠层进行图案化，以第一层间绝缘层104上方形成沿第三方向(如图18所示的竖向)的若干间隔设置的位线结构，并同时对第二接触孔1052再次进行刻蚀，使得再次刻蚀之后的第二接触孔1052沿第二方向的孔径D2大于第一接触孔1051沿第二方向的孔径D1；其中，位线结构与沟槽栅结构103垂直相交，每个位线结构与至少一个有源图案1011通过对应的接触孔105连接，位线结构沿第二方向的线宽小于第一接触孔1051沿第二方向的孔径D1。

由于湿法刻蚀的各向同性，在对位线叠层进行刻蚀的过程中，第二接触孔1052沿第二方向的部分会被再次刻蚀，形成侧腐结构，即再次刻蚀之后的第二接触孔1052沿第二方向的孔径D2大于第一接触孔1051沿第二方向的孔径D1。则在第二方向上且于对应的接触孔105位置处，位线结构与再次刻蚀之后的第二接触孔1052的侧壁的距离大于位线结构与第一接触孔1051的侧壁的距离，这种结构可以保证位线结构与其两侧的接触孔105(第二接触孔1052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

除此之外，湿法刻蚀的工艺中，位线结构底部的线宽比其它部分的线宽大，对应的在第二方向上且于对应的接触孔105位置处，再次刻蚀之后的第二接触孔1052于位线结构两侧的部分的深度大于其于位线结构位置处的部分的深度，这种结构充分保证了在位线的底部与接触孔105(第二接触孔1052)侧壁之间具有足够的空间形成间隔物。

步骤S108：形成包覆于位线结构且设置在接触孔105的底部和侧壁的间隔层(图中未示出)；其中，在第二方向上，间隔层将位线结构与接触孔105的侧壁隔离开。

间隔层位于接触孔105的底部和侧壁且包覆位线结构，在第二方向(如图18所示的横向)上，间隔层将位线结构与接触孔105的侧壁隔离开。间隔层包括硅氮化物和硅氧化物中的至少一种。

在现有技术中，第一接触孔1051和第二接触孔1052的孔径是相同的，因为高集成度的关系，第一接触孔1051的孔径受到限制，为了保证在第二方向(如图18所示的横向)上，位线结构与接触孔105的侧壁有足够的空间形成间隔物，位线结构的线宽到限制，而在本实施例中，通过湿法刻蚀的工艺，最终形成的第一接触孔1051沿第二方向的孔径D1小于最终形成的第二接触孔1052沿第二方向的孔径D2，则在第二方向上且于对应的接触孔105位置处，位线结构与第二接触孔1052的侧壁的距离大于位线结构与第一接触孔1051的侧壁的距离，在保证位线结构与其两侧的接触孔105(第二接触孔1052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

本公开提供一种半导体器件的制备方法，该方法包括通过干法刻蚀的工艺在第一层间绝缘层104上于有源图案1011的中间位置对应位置处形成贯穿第一层间绝缘层104并延伸至有源图案1011、隔离图案102和沟槽栅结构103内部的接触孔105；其中，接触孔105包括贯穿第一层间绝缘层104的第一接触孔1051，以及延伸至有源图案1011、隔离图案102和沟槽栅结构103内部的第二接触孔1052；在第一层间绝缘上方形成填充于接触孔105内的位线叠层；通过湿法刻蚀的工艺对位线叠层进行图案化，以第一层间绝缘层104上方形成沿第三方向的若干间隔设置的位线结构，并同时对第二接触孔1052再次进行刻蚀，使得再次刻蚀之后的第二接触孔1052沿第二方向的孔径D2大于第一接触孔1051沿第二方向的孔径D1。在保证位线结构与其两侧的接触孔105(第二接触孔1052)侧壁之间具有足够的空间形成间隔物的同时，位线具有较大的线宽，降低工艺难度，并减少了器件的缺陷的产生。

实施例五

在实施例二的基础上，本实施例提供另一种半导体器件的制备方法。

本实施例中，另一种半导体器件的制备方法与实施例四中半导体器件的制备方法类似，区别仅在于第一层间绝缘层204为两层叠层结构，包括上层介质2041和下层介质2042，其下层介质2042的湿法刻蚀速率大于上层介质2041的湿法刻蚀速率，所以在位线叠层的湿法刻蚀步骤中，接触孔被再次刻蚀时，下层介质2042会被再次刻蚀，最终使得下接触孔沿第二方向的孔径D4大于上接触孔沿第二方向的孔径D3。

虽然下接触孔沿第二方向的孔径D4大于上接触孔沿第二方向的孔径D3，但是将第一层间绝缘层204作为一个整体来看，第一接触孔2051沿第二方向的孔径即为上接触孔沿第二方向的孔径D3。

第二接触孔2052沿第二方向的孔径D5大于第一接触孔2051沿第二方向的孔径D3。

也就是说，虽然第一层间绝缘层204为两层叠层结构，但是只要有其中一层的接触孔的孔径达到集成度需求即可，其它层的接触孔可以在湿法刻蚀步骤中被再次刻蚀，孔径可以相对大一些(可与第二接触孔2052的孔径一致)，进一步保证位线结构与其两侧的接触孔的侧壁之间具有足够的空间形成间隔物。

实施例六

在实施例三的基础上，本实施例提供又一种半导体器件的制备方法。

本实施例中，又一种半导体器件的制备方法与实施例四中半导体器件的制备方法类似，区别仅在于第一层间绝缘层304为三层叠层结构，包括上层介质3041、中层介质3042和下层介质3043，其上层介质3041和下层介质3043的湿法刻蚀速率均大于中层介质3042的湿法刻蚀速率，所以在位线叠层的湿法刻蚀步骤中，接触孔被再次刻蚀时，上层介质3041和下层介质3043会被再次刻蚀，最终上接触孔和下接触孔沿第二方向的孔径D7大于第上接触孔沿第二方向的孔径D6。

虽然上接触孔和下接触孔沿第二方向的孔径D7大于第中接触孔沿第二方向的孔径D6，但是将第一层间绝缘层304作为一个整体来看，第一接触孔3051沿第二方向的孔径即为中接触孔沿第二方向的孔径D6。

第二接触孔3052沿第二方向的孔径D8大于第一接触孔3051沿第二方向D6的孔径。

也就是说，虽然第一层间绝缘层304为三层叠层结构，但是只要有其中一层的接触孔的孔径达到集成度需求即可，其它层的接触孔可以在湿法刻蚀步骤中被再次刻蚀，孔径可以相对大一些(可与第二接触孔3052的孔径一致)，进一步保证位线结构与其两侧的接触孔的侧壁之间具有足够的空间形成间隔物。

虽然本发明所公开的实施方式如上，但其中的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (18)

1.一种半导体器件，其特征在于，包括：

半导体衬底；

位于所述衬底上的沿第一方向的若干间隔设置的有源图案；其中，每个所述有源图案之间通过隔离图案隔离；

位于所述衬底上的沿第二方向的若干间隔设置的沟槽栅结构；其中，每个所述沟槽栅结构与至少一个所述有源图案相交；

位于所述衬底上方且覆盖所述有源图案和所述沟槽栅结构的第一层间绝缘层；

贯穿所述第一层间绝缘层并延伸至所述有源图案、所述隔离图案和所述沟槽栅结构内部的接触孔；其中，所述接触孔设置于所述有源图案中间位置处，且所述接触孔包括贯穿所述第一层间绝缘层的第一接触孔，以及延伸至所述有源图案、所述隔离图案和所述沟槽栅结构内部的第二接触孔；所述第二接触孔沿所述第二方向的孔径大于所述第一接触孔沿所述第二方向的孔径；

位于所述第一层间绝缘层上方的沿第三方向的若干间隔设置的位线结构；其中，所述位线结构与所述沟槽栅结构垂直相交，每个所述位线结构与至少一个所述有源图案通过对应的所述接触孔连接，所述位线结构沿所述第二方向的线宽小于所述第一接触孔沿所述第二方向的孔径。

2.根据权利要求1所述的半导体器件，其特征在于，在所述第二方向上且于对应的所述接触孔位置处，所述位线结构与所述第二接触孔的侧壁的距离大于所述位线结构与所述第一接触孔的侧壁的距离。

3.根据权利要求1所述的半导体器件，其特征在于，在所述第二方向上且于对应的所述接触孔位置处，所述第二接触孔于所述位线结构两侧的部分的深度大于其于所述位线结构位置处的部分的深度。

4.根据权利要求1所述的半导体器件，其特征在于，所述第二接触孔位于相邻两个所述沟槽栅结构之间。

5.根据权利要求1所述的半导体器件，其特征在于，所述第一层间绝缘层为两层叠层结构，包括上层介质和下层介质；

其中，所述第一接触孔包括贯穿所述上层介质的上接触孔和贯穿下层介质的下接触孔；

所述下接触孔沿所述第二方向的孔径大于所述上接触孔沿所述第二方向的孔径；

所述上接触孔沿所述第二方向的孔径为所述第一接触孔沿所述第二方向的孔径。

6.根据权利要求1所述的半导体器件，其特征在于，所述第一层间绝缘层为三层叠层结构，包括上层介质、中层介质和下层介质；

其中，所述第一接触孔包括贯穿所述上层介质的上接触孔、贯穿所述中层介质的中接触孔和贯穿下层介质的下接触孔；

所述上接触孔和所述下接触孔沿所述第二方向的孔径均大于所述中接触孔沿所述第二方向的孔径；

所述中接触孔沿所述第二方向的孔径为所述第一接触孔沿所述第二方向的孔径。

7.根据权利要求1所述的半导体器件，其特征在于，还包括：

位于所述接触孔的底部和侧壁且包覆所述位线结构的间隔层；其中，在所述第二方向上，所述间隔层将所述位线结构与所述接触孔的侧壁隔离开。

8.根据权利要求1所述的半导体器件，其特征在于，所述位线结构包括：

位于所述第一层间绝缘层上方和所述接触孔内的第一导电层；

位于所述第一导电层上方的金属阻挡层；

位于所述金属阻挡层上方的第二导电层。

9.根据权利要求1所述的半导体器件，其特征在于，所述沟槽栅结构包括沟槽、设置于所述沟槽侧壁和底部的栅极绝缘层，以及分别填充于所述沟槽下部和上部的栅极和第二层间绝缘层。

10.一种半导体器件的制备方法，其特征在于，包括：

提供半导体衬底；

在所述衬底上形成沿第一方向的若干间隔设置的有源图案；其中，每个所述有源图案之间通过隔离图案隔离；

在所述衬底上形成沿第二方向的若干间隔设置的沟槽栅结构；其中，每个所述沟槽栅结构与至少一个所述有源图案相交；

在所述衬底上方形成第一层间绝缘层；

通过干法刻蚀的工艺在所述第一层间绝缘层上于所述有源图案的中间位置对应位置处形成贯穿所述第一层间绝缘层并延伸至所述有源图案、所述隔离图案和所述沟槽栅结构内部的接触孔；其中，所述接触孔包括贯穿所述第一层间绝缘层的第一接触孔，以及延伸至所述有源图案、所述隔离图案和所述沟槽栅结构内部的第二接触孔；

在所述第一层间绝缘上方形成填充于所述接触孔内的位线叠层；

通过湿法刻蚀的工艺对所述位线叠层进行图案化，以所述第一层间绝缘层上方形成沿第三方向的若干间隔设置的位线结构，并同时对所述第二接触孔再次进行刻蚀，使得再次刻蚀之后的所述第二接触孔沿所述第二方向的孔径大于所述第一接触孔沿所述第二方向的孔径；

其中，所述位线结构与所述沟槽栅结构垂直相交，每个所述位线结构与至少一个所述有源图案通过对应的所述接触孔连接，所述位线结构沿所述第二方向的线宽小于所述第一接触孔沿所述第二方向的孔径。

11.根据权利要求10所述的方法，其特征在于，在所述第二方向上且于对应的所述接触孔位置处，所述位线结构与再次刻蚀之后的所述第二接触孔的侧壁的距离大于所述位线结构与所述第一接触孔的侧壁的距离。

12.根据权利要求10所述的方法，其特征在于，在所述第二方向上且于对应的所述接触孔位置处，再次刻蚀之后的所述第二接触孔于所述位线结构两侧的部分的深度大于其于所述位线结构位置处的部分的深度。

13.根据权利要求10所述的方法，其特征在于，所述第二接触孔位于相邻两个所述沟槽栅结构之间。

14.根据权利要求10所述的方法，其特征在于，所述第一层间绝缘层为两层叠层结构，包括上层介质和下层介质；

其中，所述下层介质的湿法刻蚀速率大于所述上层介质的湿法刻蚀速率。

15.根据权利要求10所述的方法，其特征在于，所述第一层间绝缘层为三层叠层结构，包括上层介质、中层介质和下层介质；

其中，所述上层介质和所述下层介质的湿法刻蚀速率均大于所述中层介质的湿法刻蚀速率。

16.根据权利要求10所述的方法，其特征在于，在所述衬底上形成沿第二方向的若干间隔设置的沟槽栅结构，包括以下步骤：

在所述衬底上形成沿第二方向的若干间隔设置的沟槽；

在所述沟槽侧壁和底部形成栅极绝缘层；

在所述沟槽内填充栅极材料，以形成栅极；其中，所述栅极的厚度小于所述沟槽的深度；

在所述沟槽内于所述栅极上方形成第二层间绝缘层；其中，所述沟槽、所述栅极绝缘层、所述栅极和所述第二层间绝缘层构成沟槽栅结构。

17.根据权利要求10所述的方法，其特征在于，在所述第一层间绝缘上方形成填充于所述接触孔内的位线叠层，包括以下步骤：

在所述第一层间绝缘层上方形成填充于所述接触孔内的第一导电层；

在所述第一导电层上方形成金属阻挡层；

在所述金属阻挡层上方形成第二导电层；其中，所述第一导电层、所述金属阻挡层和所述第二导电层构成位线叠层。

18.根据权利要求10所述的方法，其特征在于，还包括：

形成包覆于所述位线结构且设置在所述接触孔的底部和侧壁的间隔层；其中，在所述第二方向上，所述间隔层将所述位线结构与所述接触孔的侧壁隔离开。

Images