CN100495686C - 动态随机存取存储器的电容器接点结构及工艺 - Google Patents

Abstract

一种动态随机存取存储器的电容器接点结构及工艺，此工艺是先提供基底，基底中形成有多个沟渠，各沟渠两侧壁已形成有一介电层，且这些沟渠中包括一第一沟渠。然后，于基底与沟渠的表面上形成一导体层，再于导体层上形成一层图案化光致抗蚀剂层，图案化光致抗蚀剂层填入上述沟渠，并覆盖住第一沟渠。接着，回蚀刻该图案化光致抗蚀剂层，而暴露出部分的导体层。然后，移除暴露出的导体层，而形成多个下电极，然后再移除图案化光致抗蚀剂层。于各下电极上形成一电容介电层，再于基底上形成多个上电极，其填满上述各沟渠。继而，于第一沟渠中的下电极上形成一接触窗，此接触窗藉由下电极而电性连接基底。

Description

动态随机存取存储器的电容器接点结构及工艺

技术领域

本发明涉及一种半导体元件的接点结构及其制造方法，尤其涉及动态随机存取存储器的电容器接点结构及包含其制造方法在内的动态随机存取存储器工艺。

背景技术

动态随机存取存储器(DRAM)的存储单元所配置的电容器的结构主要可以分成两种形式，其一为堆叠式电容器(stacked capacitor)，另一则为沟渠式电容器(trench capacitor)。其中，沟渠式电容器因为是形成于基底中，可以大幅度缩小电容器所占的空间，而且，通过沟渠深度的控制，能够有效地增加下电极与上电极之间的电容量。

然而，也正由于沟渠式电容器的沟渠具有相当的深度，基底中用来电性连接这些下电极的N型掺杂带(N-band)也会形成于基底的深处。为了接取(pick up)此N型掺杂带，现有的作法是对基底进行不同浓度与不同能量的多次离子注入，以形成大面积的直立式N井，再于N井上形成一接触窗，作为N型掺杂带的接点。

上述的配置方式不但局限了元件集成度的提升，多次离子注入的步骤也十分地复杂而繁琐。也就是说，纵使藉由技术不断的精进而使元件的线宽可以越做越小，但是受限于上述的N井需要一定的配置空间，元件集成度仍无法有效提升。因此，如何在有限的空间中制作出更多的元件，以提高元件集成度与晶片的使用率，并且缩短整个动态随机存取存储器的制造流程是目前亟需解决的课题。

发明内容

本发明的目的是提供一种动态随机存取存储器工艺，其无须进行多次离子掺杂以形成大面积的直立式N井，即可形成电容器的接点结构，故而可以大幅度缩短制造流程。

本发明的另一目的是提供一种动态随机存取存储器工艺，其形成电容器的接点结构时不需要形成大面积的N井。

本发明的又一目的是提供一种电容器接点结构，适用于动态随机存取存储器，其是利用存储单元阵列区边缘或角落的闲置电容器作为电性连接掺杂带的媒介，而可以提高元件的集成度。

本发明提出一种动态随机存取存储器工艺，其例如是先提供基底，基底中形成有多个沟渠，这些沟渠中包括一第一沟渠，且各沟渠的侧壁已形成有一介电层。然后，于基底与沟渠的表面上形成一导体层，再于导体层上形成一层图案化光致抗蚀剂层，此图案化光致抗蚀剂层填入这些沟渠，并覆盖住第一沟渠。接着，回蚀刻该图案化光致抗蚀剂层，而暴露出部分的导体层。然后，移除暴露出的导体层，而形成多个下电极，然后再移除图案化光致抗蚀剂层。之后于各下电极上形成一电容介电层，再于基底上形成多个上电极，其填满上述沟渠。继而，于第一沟渠中的下电极上形成一接触窗，其藉由第一沟渠中的下电极以电性连接基底。

在上述动态随机存取存储器工艺的一实施例中，第一沟渠位于动态随机存取存储器的存储单元阵列区的边缘或角落。

在上述动态随机存取存储器工艺的一实施例中，经过回蚀刻，第一沟渠以外的各沟渠中所填入的图案化光致抗蚀剂层的顶面低于基底顶面。

在上述动态随机存取存储器工艺的一实施例中，还包括于上电极形成之后、接触窗形成之前，于相邻二沟渠外侧的基底上分别形成一晶体管。此工艺还可包括于上电极形成之后、晶体管形成之前，于每两相邻沟渠之间形成一隔离结构，此隔离结构有部分嵌入该两相邻沟渠中。另外，在形成晶体管时，可于此隔离结构上形成通过栅极结构。

在上述动态随机存取存储器工艺的一实施例中，电容介电层的材质包括氧化硅-氮化硅-氧化硅。

在上述动态随机存取存储器工艺的一实施例中，还包括于形成导体层之前，对侧壁具有介电层的上述沟渠的底部进行一表面处理。

在上述动态随机存取存储器工艺的一实施例中，还包括使该些沟渠底部处产生掺杂剂扩散，以于该基底中形成一掺杂带。此掺杂带的掺杂剂来源可为下列二者中的至少一者：形成该导体层之前对该些沟渠的底部进行的一离子注入，以及该导体层的材质包含掺杂的半导体材料。此掺杂半导体材料可为掺杂多晶硅。另外，当上述导体层的材质包括一掺杂半导体材料时，该工艺可于形成导体层之后进行一热处理，以驱使导体层中的掺杂剂扩散进入基底中。

上述动态随机存取存储器工艺是于形成下电极之前，预先覆盖住第一沟渠，使得在第一沟渠中形成的下电极可以与后续形成接触窗电性连接，而使接触窗与掺杂带导通。此一接点结构的制造方法可以与动态随机存取存储器的电容器制造流程相整合，而无须另外进行多道离子注入步骤形成N井来接取基底中的掺杂带，故能够大幅缩短制造流程。

本发明提出另一种动态随机存取存储器工艺，其例如是提供一基底，基底中形成有多个沟渠，这些沟渠中包括一第一沟渠，且各沟渠的侧壁已形成有一介电层。然后，沿着于各沟渠的内面形成一下电极。之后，于各下电极上形成一电容介电层，再移除第一沟渠中的电容介电层。之后于基底上形成多个上电极，其填满上述沟渠。接着于第一沟渠中的上电极上形成一接触窗，其藉由第一沟渠中的上电极与下电极以电性连接基底。

在上述动态随机存取存储器工艺的一实施例中，第一沟渠位于动态随机存取存储器的存储单元阵列区的边缘或角落。

在上述动态随机存取存储器工艺的一实施例中，各下电极的顶面皆低于基底的顶面。

在上述动态随机存取存储器工艺的一实施例中，还包括于上电极形成之后、接触窗形成之前，于相邻二沟渠外侧的基底上分别形成一晶体管。此时该工艺可还包括于上电极形成之后、晶体管形成之前，于每两相邻沟渠之间形成一隔离结构，此隔离结构有部分嵌入该两相邻沟渠中。另外，在形成晶体管时，可于此隔离结构上形成通过栅极结构。

在上述动态随机存取存储器工艺的一实施例中，电容介电层的材质包括氧化硅-氮化硅-氧化硅。

在上述动态随机存取存储器工艺的一实施例中，还包括于形成导体层之前，对侧壁具有介电层的上述沟渠底部进行一表面处理。

在上述动态随机存取存储器工艺的一实施例中，还包括使该些沟渠底部处产生掺杂剂扩散，以于该基底中形成一掺杂带。此掺杂带的掺杂剂来源可为下列二者中的至少一者：形成该导体层之前对该些沟渠的底部进行的一离子注入，以及该导体层的材质包含掺杂的半导体材料。此掺杂半导体材料可为掺杂多晶硅。另外，当上述导体层的材质包括一掺杂半导体材料时，该工艺可于形成导体层之后进行一热处理，以驱使导体层中的掺杂剂扩散进入基底中。

在上述动态随机存取存储器工艺中，由于边缘的第一沟渠中所形成的电容介电层已被移除，因此，第一沟渠中的上电极可以藉由下电极电性连接至基底中的掺杂带，使掺杂带与接触窗得以导通。如此一来，可免除现有需要进行多道离子注入的复杂步骤，大幅缩短制造流程。

本发明提出一种电容器接点结构，适用于一动态随机存取存储器的一存储单元阵列区，此存储单元阵列区配置于一基底上，且位于基底中的一掺杂带上，此电容器接点结构包括一闲置电容器与一接触窗。其中，闲置电容器配置于基底的一第一沟渠中，且第一沟渠底部暴露出部分掺杂带。闲置电容器包括第一下电极、第一介电层与第一上电极。第一下电极沿着第一沟渠内面配置，且电性连接掺杂带。第一介电层配置于第一下电极与第一沟渠的侧壁之间。第一上电极则配置于第一下电极上，且填满第一沟渠。接触窗配置于闲置电容器上，藉此电性连接掺杂带。

在一实施例中，上述电容器接点结构配置于存储单元阵列区的边缘。

在另一实施例中，上述电容器接点结构配置于存储单元阵列区的角落。

在上述电容器接点结构的一实施例中，第一下电极的顶面高于或等于基底顶面。此时上述接触窗至少电性连接第一下电极。另外，此电容器接点结构可还包括第一电容介电层，配置于第一下电极与第一上电极之间，此第一电容介电层的材质包括氧化硅/氮化硅/氧化硅(ONO)。

在上述电容器接点结构的另一实施例中，第一下电极的顶面低于基底的顶面。此时上述接触窗即配置在填满第一沟渠的第一上电极上。

另外，上述存储单元阵列的各存储单元可包括晶体管、沟渠式电容器与导体层。其中，晶体管配置于基底上，沟渠式电容器配置于晶体管一侧的基底中，导体层则配置于基底上，以电性耦接晶体管与沟渠式电容器。

上述沟渠式电容器是配置于基底的一第二沟渠中，且第二沟渠的底部暴露出部分掺杂带。沟渠式电容器包括第二下电极、第二介电层、第二上电极与第二电容介电层。第二下电极沿着第二沟渠内面配置，且电性连接掺杂带。第二介电层配置于第二下电极与第二沟渠的侧壁之间。第二上电极配置于第二下电极上，且填满第二沟渠。第二电容介电层配置于第二下电极与第二上电极之间。

另外，上述动态随机存取存储器可还包括一隔离结构，其部分位于每两相邻沟渠式电容器之间，并嵌入该两相邻沟渠式电容器之中。此动态随机存取存储器可还包括多个通过栅极(passing gate)结构，配置于该隔离结构上。

此外，上述动态随机存取存储器的隔离结构可有部分嵌入于闲置电容器中。此部分的隔离结构上亦可包括一通过栅极结构。

上述电容器接点结构，利用闲置电容器作为电性连接基底中的掺杂带的媒介，可以省去现有大面积N井的配置，更进一步扩大元件的布局空间，提高元件的集成度。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1是绘示本发明一实施例的一种动态随机存取存储器的布局上视示意图；

图2A至图2E是绘示本发明一实施例的一种动态随机存取存储器工艺的流程剖面图，此剖面对应图1的I-I’线；

图2F至图2I是绘示本发明另一优选实施例的一种动态随机存取存储器工艺的流程剖面图。

主要元件符号说明

100：基底

103、107：硬掩模层

105：隔离结构

106：有源区

110、110a：沟渠

115：介电层

120、151：导体层

123、123’、125：图案化光致抗蚀剂层

127、127a：下电极

130：电容介电层

135：掺杂带

137、137a：上电极

142：绝缘层

145a、145b：栅极结构

147：掺杂区

150：接触窗

153：导体层

具体实施方式

图1是绘示本发明一实施例的一种动态随机存取存储器的布局上视示意图。图2A至图2E是绘示本发明一实施例的一种动态随机存取存储器工艺的流程剖面图，其剖面是沿着图1中I-I’线切割而得的剖面。

请参照图1与图2A，首先提供基底100，其例如是硅基底。接着于基底100上形成一层硬掩模层103，其材质例如是氮化硅，而形成方法例如是化学气相沉积法。之后，于硬掩模层103与基底100中形成隔离结构105，以定义出有源区106。隔离结构105例如是浅沟渠隔离结构，其材质例如是氧化硅。其中，于硬掩模层103与基底100之间还可以形成有一层垫层(未绘示)。隔离结构105与垫层的形成方法为熟知本技艺者所周知，于此不赘述。

继而，于基底100上形成另一层硬掩模层107。此硬掩模层107可以是选择性地设置，其材质例如是氮化硅、碳化硅，形成方法例如是化学气相沉积法，而厚度例如是800～2000埃左右。

接下来，请参照图1与图2B，于图示的各个部分的隔离结构105两侧的基底100中形成多个沟渠110。为了使本发明能够更容易理解，本实施例中，特别将位于边缘的沟渠110标号为沟渠110a，以便于后续的说明。沟渠110的形成方法例如是利用光刻蚀刻工艺，且可同时移除部分隔离结构105。沟渠110的深度例如是1～3微米(μm)。

然后，于沟渠110中形成介电层115。介电层115的材质例如是氧化硅，其形成方法例如是热氧化法或是化学气相沉积法。之后，移除沟渠110底部的介电层115，以暴露出沟渠110底部的基底100。移除部分介电层115的方法例如是各向异性蚀刻法。介电层115的厚度例如是30～400埃之间。

然后，请继续参照图2B，于基底100上形成一层导体层120。导体层120例如是沿着硬掩模层107、介电层115与沟渠110底部的表面而设置，其材质例如是掺杂多晶硅。导体层120的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成的；或者也可以采用原位注入掺杂剂的方式，以化学气相沉积法形成掺杂多晶硅层。之后可以依照工艺的热预算，选择性地进行一热处理，使导体层120中的掺杂剂扩散至基底100中，而有助于后述的掺杂带的形成。

值得一提的是，在移除部分介电层115以打开沟渠110的底部之后、形成导体层120之前，还可以针对沟渠110暴露出的基底100进行一表面处理，以降低基底100表面的阻值与/或增加基底100与导体层120之间的附着性。表面处理例如是一清洁处理，以及/或是对沟渠110底部的基底100进行的掺杂剂注入。掺杂剂例如是N型掺杂剂如砷、磷，以降低沟渠110底部的基底100表层的阻值，同时有助于后述的掺杂带的形成。

继而，请继续参照图2B，于基底100上形成一层图案化光致抗蚀剂层123。图案化光致抗蚀剂层123例如是正光致抗蚀剂，其形成方法例如是先以旋转涂布(spin coating)形成一整层的正光致抗蚀剂，之后进行曝光、显影等步骤，而形成覆盖住第一沟渠110a，且填满其他沟渠110的图案化光致抗蚀剂层123。

然后，请参照图2B与图2C，回蚀刻图案化光致抗蚀剂层123，移除沟渠110a以外的沟渠110中的部分图案化光致抗蚀剂层123，而形成顶面低于基底100的图案化光致抗蚀剂层123’。接着，以此图案化光致抗蚀剂层123’为掩模，移除暴露出的导体层120，而形成下电极127。移除暴露出的导体层120的方法例如是干式蚀刻法，如反应性离子蚀刻法。由于图案化光致抗蚀剂覆盖住沟渠110a，因此，沟渠110a中所形成的下电极127a与其他沟渠110中所形成的下电极127形状并不相同。

之后，请参照图2C与图2D，移除图案化光致抗蚀剂层123’。移除的方法例如是先进行干式去光致抗蚀剂再进行湿式清洁。接下来，在基底100上形成一层电容介电层130。电容介电层130的材质例如是氧化硅-氮化硅-氧化硅所形成的ONO复合介电层，或者也可以是氧化硅-氮化硅双层介电层。电容介电层130还可以是其他高介电常数材料，如氧化钽、钛酸锶钡、氮化硅、氮氧化硅、碳化硅、碳氧化硅、氧化铪、氧化锆、氧化钛、氧化铈、氧化镧、氧化铝或其组合，其形成方法例如是化学气相沉积法(CVD)或溅镀法(sputtering)。

然后，请继续参照图2D，在本发明一实施例中，上述电容介电层130例如是采用ONO复合介电层，由于其形成的温度较高，因此，沟渠110底部的基底100中的掺杂剂会扩散而连成一个掺杂带135。沟渠110底部的基底100中的掺杂剂来源可以是：形成导体层120之前对该处的基底100所进行的离子注入，以及/或是材质为掺杂半导体材料的下电极127、127a。如果电容介电层130不采用ONO复合介电层，则可以额外的热处理形成掺杂带135，如前述导体层120形成之后所进行的热处理。

继而，于基底100上形成多个上电极137，其填满各沟渠110。如图2D所示，沟渠110a中的下电极127a的顶面并没有被上电极137a所覆盖，而其他沟渠110中的下电极127则为上电极137所覆盖。沟渠110中的下电极127、电容介电层130与上电极137构成了电容器。上电极137的形成方法例如是先于基底100上形成一层导体材料层(未绘示)，再以硬掩模层103为蚀刻中止层，利用化学机械抛光工艺移除部分导体材料层。此导体材料层的材质例如是掺杂多晶硅，其形成方法例如是采用原位注入掺杂剂的方式，以化学气相沉积法形成的。

接下去，请参照图2D与图2E，于相邻二沟渠110中形成绝缘层142，以作为通过栅极隔离结构(passing gate isolation)。绝缘层142的形成方法例如是先移除相邻二沟渠110中的部分上电极137、部分电容介电层130与部分介电层115以及相邻二沟渠110之间的部分隔离结构105，并再填入绝缘材料而形成的。移除上述膜层的方法例如是利用光刻蚀刻工艺。填入的绝缘材料例如是氧化硅之类的绝缘材料，其形成方法例如是化学气相沉积法。

然后，移除硬掩模层103，移除的方法例如是干式蚀刻法或湿式蚀刻法。之后，于有源区106的基底100以及绝缘层142上分别形成栅极结构145a、145b，且于有源区106的基底100中形成掺杂区147，以作为源/漏极。其中，形成在绝缘层142上的栅极结构145b为通过栅极(passing gate)结构，而形成在有源区106(即电容器侧边)的基底100上的栅极结构145a则为开关栅极结构；以图1的布局来看，每一条线状栅极结构皆包含交替排列的开关栅极结构及通过栅极结构。关于栅极结构145a、145b的工艺，为一般的晶体管工艺，关于此工艺的相关细节为熟知此技艺者所周知，于此不再赘述。

继而，请继续参照图2E，于下电极127a上形成接触窗150。接触窗150藉由下电极127a以电性连接基底100中的掺杂带135，而得以接取动态随机存取存储器的掺杂带135。接触窗150并非限定于设置于下电极127a上，也可以如图2E所示，设置于上电极137、电容介电层130、下电极127a、介电层115与基底100上，只要接触窗150能够与下电极127a电性连接以接取掺杂带135即可。

特别注意的是，接触窗150是设置于边缘或角落的沟渠110a中的下电极127a上，而未与掺杂区147电性连接。

另外，形成接触窗150的同时，也可以于电容器的上电极137与一旁的掺杂区147之间形成导体层153，使得掺杂区147与上电极137电性连接。或者，可与接触窗150同时在有源区106中的两个栅极结构145a之间形成位线接触窗(未绘示)。上述接触窗的材质与形成方法为熟知本技艺者所周知，于此不再赘述。

值得一提的是，本实施例中的隔离结构105是在电容器形成之前即形成，惟隔离结构105也可以是在电容器形成之后、栅极结构145a、145b形成之前而制作。如此一来即无须分两次形成隔离结构105与绝缘层142(通过栅极隔离结构)，只要进行一次隔离结构工艺即可。

由上述本发明的动态随机存取存储器工艺可知，其电容器接点结构的形成方法完全不同于现有电容器接点结构的形成方法，而无须进行多次离子注入。只需要利用图案化光致抗蚀剂层123’，将位于边缘的沟渠110a覆盖住，就可以形成接取掺杂带135的接点结构，因而得以大幅度地缩减制造流程。

以下说明本发明提出的另一种动态随机存取存储器工艺的优选实施例，其制造流程例示于剖面图2F至图2I中。

图2F所示的步骤是接续图2B所示的步骤，与上一实施例不同的地方在于，本实施例中的图案化光致抗蚀剂层123(如图2B所示)并未覆盖住沟渠110a，因此，图案化光致抗蚀剂层123于进行回蚀刻的步骤之后，沟渠110a中的图案化光致抗蚀剂层123’与其他沟渠110的中所形成的图案化光致抗蚀剂层123’的高度是一样的，会低于基底100的上表面。

然后，同样请参照图2F，以此图案化光致抗蚀剂层123’为掩模，移除暴露出的导体层120，而形成下电极127。移除暴露出的导体层120的方法例如是干式蚀刻法，如反应性离子蚀刻法。

继而，请参照图2G，移除图案化光致抗蚀剂层123’。移除的方法例如是先进行干式去光致抗蚀剂再进行湿式清洁。接下来，在基底100上形成一层电容介电层130。电容介电层130的材质例如是氧化硅-氮化硅-氧化硅所形成的ONO复合介电层，或者也可以是氧化硅-氮化硅双层介电层。电容介电层130还可以是其他高介电常数材料，如氧化钽、钛酸锶钡、氮化硅、氮氧化硅、碳化硅、碳氧化硅、氧化铪、氧化锆、氧化钛、氧化铈、氧化镧、氧化铝或其组合，其形成方法例如是化学气相沉积法(CVD)或溅镀法(sputtering)。

需说明的是，在本实施例中，电容介电层130例如是采用ONO复合介电层，由于其形成的温度较高，因此，沟渠110底部的基底100中的掺杂剂(请参照上一实施例)会扩散而连成一个掺杂带135。如果电容介电层130不采用ONO复合介电层，则可以额外的热处理形成掺杂带135，如前述导体层120形成之后所进行的热处理。

然后，请继续参照图2G，于基底100上形成另一层图案化光致抗蚀剂层125，图案化光致抗蚀剂层125暴露出沟渠110a中与两个沟渠110a之间的电容介电层130。接着，移除暴露出的电容介电层130，而暴露出沟渠110a中的下电极127a的上表面。其中，移除电容介电层130的方法例如是干式蚀刻法。

继而，请参照图2H，移除图案化光致抗蚀剂层125，再于基底100上形成多个上电极137，其填满各沟渠110。如图2H，包括沟渠110a在内的各沟渠110中的下电极127(a)皆为上电极137(a)所覆盖。上电极137的形成方法例如是先于基底100上形成一层导体材料层(未绘示)，其填满各沟渠110；再以硬掩模层103为蚀刻中止层，利用化学机械抛光工艺移除部分导体材料层。此导体材料层的材质例如是掺杂多晶硅，其形成方法例如是采用原位注入掺杂剂的方式，以化学气相沉积法形成。

如图2H所示，由于沟渠110a中的电容介电层130于上电极137、137a形成之前就移除了，因此，沟渠110a中的下电极127a与上电极137a会相接触。至于在其他沟渠110中的下电极127、电容介电层130与上电极137则构成了电容器。

接下来，请参照图2I，于相邻二沟渠110中形成绝缘层142，以作为通过栅极隔离结构(passing gate isolation)，然后再移除硬掩模层103。继而，于有源区106的基底100以及绝缘层142上分别形成栅极结构145a、145b，且于有源区106的基底中形成掺杂区147。

之后，请继续参照图2I，于上电极137a上形成接触窗150。由于上电极137a与下电极127a相接触，因此，接触窗150可藉由上电极137a、下电极127a而与掺杂带135电性连接。

上述动态随机存取存储器的接点结构的制造方法中，由于移除了边缘的沟渠110a中所形成的电容介电层130，因此，沟渠110a中的上电极137a可藉由下电极127a电性连接至基底100中的掺杂带135。如此一来，可免除现有为了形成接取用的直立式N井而进行的多道离子注入，而能够大幅缩短制造流程。

接着便说明本发明提出的电容器接点结构，请再次参照图2I，此接点结构160适用于一动态随机存取存储器的存储单元阵列区。此存储单元阵列区配置于基底100中，且位于基底100中的掺杂带135上。基底100例如是硅基底，掺杂带135例如是掺杂有砷、磷等N型掺杂剂。

此接点结构160例如是由闲置电容器155与接触窗150所组成的。其中，闲置电容器155配置于基底100的沟渠110a中，且沟渠110a底部暴露出部分掺杂带135。

闲置电容器155包括下电极127a、介电层115与上电极137a。下电极127a沿着沟渠110a内面配置，且电性连接掺杂带135。介电层115配置于下电极127a与沟渠110a的侧壁之间。上电极137a则配置于下电极127a上，且填满沟渠110a。其中，下电极127a与上电极137a的材质例如是掺杂多晶硅之类的导体材料，介电层115的材质例如是氧化硅等介电材料。

接触窗150配置于闲置电容器155上，由于上电极137a与下电极127a之间没有介电层的存在，因此，接触窗150可以藉由此上电极137a与下电极127a电性连接掺杂带135。接触窗150的材质例如是掺杂多晶硅等导体材料。

另外，构成动态随机存取存储器阵列的各动态随机存取存储器包括晶体管149、沟渠式电容器139与导体层151。其中，晶体管149配置于基底100上，沟渠式电容器139配置于晶体管149一侧的基底100中，导体层151则配置于基底100上，以电性耦接晶体管149与沟渠式电容器139。

其中，沟渠式电容器139设置于沟渠110中，其例如是由下电极127、介电层115、上电极137与电容介电层130所组成的。下电极127与上电极137的材质例如是掺杂多晶硅等导体材料，介电层的材质例如是氧化硅等绝缘材料，电容介电层130例如是氧化硅-氮化硅-氧化硅或是氧化硅-氮化硅，或是其他高介电常数材料如氧化钽、钛酸锶钡、氮化硅、氮氧化硅、碳化硅、碳氧化硅、氧化铪、氧化锆、氧化钛、氧化铈、氧化镧、氧化铝或其组合。

晶体管149例如是由栅极结构145a与源/漏极区147所组成。其中，每一晶体管149皆有一源/漏极区147藉由导体层151而与其一侧的沟渠式电容器139的上电极137电性连接。各源/漏极区147例如是掺杂有砷、磷等N型掺杂剂。在本实施例中，导体层151例如是一层厚度低于接触窗150的膜层，其厚度只要能够使任一上电极137可与对应的源/漏极区147电性连接即可。在另一实施例中，导体层151可与接触窗150同时形成，而具有与接触窗150相同的厚度，如同图2E中的导体层153。

此外，上述动态随机存取存储器还包括一个隔离结构105，其定义出有源区106，且有部分位于每两相邻沟渠式电容器139之间，而上述的晶体管149即是设置于有源区106的基底100上。嵌入每两相邻沟渠式电容器139间的基底100中的隔离结构105上还可以设置有绝缘层142，其嵌入该两相邻沟渠式电容器139之中，且其材质例如是氧化硅等绝缘材料。而在绝缘层142上还可以配置通过栅极结构145b。在其他实施例中，当定义有源区用的隔离结构是在沟渠式电容139形成之后才形成时，该隔离结构也有部分嵌入每两相邻沟渠式电容139之中。如此一来，则无须另外形成仅作为通过栅极隔离结构用的绝缘层142，直接将通过栅极结构145b形成于该隔离结构上即可。

特别注意的是，请参照图1的上视图，沟渠110a是位于动态随机存取存储器阵列的边缘，其例如是位于动态随机存取存储器阵列的角落。这种在阵列边缘、角落处的沟渠110a中形成的电容器，原本就是闲置没有作用的电容器。因此，利用闲置电容器155作为接取掺杂带135的媒介，便无须制作大面积的直立式N井以为接点，而可以节省元件的布局空间。

除了上述结构之外，在本发明的一实施例中，闲置电容器155还可以有其他的变化。请参照图2E，上述接点结构160的闲置电容器155中，上电极137a并未覆盖住下电极127a，因此设置于下电极127a上的接触窗150可以通过下电极127a而接取掺杂带135。另外，下电极127a与上电极137a之间可以配置有一层电容介电层130。

值得一提的是，具有沟渠式电容器的动态随机存取存储器的结构，有相当多的变化，因此，上述实施例中提及的工艺与结构，并非用来限制本发明。

综上所述，本发明提出的接点结构160，利用闲置电容器155作为电性连接基底100中的掺杂带135的媒介，可以省去现有大面积N并的配置，更进一步扩大元件的布局空间，提高元件的集成度。

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (39)

1.一种动态随机存取存储器工艺，包括：

提供基底，该基底中形成有多个沟渠，该些沟渠中包括第一沟渠，且各该沟渠的侧壁已形成有介电层；

于该基底与该些沟渠的表面上形成导体层；

于该导体层上形成图案化光致抗蚀剂层，该图案化光致抗蚀剂层填入该些沟渠，并覆盖住该第一沟渠；

回蚀刻该图案化光致抗蚀剂层，而暴露出部分的该导体层；

移除暴露出的该导体层，而形成多个下电极；

移除该图案化光致抗蚀剂层；

于各该下电极上形成电容介电层；

于该基底上形成多个上电极，其填满该些沟渠；以及

于该第一沟渠中的该下电极上形成接触窗，该接触窗藉由该第一沟渠中的该下电极以电性连接该基底。

2.如权利要求1所述的动态随机存取存储器工艺，其中该第一沟渠位于该动态随机存取存储器的存储单元阵列区的边缘或角落。

3.如权利要求1所述的动态随机存取存储器工艺，其中，经过回蚀刻，该第一沟渠以外的各该沟渠中所填入的该图案化光致抗蚀剂层的顶面低于该基底顶面。

4.如权利要求1所述的动态随机存取存储器工艺，还包括于该些上电极形成之后、该接触窗形成之前，于每两相邻沟渠外侧的该基底上分别形成晶体管。

5.如权利要求4所述的动态随机存取存储器工艺，还包括于该些上电极形成之后、该些晶体管形成之前，于每两相邻沟渠之间形成隔离结构，该隔离结构有部分嵌入该两相邻沟渠之中。

6.如权利要求5所述的动态随机存取存储器工艺，还包括于形成该些晶体管时，于该隔离结构上形成多个通过栅极结构。

7.如权利要求1所述的动态随机存取存储器工艺，其中该电容介电层的材质包括氧化硅-氮化硅-氧化硅。

8.如权利要求1所述的动态随机存取存储器工艺，还包括于形成该导体层之前，对侧壁具有该介电层的该些沟渠的底部进行表面处理。

9.如权利要求1所述的动态随机存取存储器工艺，还包括使该些沟渠底部处产生掺杂剂扩散，以于该基底中形成掺杂带。

10.如权利要求9所述的动态随机存取存储器工艺，其中该掺杂带的掺杂剂来源为下列二者中的至少一者：

形成该导体层之前对该些沟渠的底部进行的离子注入；以及

该导体层的材质包含掺杂的半导体材料。

11.如权利要求10所述的动态随机存取存储器工艺，其中该掺杂半导体材料包括掺杂多晶硅。

12.如权利要求10所述的动态随机存取存储器工艺，还包括于形成该导体层后，进行热处理以产生掺杂剂扩散。

13.一种动态随机存取存储器工艺，包括：

提供基底，该基底中形成有多个沟渠，该些沟渠中包括第一沟渠，且各该沟渠的侧壁已形成有介电层；

沿着各该沟渠的内面形成下电极；

于各该下电极上形成电容介电层；

移除该第一沟渠中的该电容介电层；

于该基底上形成多个上电极，其填满该些沟渠；以及

于该第一沟渠中的该上电极上形成接触窗，其藉由该第一沟渠中的该上电极与该下电极以电性连接该基底。

14.如权利要求13所述的动态随机存取存储器工艺，其中该第一沟渠位于该动态随机存取存储器的存储单元阵列区的边缘或角落。

15.如权利要求13所述的动态随机存取存储器工艺，其中各该下电极的顶面皆低于该基底的顶面。

16.如权利要求13所述的动态随机存取存储器工艺，还包括于该些上电极形成之后、该接触窗形成之前，于相邻二沟渠外侧的该基底上分别形成晶体管。

17.如权利要求16所述的动态随机存取存储器工艺，还包括于该些上电极形成之后、该些晶体管形成之前，于两相邻沟渠之间形成隔离结构，该隔离结构有部分嵌入该两相邻沟渠中。

18.如权利要求17所述的动态随机存取存储器工艺，还包括于形成该些晶体管时，于该隔离结构上形成多个通过栅极结构。

19.如权利要求13所述的动态随机存取存储器工艺，其中该电容介电层的材质包括氧化硅-氮化硅-氧化硅。

20.如权利要求13所述的动态随机存取存储器工艺，还包括于形成该导体层之前，对侧壁具有该介电层的该些沟渠的底部进行表面处理。

21.如权利要求13所述的动态随机存取存储器工艺，还包括使该些沟渠底部处产生掺杂剂扩散，以于该基底中形成掺杂带。

22.如权利要求21所述的动态随机存取存储器工艺，其中该掺杂带的掺杂剂来源为下列二者中的至少一者：

形成该导体层之前对该些沟渠的底部进行的离子注入；以及

该导体层的材质包含掺杂的半导体材料。

23.如权利要求22所述的动态随机存取存储器工艺，其中该掺杂半导体材料包括掺杂多晶硅。

24.如权利要求22所述的动态随机存取存储器工艺，还包括于形成该导体层后，进行热处理以产生掺杂剂扩散。

25.一种电容器接点结构，适用于动态随机存取存储器的存储单元阵列区，该存储单元阵列区配置于基底上，且位于该基底中的掺杂带上，该电容器接点结构包括：

闲置电容器，配置于该基底中的第一沟渠中，且该第一沟渠底部暴露出该掺杂带，该闲置电容器包括：

第一下电极，沿着该第一沟渠内面配置，且电性连接该掺杂带；

第一介电层，配置于该第一下电极与该第一沟渠的侧壁之间；以及

第一上电极，配置于该第一下电极上，且填满该第一沟渠；以及

接触窗，配置于该闲置电容器上，藉此电性连接该掺杂带。

26.如权利要求25所述的电容器接点结构，其中该接点结构配置于该存储单元阵列区的边缘。

27.如权利要求25所述的电容器接点结构，其中该接点结构配置于该存储单元阵列区的角落。

28.如权利要求25所述的电容器接点结构，其中该第一下电极的顶面高于或等于该基底顶面。

29.如权利要求28所述的电容器接点结构，其中该接触窗至少电性连接该第一下电极。

30.如权利要求28所述的电容器接点结构，还包括第一电容介电层，配置于该第一下电极与该第一上电极之间。

31.如权利要求30所述的电容器接点结构，其中该第一电容介电层的材质包括氧化硅/氮化硅/氧化硅。

32.如权利要求25所述的电容器接点结构，其中该第一下电极的顶面低于该基底顶面。

33.如权利要求32所述的电容器接点结构，其中该接触窗配置在该第一上电极上。

34.如权利要求25所述的电容器接点结构，其中构成该存储单元阵列的各存储单元包括：

晶体管，配置于该基底上；

沟渠式电容器，配置于该晶体管一侧的该基底中；以及

导体层，配置于该基底上，以电性耦接该晶体管与该沟渠式电容器。

35.如权利要求34所述的电容器接点结构，其中该沟渠式电容器是配置于该基底的第二沟渠中，且该第二沟渠的底部暴露出部分该掺杂带，该沟渠式电容器包括：

第二下电极，沿着该第二沟渠内面配置，且电性连接该掺杂带；

第二介电层，配置于该第二下电极与该第二沟渠的侧壁之间；

第二上电极，配置于该第二下电极上，且填满该第二沟渠；以及

第二电容介电层，配置于该第二下电极与该第二上电极之间。

36.如权利要求34所述的电容器接点结构，其中该动态随机存取存储器还包括隔离结构，其部分位于每两相邻沟渠式电容器之间，并嵌入该两相邻沟渠式电容器之中。

37.如权利要求36所述的电容器接点结构，其中该动态随机存取存储器还包括多个通过栅极结构，配置于该隔离结构上。

38.如权利要求25所述的电容器接点结构，还包括隔离结构，其部分嵌入于该闲置电容器中。

39.如权利要求38所述的电容器接点结构，其中该动态随机存取存储器还包括通过栅极结构，配置于该隔离结构上。

Images