KR100437551B1 - 디램(dram)셀및그제조방법 - Google Patents

디램(dram)셀및그제조방법 Download PDF

Info

Publication number
KR100437551B1
KR100437551B1 KR1019960017324A KR19960017324A KR100437551B1 KR 100437551 B1 KR100437551 B1 KR 100437551B1 KR 1019960017324 A KR1019960017324 A KR 1019960017324A KR 19960017324 A KR19960017324 A KR 19960017324A KR 100437551 B1 KR100437551 B1 KR 100437551B1
Authority
KR
South Korea
Prior art keywords
layer
trench
sio
insulator structure
source
Prior art date
Application number
KR1019960017324A
Other languages
English (en)
Other versions
KR960043227A (ko
Inventor
볼프강 뢰스너
로타르 리쉬
프란쯔 호프만
볼프강 크라우트슈나이더
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR960043227A publication Critical patent/KR960043227A/ko
Application granted granted Critical
Publication of KR100437551B1 publication Critical patent/KR100437551B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

각 저장 셀을 위한 DRAM 셀은 수직 MOS 트랜지스터, 저장 캐패시터의 메모리 노드에 연결되는 제1 소스/드레인 영역, 게이트 전극(13)에 의해 고리 모양으로 밀폐된 채널 영역(3) 및 매립 비트 라인에 연결된 제2 소스/드레인 영역을 포함한다. 단지 두 마스크를 이용하여 상기 DRAM 셀 배열은 4F2의 저장 셀 면적으로 제조될 수 있고, 각각의 기술에서 F는 최소 제조 가능 구조 크기이다.

Description

디램(DRAM) 셀 및 그 제조 방법
DRAM 셀(예를 들면, 다이나익 랜덤 엑세스 저장 셀)에서 이른바 단일 트랜지스터 저장 셀은 거의 광범위하게 사용된다. 단일 트랜지스터 저장 셀은 판독 트랜지스터와 저장 캐패시터를 포함한다. 상기 저장 캐패시터에 0 또는 1의 논리값을 표현하는 전하의 형태로 정보가 저장된다. 워드 라인을 통해 상기 판독 트랜지스터를 구동시킴으로써, 상기 정보는 비트 라인을 통하여 판독될 수 있다.
메모리 소자가 고집적화 됨에 따라, 단일 트랜지스터 저장 셀에 요구되는 면적은 감소되어 왔다. 구조 크기의 감소는 최소 제조 가능 구조 크기(F)에 의해 제한되기 때문에, 또한 상기 단일 트랜지스터 저장 셀의 변경과 관계가 있다. 예를 들면, 1M 세대까지는 상기 판독 트랜지스터와 상기 저장 캐패시터는 플레이너 구조로 제조되었다. 한편 4M 메모리 세대부터는 상기 판독 트랜지스터와 저장 캐패시터의 3차원 배치를 이용하여 면적을 더욱 감소시켰다. 한 예로 트렌치에 상기 저장 캐패시터를 제조하는 것이다(예를 들면, K.Yamada 등에 의한, 4M DRAM의 깊게 트렌치된 캐패시터 기술, Proc. Intern. Electric Device and Materials IEDM 85, 페이지 702 참조).
다른 예로 적층된 캐패시터 형태로 상기 저장 캐패시터를 만드는 것이 제시되어 있다(예를 들면, Y.Kawamoto 등에 의한 64M DRAM용의 1.28㎛2비트 라인 차폐메모리 셀 기술, Techn. VLSI 심포지엄 1990의 요약, 페이지 13 참조). 이러한 경우의 폴리실리콘 구조(예를 들면, 크라운 구조 또는 실린더)는 상기 워드 라인 상에 형성된 기판과 접촉을 형성한다. 상기 폴리실리콘 구조물은 상기 메모리 노드를 형성한다. 상기 메모리 노드는 캐패시터 유전체와 캐패시터 플레이트를 가지고 있다. 이 디자인은 논리 처리와 높은 호환성을 가진다는 이점을 제공한다.
1G DRAM 세대의 저장 셀 면적은 단지 0.2㎛2이 될 것이다. 이러한 경우에 상기 저장 캐패시터는 20 내지 30fF의 정전 용량을 가져야 한다. 1G 세대에서 이용 가능한 셀 면적으로, 그런 정전 용량은 상기 폴리실리콘 구조의 비교적 복잡한 구조로 인해 적층된 캐패시터로서만 얻어질 수 있다. 또한, 이 복잡한 구조들은 그들의 형태(topology) 때문에 제조가 매우 힘들다.
따라서, 높은 유전 상수를 가진 유전체에 의해 단위 표면적당 정전 용량을 증가시키는 것이 제시되고 있다. 특히, 높은 유전 상수를 가진 적절한 유전체로서 강유전체(ferroelectric)와 상유전체(paraelectric)가 있다(예를 들면, WO 제93/12542호 참조).
본 발명의 목적은 저장 셀로서 단일 트랜지스터 저장 셀을 포함하고, 1G 세대에 요구되는 팩킹 밀도로 제조될 수 있는 DRAM 셀을 제공하는 것이다. 다른 목적은 상기 DRAM 셀 제조 방법을 제공하는 것이다.
상기 목적은 각각 판독 트랜지스터와 저장 캐패시터를 구비하는 DRAM 셀을 포함하며, 각각의 판독 트랜지스터는 반도체 기판에 집적된 수직 MOS 트랜지스터로서 디자인되고, 상기 수직 MOS 트랜지스터의 제 1 소스/드레인 영역(4)은 상기 기판의 주 표면(5)에 접하고, 상기 수직 MOS 트랜지스터의 제 2 소스/드레인 영역(2)은 상기 기판에 매립된 비트 라인(2)에 접하고, 상기 수직 MOS 트랜지스터의 게이트 산화막(12)과 게이트 전극(13)은 상기 2개의 소스/드레인 영역(2, 4) 사이에 배치된 채널 영역(3)을 환형(環形)으로 둘러싸고, 워드 라인을 따라 이웃하는 수직 MOS 트랜지스터의 상기 게이트 전극(13)은 서로 접하고, 각각의 상기 저장 캐패시터는 상기 주 표면(5)에 접하는 상기 제 1 소스/드레인 영역(4)의 하나에 연결된 메모리 노드를 구비하는 DRAM 셀에 의해 달성되고, 또한 각각 판독 트랜지스터와 저장 캐패시터를 가진 저장 셀을 제조하는 단계와, 반도체 기판에 매립된 비트 라인(2)을 제조하는 단계와, 상기 반도체 기판에 수직 MOS 트랜지스터로 상기 판독 트랜지스터를 형성하는 단계를 포함하는데, 상기 수직 MOS 트랜지스터의 각각의 제 1 소스/드레인 영역(4)은 상기 반도체 기판의 주 표면(5)에 접하고, 상기 수직 MOS 트랜지스터의 각각의 제 2 소스/드레인 영역(2)은 상기 매립 비트 라인의 하나에 접하고, 수직 MOS 트랜지스터의 상기 게이트 산화막(12)과 게이트 전극(13)은 상기 두 소스/드레인 영역(2, 4) 사이에 배치된 채널 영역(3)을 환형으로 둘러싸고, 워드 라인을 따라 이웃하는 수직 MOS 트랜지스터를 상기 수직 MOS 트랜지스터의 게이트 전극(13)이 서로 접하는 방식으로 배치하는 단계와, 상기 제 1 소스/드레인 영역(4)중 하나에 전기적으로 연결되는 메모리 노드로 각각의 저장 캐패시터를 형성하는 단계를 포함하는 DRAM 셀 제조 방법에 의해 달성될 수 있다.
본 발명에 따른 DRAM 셀은, 단일 트랜지스터 저장 셀이 제공되고, 상기 단일트랜지스터 저장 셀의 판독 트랜지스터는 수직(vertical) MOS 트랜지스터로 디자인된다. 이러한 경우에, 상기 수직 MOS 트랜지스터의 제 1 소스/드레인 영역은 DRAM 셀이 제조될 반도체 기판의 주 표면(main surface)에 접해 있다. 제 2 소스/드레인 영역은 매립(buried) 비트 라인에 접해 있다.
상기 저장 캐패시터는 상기 주 표면 상에 배치된다. 그것은 상기 제 1 소스/드레인 영역에 전기적으로 연결되는 메모리 노드를 포함한다. 상기 메모리 노드는 플레이너 형태로, 그리고 적층된 캐패시터에 공지된 바와 같은 다소 복잡한 폴리실리콘 구조로서 디자인될 수 있다.
한 실시예에 따르면, 캐패시터 유전체는 주 표면에 접하는 상기 제 1 소스/드레인 영역의 표면에 있는 상기 주 표면 상에 배치되고, 캐패시터 플레이트는 상기 캐패시터 유전체 상에 배치된다. 또한, 상기 주 표면에 접하는 상기 제 1 소스/드레인 영역은 상기 캐패시터 플레이트, 캐패시터 유전체 및 상기 소스/드레인 영역에 의해 형성된 상기 저장 캐패시터의 메모리 노드로서 이용된다. 적은 메모리 노드 면적으로 충분한 정전 용량을 얻기 위해서는 상대 유전 상수가 100 내지 1000 사이의 범위에 있는 재료를 상기 캐패시터 유전체로 사용하는 것이 바람직하다.
게이트 산화막과 게이트 전극에 의해 환형으로 둘러싸인 채널 영역은 반도체 기판의 제 1 소스/드레인 영역과 제 2 소스/드레인 영역 사이에 배치된다. 워드 라인을 따라 이웃하는 수직 MOS 트랜지스터의 상기 게이트 전극은 서로 접한다.
바람직하게 상기 DRAM 셀은 상기 DRAM 셀 영역 내에 단결정 실리콘을 포함하는 반도체 기판에 제조된다. 상기 반도체 기판은 단결정 실리콘의 연속적인 웨이퍼와, 실리콘 웨이퍼상의 절연체 및 상기 절연체 상의 얇은 단결정 실리콘층을 포함하는 SOI(silicon on insulating) 기판이 될 수 있다.
상기 제 1 소스/드레인 영역이 메모리 노드로서 사용되는 경우 본 발명에 따른 상기 DRAM 셀은 플레이너 표면 또는 평면 형태를 가진 표면으로 제조될 수 있어, 강유전체 또는 상유전체층이 캐패시터 유전체로 사용될 수 있다. 상기 강유전체층와 상유전체층은 500 내지 1000 범위의 높은 상대 유전 상수 εx를 가진다. 상기 층들이 스퍼터링에 의해 증착되면, 상기 층들은 단지 플레이너 표면 또는 평면 형태를 가진 표면 위에서만 사용될 수 있다. 더 좋은 에지 커버리지(edge coverage)를 가진 CVD 또는 졸 겔(SOI gel) 처리를 사용하더라도 상기 층들에 요구되는 두께 때문에 복잡한 3D 구조는 제조할 수 없다. 바람직하게 바륨 스트론튬 티탄산염(barium strontium titanate), 스트론튬 티탄산염(strontium titanate) 또는 납 지르콘산염 티탄산염(lead zirconate titanate)이 상기 캐패시터 유전체로 사용된다. WO제 93/12542호에 기술된 재료들이 또한 상기 캐패시터 유전체로 적당하다. 높은 상대 유전 상수를 지닌 이들 유전체들을 이용하여 대략 0.1 내지 0.4㎛2의 면적을 가지고도 20 내지 30fF의 필수 정전 용량을 얻을 수 있다.
상호 접하는 게이트 전극에 의해 형성되는 각 워드 라인은 본 발명의 범위 내에 있다.
본 발명에 따른 DRAM셀은 바람직하게 자기 정렬(self alining) 처리로 제조된다. 이러한 경우에, 상기 DRAM 셀 영역 상에 연장되고, 사이 사이에 배치된 상기소스/드레인 영역과 채널 영역에 대응 도핑되는 영역이 반도체 기판 내에 제조된다. 다음에, 상기 제 1 소스/드레인 영역, 상기 채널 영역 및 비트 라인을 관통하여 제 1 트렌치가 제조된다. 상기 제 1 트렌치를 에칭하는 동안에, 상기 비트 라인이 형성된다. 상기 제1 트렌치가 절연체 구조물로 채워지고, 상기 절연체 구조물과 횡방향으로 연장되는 제 2 트렌치가 에칭되는데, 이때 상기 제 1 소스/드레인 영역과 상기 채널 영역은 관통하지만 상기 비트 라인은 관통하지 않는다. 상기 제 2 트렌치는 제 2 절연체 구조물로 채워진다. 다음에, 상기 제 1 절연체 구조물과 제 2 절연체 구조물은 채널 영역과 상기 제 1 소스/드레인 영역을 위한 도핑 영역의 표면이 상기 제 1 및 제 2 트렌치 측면에서 노출될 때까지 반도체 재료에 대해 선택적으로 에칭된다. 다음에, 게이트 산화막이 형성된다. 상기 게이트 전극을 형성하기 위하여, 본질적으로 균일한 에지 커버리지를 가진 도핑된 폴리실리콘층이 제조된다.
상기 제 1 트렌치는 상기 제 2 트렌치 보다 더 작은 폭으로 제조된다. 상기 폴리실리콘층의 두께는 상기 폴리실리콘층이 상기 제 1 트렌치를 채우지만, 상기 제 2 트렌치는 채우지 않을 정도가 바람직하다. 상기 폴리실리콘층을 이방성 에칭 백(etching-back)함으로써, 상기 제 2 절연체 구조물의 표면은 상기 제 2 트렌치에서 부분적으로 노출된다. 그 결과 도핑된 폴리실리콘 스페이서가 상기 제 2 트렌치의 측면에 남는다. 또한, 상기 제 1 트렌치에 잔류하는 폴리실리콘층이 이방성 에칭 백 동안에 손상 되더라도, 상기 제 1 트렌치내의 상기 제 1 절연체 구조물의 표면은 도핑된 폴리실리콘으로 커버된다. 이러한 방식으로 상기 게이트 전극이 환형의 도핑된 폴리실리콘 구조로서 제조되고, 상기 제 1 트렌치 내에 각각 배치된 상기 구조의 일부는 이웃하는 2개의 게이트 전극에 속하고, 다음에 기술할 제조 방법에 따라 상기 게이트 전극을 서로 연결한다.
상기 게이트 전극은 최종적으로 제 3 절연체 구조물로 커버된다. 상기 제 3 절연체 구조물은 본질적으로 상기 게이트 전극 상의 상기 제 1 및 제 2 트렌치를 완전하게 채운다. 상기 제 2 트렌치에서, 상기 제 3 절연체 구조물은 서로 반대편에 배치된 게이트 전극을 절연한다. 다음에, 상기 캐패시터 유전체와 캐패시터 플레이트가 형성된다. 바람직하게 상기 제 3 절연체 구조물은 본질적으로 균일한 에지 커버리지를 가진 층을 증착하고 상기 층을 에칭 백 함으로써 제조될 수 있다.
자기 정렬 처리는 상기 폴리실리콘층이 상기 제 1 트렌치를 채우지만 상기 제 2 트렌치는 채우지 않도록 하기 위해 상기 제 1 트렌치 및 제 2 트렌치의 폭을 다르게 하는 것이다. 이는 사진 인쇄 단계없이 상기 게이트 전극을 구성하는 것을 가능케 하고, 동시에 상기 워드 라인을 형성한다. 이와 같은 처리에서, 단지 두 단계의 사진 인쇄가 필요한데, 각 트렌치 마스크를 사용하여 제 1 트렌치 및 제 2 트렌치의 에칭을 수행하는 것이다. 그러나, 이들 트렌치 마스크는 정렬과 관련하여 전적으로 중요한 것은 아니다.
특히 상기 제 1 트렌치를 에칭하기 위해 제조된 제 1 트렌치 마스크를 사용하는 것은 유리한데, 상기 제 1 트렌치 마스크는 제 1 SiO2층이 증착되고 사진 인쇄 처리를 사용하여 구성된다. 본질적으로 균일한 에지 커버리지를 가진 제 2 SiO2층이 상기 제 1 SiO2층 상에 증착되고 이방성 에칭되어 제 1 트렌치의 폭을 한정하는 SiO2스페이서에 의해 정의된 제 1 트렌치가 구조화된 제 1 SiO2층의 측면에 제조된다. 이러한 방식으로 각각의 기술에서 최소 제조 가능 구조 크기 F에 대응하는 폭보다 더 작은 폭을 가진 제 1 트렌치를 제조하는 것이 가능하다. 이러한 방식으로 제 2 트렌치의 폭이 최소 제조 가능 구조 크기 F(예를 들면 0.25㎛)와 동일할 수 있으며, 제 1 트렌치의 폭은 상기 스페이서 폭의 두배 만큼 더 작아질 수 있는데, 이것은 제 1 SiO2층으로 제조된 구조가 최소 구조 폭 F에 의해 제한되기 때문이다. 이것은 저장 셀 당 4F2의 공간을 요구하는 DRAM 셀 제조를 가능하게 한다.
전 표면(full surface)층 처럼 에피텍셜 성장되는 상기 소스/드레인 영역, 채널 영역 및 비트 라인의 영역은 본 발명의 범위 내에 있다. 이러한 경우에, DRAM 셀 영역에 단결정 실리콘을 포함하는 기판을 사용할 때, 상기 비트 라인의 도전성을 개선시키기 위해 상기 제 2 소스/드레인 영역 밑에 에피텍셜 성장되는 CoSi2도전층을 제조할 수 있다. 또한 상기 도전층은 상기 제 1 트렌치의 에칭 동안에 관통되고, 상기 비트 라인의 구성 요소가 된다.
이제, 본 발명의 실시예가 도면을 참조로 설명될 것이다.
시작 재료는, 예를 들면 1017cm-3의 도핑 농도를 가진 p 도핑된 단결정 실리콘 영역을 구비한 기판(1)이고, 상기 기판(1)은 1020cm-3의 도핑 농도를 가진 n+ 도핑된 실리콘 제 1 층(2)과 3×17 1017cm-3의 도핑 농도를 가진 p 도핑된 실리콘 제 2 층(3) 및 1021cm-3의 도핑 농도를 가진 n+ 도핑된 실리콘 제 3 층(4)이 설치되어 있다(제 1도 참조). 상기 제 1 층(2), 제 2층(3) 및 제 3 층(4)은 바람직하게 에피텍셜 성장에 의해 제조된다. 상기 제 3 층(4)은 기판의 주 표면(5)을 형성한다. 예를 들면, 상기 제 1 층(2)은 200nm의 두께를 가지고, 상기 제 3 층(4)은 100nm의 두께를 가진다.
제 1 SiO2층(6)이 상기 주 표면(5) 상에 부가되어 구조화된다. 예를 들면, 상기 제 1 SiO2층(6)은 150nm의 두께로 TEOS 처리에 의해 증착된다. 포토레지스트 마스크(도시안됨)는 제 1 SiO2층(6)을 구조화하기 위해 사용된다. 상기 구조화는 건식 에칭 처리로 수행된다. 그 결과 상기 주 표면(5)이 노출된다.
상기 포토레지스트 마스크를 제거한 후에, SiO2스페이서(7)가 상기 구조화된 제 1 SiO2층(6)의 수직 측면에 형성된다. 상기 목적을 위하여 제 2 SiO2층이 80nm의 층 두께로 TEOS 처리로 증착된다. 상기 스페이서(7)는 상기 실리콘에 대하여 선택적인 이방성 건식 식각에 의하여 상기 제 2 SiO2층으로부터 형성된다. (제 2도 참조)
상기 구조화된 제 1 SiO2층(6)과 상기 SiO2스페이서(7), 제 1 트렌치(8)는 이방성 건식 에칭 처리로 에칭된다. 예를 들면, HBr, NF3, He, O2가 상기 에칭 처리에 알맞다. 상기 제 1 트렌치(8)는 1000nm의 깊이로 제조된다. 상기 제 1 트렌치(8)는 반도체 기판의 상기 p 도핑된 영역(1)으로 연장된다. 상기 제 1 층(2), 상기 제 2층(3) 및 제 3층(4)을 에칭하여 상기 제 1 트렌치(8)가 형성된다. 상기 제 1 트렌치(8)는 상기 주 표면(5)에 평행한 스트립(strip) 모양의 단면을 가진다. 상기 제 1 트렌치(8)는 본질적으로 상기 전체 셀 영역 상에 연장된다. 예를 들면, 상기 제 1 트렌치(8)는 80nm의 폭과 64㎛의 길이를 가진다. 예를 들면, 상기 이웃하는 제 1 트렌치(8)의 중심 사이의 거리는 상기 기술에서 사용된 최소 제조 가능 구조화 크기 F=250nm의 두배에 대응하는 500nm이다.
다음에 NH4F(30%)/HF(6%)를 이용한 습식 화학적 에칭에 의해, 예를 들면 상기 구조화된 제 1 SiO2층(6)과 SiO2스페이서(7)가 제거된다.
층 두께가 100nm로 TEOS 처리에서 다른 SiO2층을 증착함으로써 상기 제 1 트렌치(8)가 제 1 절연체 구조물(9)로 채워진다. 상기 제 1 절연체 구조물(9)을 형성하기 위해, 상기 SiO2층은 에칭 백되고 상기 주 표면(5)이 상기 트렌치(8) 외부로 노출될 때까지 평탄화된다. 예를 들면, 에칭 백은 CHF3, O2를 이용한 건식 에칭 처리로 수행된다.
다음에, 사진 인쇄 처리를 이용하여 다른 에칭 마스크가 제조되고, 상기 에칭 마스크는 제 2 트렌치(10)를 에칭하기 위한 에칭 마스크로 이용된다(제 3도 참조). 상기 제 2 트렌치(10)를 형성하기 위해 SiO2에 대하여 선택적으로 실리콘을 손상시키는 에칭 처리를 이용하는 것이 필요하다. 특히, HBr, Cl2, He, O2가 상기 에칭 처리에 알맞다. 예를 들면, 상기 제 2 트렌치(10)는 상기 제 1 트렌치(8)에 수직하게 연장된다(제 3도는 제 2도에 수직한 배치의 단면을 도시하고 있다). 수반되는 단락 방지를 위하여, 상기 제 2 트렌치(10)의 에칭 동안에 상기 제 1 절연체 구조물(9)의 스페이서에 있는 실리콘을 찌꺼기를 잔류하지 않고 제거하는 것은 필수적이다. 예를 들면, 콜린(choline)을 이용한 습식 에칭 단계가 또한 상기 이방성 건식 에칭 후에 부가될 수 있다. 예를 들면, 상기 제 2 트렌치(10)는 500nm의 길이로 에칭된다. 상기 제 2 트렌치(10)는 상기 제 1 층(2)으로 연장되지만, 관통하지는 않는다. 완성된 DRAM 셀에서, 상기 제 1 층(2)의 연속적인 부분은 각각 비트 라인으로서 동작한다. 상기 주 표면(5)에 평행한 상기 제 2 트렌치(10)는 스트립 모양의 단면을 갖는다. 상기 제 2 트렌치(10)는 본질적으로 평행하게 연장되고, 250nm의 폭과 128㎛의 길이를 가진다. 예를 들면, 상기 이웃하는 제 2 트렌치(10)의 중심간의 거리는 500nm(예를 들면 2F)이다.
상기 트렌치 마스크가 제거된 후에, 예를 들면 상기 제 2 트렌치(10)가 300nm의 층 두께로 TEOS 처리에 의한 SiO2층(11')을 증착하는 것에 의해 채워진다.
예를 들면 CHF3, O2을 이용한 이방성 건식 에칭에 의해 상기 SiO2층(11')이 에칭 백된다. 그 결과 제 2 절연체 구조물(11)이 상기 제 2 트렌치(10)에 형성된다. 상기 이방성 건식 에칭 처리는 실리콘에 대하여 선택적으로 SiO2에 손상을 준다. 상기 에칭 처리는 상기 제 2 절연체 구조물의 표면이 상기 주 표면(5) 이하인400nm가 될 때까지 지속된다. 상기 건식 에칭 처리는 또한 상기 제 1 절연체 구조물(9)을 손상시키며, 상기 건식 에칭 처리 후 상기 제 1 절연체 구조물(9)의 표면은 상기 제 2 절연체 구조물(11)의 높이와 동일하게 된다. 상기 에칭 백 동안에, 상기 각각의 트렌치 측면과 접하는 상기 제 3 층(4)과 제 2 층(3)의 표면은 상기 제 1 트렌치(8)와 상기 제 2 트렌치(10)에 완전하게 노출된다. 필요하다면, 상기 에칭 백은 HF(1%)를 가지고 추가적인 습식 에칭 단계에 의해 확실하게 될 수 있다. 상기 제 2 층(3)의 표면에 게이트 산화막(12)을 형성하기 위해, 예를 들면 800℃에서의 열적 산화가 수행된다. 예를 들면, 상기 게이트 산화막(12)은 5nm의 두께로 형성된다. 상기 열적 산화 동안에 5nm 두께의 SiO2층이 모두 노출된 실리콘 표면에 형성된다. 인 시투(in-situ) 도핑된 폴리실리콘 층(13')가 최종적으로 증착된다(제 4도 참조). 상기 도핑된 폴리실리콘 층(13')은 균일한 에지 커버리지를 가지고 증착된다. 결과적으로, 상기 제 2 트렌치(10)는 채워지지 않는다. 대조적으로, 이러한 경우에 상기 제 2 트랜치(10) 보다 더 작은 폭을 가진 상기 제 1 트렌치(8)는 채워진다.
게이트 전극(13)을 형성하기 위해, 상기 도핑된 폴리실리콘층(13')이 이방성 건식 에칭 처리로 에칭 백된다. 그 결과 상기 제 2 트렌치(10)의 상기 제 2 절연체 구조물(11)의 표면이 노출된다. 상기 제 2 트렌치(10)에 배치되는 상기 게이트 전극(13')의 일부는 상기 제 2 트렌치(10)의 측면을 따라 형성된다. 예를 들면, 상기 이방성 에칭은 HBr, Cl2, He, O2을 가지고 수행되며, 150nm의 두께로 폴리실리콘이에칭된다. 이는 상기 에칭이 상당히 큰 초과로 수행되면, 게이트 산화막으로 커버된 상기 제 3층(4)의 측면이 상기 제 2 트렌치(10)에 노출된다는 것을 의미한다(제 5도 참조). 상기 주 표면(5)의 영역에 있는 상기 제 3 층(4)의 표면에 상기 게이트 산화 동안에 형성된 상기 얇은 SiO2층은 이방성 에칭 동안에 에칭 베리어 역할을 수행한다.
상기 게이트 전극(13)을 형성하는 상기 이방성 에칭 동안에, 상기 제 1 트렌치(8)의 상기 도핑된 폴리실리콘 층(13')이 상기 주 표면(5)의 높이 이하까지 에칭 백된 상기 도핑된 폴리실리콘 층(13')에 의해 채워진다(제 7도 참조). 상기 제 2 층(3)의 일부를 고리모양으로 둘러싸는 각 게이트 전극(13)은 두 이웃하는 제 1 트렌치와 두 이웃하는 제 2 트렌치에 의해 제한된다(제 6도 참조). 상기 제 1 트렌치(8)의 폭이 작기 때문에, 이웃하는 게이트 전극(13)은 상기 각 제 1 트렌치(8)로 배치되는 일부를 통하여 서로에 연결된다.
층 두께가 150nm로 TEOS 처리로 다른 SiO2층이 증착되고, 이방성 건식 에칭 처리로 에칭 백된다. 결과적으로, 제 3 절연체 구조물(14)이 제조된다. 상기 제 3 절연체 구조물(14)은 동일한 제 2 트렌치(10)의 맞은편들에 배치된 서로의 게이트 전극(13)을 절연시킨다(제 5도 참조). 상기 제 1 트렌치에서, 상기 제 3 절연체 구조물(14)은 상기 게이트 전극(13)을 커버한다. 상기 제 2 트렌치(10)는 또한 본질적으로 상기 제 3 절연체 구조를(14)에 의해 채워진다. 단지 작은 불균일이 남고, 이는 더 큰 두께까지 SiO2층을 증착하는 것에 의해 방지될 수 있다.
다음에, 캐패시터 유전체(15)가 부가된다. 상기 캐패시터 유전체(15)는 높은 상대 유전 상수 εx를 가진 재료로부터 제조된다. 상기 캐패시터 유전체(15)는 바람직하게 바륨 스트론튬 티탄산염, 스트론튬 티탄산염 또는 납 지르콘산염 티탄산염으로부터 형성된다. 예를 들면, 이 강유전체와 상유전체 층은 스퍼터링에 의한 CVD 처리 또는 졸 겔 처리로 부가된다. 예를 들면, 상기 캐패시터 유전체(15)는 50nm의 두께로 제조된다.
상기 캐패시터 유전체(15)의 재료에 의해 상기 제 3 층(4)의 실리콘이 저하될 위험이 있는 경우에, 예를 들면 TiN, Pt, W 및 RuO2의 중간층을 상기 제 3 층(4)과 상기 캐패시터 유전체(15)사이에 제공하는 것은 본 발명의 범위 내에 있다.
캐패시터 유전체 내의 누설 전류가 메모리 응용을 위해 바람직하지 않는 경우에, 상기 캐패시터 유전체는 구조화될 수 있다. 그러나, 이 경우에 부가적인 마스크는 필요하지 않다.
다음에, 캐패시터 플레이트(16)가 상기 캐패시터 유전체 상의 전면에 부가된다. 이러한 목적을 위해, 예를 들면 TiN, Pt, W, RuO2또는 n+ 도핑된 폴리실리콘의 도전층이 증착된다. 예를 들면, 상기 캐패시터 플레이트(16)는 100nm의 두께로 형성된다.
DRAM 셀에서, 각 저장 셀은 수직 MOS 트랜지스터에 의해 형성된 판독 트랜지스터를 포함하고, 상기 수직 MOS 트랜지스터는 각각 이웃하는 제 1 트렌치와 제 2 트렌치에 의해 제한되고, 상기 저장 셀은 소스/드레인 영역과 같은 제 1 층(2), 채널 영역과 같은 제 2층(3) 및 소스/드레인 영역과 같은 제 3 층(4)에 배치된 일부를 포함한다. 상기 제 1 층(2)의 연속적인 부분은 비트 라인으로서 동작한다. 상기 비트 라인 방향으로 수직한, 이웃하는 게이트 전극(13)은 상기 제 1 트렌치(8) 영역에서 서로에 연결되어 매립 워드 라인을 형성한다. 이웃하는 워드 라인은 상기 제 3 절연체 구조물에 의해 서로로부터 절연된다. 상기 저장 셀은 상기 캐패시터 유전체(15)와 상기 캐패시터 플레이트(16)에 의한 상기 메모리 노드 같은 상기 제 3 층(4)의 각 일부에 의해 형성된 저장 캐패시터를 더 포함한다.
DRAM 셀 제조를 위해 단지 두 마스크가 필요한데, 상기 제 1 SiO2층(6)을 구조화하는 제 1 마스크와 상기 제 2 트렌치(10)를 에칭하게 위한 제 2 마스크가 요구된다. 두 마스크 구조가 각각의 기술에서 최소 제조 가능 구조 크기 F에 따라 제조된다면, 저장 셀 당 4F2의 공간 요구가 얻어진다. F=0.25㎛를 가진 기술에 기초하여, 저장 셀 당 0.25㎛의 공간 요구가 얻어진다. 상기 사용된 두 마스크를 정렬로 간주하기에는 어렵다. 상기 게이트 전극과 워드 라인을 구조화하기 위한 더 이상의 마스크는 요구되지 않는다.
제 1도는 제 1 구조화된 SiO2층을 구비하는 반도체 기판을 도시하는 도면.
제 2도는 제 1 트렌치 마스크의 형성과 제 1 트렌치 에칭 후 반도체 기판을 도시하는 도면.
제 3도는 제 2 트렌치 에칭 및 채움 후의 제 2 도에 수직한 반도체 기판의 단면도.
제 4도는 게이트 산화막의 형성과 도핑된 실리콘층의 증착 후 제 3도의 반도체 기판의 단면도.
제 5도는 게이트 전극의 형성과 저장 캐패시터 제조 후 제 4도의 반도체 기판의 단면도.
제 6도는 제 5도의 부호 VI-VI에 따른 반도체 기판의 단면도.
제 7도는 제 6도의 부호 VII-VII에 따른 반도체 기판의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 기판 2 : 비트 라인
3 : 채널 영역 5 : 주 표면
12 : 게이트 산화막 13 : 게이트 전극

Claims (7)

  1. 각각 판독 트랜지스터와 저장 캐패시터를 구비하며,
    상기 판독 트랜지스터들이 반도체 기판 내에 수직 MOS 트랜지스터로 디자인되고, 각 제 1 소스/드레인 영역(4)이 상기 반도체 기판의 주 표면(5)에 접하고,
    상기 각 저장 캐패시터는 제 1 소스/드레인 영역(4)들 중 하나와 전기적으로 연결된 메모리 노드로 형성되는 DRAM 셀 제조 방법으로서,
    상기 반도체 기판은 제 1 도전성 타입으로 도핑된 제 1 층(2), 제 1 도전성 타입과 반대인 제 2 도전성 타입으로 도핑된 제 2 층(3), 제 1 도전성 타입으로 도핑되고 주 표면(5)에 접하는 제 3 층(4)을 포함하고, 각각 스트립 모양이고, 본질적으로 평행하게 연장되며, 상기 제 1 층(2), 제 2 층(3) 및 제 3 층(4)을 관통하는 제 1 트렌치(8)를 에칭하는 단계;
    상기 제 1 트렌치(8)는 제 1 절연체 구조물(9)로 채우는 단계;
    이웃하는 제 1 트렌치(8) 사이에 배치된 상기 제 1 층의 부분들이 매립 비트라인(2)을 형성하도록, 각각 스트립 모양이고, 본질적으로 평행하게 연장되며, 상기 제 1 트렌치(8)를 교차하며 상기 제 1 층(2)을 관통하지 않고 상기 제 1 층(2)으로 연장되는 제 2 트렌치(10)를 에칭하는 단계;
    상기 제 2 트렌치(10)에 제 2 절연체 구조물(11)을 제공하는 단계;
    상기 제 2 트렌치의 폭이 상기 제 1 트렌치(8)의 폭보다 더 크고,
    상기 제 1 절연체 구조물(9)과 상기 제 2 절연체 구조물(11)은 상기 구조화된 제 2 층(3)과 제 3 층(4)의 표면이 상기 제 1 트렌치(8) 및 제 2 트렌치(10)의 측면에서 노출될 때까지 상기 반도체 재료에 대하여 선택적으로 에칭되는 단계;
    적어도 상기 제 2층(3)의 노출된 표면을 커버하는 게이트 산화막(12)을 형성시키는 단계;
    게이트 전극(13)을 형성하기 위하여, 본질적으로 균일한 에지 커버리지를 가진 도핑된 폴리실리콘 층(13')이 제조되고, 상기 도핑된 폴리실리콘층(13')의 두께는 상기 제 1 트렌치(8)를 채우지만, 상기 제 2 트렌치(10)를 채우지 않을 만큼의 두께이고, 상기 도핑된 폴리실리콘층(13')은 도핑된 폴리실리콘 스페이서가 상기 제 2 트렌치의 측면에 형성되고 제 2 절연체 구조물(11)의 표면이 제 2 트렌치 내에 부분적으로 노출되도록 이방성 에칭 백되고, 반면에 제 2 트렌치 방향으로 이웃하는 게이트 전극(13)이 서로 인접하도록 제 1 절연체 구조물의 표면은 제 1 트렌치(8) 내의 도핑된 폴리실리콘에 의해 커버된 채로 있으며,
    상기 게이트 전극(13)을 커버하는 제 3 절연체 구조물(14)을 제조하는 단계를 포함하는 것을 특징으로 하는 DRAM 셀 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 트렌치(8)를 에칭하기 위해 제 1 트렌치 마스크가 사용되고,
    상기 제 1 트렌치 마스크를 형성하기 위하여 제 1 SiO2층(6)이 증착되어 사진 인쇄 처리에 의해 구조화되고,
    본질적으로 균일한 에지 커버리지를 가진 제 2 SiO2층이 증착되고, 이방성 에칭 백되어 상기 구조화된 제1 SiO2층(6)의 측면에 상기 제 1 트렌치(8)의 폭을 형성하는 SiO2스페이서(7)가 제조되는 것을 특징으로 하는 DRAM 셀 제조 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 반도체 기판은 적어도 상기 DRMA 셀의 영역에 단결정 실리콘 을 포함하고,
    상기 제 1 층(2), 상기 제 2 층(3) 및 상기 제 3 층(4)은 에피텍셜 성장되는 것을 특징으로 하는 DRAM 셀 제조 방법.
  4. 제 3항에 있어서,
    상기 제 1 트렌치(8)의 에칭 동안에 관통되는 에피텍셜 성장된 CoSi2도전층은 상기 제 1 층(2) 아래에 제조되는 것을 특징으로 하는 DRAM 셀 제조 방법.
  5. 제 1항에 있어서,
    상기 저장 캐패시터를 형성하기 위해, 캐패시터 유전체(15)와 캐패시터 플레이트(16)가 상기 제 1 소스/드레인 영역(4) 상에 부가되고, 동시에 상기 제 1 소스/드레인 영역(4)이 메모리 노드로서 작용하는 것을 특징으로 하는 DRAM 셀 제조 방법.
  6. 제 5항에 있어서,
    상기 캐패시터 유전체(15)는 바륨 스트론튬 티탄산염, 스트론튬 티탄산염 또는 납 지르콘산염 티탄산염 중의 어느 하나를 포함하는 것을 특징으로 하는 DRAM 셀 제조 방법.
  7. 제 5항에 있어서,
    상기 캐패시터 유전체(15)는 연속적인 층으로 형성되는 것을 특징으로 하는 DRAM 셀 제조 방법.
KR1019960017324A 1995-05-24 1996-05-22 디램(dram)셀및그제조방법 KR100437551B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19519160A DE19519160C1 (de) 1995-05-24 1995-05-24 DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19519160.9 1995-05-24

Publications (2)

Publication Number Publication Date
KR960043227A KR960043227A (ko) 1996-12-23
KR100437551B1 true KR100437551B1 (ko) 2004-12-03

Family

ID=7762822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017324A KR100437551B1 (ko) 1995-05-24 1996-05-22 디램(dram)셀및그제조방법

Country Status (8)

Country Link
US (1) US5817552A (ko)
EP (1) EP0744771B1 (ko)
JP (1) JP3589791B2 (ko)
KR (1) KR100437551B1 (ko)
AT (1) ATE205019T1 (ko)
DE (2) DE19519160C1 (ko)
HK (1) HK1003545A1 (ko)
TW (1) TW293947B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660881B1 (ko) 2005-10-12 2006-12-26 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19637389C1 (de) * 1996-09-13 1997-10-16 Siemens Ag Verfahren zur Herstellung einer DRAM-Zellenanordnung
US5929477A (en) * 1997-01-22 1999-07-27 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
DE19718721C2 (de) * 1997-05-02 1999-10-07 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19723936A1 (de) * 1997-06-06 1998-12-10 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP0899790A3 (de) 1997-08-27 2006-02-08 Infineon Technologies AG DRAM-Zellanordnung und Verfahren zu deren Herstellung
DE59814170D1 (de) 1997-12-17 2008-04-03 Qimonda Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
TW406406B (en) * 1998-01-12 2000-09-21 Siemens Ag DRAM-cells arrangement and its production method
DE19805712A1 (de) * 1998-02-12 1999-08-26 Siemens Ag Speicherzellenanordnung und entsprechendes Herstellungsverfahren
DE19811882A1 (de) * 1998-03-18 1999-09-23 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP0945901A1 (de) * 1998-03-23 1999-09-29 Siemens Aktiengesellschaft DRAM-Zellenanordnung mit vertikalen Transistoren und Verfahren zu deren Herstellung
EP1068645B1 (de) * 1998-03-24 2014-05-07 Infineon Technologies AG Speicherzellenanordnung und verfahren zu ihrer herstellung
US6172390B1 (en) 1998-03-25 2001-01-09 Siemens Aktiengesellschaft Semiconductor device with vertical transistor and buried word line
EP1116270A1 (de) * 1998-09-25 2001-07-18 Infineon Technologies AG Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
KR100419538B1 (ko) * 1998-09-30 2004-02-21 인피니언 테크놀로지스 아게 집적 회로 장치용 홈을 가진 기판 및 그 제조 방법
JP2006339669A (ja) * 1999-03-03 2006-12-14 Elpida Memory Inc 半導体集積回路装置
KR100761637B1 (ko) 1999-03-03 2007-09-27 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치 및 그 제조 방법
US6201730B1 (en) * 1999-06-01 2001-03-13 Infineon Technologies North America Corp. Sensing of memory cell via a plateline
US6379577B2 (en) 1999-06-10 2002-04-30 International Business Machines Corporation Hydrogen peroxide and acid etchant for a wet etch process
US6355520B1 (en) * 1999-08-16 2002-03-12 Infineon Technologies Ag Method for fabricating 4F2 memory cells with improved gate conductor structure
KR20010037127A (ko) * 1999-10-14 2001-05-07 김선일 가상 현실 기술을 이용한 정신 치료 방법 및 시스템
DE10011672A1 (de) * 2000-03-10 2001-09-20 Infineon Technologies Ag Integrierte DRAM-Speicherzelle sowie DRAM-Speicher
US6537870B1 (en) * 2000-09-29 2003-03-25 Infineon Technologies Ag Method of forming an integrated circuit comprising a self aligned trench
KR100345455B1 (ko) 2000-10-23 2002-07-26 주식회사 케이티 브이씨 머징 장치 및 그의 연결 설정 및 해제 방법
US6570207B2 (en) 2000-12-13 2003-05-27 International Business Machines Corporation Structure and method for creating vertical capacitor and anti-fuse in DRAM process employing vertical array device cell complex
US6977203B2 (en) * 2001-11-20 2005-12-20 General Semiconductor, Inc. Method of forming narrow trenches in semiconductor substrates
DE10162578A1 (de) 2001-12-19 2003-08-21 Infineon Technologies Ag Schicht-Anordnung, Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
US6734063B2 (en) * 2002-07-22 2004-05-11 Infineon Technologies Ag Non-volatile memory cell and fabrication method
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7696567B2 (en) * 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
KR100723527B1 (ko) * 2006-02-13 2007-05-30 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자의 제조방법 및그에 의해 제조된 반도체 소자
US20070238251A1 (en) * 2006-04-05 2007-10-11 M-Mos Semiconductor Sdn. Bhd. Method of forming sub-100nm narrow trenches in semiconductor substrates
KR100791070B1 (ko) * 2006-06-01 2008-01-02 삼성전자주식회사 반도체 메모리 장치
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7825460B2 (en) * 2006-09-06 2010-11-02 International Business Machines Corporation Vertical field effect transistor arrays and methods for fabrication thereof
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR101303180B1 (ko) * 2007-11-09 2013-09-09 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리 소자 및 그제조 방법
KR100948093B1 (ko) * 2007-12-21 2010-03-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100912965B1 (ko) * 2007-12-24 2009-08-20 주식회사 하이닉스반도체 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
US8072345B2 (en) * 2008-02-14 2011-12-06 Darren Gallo Electronic flare system and apparatus
KR101036927B1 (ko) * 2008-12-31 2011-05-25 주식회사 하이닉스반도체 수직게이트를 구비한 반도체장치 및 그 제조 방법
JP4757317B2 (ja) * 2009-01-26 2011-08-24 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
KR101609252B1 (ko) 2009-09-24 2016-04-06 삼성전자주식회사 매몰 워드 라인을 구비한 반도체 소자
KR101902486B1 (ko) 2012-05-16 2018-11-13 삼성전자주식회사 Ｍｏｓ 트랜지스터
CN114334967A (zh) * 2020-09-30 2022-04-12 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法
CN116801610A (zh) * 2022-03-15 2023-09-22 长鑫存储技术有限公司 半导体器件及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021558A (ja) * 1983-07-15 1985-02-02 Mitsubishi Electric Corp バイポ−ラ型半導体集積回路装置
JPH0793365B2 (ja) * 1984-09-11 1995-10-09 株式会社東芝 半導体記憶装置およびその製造方法
JP2507502B2 (ja) * 1987-12-28 1996-06-12 三菱電機株式会社 半導体装置
JPH01248557A (ja) * 1988-03-29 1989-10-04 Toshiba Corp 半導体記憶装置およびその製造方法
JPH02198170A (ja) * 1989-01-27 1990-08-06 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH0834302B2 (ja) * 1990-04-21 1996-03-29 株式会社東芝 半導体記憶装置
JP2932635B2 (ja) * 1990-08-11 1999-08-09 日本電気株式会社 半導体記憶装置
EP0516031A1 (en) * 1991-05-29 1992-12-02 Ramtron International Corporation Stacked ferroelectric memory cell and method
KR940006679B1 (ko) * 1991-09-26 1994-07-25 현대전자산업 주식회사 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
JPH0621558A (ja) * 1992-06-30 1994-01-28 Tdk Corp ポリマー微小球レーザの製造方法
US5362665A (en) * 1994-02-14 1994-11-08 Industrial Technology Research Institute Method of making vertical DRAM cross point memory cell
KR960016773B1 (en) * 1994-03-28 1996-12-20 Samsung Electronics Co Ltd Buried bit line and cylindrical gate cell and forming method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660881B1 (ko) 2005-10-12 2006-12-26 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법
US7368352B2 (en) 2005-10-12 2008-05-06 Samsung Electronics Co., Ltd. Semiconductor devices having transistors with vertical channels and method of fabricating the same

Also Published As

Publication number Publication date
DE59607562D1 (de) 2001-10-04
KR960043227A (ko) 1996-12-23
DE19519160C1 (de) 1996-09-12
EP0744771A1 (de) 1996-11-27
JPH08330532A (ja) 1996-12-13
JP3589791B2 (ja) 2004-11-17
US5817552A (en) 1998-10-06
EP0744771B1 (de) 2001-08-29
HK1003545A1 (en) 1998-10-30
TW293947B (ko) 1996-12-21
ATE205019T1 (de) 2001-09-15

Similar Documents

Publication Publication Date Title
KR100437551B1 (ko) 디램(dram)셀및그제조방법
KR100417480B1 (ko) 디램(dram)셀및그제조방법
KR900000207B1 (ko) 반도체 기억장치와 그 제조방법
KR0123751B1 (ko) 반도체장치 및 그 제조방법
US4801988A (en) Semiconductor trench capacitor cell with merged isolation and node trench construction
US5574299A (en) Semiconductor device having vertical conduction transistors and cylindrical cell gates
US5357132A (en) Dynamic random access memory cell
US6420228B1 (en) Method for the production of a DRAM cell configuration
KR100673673B1 (ko) Ｄｒａｍ 셀 장치 및 그 제조 방법
US6044009A (en) DRAM cell arrangement and method for its production
EP0398249B1 (en) Semiconductor memory device
US6586795B2 (en) DRAM cell configuration whose memory cells can have transistors and capacitors with improved electrical properties
US6504200B2 (en) DRAM cell configuration and fabrication method
JPH04233272A (ja) ダブルトレンチ半導体メモリ及びその製造方法
JP3665614B2 (ja) Ｄｒａｍセル装置の製法
US6037209A (en) Method for producing a DRAM cellular arrangement
US6087692A (en) DRAM cell configuration and method for its fabrication
JP2003521103A (ja) Ｄｒａｍセル装置およびその製造方法
KR100517219B1 (ko) 동적이득메모리셀을갖는dram셀장치및그의제조방법
US6518613B2 (en) Memory cell configuration with capacitor on opposite surface of substrate and method for fabricating the same
US5701264A (en) Dynamic random access memory cell having increased capacitance
US5105245A (en) Trench capacitor DRAM cell with diffused bit lines adjacent to a trench
US6627940B1 (en) Memory cell arrangement
KR930004985B1 (ko) 스택구조의 d램셀과 그 제조방법
US5970359A (en) Method of forming a capacitor for DRAM

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080528

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee