TW293947B - - Google Patents

Description

293947 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( f ) 1 在 DRAM 晶 格 配 置 中 » 也 就是動 態 隨 機 存 取的儲存 晶格 1 1 配 置 9 幾 乎 只 使 用 所 m 的 單一電 晶 醱 儲 存 晶格。一1 傾單 I __► 電 晶 臞 儲 存 晶 格 包 括 * 値讀取 電 晶 體 和 一匍儲存 霣容 y—s 1 請 1 器 〇 儲 存 電 容 器 中 9 訊 息 是以電 荷 的 形 式 加以儲存 的， 先 閱 1 I ik 1 電 荷 代 表 個 邏 輯 大 小 > 如零或 —- 0 透 過 字元線來 控制 背 Φ 1 I 讀 取 電 晶 體 » 即 可 經 由 位 元線來 讀 取 訊 息 〇 之 注 1 | 意 I 一 代 至 一 代 之 儲 存 器 中 儲存器 的 密 度 不 斷增加， 因此 举 項 1 再 單 一 電 晶 體 儲 存 晶 格 所 需 之面積 9 随 著 世 代的發展 必須 填 縮 小 才 行 〇 由 於 結 m 大 小 的縮減 9 受 到 储 別科技中 可生 寫 本 頁 裝 1 産 之 最 小 結 檐 大 小 (F )所限制，因此這點也與單一 II晶 1 1 體 儲 存 晶 格 的 改 變 相 闋 0 這是為 什 麼 直 到 I Μ B i t時代， | 不 僅 讀 取 電 晶 體 而 且 儲 存電容 器 都 是 以 平面組件 的形 I 1 式 構 成 〇 白 4ΜΒΪ t儲存器時代起， 由於讀取電晶醭和儲 訂 | 存 電 容 器 的 三 維 排 列 9 必 須進一 步 的 縮 減 面積。其 中有 1 | 一 種 可 能 性 是 將 儲 存 電 容 器置入 溝 槽 中 (誚參閲K · Y &通 a d a 1 1 e t a 1， A d e e P t Γ e η c h e d c a p a c it or t e c h η 〇 1 〇 g y for 4 Mb it DRAMs 1 「用於4 N B it動態 隨 機 存 取 記慊醱之 深溝 知j、 I 榷 電 容 器 技 術 J 9 Pr 0 C .Intern E 1 e c t Γ on i c D e v i c e s 1 1 a η d Ma t e r i a 1 S I EDH 8 5 , 702 頁） 0 ! I 此 外 9 邏 有 人 建 議 (請參閲Y . K a w am 〇 t 0 e t a 1，A 1.28 1 1 I Μ m 2 B i t- Li n e Shi el d e d Memo r y C el 1 Technolo g y for 1 1 64 Mbi t DRAM s , 厂 用 於 64MBit動 態 m 機 存 取記億膿 之 1 I 1 . 2 8 Μ η 2 位元線隔離記慊體晶格之技術」 ，T e c h η • 1 1 D i g e St 0 f VL SI S y η P〇 si u η 19 9 3 - 〇 , 13 頁 ), 將儲存電容 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 293947 A7 B7 五、發明説明（> ) 器以所讀堆叠電容器的形式來製迪。其中經由字元線可 形成一個由複晶矽的結構，例如與基釅接觸的冠狀結構 或國柱體。此複晶矽結構形成儲存節點，其設有電容器 介霣質及霣容器板。這樣的構想有一項優黏，即，它與 邏輯程序能有廣泛的相容性。 在1 GBit時代中，DRAM儲存晶格的面稹只能有約0.2 #»2的大小。儲存電容器刖需具有20至30fF的霣容量 。這樣的霄容量在一片1 GBit時代所具有的晶格面稹上 ，堆叠霄容器中只能在以具有相對較後雜之後晶矽結構 才能資現。此外，又加上拓蹼學（各節點之實際及邏輯 位置之安排方法）的間題，另外，這樣複雜的結構由於其 外形總是很難製造。 除此之外，蓮有人建議使用具有高介電常數的介電質 來提高每一面積可達成之電容量。順電物質及繊電物質 適合作為高介霣常數的介電質（讅參閲W093/ 12542)。 本發明的目的在於提供DRAM儲存晶格之配置，DRAM儲 存晶格包含單一電晶體以作為儲存晶格，並可在1GBit 時代所需的封裝密度中製造《此外，本發明亦提供造類 DRAM儲存晶格之配置的製造方法。 這一間題的解決是經由申請専利範園第1項之DRAM儲 存晶格配置，以及申讅専利範園第7項中的製造方法而 得以完成。本發明之其他構造，可在其他各項申誧專利 中得知。 根據本發明的DRAM晶格配置中設計有一單電晶體儲存 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝. 經濟部中央標準局員工消費合作社印製 2d〇d47 A7 B7 五、發明説明（4 ) 晶格，在單一電晶讎儲存晶格中，讀取m晶體以垂直m〇s 電晶釅的形式而構成。其中垂直MOSII晶體的第一「源 極/汲極-匾域」，與半導體基體的主要面稹相鄰，DRAM 晶格配置在此半導«基«中完成。第二「源棰/汲極-匾域」舆有溝檐的位元線相鄰。 儲存《容器配置在主要面稹之上。儲存霣容器包括與 第一 「源極/汲極-匾域」霣性相連的儲存節點。就如 我們已知的堆蠱«容器，儲存節點的構迪可以是平面， 或是或多或少之相當複雜的複晶矽結構。 根據一種資施形式，在主要面積上，與主要面稹相鄰 的第一 「源極/汲極-區域」之表面上，配置«容器介 II質，其上則為霣容器板。在此實施形式中，會另外使 用與主要面稹相鄰的第一 「源極/汲極-匾域」作為儲 存節點以用於由電容器板，霣容器介電質及「源極/汲 極-匾域」所形成的儲存轚容器中。為了在儲存節點面稹 很小的情況下得到足夠的霣容置，使用一種相對介霣常 數介於100至1QQQ之間的物質作為電容器介霣霣是有利 的。 半導鼸基體中，介於第一 「源極/汲極-區域」及第二 「源極/汲極-區域」之間配置有一値通道區域，通道 區域由閘極氣化物及閘極霣極以琢狀形式繞。沿著宇 元線相鄰的垂直M0S電晶黼之閘極電極，彼此互相相鄰。 DRAM晶格配置最好在一 Η半導黼基釀中完成，半導龌 基龌至少在DRAM晶格配置的匾域内，包括單晶矽，它可 本紙張尺度適用中國國家標準（CNS ) A4規格（210XW7公釐） (請先閱讀背面之注意事項再填寫本頁) 裝. 訂_ A7 B7 五、發明説明（4 ) 以是完全由單晶黼矽構成的晶片，也可以是SOI基釅， SOI基體在矽晶Μ上包含一隔離層以及其上薄膜的單晶 體矽層》 根據本發明的DRAM晶格配置，可以在使用第一「源極 /汲極-區域」作為儲存節點時，以一片平的表面或一 Η 平的拓蹼（Topology)表面來製造，使得一層嫌霣物質或 顒電物質可以用為霣容器之介電質。鐵電物質層及順霣 物質層具有高的相對介電常數Sr, Sr之範園介於500 至1000之間。如果雄轚物質層及順電物質層經由濺鍍 (sputtering)沈積而出，那麽它們只能在平坦的表面或 平的拓蹼表面上使用。在具有較好邊緣覆蓋的CVD或Sol-Gel方法中，即使雄電物霣層及順霣物質層具有所痛的 厚度，也不能製造後雜的三維（3D)結構。最好使用親-缌-鈦酸邇、锶-鈦酸鹽或鉛-锆-鈦酸鹽作為霣容器介霣 質。次外，由W093/12542所得知的物質，也適合用作 霣容器介霣質。以具有較离之相對介《常數的介《質， 在約為0.1至〇.5；um2的平面上，也可以達成介於20至 30f F的所需求的電容量。 經濟部中央標準局員工消費合作社印繁 (請先閱讀背面之注意事項再填寫本頁) 位元線鶴別由彼此相鄰的閘極霣極所形成，這點也屬 於本發明的範園内。 » 根據本發明的DRAM晶格配置，其製造最好以自我譌整 的方法來進行。半導釅基臞中，延伸在DRAM晶格配置匾 域之上的匾域，是以對應的「源槿/汲極-S域」摻雜 ,以及配置於其間的通道匾域所産生。其後面産生第一 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X 297公釐） A7 293947 B7 五、發明説明（ί ) 溝槽，第一溝槽穿遇「源極/汲棰-匾域」、通道匾域 以及位元線。在蝕刻第一海槽時，也界定了位元線《以 隔離結構埔谋第一溝樓後，會繼續蝕刻锚向的第二溝榷 ，第二溝檐穿過「源極/汲極-匾域」、通道區域，但 沒有穿遇位元線。第二溝榷設有第二隔離結構。接下來 ，第一隔離結構與第二隔離結構選擇性地對半導讎材料 進行蝕刻，直到通道匾域和第一「源極/汲極-匾域」 摻雜匾域的表面，顯露在第一溝槽和第二溝槽的倒面。 這樣即形成閘極氣化物。然後再産生基本上具有保形 (conformal)邊緣覆蓋的摻雜複晶矽層，以形成閘極霄 極。 第一溝榷比第二溝槽的宽度窄。複晶矽層的厚度是以 下列方式測量：複晶矽層《希第一溝槽，但不《滿第二 溝榷《經由向異性方式進行背面蝕刻複晶矽層，則第二 隔離結構的部份暴露在第二溝槽中。第二溝槽的供面上 仍殘留有摻雜之複晶矽隔層（spacer)。以向異性方式進 行背面蝕刻時，殘留在第一溝檐的禊晶矽雖然也受到侵 蝕，第一溝槽内第一隔離結構的表面，卻仍有摻雜之禊 晶矽覆蓋著。以上述竹方式，即可形成由摻雜之複晶矽 所構成之琛狀結構的閘極電極，在此同時侮別配置在第 一冓槽内的部份結構，羼於兩傾相鄰之閘極霣極，並將 此兩傾相鄰之閘極霣極互相連接。 最後，閛極電棰會以第三隔離結構予以覆蓋。第三隔 離結清基本上將閘極電極上方的第一溝榷和第二溝榷完 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝·

、1T 經濟部中央標準局員工消費合作社印製 293947 A7 B7 五、發明説明（& ) 全《滿。第二溝檐中，第三隔離結構隔離了配置在相對 侧面的閘極《棰。接下來沈稹一_電容器介«霣與電容 器板。第三隔離結構最好同樣以沈稹一層的方式，基本 上以保護形（conforeal)的邊綠覆蓋及背面蝕刻薄層來 産生。 基本上為了生産時的自我調整，第一溝槽的宽度與第 二溝榷的寬度有所差異，使得複晶矽層燠滿第一溝檐， 但不填滿第二溝檐。這樣一來，可在没有進行照相平販 (Photolithography)的情況，仍能形成閘梅霣極之結構 ,閘極電極之結構同時也形成位元線。在此方法中只需 要兩饈照相平販步班：第一溝槽及第二溝槽的蝕刻各以 一層溝檐光軍來進行。有藺溝構光軍的讕整方面，完全 不會造成困擾。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 蝕刻第一溝槽時，最好使用以下述方式製造的第一溝 槽光軍：首先沈稹第一 Si02層，並《照相平販術之助 形成結構。其上再以基本上為保形的邊绨覆蘯沈穑第二 Si02^，並以向異性方式加以蝕刻，使得結構化的第一 Si02層的镅面産生Si02隔層（Spacer),經由Si02隔 層可界定第一溝檐的寬度。以此方式可以製迪第一溝榷 ，其宽度比餹別技術中可製造之最小結構大小（F)邏要 小。以上述的方式，第二溝槽的寬度在餾別技術中具有 最小結構大小（F),舉例而言為0.25//B，第一溝榷的寛 度可以比隔層寬度小兩倍，逭是因為在第一 Si02所産 生的結構，同樣受到最小結構大小（F)的限制。因此， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 203847 A7 B7 五、發明説明（7 ) 可製造每一儲存晶格之空間痛求為4F2的DRAM晶格配置》 「源極/汲極-匾域」和通道區域以及位元線的匾域， 以外延方式生長而作為全面稹層，逭也是本發明的設計 。造樣可以在使用基臞時産生由外延生長的C〇Si2K_ 成的導霣層，基體在DRAM晶格配置匾域内包括單晶釀矽 ，以便改菩第二「源棰/汲棰-匾域」之下的位元線的 傳導性。在蝕刻第一溝槽時，造層導霣層同搛也受到貫 穿，並且是位元線的組成部份。 以下我們將根據鼷解及範例，進一步來說明本發明。 _1顯示具有第一 8102結構層的半導體基釀》 匾2顯示形成第一溝檐光軍及蝕刻第一溝槽之後的半 導釀基體》 園3顯示一切面，其垂直於_2所示在蝕刻第二溝槽 及填滿第二溝槽之後的半導體基體之切面。 圏4顯示圏3所示之在形成闞極氣化物和沈稹摻雜之 後晶矽層之後的半導《基讎的切面》 圈5顯示園4所示之在形成Μ極霣極和産生儲存霣容 器之後的半導體基體的切面。 園6顯示圈5以VI-VI標示之半導龌基讎的切面。 經濟部中央標率局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圏7顯示圏5以VII-VII標示之半導髏基讎的切面。 本發明的原料是一基艚，具有由Ρ-摻雜、單晶黼矽所 形成的匾域（1),其摻雜濃度為10 17 cb3 ,此基讎具有 由Π+ -摻雜之矽所形成的第一層（2)，其摻雜灌度為 IO^cb3,由Ρ-摻雜之矽所形成的第二層（3),其摻雜 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（8 ) 濃度為3xlM7c«s ,由n+ -摻雜之矽所形成的第三層 (4)，其摻雜濃度為10 21 CB3 (誚參閲圏1)。第一層（2) 、第二層（3)及第三層（4)最好以外延式生長來産生。第 三層（4)形成基《的主要面積（5)。第一層（2)厚度為500 n·，第二層（3)厚度為2 0 0 η·,第三層（4)厚度為100η·β 在主要面積（5)上，沈積第一 Si02層（6)且將其結構 化。第一 Si02層（6)可以由TE0S方法中沈積出，厚度為 150nB。為了形成第一 Si02層（6)的結構，可使用以添 作成之光睪（圖中未顯示）〇結構的産生是在乾蝕刻程序 中進行。在此程序中可暴《主要面稹（5)。 在去除以添作成之光軍後，第一 Si02層（6)結構的垂 直側面上，會形成Si02隔層（7)。除此之外，第二Si02 層會在T E 0 S方法中沈積出8 0 η «的厚度。經由選揮性地對 矽進行向異性的乾蝕刻，則由第二Si02層可形成隔層 (Spacer) (7)(請參看圓 2)。 在結構化的第一 Si02層（6)和Si02隔層（7>之下，第 一溝槽（8)在向異性的乾蝕刻程序中進行蝕刻，蝕刻程 序中適合使用HBr,NF3 ,He，02 ^第一溝榷（8)的深度為 1 0 0 0 η·。逭樣一來，第一溝槽（8)可到達半導體基體的 P-摻雜匾域（1)。第一溝榷（8)穿過第一層（2)、第二層 (3)及第三層（4)。第一溝榷（8)具有一個平行於主要面 穑（5)之條狀横切面。基本上，第一溝樯（8)於整傾晶格 分格上平行伸展。第一溝榷（8)的宽度為9Qni,而長度 為中央相鄰之第一溝槽（8)間的距離為5 0 0 ηβ, -1 0 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· -·訂 A7 29S947 B7 -------- 五、發明説明（9 ) 此距雄為所使用技術中最小結構大小（F= 250η·)的兩倍。 接下來，經由例如利用NH4F(30%)/HF(6%)之镅式 化學拽刻，结構化之第一 Si〇2層（6>和Si〇2陽層（7)會 被去除》 經由在TEOS方法中沈稹0—厚度為1〇〇η·的Si〇2 β, 則第一溝槽（8)會由第一隔離结構（9)所則Si〇2 層進行背面tt刻並平面化，以形成第一隔離结清（9), 直到溝榷（8)外侧》出主要面稹（5)為止。背面刻在乾 牲刻程序中，例如以CHF3, 〇2來進行》 接下來，藉照相平販術之助可産生另一溝榷光睪，此 溝槽光睪作為蝕刻第二溝槽（10)之光罩（請參看圈3>。 第二溝槽（10)的形成，必須使用蝕刻法，此蝕刻法蠹揮 性地«[拽Si〇2中的矽。HBr，Cl2 ,He,〇2特別適合此程 序。第二溝檐（10)舆第一溝槽（8)垂直（鼸3顯示與園2 垂直而S置的切面）。為了避免稍後産生短路，基本上 蝕刻第二溝榷（10)時，第一隔離结構（9)邊壁上的矽必 須完金去除，不啻任何殘渣。為了確保上述的情況，可 以在各向異性的乾蝕刻後，再加上一種使用膽齡（C ho lin> 的游蝕刻步驟。第二溝槽（10)蝕刻的«度為500 η·β第 二溝槽（10)可伸展至第一層（2),但不穿過第一層。在 完成的DRAM晶格配置中，第一層（2)連鑛的部份各別作 為位元線之用》平行於主要面稹（5)上，第二溝槽（1〇) 具有一傾條狀之横切面。基本上，第二溝槽傜平行伸展 ,寬度為250η·,長度為128#·0相鄰第二溝櫓（10)之 -11- 本紙張尺度逋用中國國家標準（CNS > Α4規格（210X297公釐> {請先閲讀背面之注意事項再填寫本頁} 裝_ -訂 經濟部中央樣準扃貝工消費合作社印製 A7 29S947 _ B7 五、發明説明（) 中央的距離為500n·，也躭是2F〇 (請先閲讀背面之注意事項再填寫本頁) 去除溝植光軍後，經由TEOS法中沈積出Si〇2層（11M ，第二溝榷（1 (Π會熵谋至厚度為3 Ο Ο η p 利用向異性的乾蝕刻，例如利用C H F 3 , 0 2，則可對 Si02層U1')進行背面蝕刻》其中第二溝槽（1〇)内會形 成第二隔期结構（11)。此種向異性的乾蝕刻程序，會選 擇性地侵蝕矽中的Si〇2。乾蝕刻程序會繼續進行，直 到第二隔離結構（11)的表面位於主要面積（5)之下400η· 為止。在此乾蝕刻程序中，第一隔離結構（9)也會受侵 蝕，其表面在乾蝕刻程序之後，與第二隔離結構（11)位 於同一离度上。在背面牲刻中，第一溝槽（8)和第二溝 檐（10)内，會完全暴露出第三層（4)及第二靥（3)之舆镳 別溝槽之側面相鄰之表面》如果有霈要的話，上述情形 可經由另一種濕式蝕刻步驊，例如利用HF(1%)來加以 確保。 經濟部中央標準局員工消費合作社印製 為了在第二層（3)之表面上形成蘭極氣化物（12),接 下來會在80(TC下進行熱«化。舉例而言，氣化物 (12)形成之厚度為5η·β熱氧化中，所有靄出的矽表面 上曾形成5η·厚的Si02^e接下來，在原處再沈稹出摻 雜的複晶矽層（13')0摻雜的禊晶矽層（例如以磷作η-摻 雜，摻雜濃度為ID21 c« 3 )沈稹之厚度為80ηη(讅參看_ 4)。摻雜的複晶矽層（131)，會以保形（confor«al)的邊 綠覆蓋而沈積出。逭樣一來，第二溝榷（10)就不會被填 滿。而比第二清槽（10)具有較小宽度的第一溝榷（8), -1 2- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） ΖϋΒΰ47 經濟部中央裸準局員工消費合作社印製 Α7 Β7^_____五、發明説明（“） 卻會被》su 為了形成閘極《榷（13),摻雜的複晶矽層（13')會在 向異性的乾蝕刻程序中進行背面蝕刻。其中第二隔離結 構（1U的表面會暴》在第二溝槽（10)中。配置在第二溝 榴（10)中的W槿《槿（13)之一部份沿箸第二溝檐（10)的 侧面産生以作為隔層^向異性的蝕刻，是以HBr,cl2， He,0 2來進行，其中複晶矽之蝕刻摩度為150η1β這也 躭是說，蝕刻大大地超過限制而使得以鬮棰氣化物覆蓋 的第三層（Ο之锢|面暴露在第二溝槽（10)的匾域内（請參 看_5)»蘭槿氣化中，主要面積（5)之區域中第三層（4) 之表面上所形成的薄Si02層，會在向異性的蝕刻中作為 蝕刻停止之用β 在向異性的蝕刻中，為了形成閛棰電極U3),雄雑的 後晶矽層（13'),會在第一溝槽（8)中進行背面触刻直至 主要面積（5)之商度以下（讅參看圏7>,第一 _榷U)由 摻雜的後晶矽層（13_)所《滿。閘棰霄棰（13)镔別以琛 狀園繞經兩鴒相鄰之第一溝榷及兩籲相邮之第二溝槽所 界定的第二層（3)之一部分（謫參看麵6)。由於第一溝檐 (8)之微小的寬度，相部之閘極《極（13)經由傾別配置 在第一溝槽（8)的部份互相連接。 在TE0S方法中，會沈積出g — Si02層，厚度為15〇η· ，並在乾蝕刻方法中以向異性方式進行背面蝕刻。逭樣 可産生第三隔離結構（14>。第三隔離结構（1〇互相隔離 閘棰«極（13)，閘植霣極（13)配置在同一第二溝槽（10) -1 3 - 本紙張尺度適用中國國家標準（CNS〉Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 A7 298947 B7 五、發明説明（β ) 之相對倒面上（讅參看園5)。第一溝檐中，第三隔雄結 構（14)覆藎閘極霣極（13)β同樣的，第二溝槽（10)基本 上也由第三隔離結構（14)所缜滿。這樣一來只留下很小 不均勻性，此種不均勻性可以由沈稹較厚的Si02層而 避免。 接下來，沈稹一種電容器介《質（15)β霣容器介霣質 (15)是由具有較高的相對介霄常數（e Γ )之物質所發生 。霣容器介霣質（15)最好由鋇-锶-鈦酸鹽、锶-鈦酸鹽 或鉛-锆鈦酸鹽所行成。造些鐵霣物霣層及順霣物質層 可經由濺鍍（Sputtering), CVD方法或Sol-Gel方法（溶 P-凝醪法）沈積而出。霣容器介霣質（15)的厚度可為50 η η 〇 如果擔心因«容器介霣質（15)之材料會膨轡到第三層 (4)的矽，本發明中在第三層（4)和霣容器介霣質（15)之 間，設計一層由TiN,Pt,W或Ru02所組成的中間層。 如果由於使用儲存器而無法接受電容器介霣層中之漏 霣流，則霣容器介®層可以被結嫌化。不過道樣需要另 一光罩。 «容器介《層之全部面積上將沈稹一電容器板（16), 就此而言，将沈稹一層例如由TiN,Pt,W,Ru02或n+ -摻 雜之後晶矽所構成之導霣。電容器板（16)形成的厚度為 1 0 0 η 鼸 〇 在DRAM晶格配置中，毎一儲存晶格都包括一僮讓取霣 晶鼸，讀取霣晶體由垂直之M0S霣晶鼸所構造，M0S霣晶 -1 4 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 袈. 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（〇 ) 體各由相鄰之第一溝槽與相鄰之第二溝榷所限定，且包 含此處所配置的第一層（2)的一部份作為「源極/汲棰-區域J ,第二層（3)作為通道區域，第三層（4)作為「源 掻/汲極-匾域」。第一層（2)之連鑛的部份（讅參看圏 5)是作為位元線。垂直於位元線方向之相鄰的閘極霣槿 (13),其在第一溝槽（8)的匾域内互相連接）形成埋入式 的位元線》相鄰之位元線是以第三隔離結構互相隔雕β 此外，儲存晶格邇包括儲存霣容器，儲存霣容器由第三 層（4)之毎一部份（作為儲存節點），®容器介霣質（15) 及霣容器板（17)所形成。 為了製造DRAM晶格配置，只需要兩層光罩：第一光罩 用以形成第一 3102層（6)的結構，第二光軍用以蝕刻第 二溝榷（10)。如果兩層光睪内的結構對應於偏別技術中 可製迪的最小結構大小（F),則每一儲存晶格的空間需求 為4F2。在F=0.25//·的技術中，每一儲存晶格的空間 需求為0.25//12。有鼷諝整方面，所使用的兩層光睪都 不會造成困擾。為了形成閘棰霣極及位元線，並不需要 另外的光單。 T-------·1----^--?τ------^ i (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -15- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 29S947 A7 B7 五、發明説明（K ) 符號 說明〕 1… .基 驩 2… •第 一 層 3… .第 二 層 4… •第 二 層 5… .主 要 面 稹 6… •結 構 化 之第 一 SiO 2 層（6) 7… • Si 〇 2隔層 8… •第 一 溝 槽 9… •第 一 隔 離結 構 10.. .第 二 溝 槽 11、 • ·- Si 〇 2層 11.. • · · 第 二 隔離 結 構 12.. • · · 閘 極 氧化 物 13、 • .摻雜之複晶矽層 13.. • · · 閜 極 電搔 14.. • · · 第 二 隔離 結 構 15.. * · · 電 容 器介 電 質 . 16.. η 容 器板 -16- (清先閲讀背面之注意事項再填寫本頁) 裝·

、1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）

Claims (1)

1. Α8 Β8 C8 D8 補无 、申請專利範圍 第85102572號「動態随機存取記億髏之晶格配置及其製造 方法j專利案 （85年10月修正） 杰申謫專利範園 1. 一種動態随機存取記億《(DRAM)之晶格配置，包含， -儲存晶格，其各有一個讀取電晶體和一個儲存®容 器， -讀取電晶體由半導醱基體内積醱化之垂直M0S電晶體 所形式，其第一「源極/汲極-區域」（4)與半導脹 基體的主要面積（5)相鄰，其第二「源極/汲極-區 域」（2)與埋入於基體中的位元線（2)相鄰·其閘極 «化物（12)和閘搔電極（13),以琛狀形式圍繞介於 雨锢「源極/汲極-區域j (2,4)之間的通道匾域 (3), -沿著字元線相鄰的各垂直M0S電晶體之各閘搔霣極 (1 3 )互相相鄰， -儲存電容器各具有一傾儲存節點，鍺存節點和舆主 要面積（5)相鄰的第一「源極/汲極-匾域」（4)相 連。 2. 如申請專利範圍第1項之dram晶格配置•其中 •在DRAM晶格配置中，第二「源極/汲極-匾域」（2) 由沿著位元線相鄰的垂直M 0S電晶體，經由摻雜之 區域（2 )互相連接， -1 - 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央標準局員工消費合作社印製 8 8 88 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 -在DRAM晶格配置中，字元線各由相鄰之閘極電極（13) 所形成。 3. 如申請專利範圔第1項或第2項之DRAM晶格配置，其 中 -在DRAM晶格配置中，半導體基體至少在DRAM晶格配 置匾域内包含單晶體矽， -在DRAM晶格配置中，「源極/汲極-區域j (2,4)與 通道匾域（3)形成半導體基體的摻雜區域， -在DRAM晶格配置中，位元線形成半導體基體的摻雜 區域（2)及/或形成由外延式生長之CoSi2所構成 的一層， -在DRAM晶格配置中，閘掻電極（13)包活摻雜之複晶 矽。 4. 如申請專利範圍第1或2項之DRAM晶格配置，其中在 DRAM晶格配置中，儲存電容器各由與主要面積（5)相鄰 的第一 「源極/汲極-區域」（4)(作為儲存節點），配 置在儲存節點之上的電容器介電質（15)及電容器板 (16)所構成。 5. 如申請專利範圍第3項之DRAM晶格配置，其中在DRAM 晶格配置中，儲存電容器各由與主要面積（5)相鄰的 第一 「源極/汲極-區域」（4)(作為儲存節點），配置 在儲存節點之上的霣容器介II質（15)及霉容器板（16) -2- 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210X297公釐） ^裝 訂 ί·'·*· (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A8 · B8 C8 D8六、申請專利範圍 所構成。 6. 如申請專利範圍第4項之DRAM晶格配置，其中在 DRAM晶格配置中，電容器介電質（15)至少包含鋇-锶_ 鈦酸邇、緦-鈦酸盥或鉛-結-鈦酸鹽原料中之一種。 7. 如申請專利範圍第4項之DRAM晶格配置，其中在 DRAM晶格配置中，電容器介電質（15)形成連鑛之層。 8. 如申謫專利範圍第6項之DRAM晶格配置，其中在 DRAM晶格配置中，電容器介電質（15)形成連鑲之層。 9. —種動態随機存取記億體的製造方法，其特擻為： -儲存晶格各以一個讀取電晶體和一値儲存電容器構 成· -會形成埋入於半導體基體内的位元線（2), -謓取電晶腥由半導塍基體内垂直之M 0S電晶體構成 ,其第一 「源極/汲極-區域」（4),各與半導體 基髖的主要面積（5)相鄰，其第二「源極/汲極-區 域j (2)與埋入式的位元線（2)之一相鄰，其閘極氣 化物（12)和閘極筲極（13)以琛狀形式圍繞介於兩個 「源極/汲極-區域」（2,4)之間的通道區域（3), -沿著字元線相鄰的垂直MOSII晶體，其配置方式使 得閘極罨極（1 3 )互相相鄰， -儲存霣容器各具有一個儲存節黏，儲存節黏與第— 「源極/汲極-匾域」（4)作電性相連。 -3- (請先閲讀背面之注意事項再填寫本頁) 装· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 293947 as B8 C8 · D8 々、申請專利範圍 10.如申誚専利範園第9項的方法，其中 -半導體基匾包含：第一層（2),其由第一導電型所 摻雜：第二層（3),其由與第一導電型相反的第二 導電型所摻雜；以及第三層（4),其由第一導電型 所摻雜，並與主要面積（5)相鄰， -每一條狀的第一溝槽（8)受到蝕刻，第一溝槽（8)基 本上係平行伸展，並穿過第一層（2)，第二層（3)及 第三層（4), -第一溝槽U)以第一隔離結構（9)填滿， -每一條狀的第二溝槽（10)受到蝕刻，第二溝槽（10) 基本上係平行伸展，並與第一溝槽（8)交叉且可延伸 至第一層（2),而不穿過第一層（2), -第二溝槽（10)具有第二隔離結構（11), -第二溝槽（10)的寬度比第一溝槽（8)的寬度大， -第一隔離結構（9)與第二隔離結構（11)選擇性地對 半導醱材料進行蝕刻，直到結構化之第二層（3)和 第三層（4)的表面暴露在第一溝槽（8)和第二溝槽（10) 的側面為止， -會形成閘極氧化物（12>,閘極氣化物至少覆蓋第二 層（3)之暴露的表面， -為了形成閘極電極（13),以基本上為保形（conform) 的邊绨覆蓋來産生摻雜的複晶矽層（13·),複晶矽 -4- 本紙張尺度適用中國國家操準（CNS ) Α4規格（210X297公釐） ----------------IT------{ .ξ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印策 A8 . B8 C8 D8 ^、申請專利範圍 層的厚度是以下列方式來測量：複晶矽層可《谋第 一溝槽（8),但不埔滿第二溝槽（10),並以向異性 方式進行背面蝕刻，使得在第二溝槽側面上産生摻 雜的後晶矽隔層，第二隔離結構（11)的表面有一部 份暴露在第二溝槽内，在此同時，笫一溝槽（8)内 的第一隔離層表面仍保留接雜之複晶矽的覆蓋， -會産生第三隔離結構（14),可覆蓋閘極電極（13)。 11. 如申請專利範圍第10項的方法，其中 -蝕刻第一溝槽（8)時偽使用第一溝槽光罩， -為了形成第一溝槽光罩，首先沈積第一 Si〇2層（6) ，並以照相平販術進行結構化， -以基本上為保形（conform)的邊綠覆蓋來沈積第二 Si〇2靥，並以向異性方式進行背面蝕刻，使得結 構化之第一 Si〇2層（6)的侧面上産生Si〇2隔層（7) ，經由Si 〇2隔層⑺可界定第一溝槽（8)的寬度。 12. 如申誚專利範圍第10項或第11項之方法，其中 -半導體基體至少在DRAM晶格配置區域内包含單晶體 矽. -第一層（2),第二層（3)和第三靥（4)為外延式生長。 13. 如申請專利範圍第12項之方法，其中 第一層（2)之下方有一層由外延式生長之C〇Si2所 構成的導電層，其在蝕刻時穿過第一溝槽（8)。 -5 - 本紙張尺度逋用中國國家標準（CNS ) Μ規格（210X297公釐） --------^裝------訂------^ I (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裂 A8 · B8 C8 D8 々、申請專利範圍 14. 如申請專利範圍第9, 10或11項之方法，其中為了在 第一「源極/汲極-區域」（4)之上方形成儲存電容器 ,需沈積電容器介電質（15)及電容器板（16),使得第 —「源極/汲極-區域j (4)同時作為儲存節點。 15. 如申請專利範圍第12項之方法，其中為了在第一「源 極/汲極-區域j (4)之上方形成儲存罨容器，需沈積 電容器介電質U5)及電容器板（16),使得第一 「源極 /汲極-區域」（4)同時作為儲存節點。 16. 如申請專利範圍第13項之方法，其中為了在第一 「源 極/汲極-區域」（4)之上方形成儲存電容器，箱沈積 電容器介電質（15)及電容器板（16)，使得第一 「源極 /汲極-區域」（4)同時作為儲存節點。 17. 如申請專利範圍第14項之方法，其中電容器介電質 (15)由鋇-锶-鈦酸鹽、缌-鈦酸鹽或 鉛-結-钛酸鹽其中一種原料所形成。 18. 如申請專利範圔第14項之方法，其中電容器介電質 (15)形成連缠性之層。 19. 如申請專利範圍第17項之方法，其中電容器介電質 (15)形成連鑲性之層。 -6- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------^ ,裝------訂------^ 冰 (請先閲讀背面之注意事項再填寫本頁)