CN111710679B - 存储器及其形成方法 - Google Patents
存储器及其形成方法 Download PDFInfo
- Publication number
- CN111710679B CN111710679B CN202010590205.5A CN202010590205A CN111710679B CN 111710679 B CN111710679 B CN 111710679B CN 202010590205 A CN202010590205 A CN 202010590205A CN 111710679 B CN111710679 B CN 111710679B
- Authority
- CN
- China
- Prior art keywords
- layer
- bit line
- electrical transmission
- transmission layer
- node contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Abstract
本发明提供了一种存储器及其形成方法,直接利用位线结构界定出若干节点接触窗,由于此时节点接触窗的高度较低,深宽比较小,在节点接触窗中形成第一电性传输层时,对第一电性传输层的形成工艺要求较小;形成第一电性传输层之后再形成间隔图案,相邻的间隔图案之间通过开口间隔,开口至少露出第一电性传输层的部分顶部,形成第二电性传输层于开口中,由于此时开口的高度较低,深宽比较小,在开口中形成第二电性传输层时,对第二电性传输层的形成工艺要求也较小,并且,将第二电性传输层与第一电性传输层电性连接后构成节点接触结构,在此步骤中不会对存储器造成不良影响。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种存储器及其形成方法。
背景技术
存储器,例如动态随机存储器(Dynamic Random Access Memory,DRAM),其通常具有存储单元阵列,所述存储单元阵列中包括多个呈阵列式排布的存储单元。所述存储器还具有多条位线结构,每一位线结构分别与相应的存储单元电性连接,并且所述存储器还包括电容结构,所述电容结构用于存储代表存储信息的电荷,以及所述存储单元可通过一节点接触结构电性连接所述电容结构,从而实现各个存储单元的存储功能。
目前,所述存储器的形成方法包括:在衬底上形成堆叠的位线导电层、位线遮蔽层及介质层并图形化,剩余的位线导电层和位线遮蔽层构成位线结构,剩余的介质层构成绝缘图案,利用所述位线结构及绝缘图案界定出节点接触窗;然后在所述节点接触窗中填充导电材料,所述导电材料还延伸所述绝缘图案;最后刻蚀导电材料形成若干开口,以将所述导电材料间隔为若干节点接触结构。所述绝缘图案用于在刻蚀导电材料形成所述开口时保护所述位线结构,防止所述位线结构被刻蚀损伤,但同时所述绝缘图案会增加节点接触窗的高度,使得从而节点接触窗深宽比增加,从而导致在节点接触窗填充导电材料的难度加大,对形成导电材料的工艺要求极高;并且,在对位线导电层、位线遮蔽层及介质层进行图形化时,由于堆叠的膜层较厚,刻蚀难度非常高,对刻蚀工艺的要求也极高。
发明内容
本发明的目的在于提供一种存储器及其形成方法,降低了制备存储器时的工艺要求,并且不会对存储器的性能产生不良影响。
为了达到上述目的,本发明提供了一种存储器的形成方法,包括:
提供衬底,所述衬底上形成有多条位线结构,所述位线结构界定出若干节点接触窗;
形成第一电性传输层于所述节点接触窗中,所述第一电性传输层至少填充部分深度的节点接触窗;
形成间隔图案于所述位线结构上,所述间隔图案至少覆盖所述位线结构的部分顶部,相邻的间隔图案之间通过开口间隔,所述开口至少露出所述第一电性传输层的部分顶部;以及,
形成第二电性传输层于所述开口中,并使所述第二电性传输层与所述第一电性传输层电性连接。
可选的,形成间隔图案的同时形成所述开口,形成所述间隔图案及所述开口的步骤包括:
形成间隔材料层于所述位线结构上,所述间隔材料层覆盖所述位线结构并填充剩余深度的节点接触窗;以及,
刻蚀所述间隔材料层以形成若干所述开口,剩余的所述间隔材料层构成所述间隔图案。
可选的,在垂直于深度方向上,所述开口的位置与所述节点接触窗的位置对应;或者,在垂直于深度方向上,所述开口的位置与所述节点接触窗的位置具有偏移,所述开口还横向延伸至露出所述位线结构的部分顶部。
可选的,所述间隔材料层包括缓冲材料层及绝缘材料层,所述缓冲材料层覆盖所述位线结构并延伸覆盖剩余深度的节点接触窗的内壁,所述绝缘材料层位于所述缓冲材料层上并填充剩余深度的节点接触窗;
所述缓冲材料层为绝缘材料;
或者,所述缓冲材料层为导电材料,在形成所述开口之后,形成第二电性传输层之前,还包括:
至少在所述开口的侧壁上形成绝缘侧墙以将所述缓冲材料层与所述第一电性传输层及所述第二电性传输层电性隔离。
本发明还提供了一种存储器,包括:
衬底;
多条位线结构,位于所述衬底上并界定出若干节点接触窗,所述位线结构包括位线导电层及覆盖所述位线导电层的位线遮蔽层;
第一电性传输层,位于所述节点接触窗中,所述第一电性传输层至少填充部分深度的节点接触窗;
第二电性传输层,覆盖所述第一电性传输层的部分顶部及所述位线遮蔽层的部分顶部并与所述第一电性传输层电性连接;以及,
间隔图案,覆盖所述位线遮蔽层的剩余顶部及所述第一电性传输层的剩余顶部,以间隔相邻的第二电性传输层。
可选的,所述第一电性传输层完全填充所述节点接触窗,其中,所述第二电性传输层的底部与所述位线遮蔽层的顶部齐平。
可选的,所述间隔图案包括绝缘材料层。
可选的,所述间隔图案还包括缓冲材料层,所述缓冲材料层位于所述绝缘材料层与所述第一电性传输层之间以及位于所述绝缘材料层与所述位线遮蔽层之间。
可选的,所述缓冲材料层的材料为与所述位线遮蔽层具有刻蚀选择比的材料。
可选的,所述缓冲材料层的材料为导电材料,且所述存储器还包括:
绝缘侧墙,至少覆盖所述间隔图案的侧壁以将所述缓冲材料层与所述第一电性传输层及所述第二电性传输层电性隔离。
本发明还提供了一种存储器,包括:
衬底;
多条位线结构,位于所述衬底上并界定出若干节点接触窗,所述位线结构包括位线导电层及覆盖所述位线导电层的位线遮蔽层;
第一电性传输层,位于所述节点接触窗中,所述第一电性传输层至少填充部分深度的节点接触窗;
第二电性传输层,填充剩余深度的节点接触窗并向上延伸,所述第二电性传输层还与所述第一电性传输层电性连接;
间隔图案,覆盖所述位线遮蔽层的顶部以间隔相邻的第二电性传输层;以及,
绝缘侧墙,至少位于所述间隔图案的侧壁以将所述间隔图案与所述第一电性传输层及所述第二电性传输层电性隔离。
可选的,所述间隔图案包括缓冲材料层及覆盖所述缓冲材料层的绝缘材料层,所述缓冲材料层的材料为与所述位线遮蔽层具有刻蚀选择比的导电材料。
可选的,所述缓冲材料层的材料为导电材料。
可选的,所述缓冲材料层还从所述位线遮蔽层上延伸至所述剩余深度的节点接触窗中,所述绝缘侧墙还位于所述缓冲材料层与所述第一电性传输层之间。
本发明提供的存储器及其形成方法具有如下有益效果:
1)直接利用位线结构界定出若干节点接触窗,由于此时节点接触窗的高度较低,深宽比较小,在节点接触窗中形成第一电性传输层时,对第一电性传输层的形成工艺要求较小;形成第一电性传输层之后再形成间隔图案,相邻的间隔图案之间通过开口间隔,开口至少露出第一电性传输层的部分顶部,形成第二电性传输层于开口中,由于此时开口的高度较低,深宽比较小,在开口中形成第二电性传输层时,对第二电性传输层的形成工艺要求也较小,并且,将第二电性传输层与第一电性传输层电性连接后构成节点接触结构,在此步骤中不会对存储器造成不良影响;
2)第二电性传输层可以延伸至覆盖所述位线结构的部分顶部,第二电性传输层的顶面宽度增加,使得后续在第二电性传输层上形成的电容结构的面积也可以增大,从而提高了存储器的存储性能;
3)间隔图案包括缓冲材料层及覆盖所述缓冲材料层的绝缘材料层,缓冲材料层可以在刻蚀形成开口提供缓冲作用,从而保护第一电性传输层和位线遮蔽层不被过度刻蚀;
4)当缓冲材料层为导电材料时,可以增加缓冲材料层与位线遮蔽层的刻蚀选择比,从而更好的保护位线结构。
附图说明
图1为本发明实施例一提供的存储器的形成方法的流程图;
图2a为本发明实施例一提供的存储器的简化版图,图2b~图2g为本发明实施例一提供的存储器的形成方法的相应步骤对应的结构示意图,其中图2b~图2f为图2a中的结构沿aa’和bb’方向上的剖面示意图;
图3a和图3b为本发明实施例二提供的存储器的结构示意图;
图4a~图4d为本发明实施例三提供的存储器的结构示意图;
图5a和图5b为本发明实施例四提供的存储器的结构示意图;
其中,附图标记为:
100-衬底;AA-有源区;SIT-沟槽隔离结构;500-节点接触窗;510-开口;610-绝缘层;620-堆叠材料层;630-电极凹槽;
WL-字线结构;
BL-位线结构;200a-第一位线导电层;200b-第二位线导电层;200c-第三位线导电层;200d-位线遮蔽层;200e-间隔侧墙;
SC-节点接触结构;300a-导电接触层;300b-第一信号传输层;300c-第二信号传输层;300d-导电阻挡层;
400-间隔图案,400a-缓冲材料层;400b-绝缘材料层;400c-绝缘侧墙。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1为本发明实施例提供的存储器的形成方法的结构示意图。如图1所示置,所述存储器的形成方法包括:
步骤S100:提供衬底,所述衬底上形成有多条位线结构,所述位线结构界定出若干节点接触窗;
步骤S200:形成第一电性传输层于所述节点接触窗中,所述第一电性传输层至少填充部分深度的节点接触窗;
步骤S300:形成间隔图案于所述位线结构上,所述间隔图案至少覆盖所述位线结构的部分顶部,相邻的间隔图案之间通过开口间隔,所述开口至少露出所述第一电性传输层的部分顶部;以及,
步骤S400:形成第二电性传输层于所述开口中,并使所述第二电性传输层与所述第一电性传输层电性连接。
具体的,请参阅图2a-图2g,其为本实施例提供的存储器的形成方法的相应步骤对应的结构示意图,其中,图2b-图2g是图2a中aa’方向和bb’方向的剖面示意图,以下将参考参考图2a-图2f详细说明本实施例提供的存储器的形成方法。
参考图2a和图2b所示,执行步骤S100,提供衬底100,所述衬底100中形成有沟槽隔离结构STI,并由所述沟槽隔离结构SIT界定出多个沿第一预定方向(Z方向)延伸的有源区AA。
参考图2a和图2b所示,形成字线结构WL在所述衬底100中,所述字线结构WL沿第二预定方向(X方向)延伸,并穿过相应的有源区AA和沟槽隔离结构STI。可选的,位于所述有源区AA中的字线结构WL的横向宽度(在垂直于高度方向上的宽度尺寸)小于位于所述沟槽隔离结构STI中的字线结构WL的横向宽度;位于所述有源区AA中的字线结构WL的底部低于位于所述沟槽隔离结构STI中的字线结构WL的底部。
形成所述字线结构WL的步骤可以如下:
形成字线沟槽(未示出)在所述衬底100中且所述字线沟槽沿第二预定方向延伸;
形成栅介质层在所述衬底100上,所述栅介质层覆盖所述字线沟槽的内壁,所述栅介质层可以作为隔离字线和有源区AA的绝缘层;
接着形成栅导电层在所述字线沟槽中,所述栅导电层是一具有导电性的膜层,例如多晶硅或者钨等。所述栅导电层填充部分深度的字线沟槽;具体的,例如可通过回刻蚀工艺降低所述栅导电层在字线沟槽中的高度,以使所述栅导电层的顶表面低于所述衬底的上表面。这样一来,所述字线沟槽的下部被所述栅导电层填满,所述字线沟槽的上部仍处于空置状态;
形成栅绝缘层在所述栅导电层上,所述栅绝缘层覆盖所述栅导电层200b并完全填充所述字线沟槽,所述栅介质层、栅导电层及栅绝缘层共同构成所述字线结构WL。
需要说明的是,虽然本实施例的附图中未示出衬底100表面上的掩模层,然而应当认识到,在刻蚀所述衬底100以形成所述字线沟槽的过程中,所述衬底100的表面上通常都会形成有掩模层,以避免衬底100中非对应沟槽的区域被刻蚀。
继续参考图2b所示,所述存储器的形成方法还包括:形成源/漏区在所述衬底100中,所述源/漏区的侧缘边界延伸至字线沟槽靠近顶部开口的侧壁,并且所述源/漏区的底部边界低于所述栅导电层的顶部位置,以使所述源/漏区和所述栅导电层之间具有相互正对的交叠区域,并且在所述交叠区域中,所述栅导电层和所述源/漏区之间利用所述栅介质层相互分隔。
具体的,所述源漏区包括第一源/漏区和第二源/漏区,所述第一源/漏区和所述第二源/漏区分别位于所述字线结构WL的两侧。本实施例中,所述第一源/漏区的侧缘边界还延伸至所述沟槽隔离结构STI的侧壁。
需要说明的是,本实施例中,是在形成所述字线沟槽并形成字线结构WL之后,再制备所述源漏区。然而,在其他实施例中,也可以优先形成所述源漏区,接着再依次制备字线沟槽和字线结构WL,此处不做限制。
请参阅图2a和图2b所示,形成多条位线结构BL在所述衬底100上,所述位线结构BL沿第三预定方向(Y方向)延伸,由多条位线结构BL界定出多个节点接触窗500在所述衬底100上,以及所述多个节点接触窗500在第二预定方向和第三预定方向上均对齐排布且呈多排。本实施例中所指的节点接触窗500是指相邻位线结构BL之间并且位于位线结构BL顶部之下的区域,也就是说,节点接触窗500的顶部是与位线结构BL顶部齐平的。
具体的,在形成位线结构BL时,需要先形成位线沟槽,由于所述位线沟槽在后续步骤中形成位线结构BL,所以所述位线沟槽需要沿着第三预定方向延伸。所述位线沟槽的一部分延伸至所述衬底100的有源区AA中,并位于所述有源区AA中的两个字线结构WL之间,另一部分位于所述浅沟槽隔离结构STI上方。
然后在所述位线沟槽中形成位线结构BL。所述位线结构BL包括依次堆叠设置的三层导电材料层。基于此,即可使所形成的位线结构BL包括第一位线导电层200a、第二位线导电层200b和第三位线导电层200c。进一步的,所述位线结构BL还包括位线遮蔽层200d,所述位线遮蔽层200d可以为图形化的膜层并形成在所述三层导电材料层的上方。可选的方案中,例如是利用所述图形化的位线遮蔽层200d对其下方的导电材料层依次进行图形化过程。本实施例中,所述位线结构BL的形成方法还包括:形成间隔侧墙200e在所述第一位线导电层200a、第二位线导电层200b、第三位线导电层200c和位线遮蔽层200d的侧壁上。
请参阅图2b所示,进一步的,在界定出所述节点接触窗500之后,还包括进一步刻蚀节点接触窗500的底部的所述衬底100,以使至少部分节点接触窗500的底部进一步延伸至衬底100的有源区中,以使后续形成的节点接触结构与有源区AA具有更好的电连接效果。
请参阅图2c所示,执行步骤S200,形成导电接触层300a在所述节点接触窗500中,所述导电接触层300a填充部分深度的节点接触窗500。本实施例中,所述导电接触层300a填充在所述节点接触窗500中,以和暴露于节点接触窗500中的有源区电性连接。
请继续参阅图2c所示,形成第一电性传输层300b,所述第二导电层300b覆盖所述导电接触层300a的顶部并填充部分深度的节点接触窗500。即,本实施例中,在形成第一电性传输层300b时,第一电性传输层300b是形成在导电接触层300a上的,以及所述第一电性传输层300b并未填满所述节点接触窗500,第一电性传输层300b的顶部高度低于所述节点接触窗500的开口的高度。
可选的,所述第一电性传输层300b的形成方法可以是:
形成第一电性传输材料层,所述第一电性传输材料层填充所述节点接触窗500并延伸覆盖所述位线结构BL的顶部;
对所述第一电性传输材料层进行回刻,去除所述位线结构BL顶部的第一电性传输材料层,去除位于所述节点接触窗500中的所述第一电性传输材料层的部分高度,剩余的第一电性传输材料层构成所述第一电性传输层300b。
应理解,所述节点接触窗500的深宽比越大,对制备所述第一电性传输层300b的工艺要求越高,才能避免所述第一电性传输层300b中出现气隙,进而避免气隙影响所述后续形成的节点接触结构的导电性能。而本实施例中,直接采用所述位线结构BL限定出节点接触窗500,此时所述位线结构BL顶部并未形成额外的介质层,所述节点接触窗500的高度较小,对形成所述第一电性传输层300b的工艺要求并不严格。
请参阅图2c和图2d,执行步骤S300,形成间隔材料层于所述位线结构BL上,所述间隔材料层覆盖所述位线结构BL并填充剩余深度的节点接触窗500。具体而言,所述间隔材料层包括缓冲材料层400a及绝缘材料层400b,所述缓冲材料层400a覆盖所述位线结构BL并延伸覆盖剩余深度的节点接触窗500的内壁,所述绝缘材料层400b位于所述缓冲材料层400a上并填充剩余深度的节点接触窗500。
本实施中,缓冲材料层400a的厚度远小于所述绝缘材料层400b的厚度,并且,所述缓冲材料层400a及所述绝缘材料层400b为材质不同的绝缘材料,例如,所述缓冲材料层400a的材质为氧化硅,所述绝缘材料层400b为氮化物,所述缓冲材料层400a与所述绝缘材料层400b的材质具有较大的刻蚀选择比,但不应以此为限,所述缓冲材料层400a及所述绝缘材料层400b也可以是其他绝缘材料,例如,所述绝缘材料层400b的材质还可以是掺杂碳的氮化物(例如掺杂碳的氮化硅),所述缓冲材料层400a的材质还可以是碳化物(例如碳化硅)或其他氧化物(例如氧化钽、氧化钛)等,本发明不作限制。
接着请参阅图2e,刻蚀所述绝缘材料层400b及所述缓冲材料层400a以形成若干开口510,所述开口510贯穿所述间隔材料层,以将所述间隔材料层分隔为一个个独立的间隔图案400,每个所述间隔图案400均包括所述绝缘材料层400b及所述缓冲材料层400a。
本实施例中,采用干法刻蚀工艺刻蚀所述间隔材料层形成所述开口510,当刻蚀所述绝缘材料层400b时,所述位线结构BL上方的绝缘材料层400b厚度较小,会优先被刻蚀完,而所述第一电性传输层300b上的绝缘材料层400b厚度较大,当所述位线结构BL上方的绝缘材料层400b被刻蚀完时,所述第一电性传输层300b上的绝缘材料层400b还有剩余,需要继续刻蚀。进一步地,由于所述缓冲材料层400a与所述绝缘材料层400b的材质具有较大的刻蚀选择比(刻蚀所述绝缘材料层400b的速率大于刻蚀所述缓冲材料层400a的速率),此时,所述缓冲材料层400a可以作为抗刻蚀的膜层,对所述位线结构BL起到保护作用,防止所述位线结构BL被损坏;当所述第一电性传输层300b上的绝缘材料层400b被刻蚀完时,所述缓冲材料层400a也可以对所述第一电性传输层300b起到保护作用,防止所述第一电性传输层300b被损坏。
最后,改变刻蚀气体以刻蚀去除部分所述缓冲材料层400a形成所述开口510即可。可以理解的是,为了避免刻蚀去除部分所述缓冲材料层400a时对所述位线结构BL造成不良影响,所述缓冲材料层400a的材质与所述位线遮蔽层200d的材质不同,且所述缓冲材料层400a的材质与所述位线遮蔽层200d的材质具有较大的刻蚀选择比,从而防止去除所述缓冲材料层400a时损坏所述位线结构BL。
作为可选实施例,本实施例中的间隔材料层可以仅包括绝缘材料层400b,从而简化刻蚀的工艺,此时没有了缓冲材料层的缓冲,对所述绝缘材料层400b及所述位线遮蔽层200d的材质的刻蚀选择比要求较高。
请继续参阅图2b和图2e,在垂直于深度方向上,所述开口510的位置与所述节点接触窗500的位置具有偏移,也即是说,所述开口510的中心线与所述节点接触窗500的中心线并未重合,而是具有一定的偏移(本实施例中,所述开口510相对所述节点接触窗500向右偏移),从俯视图上看,所述开口510的平面形状呈蜂巢状,从而可以节省面积,缩小器件尺寸。如此一来,所述开口510的部分位于所述第一电性传输层300b的上方,部分位于所述位线结构BL的上方,使得所述开口510同时露出所述第一电性传输层300b及所述位线结构BL的顶部。
请继续参阅图2e和图2f,执行步骤S400,在所述开口510中顺次形成导电阻挡层300d及第二电性传输层300c,所述导电阻挡层300d覆盖所述开口510的内壁,所述第二电性传输层300c覆盖所述导电阻挡层300d并填充所述开口510。所述第二电性传输层300c通过所述导电阻挡层300d电性连接所述第一电性传输层300b,电性连接的导电接触层300a、第一电性传输层300b、导电阻挡层300d及第二电性传输层300c构成一个节点接触结构SC,相邻的所述节点触结构SC通过所述间隔图案400电性隔离。由于所述开口510的高度较低,对形成所述第二电性传输层300c的工艺要求也并不严格。
进一步地,所述第二电性传输层300c是一平坦化的膜层,并且,所述间隔图案400的顶部与所述第二电性传输层300c的顶部齐平。
可以理解的是,由于所述开口510还露出所述位线结构BL的顶部,相当于是所述开口510横向拓宽至所述位线结构BL的上方,在所述开口510中形成所述第二电性传输层300c之后,所述第二电性传输层300c的一部分覆盖所述第一电性传输层300b并与所述第一电性传输层300b电性连接,另一部分横向延伸至覆盖所述位线结构BL。如此一来,所述节点触结构SC的顶部的宽度被拓宽,可以增加后续在所述节点触结构SC上形成的电容结构的面积,从而提高了存储器的存储性能。
作为可选实施例,所述开口510也可仅露出所述第一电性传输层300b的顶部而并未露出所述位线结构BL的顶部,如此一来,所述第二电性传输层300c仅会覆盖所述第一电性传输层300b的顶部而并未延伸覆盖所述位线结构BL的顶部,此处不再过多赘述。
应理解,相较于现有技术中先在位线结构上形成绝缘图案,利用位线结构和绝缘图案共同定义出深宽比较大的节点接触窗来说,本实施例先直接利用位线结构限定出高度较低的节点接触窗,此时可以降低形成第一电性传输层300b的工艺要求;再形成所述间隔图案400增加位线结构BL的高度,以便于形成第二电性传输层300c,并且所述间隔图案400的高度也不至于非常高,可以降低形成第二电性传输层300c的工艺要求;进一步,在形成位线结构BL时,由于仅存在位线结构BL的堆叠膜层,刻蚀难度亦可以降低。或者也可以理解为,本实施例利用间隔图案400将现有的节点接触窗的分隔为上下两部分,分步在所述节点接触窗中填充第一电性传输层300b和第二电性传输层300c,将第一电性传输层300b和第二电性传输层300c电性连接以构成节点接触结构SC,从而不影响存储器的性能,并且,所述第一电性传输层300b和第二电性传输层300c的高度低,可以降低对制备工艺的要求。
可选的,请参阅图2g,在形成图2f中的存储器之后,所述存储器的形成方法还包括形成电容结构的步骤。具体而言,先在所述间隔图案400上形成绝缘层610,所述绝缘层610覆盖所述间隔图案400,所述绝缘层610为图形化的膜层。所述绝缘层610与所述位线遮蔽层200d的材质可以相同,例如是氮化硅等。
然后在所述绝缘层610上形成堆叠材料层620,所述堆叠材料层620覆盖所述绝缘层610,所述堆叠材料层620为图形化的膜层。相邻的堆叠材料层620之间形成有电极凹槽630,所述电极凹槽630用于在后续步骤中形成所述电容结构的筒状下电极。本实施例中的绝缘层610可作为形成堆叠材料层620的掩模层。图2a为图2f中的存储器的简化版图,其中,图2f为图2a中的存储器在aa’和bb’方向上的剖面示意图。
如图2a和图2f所示,所述存储器包括衬底100以及形成在所述衬底100内的字线结构WL。其中,所述衬底100中形成有多个沿第一预定方向(Z方向)延伸的有源区AA和沟槽隔离结构STI,沟槽隔离结构STI分隔相邻的有源区AA。其中,多个所述有源区AA呈阵列式排布,并通过所述沟槽隔离结构STI使各个有源区AA之间相互独立,避免有源区AA之间相互干扰。
进一步的,所述衬底100中还形成有字线沟槽,所述字线沟槽即用于容纳所述字线结构WL。具体的,所述字线沟槽沿着第二预定方向(X方向)延伸,以穿过相应的有源区AA和沟槽隔离结构STI,以及所述字线沟槽中具有位于所述沟槽隔离结构STI中的部分以及位于所述有源区AA中的部分。
本实施例中,位于所述沟槽隔离结构STI中的字线沟槽的开口尺寸大于位于所述有源区AA中的字线沟槽的开口尺寸。进一步的,位于所述沟槽隔离结构STI中的字线沟槽的底部位置也更低于位于所述有源区AA中的字线沟槽的底部位置。
如上所述,所述字线沟槽穿过对应的有源区AA和沟槽隔离结构STI,因此所述字线结构WL也相应的穿过有源区AA和沟槽隔离结构STI。本实施例中,所述字线结构WL在沟槽隔离结构STI中的底部位置低于所述字线结构WL在有源区AA中的底部位置,以及所述字线结构WL的顶部位置位于同一高度位置。所述字线结构WL形成在字线沟槽中,所以可以形成埋入在有源区AA中以具有弯曲结构的沟道区域。因而,与线形沟道区域相比,弯曲的沟道区域能够具有相对较大的长度,可以改善晶体管的短沟道效应。
继续参考图2a及图2f所示,所述字线结构WL包括栅介质层、栅导电层及栅绝缘层,其中,所述栅介质层覆盖所述字线沟槽的内壁,所述栅导电层位于所述栅介质层上并填充部分深度的所述字线沟槽,所述栅绝缘层位于所述栅导电层上并填充所述字线沟槽的剩余深度。
进一步的,所述有源区AA例如用于构成存储晶体管,在所述有源区AA中还可形成有源/漏区,所述源/漏区包括第一源/漏区和第二源/漏区,所述第一源/漏区和所述第二源/漏区分别位于所述字线结构WL的两侧,以共同构成所述存储晶体管。可以理解的是,所述第一源/漏区和第二源/漏区的底部更低于所述栅导电层的顶部,使得所述第一源/漏区和第二源/漏区与所述栅导电层之间具有交叠的区域。
继续参考图2a和图2f所示,多条位线结构BL形成在所述衬底100上,且沿着第三预定方向(Y方向)延伸以穿过相应的有源区AA。参考图2f所示,所述位线结构BL中包括依次堆叠设置的第一位线导电层200a、第二位线导电层200b和第三位线导电层200c。其中,第一位线导电层200a的材质例如包括掺杂的多晶硅,所述第二位线导电层200b的材质例如包括氮化钛,所述第三位线导电层200c的材质例如包括钨。
进一步的,所述位线结构BL还可包括位线遮蔽层200d和间隔侧墙200e。其中,所述位线遮蔽层200d形成在依次堆叠的位线导电层的上方,以及所述间隔侧墙200e至少覆盖所述依次堆叠的位线导电层的侧壁和所述位线遮蔽层200d的侧壁。
所述位线结构BL具有位于所述沟槽隔离结构STI上的部分以及位于有源区AA中的部分。也即是说,所述位线结构BL的一部分位于所述衬底100上,且处于所述沟槽隔离结构STI的正上方;所述位线结构BL的另一部分从所述衬底100上延伸至所述有源区AA中,并且位于相邻的字线结构WL之间。
所述位线结构BL界定出节点接触窗500,所述节点接触窗500用于容纳节点接触结构SC。其中,至少部分所述节点接触窗500的底部还可以进一步延伸至衬底100中。界定出的多个节点接触窗500在第二预定方向和第三预定方向上均对齐排布,所述多个节点接触窗500例如呈阵列式排布以构成节点接触窗阵列。此时,即可以认为,多个节点接触窗500在第二预定方向和第三预定方向上均呈多排排布。
继续参考图2b和图2f所示,所述节点接触结构SC包括导电接触层300a,所述导电接触层300a填充所述节点接触窗500的部分深度,以和所述有源区AA电性连接。
进一步的,所述节点接触结构SC还包括第一电性传输层300b、导电阻挡层300d和第二电性传输层300c,所述第一电性传输层300b填充部分深度的所述节点接触窗500,并形成在所述导电接触层300a上,以和所述导电接触层300a电性连接,所述导电阻挡层300d形成在所述第一电性传输层300b上并覆盖剩余深度的所述节点接触窗500的内壁,所述第二电性传输层300c形成在所述导电阻挡层300d上并填充剩余深度的所述节点接触窗500并向上延伸至高于所述节点接触窗500。
所述导电阻挡层300d用于防止所述第二电性传输层300c的材料扩散,从而增加了所述存储器的可靠性。可选的,所述导电阻挡层300d可以由Ti/TiN堆叠结构形成。
当然,所述第一电性传输层300b与所述导电阻挡层300d之间还可以形成诸如金属硅化物等其他导电膜层,此处不再一一举例说明。
并且,在垂直于深度方向上,所述第二电性传输层300c与所述第一电性传输层300b具有偏移(向右偏移),使得所述第二电性传输层300c还横向延伸至覆盖所述位线结构BL的部分顶部,使得所述第二电性传输层300c的顶部宽度增大,从而可以增加后续在所述第二电性传输层300c上形成的电容结构的面积。
继续参考图2f所示,相邻的第二电性传输层300c通过间隔图案400隔开,所述间隔图案400覆盖所述位线结构BL的部分顶部以及所述第一电性传输层300b的部分顶部。也即是说,所述间隔图案400也填充剩余深度的所述节点接触窗500并向上延伸至高于所述节点接触窗500,并且,所述间隔图案400还横向延伸至覆盖所述位线结构BL的部分顶部。
进一步地,所述间隔图案400的侧壁与相邻的第二电性传输层300c接触,并且,所述间隔图案400还将相邻的第二电性传输层300c电性隔离,从而将相邻的节点接触结构SC电性隔离。从图2f中可见,所述间隔图案400与所述第二电性传输层300c间隔分布且均呈L型,并且,所述间隔图案400与所述第二电性传输层300c的顶部齐平。
继续参考图2f所示,所述间隔图案400包括堆叠的缓冲材料层400a和绝缘材料层400b,所述绝缘材料层400b覆盖所述缓冲材料层400a。本实施例中,所述绝缘材料层400b及所述缓冲材料层400a的材质均为绝缘材料,并且,所述绝缘材料层400b的材质与所述缓冲材料层400a的材质具有较大的刻蚀选择比,所述缓冲材料层400a的材质与所述位线遮蔽层200d的材质具有较大的刻蚀选择比,使得所述缓冲材料层400a可以在刻蚀过程中保护第一电性传输层300b和所述位线遮蔽层200d不被过度刻蚀,从而可以更好的保护位线结构BL,防止位线结构BL被损坏。
本实施例中,所述缓冲材料层400a的材质为氧化硅,所述绝缘材料层400b的材质为氮化硅,所述位线遮蔽层200d的材质可以是不同于氧化硅和氮化硅的其他绝缘材料,但不应以此为限。
作为可选实施例中,所述间隔图案400还可以仅包含绝缘材料层400b,本实施例不作限制。
实施例二
图3a和图3b为本实施例提供的存储器的形成方法的相应步骤对应的结构示意图。如图3a和图3b所示,与实施例一的区别在于,本实施例中,在形成所述开口510时,在深度方向上,所述开口510的位置与所述节点接触窗的位置对应,如此一来,从俯视图上看,所述开口510的平面形状呈棋盘状。
请继续参阅图3a,所述开口510的中心线与所述节点接触窗的中心线在误差允许的范围内重合,使得所述开口510仅露出所述第一电性传输层300b的顶部。在所述开口510内形成所述第二电性传输层300c之后,所述第二电性传输层300c填充剩余深度的节点接触窗500并向上延伸,并且,所述第二电性传输层300c被限制在相邻的位线结构BL之间。
如图3b所示,相较于实施例一来说,采用本实施例提供的存储器的形成方法形成的存储器的第一电性传输层300b和第二电性传输层300c在深度方向上的位置对应。也即,所述第二电性传输层300c整体覆盖所述第一电性传输层300b的顶部并未延伸至覆盖所述位线结构BL的顶部,所述间隔图案400整体覆盖所述位线结构BL的顶部而并未延伸至覆盖所述电性传输层300c的顶部。相较于实施例一来说,本实施例无需考虑所述间隔图案400与所述位线遮蔽层200d的材质问题,所述间隔图案400的材质的选取范围更宽。
进一步,如图3b所示,本实施例中,在刻蚀形成所述开口510时,所述节点接触窗500侧壁上的缓冲材料层400a未被去除,使得所述存储器的所述缓冲材料层400a从所述位线遮蔽层200d的顶部向下延伸至覆盖所述位线结构BL的部分侧壁,并停留在所述第一电性传输层300b的上方。如此一来,所述第二电性传输层300c的横向宽度会略小于所述第一电性传输层300b的横向宽度,但并不影响本发明的实施。
作为可选实施例,在刻蚀形成所述开口510时,所述节点接触窗500侧壁上的缓冲材料层400a也可以完全被去除,使得所述存储器的所述缓冲材料层400a只位于所述位线结构BL的顶部。如此一来,所述第二电性传输层300c的横向宽度会等于所述第一电性传输层300b的横向宽度,本发明不作限制。
实施例三
图4a~图4d为本实施例提供的存储器的形成方法的相应步骤对应的结构示意图。如图4a~图4d所示,与实施例一和实施例二的区别在于,本实施例中,所述缓冲材料层400a的材质为导电材料,从而增加缓冲材料层400a与所述位线遮蔽层200d的刻蚀选择比,从而更好的保护位线结构BL。
具体的,请参阅图4a,在形成所述开口510时,所述开口510与所述节点接触窗的位置对应。此时,在刻蚀形成所述开口510时,所述节点接触窗500侧壁上的缓冲材料层400a完全被去除,在形成所述第二电性传输层300c之前,在所述开口510的侧壁上形成绝缘侧墙400c。所述绝缘侧墙400c的材质为绝缘介质,通过所述绝缘侧墙400c可以将所述缓冲材料层400a与所述第一电性传输层300b及所述第二电性传输层300c电性隔离,防止相邻的所述节点接触结构SC被短路。
如图4b所示,相较于实施例二来说,采用本实施例提供的存储器的形成方法形成的存储器中,所述缓冲材料层400a及所述绝缘材料层依次堆叠在所述位线结构BL上,所述开口510的侧壁上形成有所述绝缘侧墙400c,所述绝缘侧墙400c将所述缓冲材料层400a与所述第一电性传输层300b以及所述缓冲材料层400a与所述第二电性传输层300c电性隔离,防止相邻的节点接触结构SC被短路。
应理解,在刻蚀形成所述开口510时,所述节点接触窗500侧壁上的缓冲材料层400a未被去除,使得所述存储器的所述缓冲材料层400a从所述位线遮蔽层200d的顶部向下延伸至覆盖所述位线结构BL的部分侧壁,并停留在所述第一电性传输层300b的上方。如此一来,形成所述绝缘侧墙400c之前,还需要去除所述第一电性传输层300b的部分高度,形成所述缓冲材料层400a时,所述缓冲材料层400a不仅需要覆盖所述开口510的侧壁,同时还需要位于所述缓冲材料层400a与所述第一电性传输层300b之间,以完全将所述缓冲材料层400a与所述第一电性传输层300b以及所述缓冲材料层400a与所述第二电性传输层300c电性隔离。
请参阅图4c,在形成所述开口510时,所述开口510与所述节点接触窗500的位置在垂直于深度的方向上具有偏移。此时,在刻蚀形成所述开口510之后,露出所述位线遮蔽层200d的部分顶部和所述电性传输层300b的部分顶部,然后在形成所述第二电性传输层300c之前,在所述开口510的侧壁上形成绝缘侧墙400c。所述绝缘侧墙400c的材质为绝缘介质,通过所述绝缘侧墙400c可以将所述缓冲材料层400a与所述第一电性传输层300b及所述第二电性传输层300c电性隔离,防止相邻的所述节点接触结构SC被短路。
如图4d所示,相较于实施例一来说,采用本实施例提供的存储器的形成方法形成的存储器中,所述缓冲材料层400a及所述绝缘材料层400b依次堆叠在所述位线结构BL的部分顶部以及所述第一电性传输层300b的部分顶部。所述开口510的侧壁上形成有所述绝缘侧墙400c,所述绝缘侧墙400c覆盖所述开口510的侧壁。也即是说,所述开口510的左侧壁为一整体,所述绝缘侧墙400c整面覆盖所述开口510的左侧壁,而所述开口510的右侧壁具有一台阶,所述绝缘侧墙400c覆盖所述开口510的右侧壁的台阶侧面,但应理解,实际上所述绝缘侧墙400c仅需覆盖所述绝缘侧墙400c的侧壁即可将所述缓冲材料层400a与所述第一电性传输层300b及所述第二电性传输层300d电性隔离。所述绝缘侧墙400c将所述缓冲材料层400a与所述第一电性传输层300b以及所述缓冲材料层400a与所述第二电性传输层300c电性隔离,防止相邻的节点接触结构SC被短路。
本实施例中,所述绝缘侧墙400c的材质可以是硅、锗、未掺杂的多晶硅或掺杂的多晶硅等导电材料,如此,所述绝缘侧墙400c的材质不仅可以与所述位线遮蔽层200d的具有较大的刻蚀选择比,还可以与所述第一电性传输层300b的材质(通常为金属材质)具有较大的刻蚀选择比,从而在刻蚀步骤中可以较好的保护所述第一电性传输层300b以及所述位线结构BL。
实施例四
图5a和图5b为本实施例提供的存储器的形成方法的相应步骤对应的结构示意图。如图5b所示,与实施例一、实施例二和实施例三的区别在于,本实施例中,所述第一电性传输层300b完全填充所述节点接触窗500。
请继续参阅图5b,由于所述第一电性传输层300b完全填充所述节点接触窗500,所述第一电性传输层300b的顶部与所述位线结构BL的顶部(位线遮蔽层200d的顶部)齐平,使得所述间隔图案400的底部以及所述第二电性传输层300c的底部与所述也与所述位线结构BL的顶部齐平。从图5b中可见,所述间隔图案400及所述第一电性传输层300b均呈矩形状。
请继续参阅图5a及图5b,在形成本实施例中的存储器的过程中,与实施例一、实施例二和实施例三的区别在于,在所述节点接触窗500中填充所述第一电性传输层300b时,直接在所述节点接触窗500中填满导电材料(后续可进行平坦化工艺),使得形成的所述第一电性传输层300b完全填充所述节点接触窗500,此时,所述第一电性传输层300b的顶部与所述位线结构BL的顶部是齐平的。如此一来,形成所述第一电性传输层300b之后,衬底表面是平整的,有利于接下来第二电性传输层300c的形成。
综上,本发明提供的存储器及其形成方法直接利用位线结构界定出若干节点接触窗,由于此时节点接触窗的高度较低,深宽比较小,在节点接触窗中形成第一电性传输层时,对第一电性传输层的形成工艺要求较小;形成第一电性传输层之后再形成间隔图案,相邻的间隔图案之间通过开口间隔,开口至少露出第一电性传输层的部分顶部,形成第二电性传输层于开口中,由于此时开口的高度较低,深宽比较小,在开口中形成第二电性传输层时,对第二电性传输层的形成工艺要求也较小,并且,将第二电性传输层与第一电性传输层电性连接后构成节点接触结构,在此步骤中不会对存储器造成不良影响;第二电性传输层可以延伸至覆盖所述位线结构的部分顶部,第二电性传输层的顶面宽度增加,使得后续在第二电性传输层上形成的电容结构的面积也可以增大,从而提高了存储器的存储性能;间隔图案包括缓冲材料层及覆盖所述缓冲材料层的绝缘材料层,缓冲材料层可以在刻蚀形成开口提供缓冲作用,从而保护第一电性传输层和位线遮蔽层不被过度刻蚀;当缓冲材料层为导电材料时,可以增加缓冲材料层与位线遮蔽层的刻蚀选择比,从而更好的保护位线结构。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (9)
1.一种存储器的形成方法,其特征在于,包括:
提供衬底,所述衬底上形成有多条位线结构,所述位线结构界定出若干节点接触窗;
形成第一电性传输层于所述节点接触窗中,所述第一电性传输层至少填充部分深度的节点接触窗;
形成间隔图案于所述位线结构上,所述间隔图案至少覆盖所述位线结构的部分顶部,相邻的间隔图案之间通过开口间隔,所述开口至少露出所述第一电性传输层的部分顶部;以及,
形成第二电性传输层于所述开口中,并使所述第二电性传输层与所述第一电性传输层电性连接;
形成间隔图案的同时形成所述开口,形成所述间隔图案及所述开口的步骤包括:
形成间隔材料层于所述位线结构上,所述间隔材料层覆盖所述位线结构并填充剩余深度的节点接触窗;以及,
刻蚀所述间隔材料层以形成若干所述开口,剩余的所述间隔材料层构成所述间隔图案;
所述间隔材料层包括缓冲材料层及绝缘材料层,所述缓冲材料层覆盖所述位线结构并延伸覆盖剩余深度的节点接触窗的内壁,所述绝缘材料层位于所述缓冲材料层上并填充剩余深度的节点接触窗。
2.如权利要求1所述的存储器的形成方法,其特征在于,在垂直于深度方向上,所述开口的位置与所述节点接触窗的位置对应;或者,在垂直于深度方向上,所述开口的位置与所述节点接触窗的位置具有偏移,所述开口还横向延伸至露出所述位线结构的部分顶部。
3.如权利要求2所述的存储器的形成方法,其特征在于,所述缓冲材料层为绝缘材料;
或者,所述缓冲材料层为导电材料,在形成所述开口之后,形成第二电性传输层之前,还包括:
至少在所述开口的侧壁上形成绝缘侧墙以将所述缓冲材料层与所述第一电性传输层及所述第二电性传输层电性隔离。
4.一种存储器,其特征在于,包括:
衬底;
多条位线结构,位于所述衬底上并界定出若干节点接触窗,所述位线结构包括位线导电层及覆盖所述位线导电层的位线遮蔽层;
第一电性传输层,位于所述节点接触窗中,所述第一电性传输层至少填充部分深度的节点接触窗;
第二电性传输层,覆盖所述第一电性传输层的部分顶部及所述位线遮蔽层的部分顶部并与所述第一电性传输层电性连接;以及,
间隔图案,覆盖所述位线遮蔽层的剩余顶部及所述第一电性传输层的剩余顶部,以间隔相邻的第二电性传输层;
所述间隔图案的底部与所述第一电性传输层的顶部相接触,所述间隔图案包括绝缘材料层和缓冲材料层,所述缓冲材料层位于所述绝缘材料层与所述第一电性传输层之间以及位于所述绝缘材料层与所述位线遮蔽层之间。
5.如权利要求4所述的存储器,其特征在于,所述第一电性传输层完全填充所述节点接触窗,其中,所述第二电性传输层的底部与所述位线遮蔽层的顶部齐平。
6.如权利要求5所述的存储器,其特征在于,所述缓冲材料层的材料为与所述位线遮蔽层具有刻蚀选择比的材料。
7.如权利要求6所述的存储器,其特征在于,所述缓冲材料层的材料为导电材料,且所述存储器还包括:
绝缘侧墙,至少覆盖所述间隔图案的侧壁以将所述缓冲材料层与所述第一电性传输层及所述第二电性传输层电性隔离。
8.一种存储器,其特征在于,包括:
衬底;
多条位线结构,位于所述衬底上并界定出若干节点接触窗,所述位线结构包括位线导电层及覆盖所述位线导电层的位线遮蔽层;
第一电性传输层,位于所述节点接触窗中,所述第一电性传输层至少填充部分深度的节点接触窗;
第二电性传输层,填充剩余深度的节点接触窗并向上延伸,所述第二电性传输层还与所述第一电性传输层电性连接;
间隔图案,覆盖所述位线遮蔽层的顶部以间隔相邻的第二电性传输层;以及,
绝缘侧墙,至少位于所述间隔图案的侧壁以将所述间隔图案与所述第一电性传输层及所述第二电性传输层电性隔离;
所述间隔图案的底部与所述第一电性传输层的顶部相接触,所述间隔图案包括缓冲材料层及覆盖所述缓冲材料层的绝缘材料层,所述缓冲材料层的材料为与所述位线遮蔽层具有刻蚀选择比的导电材料。
9.如权利要求8所述的存储器,其特征在于,所述缓冲材料层还从所述位线遮蔽层上延伸至所述剩余深度的节点接触窗中,所述绝缘侧墙还位于所述缓冲材料层与所述第一电性传输层之间。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210203595.5A CN114582872A (zh) | 2020-06-24 | 2020-06-24 | 存储器 |
CN202010590205.5A CN111710679B (zh) | 2020-06-24 | 2020-06-24 | 存储器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010590205.5A CN111710679B (zh) | 2020-06-24 | 2020-06-24 | 存储器及其形成方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210203595.5A Division CN114582872A (zh) | 2020-06-24 | 2020-06-24 | 存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111710679A CN111710679A (zh) | 2020-09-25 |
CN111710679B true CN111710679B (zh) | 2022-04-22 |
Family
ID=72542756
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210203595.5A Pending CN114582872A (zh) | 2020-06-24 | 2020-06-24 | 存储器 |
CN202010590205.5A Active CN111710679B (zh) | 2020-06-24 | 2020-06-24 | 存储器及其形成方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210203595.5A Pending CN114582872A (zh) | 2020-06-24 | 2020-06-24 | 存储器 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN114582872A (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114664743A (zh) * | 2020-12-23 | 2022-06-24 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
CN115116962A (zh) * | 2021-03-22 | 2022-09-27 | 长鑫存储技术有限公司 | 半导体结构的制备方法和半导体结构 |
CN113192954B (zh) * | 2021-04-26 | 2023-07-18 | 福建省晋华集成电路有限公司 | 半导体器件及其制备方法 |
EP4239667A4 (en) * | 2022-01-18 | 2023-11-08 | Changxin Memory Technologies, Inc. | MANUFACTURING METHOD FOR SEMICONDUCTOR STRUCTURE, AND SEMICONDUCTOR STRUCTURE |
CN116507113A (zh) * | 2022-01-18 | 2023-07-28 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
CN117500269B (zh) * | 2023-12-28 | 2024-04-19 | 长鑫集电(北京)存储技术有限公司 | 半导体结构及其制造方法、存储装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900584A (zh) * | 2014-03-05 | 2015-09-09 | 爱思开海力士有限公司 | 具有线型气隙的半导体器件及其制造方法 |
CN107482007A (zh) * | 2017-09-28 | 2017-12-15 | 睿力集成电路有限公司 | 存储器及其形成方法、半导体器件 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106206584A (zh) * | 2015-04-29 | 2016-12-07 | 华邦电子股份有限公司 | 存储元件及其制造方法 |
CN107845633B (zh) * | 2017-10-30 | 2023-05-12 | 长鑫存储技术有限公司 | 存储器及其制造方法 |
KR102407069B1 (ko) * | 2018-01-02 | 2022-06-10 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN210778605U (zh) * | 2019-11-21 | 2020-06-16 | 福建省晋华集成电路有限公司 | 存储器 |
CN212136449U (zh) * | 2020-06-24 | 2020-12-11 | 福建省晋华集成电路有限公司 | 存储器 |
-
2020
- 2020-06-24 CN CN202210203595.5A patent/CN114582872A/zh active Pending
- 2020-06-24 CN CN202010590205.5A patent/CN111710679B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900584A (zh) * | 2014-03-05 | 2015-09-09 | 爱思开海力士有限公司 | 具有线型气隙的半导体器件及其制造方法 |
CN107482007A (zh) * | 2017-09-28 | 2017-12-15 | 睿力集成电路有限公司 | 存储器及其形成方法、半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN114582872A (zh) | 2022-06-03 |
CN111710679A (zh) | 2020-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111710679B (zh) | 存储器及其形成方法 | |
CN111463208B (zh) | 存储器及其形成方法 | |
US7247906B2 (en) | Semiconductor devices having DRAM cells and methods of fabricating the same | |
CN111430348B (zh) | 存储器及其形成方法 | |
CN212136449U (zh) | 存储器 | |
US20230354583A1 (en) | Method of fabricating semiconductor device | |
CN113192954A (zh) | 半导体器件及其制备方法 | |
CN114497046A (zh) | 存储器 | |
US11910595B2 (en) | Semiconductor memory device | |
CN215299254U (zh) | 半导体器件 | |
CN113241346B (zh) | 半导体器件及其形成方法 | |
CN111968977B (zh) | 半导体存储装置及其形成方法 | |
CN111540738B (zh) | 存储器及其形成方法 | |
CN211700281U (zh) | 存储器 | |
CN211700282U (zh) | 存储器 | |
US11600622B2 (en) | Method of forming semiconductor memory device comprises a bit line having a plurality of pins extending along a direction being perpendicular to a substrate | |
CN113793850B (zh) | 半导体存储装置及其形成方法 | |
CN213026125U (zh) | 半导体存储装置 | |
US11930631B2 (en) | Semiconductor memory device and method of fabricating the same | |
CN215933603U (zh) | 半导体存储装置 | |
US20240040774A1 (en) | Integrated circuit devices | |
CN113224030B (zh) | 半导体器件及其制造方法 | |
CN113594098A (zh) | 半导体器件及其制备方法 | |
CN116528585A (zh) | 半导体器件及其制作方法 | |
CN117596873A (zh) | 半导体器件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |