CN107482007A - 存储器及其形成方法、半导体器件 - Google Patents

存储器及其形成方法、半导体器件 Download PDF

Info

Publication number
CN107482007A
CN107482007A CN201710898534.4A CN201710898534A CN107482007A CN 107482007 A CN107482007 A CN 107482007A CN 201710898534 A CN201710898534 A CN 201710898534A CN 107482007 A CN107482007 A CN 107482007A
Authority
CN
China
Prior art keywords
isolation barrier
isolation
barrier
contact
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710898534.4A
Other languages
English (en)
Other versions
CN107482007B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201710898534.4A priority Critical patent/CN107482007B/zh
Publication of CN107482007A publication Critical patent/CN107482007A/zh
Application granted granted Critical
Publication of CN107482007B publication Critical patent/CN107482007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储器及其形成方法、半导体器件。在第一隔离屏障和第二隔离屏障界定出接触窗的基础上，由于第二隔离屏障的顶表面低于第一隔离屏障的顶表面，从而可利用第二隔离屏障上方的空间，实现节点接触的顶部能够沿着第一隔离屏障的延伸方向延伸覆盖第二隔离屏障，进而使多个节点接触在其与电容器的连接面上表面为交错排布，如此一来，即可使后续所形成的电容器也为交错排布，不仅可提高电容器的电容，并且还可进一步增加电容器排布的密集程度。

Description

存储器及其形成方法、半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法、半导体器件。
背景技术
存储器通常包括电容器以及连接到所述存储元件的存储晶体管，所述电容器用来存储代表存储信息的电荷。所述存储晶体管中形成有源区、漏区和栅极，所述栅极用于控制所述源区和漏区之间的电流流动，并连接至字线导体，所述源区用于构成位线接触区，以连接至位线，所述漏区用于构成节点接触区，以连接至电容器。
在存储器的制备工艺中，通常是先形成存储晶体管以制备出节点接触区，从而可在所述节点接触区上制备一节点接触，所述节点接触用于与后续所形成的电容器连接，以实现节点接触区与电容器的电性连接。其中，所述电容器的排布方式通常需与所述节点接触的分布方式相对应，例如，当多个节点接触在其与电容器的连接面上以规则的方形阵列排布，则后续所形成的电容器也相应的呈规则的方向阵列排布。随着半导体器件尺寸的不断缩减，规则的方形阵列的排布方式已无法达到足够的电容器的排布密集度，从而不利于存储器尺寸的缩减，并且由于电容器尺寸的缩减，也相应的会对电容器的电容造成影响。
因此，如何提高电容器排布的密集程度，以及增加电容器的电容尤为重要。
发明内容
本发明的目的在于提供一种存储器，所述存储器中的多个节点接触在其与电容器的连接面上呈现相互交错的排布方式，从而能够提高后续所形成的电容器的电极表面积，以及有利于提高电容器排布的密集程度。
具体的，本发明提供一种存储器器，包括：
一衬底，在所述衬底上形成有多个有源区，每一所述有源区的一端部各包含一个节点接触区；
多条位线，形成在所述衬底上并沿着第一方向延伸，用于构成一第一隔离屏障，且相邻的两条所述第一隔离屏障之间的间隔界定出一沿着所述位线延伸的凹槽；
多条第二隔离屏障，形成在所述衬底上并沿着第二方向延伸，所述第一隔离屏障和所述第二隔离屏障相交，且所述第二隔离屏障的顶表面低于所述第一隔离屏障的顶表面，以在所述凹槽中界定出多个接触窗，每一所述节点接触区对应地显露在一个所述接触窗中；以及，
多个节点接触，填充在所述凹槽中的多个所述接触窗中并延伸覆盖至所述第二隔离屏障的上方，位于同一所述凹槽中的相邻的所述节点接触之间通过一暴露有所述第二隔离屏障的分隔开口相互分隔，其中，所述分隔开口呈波形结构延伸并局部重迭在所述第二隔离屏障上，并且所述分隔开口的波形结构在相邻的两个所述凹槽中的部位分别对应朝向所述第一方向的波峰和背离所述第一方向的波谷，且所述分隔开口具有非对应于所述第二隔离屏障的形狀，以使位于两个相邻的所述凹槽中的所述节点接触的顶表面分别沿着所述第一方向往相反方向扩张延伸至所述第二隔离屏障的上方。
可选的，所述衬底中设置有多条沿着所述第二方向延伸的坎入式字线，所述第二隔离屏障以多段分隔线方式对准在所述字线上，所述字线在所述衬底上的投影和所述位线相交，以界定出的多个棋盘分格，对应所述节点接触区，所述第二隔离屏障的位置对应所述字线的位置并且所述第二隔离屏障的宽度大于等于所述字线的宽度。
可选的，所述位线的侧壁上形成有一隔离侧墙，所述位线和所述隔离侧墙共同构成所述第一隔离屏障。
可选的，所述分隔开口的底部延伸至所述第二隔离屏障中。
可选的，在所述分隔开口的所述波形结构中，位于所述波峰和所述波谷上的两个相互靠近的侧壁之间的最大波幅值小于所述第二隔离屏障的宽度值，以及位于所述波峰和所述波谷上的两个相互远离的侧壁之间的最大波幅值大于所述第二隔离屏障的宽度值，以使所述节点接触部分覆盖所述第二隔离屏障。
本发明的又一目的在于，提供一种存储器的形成方法，包括：
提供一衬底，在所述衬底中形成有多个有源区，每一所述有源区的一端部各包含一个节点接触区；
形成多条位线在所述衬底上，所述位线沿着第一方向延伸用于构成一第一隔离屏障，相邻的两条所述第一隔离屏障之间的间隔界定出一沿着所述位线延伸的凹槽；
形成多条第二隔离屏障在所述衬底上，所述第二隔离屏障沿着第二方向延伸并与所述第一隔离屏障相交，且所述第二隔离屏障的顶表面低于所述第一隔离屏障的顶表面，以在所述凹槽中界定出多个接触窗，每一所述节点接触区对应一个所述接触窗；
对准填充一导电层在所述凹槽中，所述导电层填充所述凹槽中的多个所述接触窗并延伸覆盖至所述第二隔离屏障的上方，以使位于同一所述凹槽中的所述导电层沿着所述第一方向连续延伸；以及，
以刻蚀方式形成多个分隔开口在所述导电层中，所述分隔开口位于所述第二隔离屏障上方的部分暴露出所述第二隔离屏障，使相邻的所述接触窗中所对应的相邻的所述导电层相互分隔，以构成多个节点接触，其中，所述分隔开口呈波形结构延伸并局部重迭在所述第二隔离屏障上，并且所述分隔开口的波形结构在相邻的两个所述凹槽中的部位分别对应朝向所述第一方向的波峰和背离所述第一方向的波谷，且所述分隔开口具有非對應於所述第二隔离屏障的形狀，以使位于相邻的两个所述凹槽中的所述节点接触的顶表面分别沿着所述第一方向往相反方向扩张延伸至所述第二隔离屏障的上方。
可选的，所述衬底中形成有多条沿着所述第二方向延伸的坎入式字线，所述第二隔离屏障对准在所述字线上，且所述字线在所述衬底上的投影和所述位线相交，以界定出的多个棋盘分格，对应所述节点接触区，所述第二隔离屏障的位置对应所述字线的位置并且所述第二隔离屏障的宽度大于等于所述字线的宽度。
可选的，所述存储器的形成方法还包括：
在形成多条所述位线后，形成一隔离侧墙在所述位线的侧壁上，所述位线和所述隔离侧墙共同构成所述第一隔离屏障。
可选的，形成所述第二隔离屏障的步骤中包括：
并遮盖一遮蔽层在所述第一隔离屏障的所述位线的上方；
形成一牺牲材料层在所述衬底上，所述牺牲材料层填充所述凹槽并覆盖所述第一隔离屏障；
以所述遮蔽层为研磨停止层执行化学机械研磨工艺，去除所述牺牲材料层中位于所述遮蔽层上方的部分；
形成多个开口在所述牺牲材料层中；
填充一隔离屏障材料层在所述开口中，并在所述遮蔽层遮盖所述位线的条件下，对所述隔离屏障材料层执行回刻蚀工艺以降低所述隔离屏障材料层的高度，使剩余的所述隔离屏障材料层的顶表面低于所述第一隔离屏障的顶表面，以构成所述第二隔离屏障；以及，
去除所述牺牲材料层，以暴露出所述节点接触区在所述接触窗中。
可选的，形成所述第二隔离屏障的步骤包括：
形成所述第一隔离屏障，并遮盖一遮蔽层在所述第一隔离屏障的所述位线的上方；
形成一牺牲材料层在所述衬底上，所述牺牲材料层填充所述凹槽并覆盖所述第一隔离屏障；
以所述遮蔽层为研磨停止层执行化学机械研磨工艺，去除所述牺牲材料层中位于所述遮蔽层上方的部分；
对所述牺牲材料层执行回刻蚀工艺以降低所述牺牲材料层的高度，使剩余的所述隔离屏障材料层的顶表面不高于所述第一隔离屏障的顶表面；并形成多个开口在所述牺牲材料层中；
沉积一隔离屏障材料层在所述衬底上，所述隔离屏障材料层填充所述开口并覆盖所述牺牲材料层和所述第一隔离屏障，并在所述遮蔽层遮盖所述位线的条件下，对所述隔离屏障材料层执行回刻蚀工艺以暴露出所述牺牲材料层和所述第一隔离屏障，并使剩余的所述隔离屏障材料层的顶表面低于所述第一隔离屏障的顶表面，以构成所述第二隔离屏障；以及，
去除所述牺牲材料层，以使所述节点接触区从所述第一隔离屏障和所述第二隔离屏障相交所述界定出的接触窗中暴露出。
可选的，在对所述隔离屏障材料层执行回刻蚀工艺以形成所述第二隔离屏障时，对所述隔离屏障材料层和所述遮蔽层的刻蚀选择比小于等于1:10。
可选的，所述分隔开口的底部延伸至所述第二隔离屏障中，其形成方法包括：
刻蚀所述导电层暴露出所述第二隔离屏障之后，接着刻蚀所述第二隔离屏障以部分去除所述第二隔离屏障，并刻蚀停止于所述第二隔离屏障中。
可选的，在所述分隔开口的所述波形结构中，位于波峰和波谷上的两个相互靠近的侧壁之间的最大距离值小于所述第二隔离屏障的宽度值，以及位于波峰和波谷上的两个相互远离的侧壁之间的最小距离值大于所述第二隔离屏障的宽度值，以使所述节点接触部分覆盖所述第二隔离屏障。
此外，本发明还提供了一种半导体器件，包括：
一衬底，在所述衬底中形成有多个接触区；
多条第一隔离屏障，形成在所述衬底上并沿着第一方向延伸，且相邻的两条所述第一隔离屏障之间的间隔界定出一沿着所述第一隔离屏障延伸的凹槽；
多条第二隔离屏障，形成在所述衬底上并沿着第二方向延伸，所述第一隔离屏障和所述第二隔离屏障相交，且所述第二隔离屏障的顶表面低于所述第一隔离屏障的顶表面，以在所述凹槽中界定出多个接触窗，每一所述接触区对应一个所述接触窗；以及，
多个导电接触，填充在所述凹槽中的多个所述接触窗中，并利用所述第二隔离屏障相对于所述第一隔离屏障较低的顶表面高度差，所述导电接触延伸覆盖至所述第二隔离屏障的顶表面，位于同一所述凹槽中的相邻的所述导电接触之间通过一局部暴露所述第二隔离屏障的分隔开口相互分隔，并且所述分隔开口位于所述凹槽中的部分的中間線相對偏离所述第二隔离屏障的中間線，以使每一所述导电接触具有一延伸在所述第二隔离屏障上的接触延伸部，其中，位于同一个所述凹槽中的所述导电接触的所述接触延伸部皆沿着所述第一方向往相同方向延伸，位于相邻的两个所述凹槽中的所述导电接触的所述接触延伸部分别沿着所述第一方向往相反方向延伸。
可选的，所述分隔开口的底部延伸至所述第二隔离屏障中。
可选的，所述分隔开口具有非对应于所述第二隔离屏障且局部重疊在所述接触窗的形状，以使每一所述导电接触具有一在所述接触窗上的缺口，所述缺口位于所述导电接触相对于所述接触延伸部的一相对端部。
可选的，所述分隔开口呈波形结构延伸并局部重迭在所述接触窗上，并且所述分隔开口的波形结构在两个相邻的所述凹槽中的部位分别对应朝向所述第一方向的波峰和背离所述第一方向的波谷。
可选的，在所述分隔开口的所述波形结构中，位于所述波峰和所述波谷上的两个相互靠近的侧壁之间的最大距离值小于所述第二隔离屏障的宽度值，以及位于所述波峰和所述波谷上的两个相互远离的侧壁之间的最小距离值大于所述第二隔离屏障的宽度值，以使所导电接触部分覆盖所述第二隔离屏障。
在本发明提供的存储器中，通过相交的第一隔离屏障和第二隔离屏障界定出对应有接触区的接触窗，并在第二隔离屏障的顶表面低于第一隔离屏障的顶表面的条件下，为节点接触中在靠近其与电容器的连接面的部分提供了一位置偏移或延伸的空间，即利用暴露有第二隔离屏障的波形结构的分隔开口，以在分隔相邻的节点接触的基础上，实现相邻的两个凹槽中的节点接触能够分别沿着第一隔离屏障的延伸方向上往相反方向延伸。因此，多个所述节点接触在其与电容器的连接面上表现为沿着第一隔离屏障交错排布，从而使后续所形成的电容器也相应的交错排布，如此，一方面有利于提高电容器的电极表面积，以改善电容器的电容，另一方面还有利于提高电容器排布的密集程度。
附图说明
图1a为本发明实施例一中的存储器的俯视图。
图1b为图1a所示的本发明实施例一中的存储器沿AA’、BB’和CC’方向上的剖面示意图。
图1c为本发明实施例一中的存储器其第一隔离屏障和第二隔离屏障相交以构成多个接触窗的结构示意图。
图1d为本发明实施例一中的存储器其节点接触和电容器之间的位置关系示意图。
图2为本发明实施例二中的电容器的形成方法的流程示意图。
图3a为本发明实施例二中的存储器的形成方法在其执行步骤S110时的俯视图。
图3b为图3a所示的本发明实施例二中的存储器的形成方法在其执行步骤S110时沿着AA’、BB’和CC’方向上的剖面示意图。
图4a和图5a为本发明实施例二中的存储器的形成方法在其执行步骤S120的过程中的俯视图。
图4b和图5b分别为图4a和图5a所示的本发明实施例二中的存储器的形成方法在其执行步骤S120过程中沿着AA’、BB’和CC’方向上的剖面示意图。
图6a为本发明实施例二中的存储器的形成方法在其执行步骤S130时的俯视图。
图6b～6g为图6a所示的本发明实施例二中的存储器的形成方法在其执行步骤S130过程中沿着AA’、BB’和CC’方向上的剖面示意图。
图7a为本发明实施例二中的存储器的形成方法在其执行步骤S140的过程中的俯视图。
图7b为图7a所示的本发明实施例二中的存储器的形成方法在其执行步骤S140过程中沿着AA’、BB’和CC’方向上的剖面示意图。
图8a为本发明实施例二中的存储器的形成方法在其执行步骤S150的过程中的俯视图。
图8b为图8a所示的本发明实施例二中的存储器的形成方法在其执行步骤S150过程中沿着AA’、BB’和CC’方向上的剖面示意图。
其中，附图标记如下：
X方向-第一方向 Y方向-第二方向
Z方向-有源区的延伸方向
100-衬底； 110-有源区；
111-位线接触区； 112-节点接触区；
112a-接触窗； 120-隔离结构；
130-字线； 140-介质层；
200-第一隔离屏障； 200a-凹槽；
210-位线； 211-接触层；
212-导电层； 213-绝缘层；
220-节点接触； 230-遮蔽层；
240-图形化的掩膜层； 250-隔离侧墙；
300-第二隔离屏障； 310/310’-牺牲材料层；
310a/310a’-开口； 400-导电层；
500-节点接触； 500a-分隔开口；
600-电容器。
具体实施方式
本发明的核心思想在于，通过形成交错排布的节点接触，具体的多个所述节点接触在其与电容器的连接面上呈现交错排布，从而使后续所形成的电容器也相应的交错排布，以提高电容器的电极表面积，以及有利于改善电容器排布的密集程度。
具体的，本发明提供的出存储器包括：
一衬底，在所述衬底中形成有多个节点接触区；
多条位线，形成在所述衬底上并沿着第一方向延伸，用于构成一第一隔离屏障，且相邻的两条所述第一隔离屏障之间的间隔界定出一沿着所述位线延伸的凹槽；
多条第二隔离屏障，形成在所述衬底上并沿着第二方向延伸，所述第一隔离屏障和所述第二隔离屏障相交，且所述第二隔离屏障的顶表面低于所述第一隔离屏障的顶表面，以在所述凹槽中界定出多个接触窗，每一所述节点接触区对应一个所述接触窗；以及，
多个节点接触，填充在所述凹槽中的多个所述接触窗中并延伸覆盖至所述第二隔离屏障的上方，位于同一所述凹槽中的相邻的所述节点接触之间通过一暴露有所述第二隔离屏障的分隔开口相互分隔，其中，所述分隔开口呈波形结构延伸并局部重迭在所述第二隔离屏障上，并且所述分隔开口的波形结构在相邻的两个所述凹槽中的部位分别对应朝向所述第一方向的波峰和背离所述第一方向的波谷，且所述分隔开口具有非对应于所述第二隔离屏障的形狀，以使位于两个相邻的所述凹槽中的所述节点接触的顶表面分别沿着所述第一方向往相反方向扩张延伸至所述第二隔离屏障的上方。
即，在第一隔离屏障和第二隔离屏障界定出对应有节点接触的接触窗的情况下，利用顶表面低于第一隔离屏障的顶表面的第二隔离屏障，以使所形成的节点接触能够利用第二隔离屏障上方的空间，实现节点接触在靠近顶部的部分沿着第一隔离屏障的延伸方向延伸，并使相邻的凹槽中的节点接触分别往相反方向延伸，进而可形成多个节点接触在其与电容器连接面上呈现交错排布。
以下结合附图和具体实施例对本发明提出的存储器及其形成方法、半导体器件作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1a为本发明实施例一中的存储器的俯视图，图1b为图1a所示的本发明实施例一中的存储器沿AA’、BB’和CC’方向上的剖面示意图。
结合图1a和图1b所示，所述存储器包括：一衬底100、多条由位线210构成的第一隔离屏障200、多条第二隔离屏障300和多个节点接触500。
其中，在所述衬底100上形成有多个有源区110，每一所述有源区110的一端部各包含一个节点接触区112，所述节点接触区112通过所述节点接触400连接至一存储电容器(图中未示出)。
继续参考图1a所示，本实施例中，一个所述有源区110中形成有多个所述节点接触区112，以及在所述有源区110中还形成有一位线接触区111，所述位线接触区111电性连接至所述位线210上。多个所述节点接触区112延伸在所述有源区110的延伸方向上且位于所述位线接触区111的两侧。本实施例中，一个有源区110中形成有一个位线接触区111和两个节点接触区112，所述位线接触区111位于所述有源区110的在垂直于其延伸方向上的中心线位置，两个所述节点接触区112位于所述位线接触区111的两侧。
需说明的是，本实施例的附图中，所述节点接触区112和位线接触区111所标示的位置为所述衬底靠近节点接触和位线接触的表面，即节点接触区112标示的是其与节点接触500的接触面，以及位线接触区111标示的是为其与位线接触之间的接触面。然而应当认识到，在其他实施例中，也可以理解为形成在衬底中的掺杂区为节点接触区和位线接触区，此时，可以将表示节点接触区和位线接触区的附图标记标示于衬底中的掺杂区的位置。
具体的，所述有源区110上形成有存储单元，所述存储单元例如为存储晶体管。即，所述位线接触区111可构成所述存储晶体管的源区，所述节点接触区112可构成所述存储晶体管的漏区，以及在所述位线接触区111和所述节点接触区112之间还形成有栅极结构，所述栅极结构电性连接至一字线130上。
相应的，所述字线130形成在所述衬底100中并沿着第二方向(Y方向)延伸。本实施例中，所述字线130为坎入式字线。以及，所述有源区110相对于所述第二方向倾斜延伸，具体的，所述有源区的延伸方向(Z方向)与字线的延伸方向(Y方向)之间的锐角夹角可以为50°～70°，例如为60°。进一步的，本实施例中，多个所述有源区110呈多行排布，有源区110倾斜延伸，因此在同一行有源区110中可使相邻的有源区110在垂直于行方向的投影具有部分重合，如此一来，可有利于提高有源区阵列的密集程度。
此外，所述衬底100中还形成有多个隔离结构120，所述隔离结构120位于有源区110的外围，用于对相邻的有源区110进行隔离。也可以理解的是，通过形成所述隔离结构120进而定义出所述有源区110。其中，所述隔离结构120可以为沟槽隔离结构。
图1c为本发明实施例一中的存储器其第一隔离屏障和第二隔离屏障相交以构成多个接触窗的结构示意图。结合图1a、图1b和图1c所示，所述位线210形成在所述衬底100上，并沿着第一方向(X方向)延伸，从而可基于所述位线210形成第一隔离屏障200，且相邻的两条所述第一隔离屏障200之间的间隔界定出一沿着所述位线210延伸的凹槽200a。其中，所述位线210与相应的有源区110相交，以使相应的有源区中的所述位线接触区111连接至所述位线210上。此外，所述位线接触区111可通过一位线接触220连接至所述位线210上，即，所述位线接触220形成在所述位线接触区111上，所述位线210覆盖所述位线接触220，以和所述位线接触210电性连接。
重点参考图1b所示，所述位线210包括一接触层211、一形成在所述接触层211上的导电层212和一覆盖所述导电层2112的绝缘层213。所述接触层211与所述位线接触220接触，进而实现为位线接触220和位线210的之间的电性连接。进一步结合图1a所示，在所述位线210的侧壁上还形成有一隔离侧墙250，即，所述隔离侧墙250覆盖位线210中从侧壁暴露出的接触层211和导电层212，以及绝缘层213覆盖位线210中从其顶部暴露出的导电层212，从而可使位线210和其他器件电性隔离。本实施例中，所述位线210和所述隔离侧墙50即构成了所述第一隔离屏障200。当然，也可以理解为，所述隔离侧墙250也构成了所述位线210的一部分，此时即可以认为，形成有隔离侧墙的位线直接构成第一隔离屏障200。
继续参考图1a、图1b和图1c所示，所述第二隔离屏障300形成在所述衬底100上并沿着第二方向(Y方向)延伸，以使所述第一隔离屏障200和所述第二隔离屏障300相交，且所述第二隔离屏障300的顶表面低于所述第一隔离屏障200的顶表面，以在所述凹槽200a中界定出多个接触窗112a，每一所述节点接触区112对应地显露于一个所述接触窗112a中。
即，同一凹槽200a中的多个接触窗112a在第一隔离屏障200的延伸方向上(X方向上)的顶部相互连通。可以理解的是，所述接触窗112a在第二隔离屏障300的延伸方向上(Y方向上)的侧壁高度大于所述接触窗112a在第一隔离屏障200的延伸方向上(X方向上)的侧壁高度。
重点参考图1a和图1b所示，所述位线210和所述字线130在所述衬底100上的投影相交，且相交所界定出的多个棋盘分格中每一所述节点接触区112对应一个所述棋盘分格。基于此，则可使所述第二隔离屏障300的位置与所述字线130的位置相对应，从而使第一隔离屏障200和第二隔离屏障300相交所界定出的接触窗112a中对应有所述接触区112。本实施例中，所述第二隔离屏障300以多段分隔线方式对准在所述字线130上，即，所述第二隔离屏障300的位置对应字线130的位置，而形成在所述字线130的上方。优选的，所述第二隔离屏障300的宽度大于等于所述字线130的宽度。
接着参考图1a和图1b所示，所述节点接触500填充在所述凹槽200a中的多个所述接触窗112a中并延伸覆盖至所述第二隔离屏障300的上方，位于同一所述凹槽200a中的相邻的所述节点接触500之间通过一暴露有所述第二隔离屏障300的分隔开口500a相互分隔，其中，所述分隔开口500a呈波形结构延伸并局部重迭在所述第二隔离屏障300上，并且所述分隔开口500a的波形结构在相邻的两个所述凹槽200a中的部分分别对应朝向所述第一方向的波峰和背离所述第一方向的波谷。从而可使所述波形结构在相邻的两个所述凹槽200a中分别在所述第一方向(X方向)上往相反方向凸出，以使位于相邻的两个所述凹槽200a中的所述节点接触500的顶表面分别沿着所述第一方向(X方向)往相反方向扩张延伸至所述第二隔离屏障的上方。进一步的，所述分隔开口500a具有非對應於所述第二隔离屏障300的形狀，因此，部分分隔开口500a在高度投影区中与所述接触窗重疊。
其中，朝向所述第一方向表示的是在第一方向上指向其正方向(X方向的正方向)，背离所述第一方向表示的是在第一方向上指向其负方向(X方向的负方向)；或者，也可以理解为，朝向所述第一方向表示的是在第一方向上指向其负方向(X方向的负方向)，背离所述第一方向表示的是在第一方向上指向其正方向(X方向的正方向)，即，此处的朝向第一方向和背离第一方向是用于表示沿着第一方向上的两个相反方向。
图1d为本发明实施例一中的存储器其节点接触和电容器之间的位置关系示意图，结合图1a和图1d所示，由于所述分隔开口500a呈波形结构，所述波形结构在相邻的两个所述凹槽200a中分别对应波形结构的波峰和波形结构的波谷，从而形成在相邻的两个凹槽200a中的节点接触500a分别沿着第一方向(X方向)往相反的方向延伸，即，位于相邻的两个凹槽200a中的节点接触500a在其与电容器的连接面上表现为沿着位线的延伸方向相互交错延伸。如此一来，在后续的工艺中，需在所述节点接触500a上形成电容器600时，即可使所形成的电容器600也相应的在X方向上相互交错，进而可提高所形成的电容器600的电极表面积，以进一步改善所述电容器600的电容，并且还有利于提高电容器600排布的密集程度。
继续参考图1b所示，所述分隔开口500a的底部优选为延伸至所述第二隔离屏障300中，以确保相邻的节点接触500之间具备更好的隔离效果。进一步的，在所述分隔开口500a的所述波形结构中，位于所述波峰和所述波谷上的两个相互靠近的侧壁之间的最大波幅值小于所述第二隔离屏障的宽度值，从而可通过所述分隔开口500a暴露出第二隔离屏障300，以确保相邻的节点接触500之间可通过第二隔离屏障300和分隔开口500a相互分隔。以及，位于波峰和波谷上的两个相互远离的侧壁之间的最大波幅值可进一步大于所述第二隔离屏障300的宽度值，即，在确保相邻的节点接触500能够实现相互分隔的基础上，可进一步增加分隔开口500a的宽度尺寸，使分隔开口500a在其宽度方向上从第二隔离屏障300上延伸至接触窗112a中，进而使所形成的节点接触500部分覆盖至所述第二隔离屏障300。其中，波峰和波谷上相互靠近的侧壁之间的最大波幅值，表示为波震幅的内缘垂直距离；波峰和波谷上相互远离的侧壁之间的最大波幅值，表示为波震幅的外缘垂直距离。
此外，本实施例中示意性的示出了一种波形结构的分隔开口500a，其具体形状为波浪形的波形结构。当然，在其他实施例中，所述分隔开口500a的波形结构还可以为方形的波形结构。
实施例二
本发明还提供了一种存储器的形成方法，所述形成方法可以形成如上所述的多个节点接触沿着位线的延伸方向交错排布，从而有利于提高后续所形成的电容器的电极表面积，或则在不改变电容器的电极表面积的基础上能够提高电容器排布的密集程度。
图2为本发明实施例二中的电容器的形成方法的流程示意图，如图2所示，所述电容器的形成方法包括：
步骤S110，提供一衬底，在所述衬底中形成有多个有源区，每一所述有源区的一端部各包含一节点接触区；
步骤S120，形成多条位线在所述衬底上，所述位线沿着第一方向延伸主要用于构成多条第一隔离屏障，相邻的两条所述第一隔离屏障之间的间隔界定出一沿着所述位线延伸的凹槽；
步骤S130，形成多条第二隔离屏障在所述衬底上，所述第二隔离屏障沿着第二方向延伸并与所述第一隔离屏障相交，且所述第二隔离屏障的顶表面低于所述第一隔离屏障的顶表面，以在所述凹槽中分隔出多个接触窗，每一所述节点接触区对应地显露于一个所述接触窗中；
步骤S140，对准填充一导电层在所述凹槽中，所述导电层填充所述凹槽中的多个所述接触窗并延伸覆盖至所述第二隔离屏障的上方，以使位于同一所述凹槽中的所述导电层沿着所述第一方向连续延伸；
步骤S150，以刻蚀方式形成多个分隔开口在所述导电层中，所述分隔开口位于所述第二隔离屏障上方的部分暴露出所述第二隔离屏障，使相邻的所述接触窗中所对应的相邻的所述导电层相互分隔，以构成多个节点接触，其中，所述分隔开口呈波形结构延伸并局部重迭在所述第二隔离屏障上，并且所述分隔开口的波形结构在相邻的两个所述凹槽中的部位分别对应朝向所述第一方向的波峰和背离所述第一方向的波谷，且所述分隔开口具有非對應於所述第二隔离屏障的形狀，以使位于相邻的两个所述凹槽中的所述节点接触的顶表面分别沿着所述第一方向往相反方向扩张延伸至所述第二隔离屏障的上方。
即，本发明提供的存储器的形成方法中，利用第一隔离屏障和第二隔离屏障相交以界定出对应有节点接触区的接触窗，并在位线的延伸方向上使位于同一凹槽中的多个接触窗的顶部相互连通，从而能够形成一沿着位线的延伸方向连续延伸的导电层，进而结合一波形结构的分隔开口，使分别位于相邻的凹槽中的节点接触分别在第一隔离屏障的延伸方向上往相反的方向延伸，从而使多个节点接触在其与电容器的连接面上表现为交错排布。如此一来，可使后续所形成的电容器也相应的为交错排布，一方面有利于增加电容器的电极表面积，以增加电容器的电容值；另一方面，也可提高电容器的排布密集程度。
以下结合每一步骤中所对应的存储器的结构示意图，对本实施例中的存储器的形成方法进一步详细说明。
图3a为本发明实施例二中的存储器的形成方法在其执行步骤S110时的俯视图，图3b为图3a所示的本发明实施例二中的存储器的形成方法在其执行步骤S110时沿着AA’、BB’和CC’方向上的剖面示意图。
在步骤S110中，具体参考图3a和图3b所示，提供一衬底100，所述衬底100中形成有多个有源区110，每一所述有源区110的一端部各包含一个节点接触区112。所述节点接触区112通过一节点接触连接至一存储电容器(图中未示出)。
继续参考图3a所示，所述有源区110形成在所述衬底100中，并相对于第二方向倾斜延伸。多个所述节点接触区112形成在一个所述有源区110中，以及在所述有源区110中还形成有一位线接触区111，所述位线接触区111电性连接至一位线上。多个所述节点接触区112延伸在所述有源区110的延伸方向上且位于所述位线接触区111的两侧。
具体的，所述有源区110上形成有存储单元，所述存储单元例如为存储晶体管。即，所述位线接触区111可构成所述存储晶体管的源区，所述节点接触区112可构成所述存储晶体管的漏区，以及在所述位线接触区111和所述节点接触区112之间还形成有栅极结构，所述栅极结构电性连接至一字线上。
本实施例中，在所述衬底100中形成有多条字线130，所述字线130与相应的有源区110相交，从而可使有源区110中的栅极结构连接至所述字线130上，可以理解的是，本实施例的字线130中位于有源区110中的部分即可作为栅极结构。
进一步的，所述字线130为掩埋字线(坎入式字线)，其形成方法例如为：形成以字线沟槽在所述衬底100中；填充字线材料在所述字线沟槽中以形成所述字线130，其中，所述字线130的表面不高于所述衬底100的表面，所述字线130的表面优选为低于所述衬底100的表面，即，字线130没有完全填充字线沟槽，从而可在字线130上方的字线沟槽中继续填充一介质层，通过所述介质层避免字线130与其他的器件电性连接。
继续参考图3a和图3b所示，在所述衬底100上还形成有一介质层140，所述介质层140进一步填充字线130上方的字线沟槽，以覆盖所述字线130，进而避免字线130与其他器件电性连接。
如图3a所示，所述字线130沿着第二方向(Y方向)延伸，所述有源区110相对于第二方向倾斜延伸(即，有源区110沿着Z方向延伸)。其中，所述有源区的延伸方向(Z方向)与字线的延伸方向(Y方向)之间的锐角夹角可以为50°～70°，例如为60°。本实施例中，多个所述有源区110呈多行排布，有源区110倾斜延伸，因此在同一行有源区110中可使相邻的有源区110在垂直于行方向的投影具有部分重合，如此一来，可有利于提高有源区阵列的密集程度。
图4a和图5a为本发明实施例二中的存储器的形成方法在其执行步骤S120的过程中的俯视图，图4b和图5b分别为图4a和图5a所示的本发明实施例二中的存储器的形成方法在其执行步骤S120过程中沿着AA’、BB’和CC’方向上的剖面示意图。
在步骤S120中，具体参考图4a～4b和图5a～5b所示，形成多条位线210在所述衬底100上，所述位线210沿着第一方向(X方向)延伸用于构成一第一隔离屏障200，相邻的两条所述第一隔离屏障200之间的间隔界定出一沿着所述位线210延伸的凹槽200a。
如图4a和图5a所示，所述位线210沿着第一方向(X方向)延伸，并且所述位线210与所述字线130在衬底100上的投影相交，且相交所界定出的多个分格中每一所述节点接触区112对应一个所述分格。基于此，后续所形成的第二隔离屏障即可与所述字线130的位置对应，从而使第一隔离屏障200和第二隔离屏障能够界定出对应有节点接触111的接触窗。
以及，所述位线210也与相应的所述有源区110相交，以使有源区110中的位线接触区111连接至相应的位线210上。进一步的，所述位线接触区111通过一位线接触220连接至所述位线210上，其中所述位线接触220和所述位线210可同时形成，也可分别在不同的工艺步骤中形成。
本实施例中，以分别形成位线接触220和位线210进行说明，其形成步骤可参考如下。
第一步骤，具体参考图4a和图4b所示，形成一贯穿所述介质层140的位线接触窗在所述介质层140中，所述位线接触窗暴露出所述位线接触区111，并填充位线接触材料在所述位线接触窗中，以形成所述位线接触220，所述位线接触220与所述位线接触区111电性连接。
具体的，所述位线接触窗可利用光刻工艺和刻蚀工艺形成，以及在填充位线接触材料之后，可进一步结构平坦化工艺，使所形成的位线接触220仅填充在所述位线接触窗中。此外，需说明的是，图4a中关于圆形虚线所标示的位线接触220，仅为示意性的示出位线接触220的形成区域，此处并不对位线接触220的形貌和尺寸进行限制。
第二步骤，形成一位线材料在所述衬底200上，所述位线材料覆盖所述介质层140和所述位线接触220。本实施例中，所采用的位线材料包括一接触材料层、一形成在接触材料层上的导电材料层和一形成在导电材料层上的绝缘材料层。
第三步骤，重点参考图4a和图4b所示，形成一图形化的掩膜层240在所述位线材料上，所述图形化的掩膜层240定义出对应所述位线的图形，并以所述图形化的掩膜层240为掩膜刻蚀所述位线材料，以形成所述位线210。本实施例中，以所述图形化的掩膜层240依次刻蚀绝缘材料层、导电材料层和接触材料层，以分别形成绝缘层213、导电层212和接触层211，所述接触层211和所述位线接触220接触。以及，在形成所述位线210之后，即可去除所述掩膜层240。
第四步骤，具体参考图5a和图5b所示，形成一隔离侧墙250在所述位线210的侧壁上，通过所述隔离侧墙250以避免位线210中的导电层212和接触层211被暴露出，并同时对位线210进行保护。
可以理解的是，所述位线210和所述隔离侧墙250共同构成所述第一隔离屏障200。此外，需说明的是，在其他实施例中，隔离侧墙覆盖位线中的导电材料以共同形成位线时，即所形成的位线中包括所述隔离侧墙，那么此时所述位线可以直接构成第一隔离屏障。
具体的，所述隔离侧墙250可通过沉积工艺和回刻蚀工艺形成，即，首先，沉积一隔离材料层在所述衬底200上，所述隔离材料层覆盖所述介质层140和所述位线210的顶部和侧壁；接着，执行回刻蚀工艺，去除隔离材料层中位于介质层140上的部分，以及去除隔离材料层中位于位线210上方的部分，并使剩余的隔离材料层覆盖所述位线210的侧壁，以构成所述隔离侧墙250。
继续参考图5a和图5b所示，在形成隔离侧墙250之后，还进一步刻蚀暴露出的介质层140，直至暴露出所述衬底100。如此，在后续形成节点接触时，则不需要再执行一道刻蚀工艺以暴露出衬底的表面。可以理解的是，在可使介质层140时是以位线210和隔离侧墙250为掩膜，从而使介质层中不对应位线的部分被去除，而位于位线210下方的介质层140被保留(例如可参考CC’方向上剖面示意图)，从而可确保位线210与位线接触220电性连接的基础上，能够与衬底100相互隔离。
当然，当所述介质层140和所述隔离侧墙250的刻蚀选择比较为接近时，例如其选择比小于等于1:1～1：10时，则在执行回刻蚀工艺形成隔离侧墙250时，即可直接利用回刻蚀工艺进一步刻蚀暴露出的介质层140。优选的，所述隔离侧墙250和介质层140均采用同一种材料形成，例如可均为氮化硅层。
此外，如图5b所示，在去除介质层140中位于衬底100表面上的部分时，可通过控制刻蚀条件，使刻蚀过程停止于衬底的表面上，从而确保字线沟槽中的介质层140被保留，以覆盖所述字线130。
本实施例中，位线接触220和位线210分别在不同的工艺步骤中形成。然而应当认识到，位线接触和位线还可在同一工艺步骤中形成，例如在界定出位线接触窗和对应位线的凹槽的基础上，在同一步骤中填充位线接触和位线的材料，以同时形成所述位线接触和所述位线。
优选的方案中，重点参考图4b和图5b所示，在所述位线210上方还形成有一遮蔽层230，在后续的工艺步骤中，所述遮蔽层230可作为一研磨停止层，以及可在后续的刻蚀工艺中对位线210进行保护，以避免位线210受到刻蚀损伤(该步骤将在后续的工艺中进行详细说明)。具体的，所述遮蔽层230和所述位线210可同时形成，即：在沉积位线材料时，可接着沉积一遮蔽材料层在位线材料上，并在遮蔽材料层上形成所述图形化的掩膜层240，从而可利用图形化的掩膜层240同时界定出遮蔽层230和位线210的图形。
图6a为本发明实施例二中的存储器的形成方法在其执行步骤S130的过程中的俯视图，图6b～6g为图6a所示的本发明实施例二中的存储器的形成方法在其执行步骤S130过程中沿着AA’、BB’和CC’方向上的剖面示意图。
在步骤S130中，具体参考图6a～6g所示，形成多条第二隔离屏障300在所述衬底100上，所述第二隔离屏障300沿着第二方向(Y方向)延伸并与所述第二隔离屏障200相交，且所述第二隔离屏障300的顶表面低于所述第一隔离屏障200的顶表面，以在所述凹槽200a中分隔出多个接触窗112a，每一所述节点接触区112对应地显露于一个所述接触窗112a中。
如上所述，本实施例中，字线130和位线210在衬底100上的投影相交，并且在相交所构成的各个棋盘分格中，每一节点接触区112对应一个棋盘分格，因此，本实施例中，可形成与字线130位置相互对应的第二隔离屏障300，即，所第二隔离屏障300对准在所述字线130的上方，并沿着第二方向(Y方向)延伸。此时，所述第一隔离屏障200和第二隔离屏障300相交所构成的接触窗112a，即与字线130和位线210的投影相交所构成的棋盘分格相对应。优选的，所述第二隔离屏障300的宽度大于等于所述字线130的宽度。
由于第二隔离屏障300的顶表面低于第一隔离屏障200的顶表面，从而可使同一凹槽200a中所界定出的多个接触窗112a的顶部相互连通。可以理解的是，所述接触窗112a在第一隔离屏障200的延伸方向上(X方向上)的侧壁高度低于所述接触窗112a在第二隔离屏障300的延伸方向上(Y方向上)的侧壁高度。如此一来，即可使后续对准填充在所述凹槽200a中的导电层能够沿着第一隔离屏障200连续延伸。
图6b～图6d和图6g示出了一种在制备第二隔离屏障300并形成接触窗112a的过程中的结构示意图，以下结合图6b～图6d对本实施例中的一种形成第二隔离屏障以及形成接触窗的方法进行详细说明。此外，本实施例中，以所形成的第二隔离屏障300的位置与字线130的位置相互对应为例。
步骤一，具体参考图6b所示，形成一牺牲材料层310在所述衬底100上，所述牺牲材料层310填充所述凹槽200a，并覆盖所述第一隔离屏障200，此时所述牺牲材料层310也相应的覆盖第二隔离屏障300；
对所述牺牲材料层310执行平坦化工艺，所述平坦化工艺例如为化学机械研磨工艺，此时以所述遮蔽层230为研磨停止层，从而使对牺牲材料层310的研磨过程停止在遮蔽层230的顶部，以去除所述牺牲材料层310中位于所述遮蔽层230上方的部分，进而使平坦化后的牺牲材料层310的表面与所述遮蔽层230的表面齐平或接近齐平。如此一来，即可使平坦化后的牺牲材料层310在各个位置上的表面均齐平或接近齐平。
步骤二，具体参考图6c所示，形成多个开口310a在所述牺牲材料层310中，所述开口310a对应所述字线310的位置，即所述开口310a位于所述字线130的上方。可以理解的是，所述开口310a的位置即为后续需形成的第二隔离屏障的位置，以及所述牺牲材料层310覆盖的衬底区域即为后续需形成的节点接触的区域。具体可通过光刻工艺和刻蚀工艺形成所述开口310a。
步骤三，具体参考图6d所示，填充第二隔离屏障300在所述开口310a中，此时所形成的第二隔离屏障300的位置即对应所述字线130的位置，并且所形成的第二隔离屏障300的表面低于第一隔离屏障200的表面。
其中，填充第二隔离屏障300的方法例如为：
首先，沉积一隔离屏障材料层在所述衬底100上，所述隔离屏障材料层填充所述开口130a并覆盖所述牺牲材料层310；
接着，执行平坦化工艺，使所述隔离屏障材料层仅填充在所述开口310a中；并在所述遮蔽层230遮盖所述位线210的条件下，对所述隔离屏障材料层执行回刻蚀工艺，以降低所述隔离屏障材料层的高度，使剩余的隔离屏障材料层的顶表面低于第一隔离屏障200的顶表面，从而构成所述第二隔离屏障300。
其中，在刻蚀所述隔离屏障材料层时，由于所述遮蔽层230覆盖所述位线210，因此可有效避免位线210受到刻蚀损伤。此外，在对所述隔离屏障材料层进行刻蚀时，当所述隔离侧墙250和所述隔离屏障材料层具备较小的刻蚀选择比时(例如，其刻蚀选择比小于等于1:10)，则在该步骤中，也可在遮蔽层230的掩膜下，部分刻蚀所述隔离侧墙250，使隔离侧墙250的表面与第二隔离屏障300的表面齐平。
步骤四，结合图6a和图6g所示，去除所述牺牲材料层310，以使所述节点接触区112从所述第一隔离屏障200和所述第二隔离屏障300相交所述界定出的接触窗112a中暴露出。该步骤中，可利用刻蚀工艺去除所述牺牲材料层310，在对牺牲材料层进行刻蚀的过程中，由于所述遮蔽层230覆盖所述位线210，从而可有效避免位线210受到刻蚀损伤。
图6a、图6e～图6g示出了另一种在制备第二隔离屏障300并形成接触窗112a的过程中的结构示意图，以下结合图6a、图6e～图6g对本实施例中的另一种形成第二隔离屏障以及形成接触窗的方法进行详细说明。
步骤一，具体参考图6b所示，形成一牺牲材料层310在所述衬底100上，所述牺牲材料层310填充所述凹槽200a，并覆盖所述第一隔离屏障200，此时所述牺牲材料层310也相应的覆盖第二隔离屏障300；
对所述牺牲材料层310执行平坦化工艺，所述平坦化工艺例如为化学机械研磨工艺，此时以所述遮蔽层230为研磨停止层，从而使对牺牲材料层310的研磨过程停止在遮蔽层230的顶部，以去除所述牺牲材料层310中位于所述遮蔽层230上方的部分，进而使平坦后的牺牲材料层310的表面与所述遮蔽层230的表面齐平或接近齐平。如此一来，即可使平坦化后的牺牲材料层310在各个位置上的表面均齐平或接近齐平。
步骤二，重点参考图6e所示，对所述牺牲材料层执行回刻蚀工艺，以降低回刻蚀工艺之后所形成的牺牲材料层310’的高度，使回刻蚀工艺之后的牺牲材料层310’的顶表面不高于所述第一隔离屏障200的顶表面；并形成多个开口310a’在所述牺牲材料层310’中，所述开口310a’对应所述字线130的位置，即所述开口310a’位于所述字线130的上方。
由于牺牲材料层310’的表面不高于所述第一隔离屏障200的表面，因此可利用所述牺牲材料层310’进一步定义出后续所形成的第二隔离屏障的高度(即，所形成的第二隔离屏障的高度不高于所述牺牲材料层310’的高度)。
步骤三，具体参考图6f所示，对准填充第二隔离屏障300在所述开口310a’中，即，所述第二隔离屏障300的表面不高于所述牺牲材料层310’的表面，以使所形成的第二隔离屏障300的表面低于第一隔离屏障200的表面。
本方案中，所述第二隔离屏障300的填充方法包括：
首先，沉积一隔离屏障材料层在所述衬底100上，所述隔离屏障材料层填充所述开口310a’并覆盖所述牺牲材料层310和所述第一隔离屏障200；
接着，在所述遮蔽层230遮盖所述位线210的条件下，对所述隔离屏障材料层执行回刻蚀工艺，部分去除所述隔离屏障材料层以暴露出牺牲材料层310的顶部，以暴露出所述牺牲材料层310’和所述第一隔离屏障200，并使剩余的所述隔离屏障材料层的顶表面低于所述第一隔离屏障200的顶表面，以构成所述第二隔离屏障300。
当形成有开口310a’的牺牲材料鞥310’的顶表面低于所述第一隔离屏障200的表面时，即可使所述隔离屏障材料层对准填充在所述开口310a’中，而不需要再对隔离屏障材料层的高度进行调整，以直接构成所述第二隔离屏障300。减少了对隔离屏障材料层的刻蚀量，从而相应的减少了遮蔽层230的消耗量。
步骤四，结合图6a和图6g所示，去除所述牺牲材料层310’，以使所述节点接触区112从所述第一隔离屏障200和所述第二隔离屏障300相交所述界定出的接触窗112a中暴露出。
以上提供了两种制备第二隔离屏障和构成接触窗的方法，在第一种方法中，首先在牺牲材料层310中形成对应字线130的开口310a，接着在所述开口310a中填充隔离屏障材料层，并对隔离屏障材料层进行刻蚀以调整刻蚀后的隔离屏障材料层的高度，形成表面低于第一隔离屏障200的表面的第二隔离屏障300。在第二种方法中，首先调整牺牲材料层310’的高度，使其表面不高于第一隔离屏障200的表面，接着在牺牲材料层310’中形成对应字线130的开口310a’，然后可在所述开口310a’中对准填充隔离屏障材料层，此时在暴露出所述牺牲材料层310’之后，不需要再调整隔离屏障材料层的高度，以直接构成第二隔离屏障300。
在这两种方法中，可根据所述遮蔽层230和隔离屏障材料层之间的刻蚀选择比，选择相应的形成方法。具体的，当遮蔽层230和隔离屏障材料层之间具备较大的刻蚀选择比时(例如，刻蚀选择比大于等于1:10)，此时，可采用第一种方法也可采用第二种方法，两种方法中的遮蔽层230在形成第二隔离屏障300之前均不会被完全消耗。当遮蔽层230和隔离屏障材料层之间具备较小的刻蚀选择比时(例如，刻蚀选择小于1:10)，则优选采用第二种方法，以减小遮蔽层230的消耗量，确保在形成第二隔离屏障300之前所述遮蔽层230被完全去除。
图7a为本发明实施例二中的存储器的形成方法在其执行步骤S140的过程中的俯视图，图7b为图7a所示的本发明实施例二中的存储器的形成方法在其执行步骤S140过程中沿着AA’、BB’和CC’方向上的剖面示意图。
在步骤S140中，具体参考图7a和图7b所示，对准填充一导电层400在所述凹槽200a中，所述导电层填充所述凹槽200a中的多个所述接触窗112a并覆盖所述第二隔离屏障300，以使位于同一所述凹槽200a中的所述导电层400沿着所述第一方向(X方向)连续延伸。
由于所述第二隔离屏障300的表面低于所述第一隔离屏障200的表面，因此，同一凹槽200a中的多个接触窗112a的顶部相互连通，由此，可使对准填充在所述凹槽200a中的导电层400能够沿着位线的延伸方向(X方向)连续延伸，从而在后续形成与接触区112一一对应的节点接触时，可实现所形成的节点接触在靠近其顶部的部分能够利用第二隔离屏障300上方的空间，在位线的延伸方向具备一定的位置偏移或延伸。
图8a为本发明实施例二中的存储器的形成方法在其执行步骤S150的过程中的俯视图，图8b为图8a所示的本发明实施例二中的存储器的形成方法在其执行步骤S150过程中沿着AA’、BB’和CC’方向上的剖面示意图。
在步骤S150中，具体参考图8a和图8b所示，刻蚀所述导电层400中位于所述第二隔离屏障300上方的部分直至暴露出所述第二隔离屏障300，以形成一分隔开口500a，从而使相邻的所述接触窗112a中所对应的相邻的所述导电层400相互分隔，以构成节点接触500，其中，所述分隔开口500a呈波形结构延伸并局部重迭在所述第二隔离屏障300上，并且所述分隔开口500a的波形结构在相邻的两个所述凹槽200a中的部分分别对应朝向所述第一方向的波峰和背离所述第一方向的波谷，以使位于相邻的两个所述凹槽200a中的所述节点接触500分别沿着所述第一方向(X方向)往相反方向延伸至所述第二隔离屏障300的上方。其中，所述分隔开口500a还具有非對應於所述第二隔离屏障300的形狀。
通过刻蚀所述导电层400至第二隔离屏障300，从而使相邻的接触窗112a中的导电层400相互分隔，以构成节点接触500。可以理解的是，在同一凹槽200a中相邻的节点接触500之间利用第二隔离屏障300和所述分隔开口500a避免相邻的节点接触500电性连接。优选的方案中，所述分隔开口500的底部进一步延伸至所述第二隔离屏障300中，即刻蚀所述导电层400暴露出所述第二隔离屏障300之后，接着刻蚀所述第二隔离屏障300以部分去除所述第二隔离屏障300并刻蚀停止于所述第二隔离屏障300中，以形成分隔开口500a。
继续参考图8a所示，由于所述分隔开口500a呈波形结构，所述波形结构在相邻的两个所述凹槽200a中分别对应波形结构的波峰和波形结构的波谷，从而形成在相邻的两个凹槽200a中的节点接触500a分别沿着第一方向(X方向)往相反的方向延伸，即，位于相邻的两个凹槽200a中的节点接触500a在其与电容器的连接面上表现为沿着位线的延伸方向相互交错延伸。如此一来，在后续的工艺中，需在所述节点接触500a上形成电容器时，即可使所形成的电容器也相应的在X方向上相互交错，进而可提高所形成的电容器的电极表面积，并且还有利于提高电容器排布的密集程度。
本实施例中，所述分隔开口500a为波浪形的波形结构，进而所述分隔开口500a在各个凹槽中沿着X方向往相反的方向交替弯曲。当然，在其他实施例中，所述分隔开口500a还可以为方形的波形结构。
进一步的，在所述分隔开口500a的所述波形结构中，位于波峰和波谷上的两个相互靠近的侧壁之间的最大波幅值小于所述第二隔离屏障的宽度值，从而在刻蚀导电层400使能够暴露出第二隔离屏障，进而可确保相邻的节点接触500之间可通过第二隔离屏障300和分隔开口500a相互分隔。以及，位于波峰和波谷上的两个相互远离的侧壁之间的大波幅值可进一步大于所述第二隔离屏障的宽度值，即，在确保相邻的节点接触500能够实现相互分隔的基础上，可进一步增加分隔开口500a的宽度尺寸，使分隔开口500a在其宽度方向上从第二隔离屏障300上延伸至接触窗112a中，如此有利于降低分隔开口500a的制备难度，并使所形成的节点接触500部分覆盖所述第二隔离屏障300。
实施例三
在半导体器件中，通常利用一导电接触将接触区引出，并与后续所形成的其他组件实现电性连接。在小尺寸的半导体器件中，为实现后续形成能够在导电接触上方的组件能够具有较为密集的排布方式，此时可通过调整导电接触在靠近其顶部的部分的分布方式，以进一步改善后续所形成的组件的排布方式。
具体的，本发明提供的半导体器件包括：
一衬底，在所述衬底中形成有多个接触区；
多条第一隔离屏障，形成在所述衬底上并沿着第一方向延伸，且相邻的两条所述第一隔离屏障之间的间隔界定出一沿着所述第一隔离屏障延伸的凹槽；
多条第二隔离屏障，形成在所述衬底上并沿着第二方向延伸，所述第一隔离屏障和所述第二隔离屏障相交，且所述第二隔离屏障的顶表面低于所述第一隔离屏障的顶表面，以所述第二隔离屏障在所述凹槽中分隔出多个接触窗，每一所述接触区对应一个所述接触窗；以及，
多个导电接触，填充在所述凹槽中的多个所述接触窗中，并利用所述第二隔离屏障相对于所述第一隔离屏障较低的顶表面高度差，所述导电接触延伸覆盖至所述第二隔离屏障的顶表面，位于同一所述凹槽中的相邻的所述导电接触之间通过一局部暴露有所述第二隔离屏障的分隔开口相互分隔，并且所述分隔开口位于所述凹槽中的部分的中間線相對偏离所述第二隔离屏障的中間線，以使每一所述导电接触具有一延伸在所述第二隔离屏障上的接触延伸部，其中，位于同一个所述凹槽中的所述导电接触的所述接触延伸部皆沿着所述第一方向往相同方向延伸，相邻的两个所述凹槽中的所述导电接触的所述接触延伸部分别沿着所述第一方向往相反方向延伸。
即，在界定出接触窗的情况下，使导电接触的接触延伸部沿着第一隔离屏障的延伸方向延伸，并使相邻凹槽中的导电接触分别往相反的方向延伸，从而使多个导电接触在其顶表面上表现为交错排布。
进一步的，所述分隔开口具有非对应于所述第二隔离屏障且局部重疊在所述接触窗的形状，以使每一所述导电接触具有一在所述接触窗上的缺口，所述缺口位于所述导电接触相对于所述接触延伸部的一相对端部。更进一步的，所述分隔开口呈波形结构延伸并局部重迭在所述接触窗上，并且所述分隔开口的波形结构在两个相邻的所述凹槽中的部位分别对应朝向所述第一方向的波峰和背离所述第一方向的波谷。
其中，同一凹槽中的相邻的导电接触之间，利用所述第二隔离屏障和分隔开口相互分隔，且所述分隔开口的底部可进一步延伸至所述第二隔离屏障中，以确保相邻的导电接触的相互隔离。优选的，在所述分隔开口的所述波形结构中，位于所述波峰和所述波谷上的两个相互靠近的侧壁之间的最大波幅值小于所述第二隔离屏障的宽度值，从而使分隔开口能够对应所述第二隔离屏障。基于此，还可进一步使所述分隔开口的所述波形结构中位于所述波峰和所述波谷上的两个相互远离的侧壁之间的最大波幅值大于所述第二隔离屏障的宽度值，以使所导电接触部分覆盖所述第二隔离屏障。
综上所述，本发明提供的存储器中，由于多个节点接触在其与电容器的连接面上表现为交错排布，相应的可使后续所形成的电容器也为交错排布。如此，一方面可提高电容器的电极表面积，以改善电容器的电容；另一方面，还可增加电容排布的密集程度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (18)

1.一种存储器，其特征在于，包括：
一衬底，在所述衬底上形成有多个有源区，每一所述有源区的一端部各包含一个节点接触区；
多条位线，设置在所述衬底上并沿着第一方向延伸，主要用于构成多条第一隔离屏障，且两条相邻的所述第一隔离屏障之间的间隔界定出一沿着所述位线延伸的凹槽；
多条第二隔离屏障，设置在所述衬底上并沿着第二方向延伸，所述第一隔离屏障和所述第二隔离屏障相交，且所述第二隔离屏障的顶表面低于所述第一隔离屏障的顶表面，以在所述凹槽中分隔出多个接触窗，每一所述节点接触区对应地显露於一个所述接触窗中；以及，
多个节点接触，填充在所述凹槽中的多个所述接触窗中并延伸覆盖至所述第二隔离屏障的上方，位于同一所述凹槽中的相邻的所述节点接触之间通过一暴露有所述第二隔离屏障的分隔开口相互分隔，其中，所述分隔开口呈波形结构延伸并局部重迭在所述第二隔离屏障上，并且所述分隔开口的波形结构在相邻的两个所述凹槽中的部位分别对应朝向所述第一方向的波峰和背离所述第一方向的波谷，以使位于两个相邻的所述凹槽中的所述节点接触的顶表面分别沿着所述第一方向往相反方向扩张延伸至所述第二隔离屏障的上方。
2.如权利要求1所述的存储器，其特征在于，所述衬底中设置有多条沿着所述第二方向延伸的坎入式字线，所述第二隔离屏障以多段分隔线方式对准在所述字线上，所述字线在所述衬底上的投影和所述位线相交，以界定出的多个棋盘分格，对应所述节点接触区；所述第二隔离屏障的位置对应所述字线的位置并且所述第二隔离屏障的宽度大于等于所述字线的宽度。
3.如权利要求1所述的存储器，其特征在于，所述位线的侧壁上形成有一隔离侧墙，所述位线和所述隔离侧墙共同构成所述第一隔离屏障。
4.如权利要求1所述的存储器，其特征在于，所述分隔开口具有非对应于所述第二隔离屏障的形狀，所述分隔开口的底部延伸至所述第二隔离屏障中。
5.如权利要求1至4中任一项所述的存储器，其特征在于，在所述分隔开口的所述波形结构中，位于所述波峰和所述波谷上的两个相互靠近的侧壁之间的最大波幅值小于所述第二隔离屏障的宽度值，以及位于所述波峰和所述波谷上的两个相互远离的侧壁之间的最大波幅值大于所述第二隔离屏障的宽度值，以使所述节点接触部分覆盖至所述第二隔离屏障。
6.一种存储器的形成方法，其特征在于，包括：
提供一衬底，在所述衬底中形成有多个有源区，每一所述有源区的一端部各包含一个节点接触区；
形成多条位线在所述衬底上，所述位线沿着第一方向延伸主要用于构成多条第一隔离屏障，两条相邻的所述第一隔离屏障之间的间隔界定出一沿着所述位线延伸的凹槽；
形成多条第二隔离屏障在所述衬底上，所述第二隔离屏障沿着第二方向延伸并与所述第一隔离屏障相交，且所述第二隔离屏障的顶表面低于所述第一隔离屏障的顶表面，以在所述凹槽中分隔出多个接触窗，每一所述节点接触区对应地显露於一个所述接触窗中；
对准填充一导电层在所述凹槽中，所述导电层填充所述凹槽中的多个所述接触窗并延伸覆盖至所述第二隔离屏障的上方，以使位于同一所述凹槽中的所述导电层沿着所述第一方向连续延伸；以及，
以刻蚀方式形成多个分隔开口在所述导电层中，所述分隔开口位于所述第二隔离屏障上方的部分暴露出所述第二隔离屏障，使相邻的所述接触窗中所对应的相邻的所述导电层相互分隔，以构成多个节点接触，其中，所述分隔开口呈波形结构延伸并局部重迭在所述第二隔离屏障上，并且所述分隔开口的波形结构在相邻的两个所述凹槽中的部位分别对应朝向所述第一方向的波峰和背离所述第一方向的波谷，以使位于相邻的两个所述凹槽中的所述节点接触的顶表面分别沿着所述第一方向往相反方向扩张延伸至所述第二隔离屏障的上方。
7.如权利要求6所述的存储器的形成方法，其特征在于，所述衬底中形成有多条沿着所述第二方向延伸的坎入式字线，所述第二隔离屏障对准在所述字线上，且所述字线在所述衬底上的投影和所述位线相交，以界定出的多个棋盘分格，对应所述节点接触区，所述第二隔离屏障的位置对应所述字线的位置并且所述第二隔离屏障的宽度大于等于所述字线的宽度。
8.如权利要求6所述存储器的形成方法，其特征在于，还包括：
在形成多条所述位线后，形成一隔离侧墙在所述位线的侧壁上，所述位线和所述隔离侧墙共同构成所述第一隔离屏障。
9.如权利要求6所述存储器的形成方法，其特征在于，在形成所述第二隔离屏障的步骤中包括：
遮盖一遮蔽层在所述第一隔离屏障的所述位线的上方；
形成一牺牲材料层在所述衬底上，所述牺牲材料层填充所述凹槽并覆盖所述第一隔离屏障；
以所述遮蔽层为研磨停止层执行化学机械研磨工艺，去除所述牺牲材料层中位于所述遮蔽层上方的部分；
形成多个开口在所述牺牲材料层中；
填充一隔离屏障材料层在所述开口中，并在所述遮蔽层遮盖所述位线的条件下，对所述隔离屏障材料层执行回刻蚀工艺以降低所述隔离屏障材料层的高度，使剩余的所述隔离屏障材料层的顶表面低于所述第一隔离屏障的顶表面，以构成所述第二隔离屏障；以及，
去除所述牺牲材料层，以暴露出所述节点接触区在所述接触窗中。
10.如权利要求6所述的存储器的形成方法，其特征在于，在所述第二隔离屏障的形成步骤中包括：
遮盖一遮蔽层在所述第一隔离屏障的所述位线的上方；
形成一牺牲材料层在所述衬底上，所述牺牲材料层填充所述凹槽并覆盖所述第一隔离屏障；
以所述遮蔽层为研磨停止层执行化学机械研磨工艺，去除所述牺牲材料层中位于所述遮蔽层上方的部分；
对所述牺牲材料层执行回刻蚀工艺以降低所述牺牲材料层的高度，使剩余的所述隔离屏障材料层的顶表面不高于所述第一隔离屏障的顶表面；并形成多个开口在所述牺牲材料层中；
沉积一隔离屏障材料层在所述衬底上，所述隔离屏障材料层填充所述开口并覆盖所述牺牲材料层和所述第一隔离屏障，并在所述遮蔽层遮盖所述位线的条件下，对所述隔离屏障材料层执行回刻蚀工艺以暴露出所述牺牲材料层和所述第一隔离屏障，并使剩余的所述隔离屏障材料层的顶表面低于所述第一隔离屏障的顶表面，以构成所述第二隔离屏障；以及，
去除所述牺牲材料层，以暴露出所述节点接触区在所述接触窗中。
11.如权利要求10所述的存储器的形成方法，其特征在于，在对所述隔离屏障材料层执行回刻蚀工艺以形成所述第二隔离屏障时，对所述隔离屏障材料层和所述遮蔽层的刻蚀选择比小于等于1:10。
12.如权利要求6所述的存储器的形成方法，其特征在于，所述分隔开口具有非对应于所述第二隔离屏障的形狀，在所述分隔开口的形成步骤中，包括：
刻蚀所述导电层暴露出所述第二隔离屏障之后，接着刻蚀所述第二隔离屏障以部分去除所述第二隔离屏障，并刻蚀停止于所述第二隔离屏障中。
13.如权利要求6至12中任一项所述的存储器的形成方法，其特征在于，在所述分隔开口的所述波形结构中，位于波峰和波谷上的两个相互靠近的侧壁之间的最大波幅值小于所述第二隔离屏障的宽度值，以及位于波峰和波谷上的两个相互远离的侧壁之间的最大波幅值大于所述第二隔离屏障的宽度值，以使所述节点接触部分覆盖至所述第二隔离屏障。
14.一种半导体器件，其特征在于，包括：
一衬底，在所述衬底中形成有多个接触区；
多条第一隔离屏障，形成在所述衬底上并沿着第一方向延伸，且相邻的两条所述第一隔离屏障之间的间隔界定出一沿着所述第一隔离屏障延伸的凹槽；
多条第二隔离屏障，形成在所述衬底上并沿着第二方向延伸，所述第一隔离屏障和所述第二隔离屏障相交，且所述第二隔离屏障的顶表面低于所述第一隔离屏障的顶表面，以所述第二隔离屏障在所述凹槽中分隔出多个接触窗，每一所述接触区对应一个所述接触窗；以及，
多个导电接触，填充在所述凹槽中的多个所述接触窗中，并利用所述第二隔离屏障相对于所述第一隔离屏障较低的顶表面高度差，所述导电接触延伸覆盖至所述第二隔离屏障的顶表面，位于同一所述凹槽中的相邻的所述导电接触之间通过一局部暴露所述第二隔离屏障的分隔开口相互分隔，并且所述分隔开口位于所述凹槽中的部分的中間線相對偏离所述第二隔离屏障的中間線，以使每一所述导电接触具有一延伸在所述第二隔离屏障上的接触延伸部，其中，位于同一个所述凹槽中的所述导电接触的所述接触延伸部皆沿着所述第一方向往相同方向延伸，位于相邻的两个所述凹槽中的所述导电接触的所述接触延伸部分别沿着所述第一方向往相反方向延伸。
15.如权利要求14所述的半导体器件，其特征在于，所述分隔开口的底部延伸至所述第二隔离屏障中。
16.如权利要求14或15所述的半导体器件，其特征在于，所述分隔开口具有非对应于所述第二隔离屏障且局部重疊在所述接触窗的形状，以使每一所述导电接触具有一在所述接触窗上的缺口，所述缺口位于所述导电接触相对于所述接触延伸部的一相对端部。
17.如权利要求16所述的半导体器件，其特征在于，所述分隔开口呈波形结构延伸并局部重迭在所述接触窗上，并且所述分隔开口的波形结构在两个相邻的所述凹槽中的部位分别对应朝向所述第一方向的波峰和背离所述第一方向的波谷。
18.如权利要求17所述的半导体器件，其特征在于，在所述分隔开口的所述波形结构中，位于所述波峰和所述波谷上的两个相互靠近的侧壁之间的最大波幅值小于所述第二隔离屏障的宽度值，以及位于所述波峰和所述波谷上的两个相互远离的侧壁之间的最大波幅值大于所述第二隔离屏障的宽度值。
CN201710898534.4A 2017-09-28 2017-09-28 存储器及其形成方法、半导体器件 Active CN107482007B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710898534.4A CN107482007B (zh) 2017-09-28 2017-09-28 存储器及其形成方法、半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710898534.4A CN107482007B (zh) 2017-09-28 2017-09-28 存储器及其形成方法、半导体器件

Publications (2)

Publication Number Publication Date
CN107482007A true CN107482007A (zh) 2017-12-15
CN107482007B CN107482007B (zh) 2018-06-26

Family

ID=60605349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710898534.4A Active CN107482007B (zh) 2017-09-28 2017-09-28 存储器及其形成方法、半导体器件

Country Status (1)

Country Link
CN (1) CN107482007B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640752A (zh) * 2020-01-21 2020-09-08 福建省晋华集成电路有限公司 存储器及其形成方法
CN111710679A (zh) * 2020-06-24 2020-09-25 福建省晋华集成电路有限公司 存储器及其形成方法
CN113471211A (zh) * 2020-03-31 2021-10-01 爱思开海力士有限公司 半导体器件及用于制造其的方法
CN113488472A (zh) * 2021-07-14 2021-10-08 芯盟科技有限公司 半导体结构及其形成方法
WO2022028109A1 (zh) * 2020-08-04 2022-02-10 长鑫存储技术有限公司 半导体结构的制备方法
WO2022041952A1 (zh) * 2020-08-28 2022-03-03 长鑫存储技术有限公司 存储器的制造方法和存储器
CN114188282A (zh) * 2020-09-14 2022-03-15 长鑫存储技术有限公司 半导体器件及其制备方法
WO2022205664A1 (zh) * 2021-03-30 2022-10-06 长鑫存储技术有限公司 存储器的制作方法及存储器
WO2023133995A1 (zh) * 2022-01-11 2023-07-20 长鑫存储技术有限公司 存储器及其制作方法
US11856758B2 (en) 2020-09-24 2023-12-26 Changxin Memory Technologies, Inc. Method for manufacturing memory and same
US11856757B2 (en) 2020-08-04 2023-12-26 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure with capacitor wires
US11974427B2 (en) 2020-09-09 2024-04-30 Changxin Memory Technologies, Inc. Manufacturing method of a memory and a memory
US11985815B2 (en) 2020-09-24 2024-05-14 Changxin Memory Technologies, Inc. Method for manufacturing memory and same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315951A (zh) * 2007-05-28 2008-12-03 东部高科股份有限公司 半导体器件及其制造方法
US20110095377A1 (en) * 2007-11-16 2011-04-28 Jong-Sun Sel Semiconductor memory devices
US20170005172A1 (en) * 2015-06-30 2017-01-05 Infineon Technologies Ag Electro-Mechanical Switching Devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315951A (zh) * 2007-05-28 2008-12-03 东部高科股份有限公司 半导体器件及其制造方法
US20110095377A1 (en) * 2007-11-16 2011-04-28 Jong-Sun Sel Semiconductor memory devices
US20170005172A1 (en) * 2015-06-30 2017-01-05 Infineon Technologies Ag Electro-Mechanical Switching Devices

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640752B (zh) * 2020-01-21 2021-12-17 福建省晋华集成电路有限公司 存储器及其形成方法
CN111640752A (zh) * 2020-01-21 2020-09-08 福建省晋华集成电路有限公司 存储器及其形成方法
CN113471211A (zh) * 2020-03-31 2021-10-01 爱思开海力士有限公司 半导体器件及用于制造其的方法
CN111710679B (zh) * 2020-06-24 2022-04-22 福建省晋华集成电路有限公司 存储器及其形成方法
CN111710679A (zh) * 2020-06-24 2020-09-25 福建省晋华集成电路有限公司 存储器及其形成方法
US11856757B2 (en) 2020-08-04 2023-12-26 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure with capacitor wires
WO2022028109A1 (zh) * 2020-08-04 2022-02-10 长鑫存储技术有限公司 半导体结构的制备方法
WO2022041952A1 (zh) * 2020-08-28 2022-03-03 长鑫存储技术有限公司 存储器的制造方法和存储器
US11974427B2 (en) 2020-09-09 2024-04-30 Changxin Memory Technologies, Inc. Manufacturing method of a memory and a memory
CN114188282A (zh) * 2020-09-14 2022-03-15 长鑫存储技术有限公司 半导体器件及其制备方法
CN114188282B (zh) * 2020-09-14 2022-10-28 长鑫存储技术有限公司 半导体器件及其制备方法
US11856758B2 (en) 2020-09-24 2023-12-26 Changxin Memory Technologies, Inc. Method for manufacturing memory and same
US11985815B2 (en) 2020-09-24 2024-05-14 Changxin Memory Technologies, Inc. Method for manufacturing memory and same
WO2022205664A1 (zh) * 2021-03-30 2022-10-06 长鑫存储技术有限公司 存储器的制作方法及存储器
CN113488472A (zh) * 2021-07-14 2021-10-08 芯盟科技有限公司 半导体结构及其形成方法
CN113488472B (zh) * 2021-07-14 2024-05-14 芯盟科技有限公司 半导体结构及其形成方法
WO2023133995A1 (zh) * 2022-01-11 2023-07-20 长鑫存储技术有限公司 存储器及其制作方法

Also Published As

Publication number Publication date
CN107482007B (zh) 2018-06-26

Similar Documents

Publication Publication Date Title
CN107482007B (zh) 存储器及其形成方法、半导体器件
CN107611133B (zh) 存储器及其形成方法、半导体器件
CN107342263B (zh) 存储器及其形成方法、半导体器件
CN109979940B (zh) 半导体存储器件及其制作方法
CN109346471B (zh) 形成三维存储器的方法以及三维存储器
CN107240586B (zh) 存储器及其形成方法、半导体器件
CN103247577B (zh) 包括精细图案的半导体器件的制造方法
CN107706179A (zh) 半导体存储器件
CN108565266A (zh) 形成三维存储器的方法以及三维存储器
KR20200135869A (ko) 3차원 메모리 소자에서의 계단 형성
CN109148376A (zh) 存储器及其形成方法、半导体器件
US7247906B2 (en) Semiconductor devices having DRAM cells and methods of fabricating the same
KR102064265B1 (ko) 패드 형성 방법, 이를 이용한 반도체 장치 제조 방법, 도전성 패드 어레이 및 이를 포함하는 반도체 장치
KR101096186B1 (ko) 패턴의 무너짐을 방지하는 반도체장치 제조 방법
US20200395363A1 (en) Semiconductor device including an air spacer and a method for fabricating the same
CN109411472A (zh) 动态随机存取存储器及其制造方法
US10490498B2 (en) Three-dimensional semiconductor device with isolated dummy pattern
CN109686738A (zh) 形成三维存储器的方法以及三维存储器
CN208922054U (zh) 掩膜板、电容器阵列和半导体器件
CN108281424A (zh) 半导体元件以及其制作方法
CN207587733U (zh) 存储器、半导体器件
CN207265053U (zh) 存储器及半导体器件
US20220122980A1 (en) Semiconductor device having transistor device of three-dimensional structure
CN112420722B (zh) 埋入式栅极结构及半导体存储器的形成方法
TWI626732B (zh) 具隔離擬置圖案之三維半導體元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181015

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee after: Changxin Storage Technology Co., Ltd.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee before: Ever power integrated circuit Co Ltd