CN101315951A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101315951A CN101315951A CNA2008101113641A CN200810111364A CN101315951A CN 101315951 A CN101315951 A CN 101315951A CN A2008101113641 A CNA2008101113641 A CN A2008101113641A CN 200810111364 A CN200810111364 A CN 200810111364A CN 101315951 A CN101315951 A CN 101315951A
- Authority
- CN
- China
- Prior art keywords
- film
- dielectric layer
- oxide
- semiconductor device
- barrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 40
- 238000006396 nitration reaction Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000009279 wet oxidation reaction Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 230000005641 tunneling Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 24
- 230000003647 oxidation Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001546 nitrifying effect Effects 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种半导体器件，以及一种用于制造该半导体器件的方法，该方法包括将一种氧化物－氮化物－氧化物堆叠在硅－氧化物－氮化物－氧化物－硅器件上。提高了位于电荷捕获介电层的上侧和下侧的上阻挡介电层和/或下隧道介电层的屏障性，以维持电荷捕获介电层捕获的电荷的保持性能，使得提高含有其的半导体器件的可靠性成为可能。
Description
本申请要求根据35 U.S.C§119于2007年5月28日提交的韩国专利申请第10-2007-0051312号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种半导体器件，并尤其涉及一种半导体器件以及其制造方法，该方法可以制造硅-氧化物-氮化物-氧化物-硅(SONOS)器件。
背景技术
一般而言，半导体存储装置大体上可分为易失性存储器和非易失性存储器。大多数易失性存储器是RAM，如动态RAM(DRAM)和静态RAM(SRAM)，其特征是在供提能量的应用过程中可以输入或保存数据，但在能量供应中断时由于丢失数据而不能保存数据。多数非易失性存储器是只读型存储器(ROM)并且其特征在于即使在没有能量供应时也可保存数据。
非易失性存储器可以被分成浮栅型装置和金属绝缘体半导体型装置，其中两种介电层被堆叠成一种双层-或三层堆叠体(stack)。
浮栅体系的存储器使用势阱来实现存储性能。浮栅系列存储器的一个代表性实例是具有隧道氧化层的EEPROM结构，其被广泛地用作现在的闪存或电可擦除可编程ROM(EEPROM)。
在其他方面，MIS器件采用一种存在于介电层-半导体界面、介电层-电介质界面、或介电体层(dielectric bulk layer)中的捕获层(trap layer)来实施存储功能。MIS系列的一个代表性实例是金属和/或硅-氧化物-氮化物-氧化物(ONO)-半导体结构，其也被广泛地用作现在的闪存或EEPROM。
图1是示出具有SONOS结构的存储器的垂直横截面图。
一般而言，具有SONOS结构的非易失性存储电池包括由连续堆叠在半导体衬底1的有源区上表面的介电层构成的ONO膜2至4，以及形成在氧化膜(oxide film，氧化物膜)4上表面上的栅极。并且，源极/漏极节点形成在半导体衬底1中。该ONO膜2至4为介电层，它们在SONOS结构中起到了储存电荷的功能。
参见图1，ONO膜2至4是通过在半导体衬底1的有源区的上表面依次堆叠隧道介电层2、带电或电荷捕获介电层3，以及阻档介电层4而形成的。作为一个实施例，隧道介电层2和阻挡介电层4是二氧化硅(SiO2)膜，并且带电介电层3是氮化硅(Si3N4)膜。
在具有传统SONOS结构的非易失性存储器中，当对栅极施加编程电压时，电荷穿过隧道介电层2，这样它们被捕获到氮化硅膜上。被捕获的电荷会通过上面的阻挡介电层4或下面的隧道介电层2而丢失。因此，保持数据的性能降低从而引起该器件中的可靠性问题。
更具体地说，用于制备具有传统的或一般的SONOS结构的非易失性存储器的方法为采用高温氧化法以形成阻挡介电层4和热氧化法以形成隧道介电层2。因此，在关于阻止被捕获到氮化膜(nitridefilm，氮化物膜)中的电荷的丢失方面，形成的氧化膜具有局限性。以评价非易失性存储器的保持电荷的性能的角度来看，被捕获到氮化膜中的电荷可能在实施反复的编程和擦除操作过程中而丢失。
发明内容
本发明的目的在于解决上述问题。具体地说，本发明的一个目的在于提供一种半导体器件以及其制造方法，其适用于提高ONO膜的数据存储性能从而提高该器件的可靠性。更具体地，该器件可以是非易失性存储装置。
本发明的另一个目的是提供一种半导体器件及其制造方法，该方法适用于提高ONO堆叠体中的阻挡介电层和/或隧道介电层的屏障性能，从而保持带电(或电荷捕获)介电层的电荷保持性能。
为了达到这些和/或其他目的，根据本发明提供的半导体器件包括：电荷捕获氮化膜(nitride film，氮化物薄膜)；以及屏障膜，其在该氮化膜的上侧和下侧的至少一侧上包含一种等离子体硝化(plasma nitration)膜。
优选地，该半导体器件进一步包括位于氮化膜上表面的氧化膜(oxide film，氧化物薄膜)，其位于该氮化膜和屏障膜之间。优选地，其进一步包括位于氮化膜下侧的另一氧化膜，其中屏障膜在该氮化膜和另一氧化膜之间。
为了达到这些和/或其他目的，根据本发明提供的半导体器件包括：半导体衬底上的隧道介电层；该隧道介电层上表面的电荷屏障膜；电荷屏障膜上表面的电荷捕获介电层；电荷捕获电介质层上表面的阻挡介电层；以及阻挡介电层上表面的电荷屏障层。
优选地，该隧道介电层包含采用湿式氧化法生长或形成在半导体衬底上的热氧化膜。优选地，阻挡介电层是利用高温氧化法形成在电荷捕获介电层上的高温氧化膜。优选地，电荷屏障膜可通过等离子体硝化过程而形成。
优选地，隧道介电层、电荷捕获介电层、以及阻挡介电层中的每一种可分别具有从16
至25
、从45至75
以及从60至100
的厚度。
为了达到这些和/或其他目的，根据本发明的用于制备SONOS结构器件的方法可包括以下步骤：采用氧化膜沉积法或热氧化生长法在半导体衬底上形成介电层；以及在介电层上实施等离子体硝化过程。
优选地，可采用湿式氧化法和/或高温氧化法在半导体衬底上形成介电层，并且该介电层是在实施等离子体硝化过程后形成的。优选地，该方法进一步包括形成第二介电层，并且两个介电层可具有不同的厚度。
为了达到这些和/或其他目的，根据本发明提供的用于制造半导体的方法包括以下步骤：在半导体衬底上形成第一氧化膜；通过在该第一氧化膜上实施等离子体硝化过程形成电荷屏障膜；在该等离子硝化膜上形成氮化膜；在该氮化膜上形成第二氧化膜；通过在该第二氧化膜上实施等离子体硝化过程形成电荷屏障膜。
优选地，可采用湿式氧化法在半导体衬底上形成第一氧化膜，以及可采用高温氧化法在氮化膜上形成第二氧化膜。
附图说明
图1是示出具有一般的SONOS结构的存储器的垂直横截面图。
图2是示出根据本发明的一种实施方式的具有SONOS结构的存储器的垂直横截面图。
图3是示出根据本发明的另一种实施方式的具有SONOS结构的存储器的垂直横截面图。
图4a至4d是用于解释根据本发明实施方式的用于制造具有SONOS结构的存储器的方法的垂直横截面图。
具体实施方式
本发明的其他目的，特点和优点将通过参考附图对实施方式进行的详细描述而变得显而易见。
在下文中，将参考附图来描述本发明实施方式的结构和作用。将在至少一种实施方式中描述附图中示出并且参考附图来描述的本发明的结构和作用；然而，本发明的技术构思和核心结构以及作用并不限于此。
根据本发明的半导体器件包括具有SONOS结构的存储器。具体地，根据本发明的存储器更优选的是具有SONOS结构的非易失性存储器，因此，根据本发明的半导体器件的基本结构是ONO膜，其包括在有源区的上表面形成的堆叠的氧化物介电层和氮化物介电层。栅极通常在ONO膜的上表面形成。而且，在临近于栅极的区域中，源极/漏极节点可在半导体衬底中形成。
图2和图3是根据本发明实施方式的SONOS结构的垂直横截面图。参考图2和图3，描述了包括隧道介电层20、电荷捕获氮化膜40，以及阻挡介电层50的ONO膜。因此，第一氧化膜20对应于隧道介电层，氮化膜40对应于电荷捕获介电(或氮化物)膜，以及第二氧化膜50对应于阻挡介电层。
具体地，在本发明中，可在电荷捕获氮化膜40形成之前，通过在第一氧化膜20的上表面(或氮化膜的下侧)实施等离子体硝化过程而形成屏障膜30。同样，现在参考图3，可在电荷捕获氮化膜40形成之后，通过在氮化膜40的上表面实施等离子体硝化过程而形成屏障膜60。优选地，屏障层60形成在第二氧化膜50(用于阻挡)的上侧。
同样，在本发明中，屏障膜30、60在电荷捕获氮化膜40形成之前和之后在氮化膜40的下侧和上侧形成。在某些实施方式中，第一屏障膜30形成在第一(隧道)氧化膜20上以及第二屏障膜60形成在第二(阻挡)氧化膜50上。
图2示出了通过在隧道氧化膜20上实施等离子体硝化过程而形成屏障膜的一个实施例。这使得屏障膜30形成在半导体衬底10上的氧化膜20上，然后在屏障膜30上形成电荷捕获氮化膜40，使得屏障膜30介于氮化膜40和氧化膜20之间。
在采用图2的结构的非易失性存储装置的一个实施例中，栅极(未示出)在第二氧化膜50形成之后形成在第二氧化膜50上。
图3示出了在图2中形成的屏障膜30的上方，以及氮化膜40的上表面形成阻挡氧化膜50，然后通过进一步在阻挡氧化膜50上实施等离子体硝化过程而形成另一屏障膜60的一个实施例。根据图3，具有SONOS结构的存储装置可包括形成在半导体衬底10上的第一(隧道)氧化膜20、形成在第一氧化膜20上的第一屏障膜30、形成在第一屏障膜30上的电荷捕获氮化膜40、形成在氮化膜40上的第二(阻挡)氧化膜50，以及形成在第二氧化膜50上的第二屏障膜60。
优选地，半导体衬底10是(或包括)裸衬底(bare substrate)和/或单晶Si衬底。
可通过湿式氧化法使第一氧化膜20形成在半导体衬底10上(如在Si上热生长SiO2)。优选地，第一氧化膜20形成的厚度为从16
至25
。具体地，该第一氧化膜20优选具有20
的厚度。
通过在第一氧化膜20上实施等离子体硝化过程可形成第一屏障层30。此时，作为用于实施等离子体硝化过程的优选条件，处理的功率(如驱动或供应到等离子体硝化工艺设备的功率)是从100瓦至2000瓦、200瓦至1600瓦，或400瓦至1200瓦(以及在一个实施例中，约为800瓦)，压力是从1毫托至100毫托、2毫托至50毫托，或5毫托至20毫托(在一个实施例中，约为10毫托)，氮气(N2)流量(flux)或流入量是从50至2000sccm、100至1600sccm、或100至1000sccm(在一种实施例中，约为500sccm)，以及处理时间为从10秒至480秒、30秒至300秒、或45秒至240秒(在一个实施例中，约为75秒)。同样的，其他的氮源气体可用于等离子体硝化过程，如氮氧化物(如N2O、NO、NO2、N2O3等)，氮氢化物(如NH3、N2H4等)，或其组合(具有或不具有氮气)，但是氮气(N2)是优选的。因此，第一屏障膜30通常包括氮化的硅氧化膜(如氮氧化硅(silicon oxynitride)或氧化硅，其中“悬空(dangling)”的硅和/或氧原子[如，那些分别与其他原子不具有完全结合(set)的4个或2个共价键的Si原子和/或O原子]被结合到氮上)。
形成在第一屏障膜30上的氮化膜40可具有从45
至75
的厚度。优选地，形成在第一屏障膜30上的氮化膜40具有约60的厚度。优选地，第二氧化膜50是或者包括利用高温氧化法形成的高温氧化膜。优选地，第二氧化膜具有从60
至100的厚度。具体地，该第二氧化膜可具有约80
的厚度。
最后，通过在第二氧化膜50上实施等离子体硝化过程而形成第二屏障层60。这时，实施等离子体硝化过程的条件优选与在形成第一屏障膜30中应用的一样。同时，第一屏障膜30和第二屏障膜60可具有相同的厚度。然而，第一氧化膜20、氮化膜40、第二氧化膜50优选具有不同的厚度。
此外，在图3的一个实施例中，在第二屏障膜60形成后，栅极形成在第二屏障膜60之上。
根据本发明的具有SONOS结构的存储装置可通过采用氧化膜沉积技术而形成介电层，然后在沉积的介电层上实施等离子体硝化过程而制成。可通过采用等离子体硝化过程而形成的一个或两个屏障膜来改善该ONO膜的屏障性能。ONO膜的屏障性能可被提高并且可阻止捕获的电荷丢失，从而提高了数据保存和/或保留特性。这时，对于ONO膜中的隧道介电层或阻挡介电层，可采用氧化沉积法形成该介电层。然而，在本发明中，采用湿式氧化法或高温氧化法形成的氧化膜是优选的。
下文中，将详细描述根据本发明的具有SONOS结构的存储器的制造。
图4a至4b是用于解释根据本发明制造SONOS结构的示例性方法的垂直横截面图。
如图4a所示，第一氧化膜20是隧道介电层，可采用湿式氧化法以约20
的厚度将其沉积在硅衬底10(例如，裸露的，单晶Si衬底)的有源区的上表面。
然后，如图4b所示，屏障膜30是用于阻止捕获的电荷丢失的电荷屏障膜，其是通过在形成的第一氧化膜20的上表面实施等离子体硝化过程形成的。等离子体硝化过程的条件可以与本文中其他部分描述的那些相同或相似(如约为800瓦特的功率，约为10毫托的压力，氮气的流量约为500sccm以及处理时间约为75秒)。
在等离子体硝化过程之后，用于储存电荷的介电层40以厚度为约60
形成，并且高温(阻挡)氧化膜50以厚度约80
形成在氮化膜40上(图4c)。
最后，通过在高温氧化膜50上实施等离子体硝化过程而形成屏障膜60(图4d)，所述屏障膜60是另一个用于阻止捕获的电荷丢失的电荷屏障膜。
优选地，通过等离子体硝化过程形成的屏障膜较薄或与ONO膜的氧化膜20或50、或氮化膜40相比具有较小的厚度。
对于本领域的技术人员来说，在本发明的范围内可以作许多变化和修改是显而易见的。因此，本发明的技术范围不限于所描述的内容，而是由所附权利要求限定。
如上所述，本发明在电荷捕获介电层形成之前和/或之后，通过等离子体硝化过程形成一个或多个电荷屏障膜以提高屏障性能来抵抗捕获的电荷通过上面的阻挡介电层或下面的隧道介电层的丢失。也就是说，可以改善电荷捕获介电层的电荷保留(或在电荷捕获介电层中捕获的电荷的保持性能)。具体地，在氮化膜中捕获的电荷的丢失被最小化，甚至是在实施反复的编程和擦除操作过程中。因此，数据保留性能的下降可被最小化、减少或去除，使提高半导体器件的可靠性成为可能。
Claims (20)
1.一种半导体器件，包括：
电荷捕获氮化膜；以及
屏障膜，包括位于所述氮化膜的上侧和下侧的至少一侧的等离子体硝化膜。
2.根据权利要求1所述的半导体器件，进一步包括介于所述氮化膜与位于所述氮化膜的上侧的所述屏障膜之间的氧化膜。
3.根据权利要求1所述的半导体器件，进一步包括位于所述氮化膜下侧的氧化膜，所述屏障膜位于所述氮化膜与所述氧化膜之间。
4.一种半导体器件，包括：
隧道介电层，位于半导体衬底上；
第一电荷屏障膜，位于所述隧道介电层的上表面上；
电荷捕获介电层，位于所述第一屏障膜的上表面上；
阻挡介电层，位于所述电荷捕获介电层的上表面上；
第二电荷屏障膜，位于阻挡介电层的上表面上。
5.根据权利要求4所述的半导体器件，其中，所述隧道介电层包含热氧化膜。
6.根据权利要求4所述的半导体器件，其中，所述阻挡介电层包含高温氧化膜。
7.根据权利要求4所述的半导体器件，其中，所述电荷屏障膜是通过等离子体硝化过程而形成的。
8.根据权利要求4所述的半导体器件，其中，所述隧道介电层具有从
至
的厚度。
9.根据权利要求8所述的半导体器件，其中，所述电荷捕获介电层具有从至
的厚度。
10.根据权利要求9所述的半导体器件，其中，所述阻挡介电层具有从
至
的厚度。
11.根据权利要求4所述的半导体器件，其中，所述第一和第二电荷屏障膜中的每一个包含氮氧化硅。
12.一种用于制造SONOS器件结构的方法，包括以下步骤：
在半导体衬底上形成介电层；以及
在所述介电层上实施等离子体硝化过程。
13.根据权利要求12所述的方法，其中，所述介电层的形成包括湿式氧化。
14.根据权利要求12所述的方法，其中，在实施所述等离子体硝化过程之后形成所述介电层的过程包括高温氧化。
15.根据权利要求12所述的方法，进一步包括形成电荷捕获层，其中，所述介电层与所述电荷捕获层具有不同的厚度。
16.一种制造用于半导体器件的SONOS结构的方法，包括以下步骤：
在所述半导体衬底上形成第一氧化膜；
通过在所述第一氧化膜上实施等离子体氮化过程而形成第一电荷屏障膜；
在所述第一电荷屏障膜上形成氮化膜；
在所述氮化膜上形成第二氧化膜；以及
通过在所述第二氧化膜上实施等离子体氮化过程而形成第二电荷屏障膜。
17.根据权利要求16所述的方法，其中，所述第一氧化膜的形成包括湿式氧化。
18.根据权利要求16所述的方法，其中，所述第二氧化膜的形成包括高温氧化。
19.根据权利要求16所述的方法，其中，实施所述第一等离子体硝化过程包括将所述第一氧化膜暴露于包含第一氮源气体的等离子体，处理时间为至少10秒。
20.根据权利要求19所述的方法，其中，实施所述第二等离子体硝化过程包括将所述第二氧化膜暴露于包含第二氮源气体的等离子体，处理的时间为至少10秒。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070051312 | 2007-05-28 | ||
| KR1020070051312A KR100880230B1 (ko) | 2007-05-28 | 2007-05-28 | 반도체 소자 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101315951A true CN101315951A (zh) | 2008-12-03 |
Family
ID=40087199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008101113641A Pending CN101315951A (zh) | 2007-05-28 | 2008-05-27 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080296743A1 (zh) |
| KR (1) | KR100880230B1 (zh) |
| CN (1) | CN101315951A (zh) |
| TW (1) | TW200849569A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097034A (zh) * | 2014-05-13 | 2015-11-25 | 三星电子株式会社 | 非易失性存储系统以及存储控制器的操作方法 |
| CN107482007A (zh) * | 2017-09-28 | 2017-12-15 | 睿力集成电路有限公司 | 存储器及其形成方法、半导体器件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585292A (en) * | 1995-02-03 | 1996-12-17 | Sharp Kabushiki | Method of fabricating a thin film transistor |
| JP4615456B2 (ja) | 1997-04-25 | 2011-01-19 | ペグレ・セミコンダクターズ・リミテッド・ライアビリティ・カンパニー | 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置 |
| JP4586219B2 (ja) * | 1999-09-17 | 2010-11-24 | ソニー株式会社 | 不揮発性半導体記憶装置の消去方法 |
| US6773999B2 (en) * | 2001-07-18 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Method for treating thick and thin gate insulating film with nitrogen plasma |
| US7566929B2 (en) * | 2002-07-05 | 2009-07-28 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof |
| US7029976B1 (en) * | 2005-01-21 | 2006-04-18 | Chartered Semiconductor Manufacturing. Ltd | Method for SONOS EFLASH integrated circuit |
| US20060166435A1 (en) * | 2005-01-21 | 2006-07-27 | Teo Lee W | Synthesis of GE nanocrystal memory cell and using a block layer to control oxidation kinetics |
| KR100716640B1 (ko) * | 2005-02-25 | 2007-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 절연막 및 그 형성방법 |
| KR100771923B1 (ko) * | 2005-09-12 | 2007-11-01 | 삼성전자주식회사 | 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법 |
| KR20070106155A (ko) * | 2006-04-28 | 2007-11-01 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조방법 |
-
2007
- 2007-05-28 KR KR1020070051312A patent/KR100880230B1/ko not_active IP Right Cessation
-
2008
- 2008-05-15 US US12/152,880 patent/US20080296743A1/en not_active Abandoned
- 2008-05-23 TW TW097119286A patent/TW200849569A/zh unknown
- 2008-05-27 CN CNA2008101113641A patent/CN101315951A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097034A (zh) * | 2014-05-13 | 2015-11-25 | 三星电子株式会社 | 非易失性存储系统以及存储控制器的操作方法 |
| CN107482007A (zh) * | 2017-09-28 | 2017-12-15 | 睿力集成电路有限公司 | 存储器及其形成方法、半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080296743A1 (en) | 2008-12-04 |
| KR100880230B1 (ko) | 2009-01-28 |
| TW200849569A (en) | 2008-12-16 |
| KR20080104477A (ko) | 2008-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7012299B2 (en) | Storage layer optimization of a nonvolatile memory device | |
| US7479425B2 (en) | Method for forming high-K charge storage device | |
| US7473589B2 (en) | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same | |
| TWI609480B (zh) | Non-volatile semiconductor memory and non-volatile semiconductor memory manufacturing method | |
| US20080012065A1 (en) | Bandgap engineered charge storage layer for 3D TFT | |
| EP1844492B1 (en) | Non-volatile nanocrystal memory and method therefor | |
| US7602011B2 (en) | Semiconductor memory device having charge storage layer and method of manufacturing the same | |
| JP2009267366A (ja) | 半導体記憶装置及びその製造方法 | |
| US20080169501A1 (en) | Flash memory device with hybrid structure charge trap layer and method of manufacturing same | |
| US20090057752A1 (en) | Non-volatile memory and method for manufacturing the same | |
| KR20080001352A (ko) | Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법 | |
| KR20080062739A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US7361560B2 (en) | Method of manufacturing a dielectric layer in a memory device that includes nitriding step | |
| US20140131716A1 (en) | Memory device and method for fabricating the same | |
| JP2011071334A (ja) | 不揮発性半導体記憶装置 | |
| CN101315951A (zh) | 半导体器件及其制造方法 | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2003282748A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20090256192A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP2005209931A5 (zh) | ||
| JP5421549B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7244652B2 (en) | Method of forming a split programming virtual ground SONOS memory | |
| US7785965B2 (en) | Dual storage node memory devices and methods for fabricating the same | |
| US20080149990A1 (en) | Memory system with poly metal gate | |
| US7777267B2 (en) | Manufacture method and structure of a nonvolatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081203 |