CN105097034A - 非易失性存储系统以及存储控制器的操作方法 - Google Patents

非易失性存储系统以及存储控制器的操作方法 Download PDF

Info

Publication number
CN105097034A
CN105097034A CN201510242148.0A CN201510242148A CN105097034A CN 105097034 A CN105097034 A CN 105097034A CN 201510242148 A CN201510242148 A CN 201510242148A CN 105097034 A CN105097034 A CN 105097034A
Authority
CN
China
Prior art keywords
storage unit
programming
memory controller
nonvolatile memory
predetermined storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510242148.0A
Other languages
English (en)
Other versions
CN105097034B (zh
Inventor
金经纶
尹翔镛
宋基焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105097034A publication Critical patent/CN105097034A/zh
Application granted granted Critical
Publication of CN105097034B publication Critical patent/CN105097034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Abstract

提供了一种非易失性存储系统以及存储控制器的操作方法。该非易失性存储系统包括存储控制器和具有多个存储单元的非易失性存储装置。存储控制器被构造为对时钟计数以生成当前时间、在断电状态下在所述多个存储单元中的预定存储单元中编程虚拟数据、当在断电状态之后出现上电状态时检测预定存储单元的电荷逸失，并基于检测到的电荷逸失来恢复当前时间。

Description

非易失性存储系统以及存储控制器的操作方法
本申请要求于2014年5月13号在韩国知识产权局提交的第10-2014-0057306号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
在此描述的本发明构思涉及半导体存储器，更具体地讲，涉及非易失性存储系统以及操作存储控制器的方法。
背景技术
半导体存储装置是一种利用半导体制造的存储装置，所述半导体例如但不限于硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)等。半导体存储装置通常被分类为易失性存储装置或非易失性存储装置。
易失性存储装置在断电时会丢失存储在其中的内容，其示例包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)等。相反，非易失性存储装置即使在断电时也会保留存储的内容，其示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)等。
在非易失性存储器中，尤其是闪存已经由于其固有的操作优势(诸如高存储容量、低噪声特性、低功耗和快的运行速度)而在多种多样的应用中被采用。例如，闪存通常被用作诸如智能电话和平板个人电脑等的移动系统中的存储介质。
闪存包括诸如浮栅存储单元和电荷捕获闪速(CTF)存储单元等的半导体元件。在这些半导体元件中，CTF存储单元可以捕获电荷存储层中的电荷以存储数据。换言之，可以通过改变存储层中捕获的电荷的量来设定CTF存储单元的阈值电压，并且可以根据所设定的阈值来存储数据。然而，在存储区中捕获的电荷会随着时间推移而泄露到通道层中，这会引起阈值电压从初始状态漂移(drift)。结果，存储在CTF存储单元中的数据会丢失。
发明内容
本发明构思的实施例的一方面在于提供一种非易失性存储系统，所述非易失性存储系统包括存储控制器和具有多个存储单元的非易失性存储装置。存储控制器被构造为对时钟计数以生成当前时间、在断电状态下在所述多个存储单元中的预定存储单元中编程虚拟数据、当在断电状态之后出现上电状态时检测预定存储单元的电荷逸失、并基于检测到的电荷逸失来恢复当前时间。
在示例性实施例中，电荷逸失表示预定存储单元的阈值电压随着时间推移的变化。
在示例性实施例中，所述多个存储单元被编程为多个编程状态中的一种编程状态，编程虚拟数据，使得预定存储单元被编程为所述多个编程状态中的最高编程状态。这里，最高编程状态是所述多个编程状态中的具有最高阈值电压分布的编程状态。
在示例性实施例中，非易失性存储装置被构造为执行多个程序循环以在存储控制器的控制下在预定存储单元中编程所述虚拟数据。这里，所述多个程序循环中的每个程序循环包括施加编程电压的编程步骤和施加用来验证最高编程状态的验证电压的验证步骤。
在示例性实施例中，预定存储单元是连接到同一条字线的存储单元。
在示例性实施例中，存储控制器被构造为选择同一条字线，连接到与所述同一条字线相邻的字线的存储单元具有擦除状态。
在示例性实施例中，存储控制器包括存储有关于编程消逝时间与电荷逸失之间的关系的信息的查找表。
在示例性实施例中，存储控制器被构造为基于查找表和检测到的电荷逸失来检测预定存储单元的编程消逝时间。
在示例性实施例中，存储控制器还包括存储有预定存储单元的编程时间信息的时间表。
在示例性实施例中，存储控制器被构造为基于时间表的预定存储单元的编程时间信息和检测到的编程消逝时间来恢复当前时间。
在示例性实施例中，时间表还包括所述多个存储单元的编程时间信息。存储控制器基于时间表和被恢复的当前时间来调节非易失性存储装置的多个读取电压。
在示例性实施例中，存储控制器被构造为基于预定存储单元的至少一个特性来检测电荷逸失。所述特性包括预定存储单元的阈值电压分布的峰值、下限值和谷值、导通单元的数量以及截止单元的数量中的至少一个。导通单元的数量是在向预定存储单元施加参考电压时导通的存储单元的数量。截止单元的数量是在向预定存储单元施加参考电压时截止的存储单元的数量。
在示例性实施例中，非易失性存储装置还包括至少一个虚设块，存储控制器被构造为选择所述至少一个虚设块中的一部分作为预定存储单元，并且在所选择的存储单元中编程虚拟数据。
在示例性实施例中，所选择的存储单元是连接到至少两条或更多条字线的存储单元。
在示例性实施例中，存储控制器被构造为检测预定存储单元的电荷逸失，并且基于检测到的电荷逸失的平均值和中间值中的一个值来恢复当前时间。
在示例性实施例中，多个存储单元是电荷捕获闪速存储单元。
在示例性实施例中，存储控制器包括对时钟计数以生成当前时间的计时器。
在示例性实施例中，从外部装置接收所述时钟。
在示例性实施例中，在存储控制器中生成所述时钟。
本发明构思的实施例的另一方面在于提供一种用于控制包括多个存储单元的非易失性存储装置的存储控制器的操作方法，所述方法包括如下步骤：在断电状态下，在多个存储单元当中的预定存储单元中编程虚拟数据；当在断电状态之后出现上电状态时，检测预定存储单元的电荷逸失；以及基于检测到的电荷逸失来恢复当前时间。
在示例性实施例中，在断电状态下在所述多个存储单元当中的预定存储单元中编程虚拟数据的步骤包括：将预定存储单元编程为多个编程状态中的最高编程状态。所述最高编程状态是所述多个编程状态中具有最高阈值电压分布的编程状态。
在示例性实施例中，在断电状态下在所述多个存储单元的预定存储单元中编程虚拟数据的步骤包括：选择预定字线，所述预定字线是连接到预定存储单元的字线。
在示例性实施例中，选择预定字线的步骤包括：选择字线作为预定字线，连接到与所述字线相邻的字线的存储单元处于擦除状态。
在示例性实施例中，在断电状态下在所述多个存储单元的预定存储单元中编程虚拟数据的步骤还包括：在预定存储单元中编程虚拟数据，在连接到与预定字线相邻的字线的存储单元中编程上虚拟数据和下虚拟数据。
在示例性实施例中，当在断电状态之后出现上电状态时检测预定存储单元的电荷逸失的步骤包括：基于预定存储单元的至少一种特性来检测电荷逸失。所述特性包括预定存储单元的阈值电压分布的峰值、下限值、谷值、导通单元的数量以及截止单元的数量中的至少一个。导通单元的数量是在向预定存储单元施加参考电压时导通的存储单元的数量。截止单元的数量是在向预定存储单元施加参考电压时截止的存储单元的数量。
在示例性实施例中，基于检测到的电荷逸失来恢复当前时间的步骤包括：基于存储有关于电荷逸失与编程消逝时间之间的关系的信息的查找表来恢复当前时间。
在示例性实施例中，所述方法还包括：基于被恢复的当前时间来调节非易失性存储装置的多个读取电压。
本发明构思的实施例的又一方面在于提供一种非易失性存储系统，所述非易失性存储系统包括：非易失性存储装置，包括多个存储单元；以及存储控制器，被构造为对时钟计数以生成当前时间，并且在所述多个存储单元当中的预定存储单元中周期性地编程虚拟数据。所述存储控制器还被构造为当在断电状态之后出现上电状态时，检测预定存储单元当中的最近被编程有虚拟数据的存储单元的电荷逸失。
在示例性实施例中，断电状态是电力突然丢失的结果。
在示例性实施例中，存储控制器被构造为在后台操作期间编程虚拟数据。
在示例性实施例中，存储控制器包括存储有关于电荷逸失与编程消逝时间之间的关系的信息的查找表。
在示例性实施例中，存储控制器被构造为基于查找表和检测到的电荷逸失来恢复当前时间。
在示例性实施例中，存储控制器被构造为周期性地检测其中编程有虚拟数据的存储单元的电荷逸失，并且基于周期性地检测到的电荷逸失来更新查找表。
本发明构思的实施例的再一方面在于提供一种非易失性存储系统，所述非易失性存储系统包括：非易失性存储装置，包括多个存储单元；以及存储控制器，被构造为对时钟计数以生成当前时间、当在断电状态之后出现上电状态时检测所述多个存储单元当中最近被编程的存储单元的电荷逸失，并基于检测到的电荷逸失来恢复当前时间。
附图说明
通过下面结合附图的详细的描述，以上和其它方面以及特征将变得明了，其中，贯穿多幅附图，除非另有说明，否则同样的附图标记指示同样的部件，在附图中：
图1是示意性示出根据发明构思的实施例的非易失性存储系统的框图；
图2是示意性示出在图1中示出的存储控制器的示例的框图；
图3是示意性示出在图1中示出的非易失性存储装置的示例的框图；
图4是示意性示出在图3中示出的存储单元阵列的第一存储块的示例的电路图；
图5是示出在图4中示出的存储单元的阈值电压分布的示例的图；
图6是示意性示出在图1中示出的存储控制器的操作方法的示例的流程图；
图7是描述在图6中示出的步骤S130时用于参考的图；
图8、图9、图10和图11是进一步详细描述在图6中示出的步骤S130时用于参考的图；
图12是示意性示出在图1中示出的编程消逝时间对比电荷逸失的查找表(LUT)(programelapsedtimetochargelosslookuptable)的示例的图；
图13是用来描述在图1中示出的存储控制器的操作示例的时序图；
图14是示意性示出根据发明构思的另一实施例的存储控制器的操作的流程图；
图15是描述在图14中示出的步骤S210时用于参考的框图；
图16、图17和图18是用来描述在图15中示出的虚拟数据的示例的图；
图19和图20是示意性示出在图15中示出的虚拟数据编程方法的示例的框图；
图21是用来描述在图14中示出的存储控制器的示例性操作的时序图；
图22是示意性示出在图1中示出的非易失性存储装置的编程操作的示例的图；
图23是示意性示出根据发明构思的另一实施例的非易失性存储系统的框图；
图24是示意性示出在图23中示出的存储控制器的操作的示例的流程图；
图25和图26是描述在图24中示出的步骤S310时用于参考的图；
图27是示意性示出根据发明构思的又一实施例的非易失性存储系统的框图；
图28是示意性示出在图27中示出的存储控制器的操作的示例的流程图；
图29是示意性示出根据发明构思的又一实施例的存储控制器的操作的流程图；
图30是示意性示出根据发明构思的实施例的包括非易失性存储系统的存储卡系统的框图；
图31是示出根据发明构思的实施例的包括非易失性存储系统的固态驱动的框图；以及
图32是示意性示出根据发明构思的实施例的包括非易失性存储系统的用户系统的框图。
具体实施方式
将参照附图详细地描述实施例。然而，发明构思可以以各种不同的形式来实施，并且不应该被解释为仅限于示出的实施例。而是，提供这些实施例作为示例使得本公开将是彻底的且完整的，这些实施例将把发明构思的概念充分地传达给本领域的技术人员。因此，没有描述与发明构思的一些实施例有关的已知的工艺、元件和技术。贯穿附图和书面描述，除非另有注明，否则同样的附图标记指示同样的元件，因此将不进行重复描述。在附图中，为了清楚起见，可夸大层和区域的尺寸和相对尺寸。
将理解的是，尽管在这里可使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离发明构思的教导的情况下，以下讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被命名为第二元件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在这里可使用诸如“在…下面”、“在…下方”、“下面的”、“在…之下”“在…上方”和“上面的”等的空间相对术语来描述如图中所示的一个元件或特征与另一个元件或特征的关系。将理解的是，除了在图中描绘的方位之外，空间相对术语还意在包含装置在使用中或操作中的不同方位。例如，如果将图中的装置翻转，则被描述为“在”其它元件或特征“下方”或“下面”或“之下”的元件将随后被定向为“在”另一个元件或特征“上方”。因此，示例性术语“在…下方”和“在…之下”可以包括“在…上方”和“在…下方”两种方位。所述装置可以被另行定位(旋转90度或者在其它方位)，并相应地解释这里使用的空间相对描述符。此外，还将理解的是，当层被称作“在”两个层“之间”时，该层可以是所述两个层之间的唯一层，或者也可以存在一个或更多个中间层。
在此使用的术语只是出于描述具体实施例的目的，并且不意图成为发明构思的限制。如在此使用的，除非上下文另外清楚地指出，否则单数形式的“一”、“一个(种)”和“所述(该)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如在此使用的，术语“和/或”包括一个或更多个相关所列的项目的任意组合和所有组合。另外，术语“示例性”意图表示示例或例证。
将理解的是，当元件或层被称作“在”另一元件或层“上”、“连接到”、“结合到”另一元件或层或者“与”另一元件或层“相邻”时，该元件或层可以直接在另一元件或层上、直接连接、直接结合到一元件或层或者与另一元件或层直接相邻，或者可以存在中间元件或中间层。相反，当元件被称作“直接在”另一元件或层“上”、“直接连接到”、“直接结合到”另一元件或层或者“与”另一元件或层“直接相邻”时，不存在中间元件或中间层。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(诸如在通用的字典中定义的术语)应该被解释为具有与它们在相关领域的上下文和/或本说明书中的意思一致的意思，并且将不理想化或过于形式化地解释。
控制非易失性存储装置的存储控制器可以感测包括在非易失性存储装置中的特定存储单元的阈值电压的变化，并基于感测到的变化来恢复计时器。此外，存储控制器可以基于编程消逝时间(programelapsedtime)和恢复的计时器(restoredtimer)来调节非易失性存储装置的读取电压。
图1是示意性示出根据本发明构思的实施例的非易失性存储系统的框图。参照图1，非易失性存储系统100包括存储控制器110和非易失性存储装置120。
在操作中，存储控制器110向非易失性存储装置120发送地址ADDR、命令CMD和控制信号CTRL，并且与非易失性存储装置120交换数据DATA。非易失性存储装置120响应于从存储控制器110接收的信号来存储数据，并且响应于从存储控制器110接收的信号向存储控制器110传输读取的数据。
本实施例的存储控制器110包括第一编程时间戳表PTS1、计时器111、计时器恢复单元112和编程消逝时间对比电荷逸失查找表(LUT)113。
第一编程时间戳表PTS1(在下文中，称作第一时间表)包括关于存储在非易失性存储装置120中的每页数据的编程时间信息。例如，编程时间信息表示对每页数据进行编程的时间。为了易于描述，假设第一时间表PTS1被构造为通过页单元(即，在逐页的基础上)来管理编程时间信息。然而，发明构思不限于此。例如，可以通过页单元、字线单元、子块单元、存储块单元等来管理编程时间信息。可以在上电时从非易失性存储装置120读出第一时间表PTS1。
计时器111可以基于来自外部装置(例如，主机、应用处理器(AP)等)的时间信息生成当前时间。可选择地，计时器111可以对时钟进行计数以生成当前时间。例如，时钟可以从外部装置提供或者可以在内部生成。计时器111可以用硬件来实现，和/或通过软件和/或固件来实现。来自计时器111的当前时间可以是绝对时间。可选择地，来自计时器111的当前时间可以是基于时间参考点的相对时间。
可以基于由计时器111生成的当前时间来存储在第一时间表PTS1中存储的编程时间信息。
存储控制器110可以基于第一时间表PTS1和计时器111来调节非易失性存储装置120的读取电压。作为操作示例，存储控制器110可以要求执行第一页的读取操作。在这种情况下，存储控制器110可以基于包括在第一时间表PTS1中的第一页的编程时间信息和从计时器111生成的当前时间来检测编程消逝时间。存储控制器110基于检测到的编程消逝时间来调节非易失性存储装置120中使用的多个读取电压的电平。
计时器恢复单元112可以恢复计时器111。例如，计时器111对时钟进行计数以生成当前时间。即，如果存储控制器110或非易失性存储系统100已经停止接收供电，即，处于断电状态(在此简称为断电)，则计时器111复位，或者不对断电期间的经过时间进行计数。然后，当电力在上电状态(在此简称为上电)恢复时，计时器恢复单元112通过检测预定存储单元(或，特定存储单元)的电荷逸失来检测包括在非易失性存储装置120中的预定存储单元(或，特定存储单元)的编程消逝时间。计时器恢复单元112可以基于预定存储单元(或，特定存储单元)的所检测到的编程消逝时间和编程时间信息来恢复计时器111的当前时间。随后将参照附图更充分地描述计时器恢复单元112的操作。
如前所述，在存储单元中可发生电荷逸失，这可导致该存储单元的阈值电压的变化。将参照图5更充分地描述电荷逸失。
编程消逝时间对比电荷逸失查找表(在下文中，称作LUT)113包括编程消逝时间对比电荷逸失的信息或电荷逸失对比编程消逝时间的信息。计时器恢复单元112基于LUT113来检测预定存储单元的编程消逝时间。
非易失性存储装置120含有第二编程时间戳表(在下文中，称作第二时间表)PTS2。存储控制器110周期地或随机地将第一时间表PTS1刷入(flush)到非易失性存储装置120中作为第二时间表PTS2。例如，第二时间表PTS2可以在空闲时间期间被存储在非易失性存储装置120的元区(metaarea)。
在发明构思的该实施例的情况下，当非易失性存储系统100断电然后再上电时，存储控制器110检测非易失性存储装置120的预定存储单元的电荷逸失，并且基于所检测到的电荷逸失来检测该预定存储单元的编程消逝时间。存储控制器110基于所检测到的编程消逝时间来恢复计时器111的当前时间。存储控制器110可以基于恢复的当前时间来调节非易失性存储装置120的读取电压，这可以提高非易失性存储系统100的可靠性。
图2是示意性示出在图1中示出的存储控制器的示例的框图。参照图1和图2，存储控制器110包括计时器111、计时器恢复单元112、LUT113、中央处理单元(CPU)114、SRAM115、ROM116、主机接口117、闪速接口118和第一时间表PTS1。组件111、112、113和PTS1已经在前面参照图1进行了详细描述，因此，这里省略对其的描述。
参照图1和图2，CPU114控制存储控制器110的总体操作。计时器111和计时器恢复单元112可以通过软件来实现，并且可以被CPU114驱动。
SRAM115可以用作存储控制器110的缓冲存储器、高速缓冲存储器、主存储器或工作存储器。在示例性实施例中，LUT113和第一时间表PTS1可以存储在SRAM115中。
ROM116以固件的形式存储存储控制器110的操作所需要的信息。计时器111、计时器恢复单元112和LUT113可以以固件的形式存储在ROM116中。
在示例性实施例中，计时器111、计时器恢复单元112和LUT113可以以软件(例如，程序代码)的形式存储在非易失性存储装置120的元区。在启动(boot)非易失性存储系统100时，存储控制器110可以读取存储在非易失性存储装置120中的程序代码，然后执行所读取的程序代码。启动存储控制器110时需要的信息(例如，映射表)和以上描述的组件可以存储在非易失性存储装置120的元区(未示出)。
存储控制器110可以经由主机接口117与外部装置(例如，主机、AP等)通信。例如，主机接口117可以实现为以下多种接口中的至少一种，诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式-MMC(eMMC)、外围组件互连(PCI)、PCI-E(PCI-express)、高级技术附件(ATA)、串行-ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强的小型磁盘接口(ESDI)、电子集成驱动器(IDE)、移动行业处理器接口(MIPI)、高速非易失性存储器(NVMe)、通用闪速存储器(UFS)等。存储控制器110可以通过闪速接口118与非易失性存储装置120通信。
图3是示意性示出在图1中示出的非易失性存储装置120的示例的框图。参照图1和图3，非易失性存储装置120包括存储单元阵列121、地址解码器122、控制逻辑和电压生成器块123以及输入/输出电路124。
在本发明构思的实施例中，提供了三维(3D)存储器阵列。3D存储器阵列以具有设置在硅基底上方的有源区的存储单元的阵列的一个或更多个物理级以及与这些存储单元的操作关联的电路中来单片地(monolithically)形成，其中，这样的关联电路在这样的基底上方或内部。术语“单片的(monolithical)”意为阵列的各个级(level)的层直接沉积在阵列的各个下面级的层上。
在本发明构思的实施例中，3D存储器阵列包括被垂直定向以使得至少一个存储单元位于另一存储单元上方的垂直的NAND串。所述至少一个存储单元可以包括电荷捕获层。每个垂直的NAND串可以包括位于存储单元上方的至少一个选择晶体管，所述至少一个选择晶体管具有与存储单元的结构相同的结构并且与存储单元一起单片地形成。
通过引用将下面的专利文献包含于此：第7,679,133号、第8,553,466号、第8,654,587号、第8,559,235号美国专利和第2011/0233648号美国专利公开，这些专利文献描述了用于三维存储器阵列的合适的构造，其中，三维存储器阵列被构造为多个级，所述多个级之间共享字线和/或位线。
存储单元阵列121包含多个存储块。每个存储块包括由多个存储单元形成的多个串。每个存储单元可以是存储一比特的单级单元或存储至少两比特的多级单元。在示例性实施例中，存储块可以具有三维结构。
地址解码器122通过字线WL、串选择线SSL和接地选择线GSL连接到存储单元阵列121。地址解码器122被构造为对从存储控制器110接收的地址ADDR的行地址进行解码，并且基于解码的行地址来选择字线WL、串选择线SSL和接地选择线GSL。在示例性实施例中，地址解码器122可以包括诸如行解码器、列解码器和地址缓冲器等的组件。
控制逻辑和电压生成器块123可以响应于来自存储控制器110的命令CMD和控制信号CTRL来控制地址解码器122和输入/输出电路124。控制逻辑和电压生成器块123可以生成非易失性存储装置120的操作所需要的多种电压。例如，控制逻辑和电压生成器块123可以生成多个选择的读取电压、多个未选择的读取电压、多个编程电压、多个通过电压、多个本地电压(localvoltage，局部电压)和多个擦除电压等。在示例性实施例中，控制逻辑和电压生成器块123可以根据存储控制器110的控制来调节选择读取电压。
输入/输出电路124通过位线BL连接到存储单元阵列121，并且与存储控制器110交换数据。在控制逻辑和电压生成器块123的控制下，输入/输出电路124从存储单元阵列121读取数据并将读取的数据输出到存储控制器110。输入/输出电路124从存储控制器110接收数据，并且根据控制逻辑和电压生成器块123的控制将接收的数据写入存储单元阵列121。例如，输入/输出电路124可以执行回写式(copy-back)操作。
虽然未示出，但是输入/输出电路124可以包括诸如页缓冲器(或，页寄存器)、列选择器、数据缓冲器、全局缓冲器等的组件。可选择地，虽然未示出，但是输入/输出电路124可以包括诸如灵敏放大器、写入驱动器、列选择器、数据缓冲器等的组件。
图4是示意性示出在图3中示出的存储单元阵列的第一存储块的示例的电路图。在图4中，示出了第一存储块BLK1。然而，发明构思不限于此。其余的存储块可以具有与第一存储块的结构相同的结构。
参照图3和图4，第一存储块BLK1包括多个单元串CS11、CS21、CS12和CS22。单元串CS11、CS21、CS12和CS22沿行方向和列方向布置并形成行和列。
每个单元串CS11、CS21、CS12和CS22包括多个单位晶体管。单位晶体管包括串选择晶体管SST、多个存储单元MC1至MC8以及接地选择晶体管GST。在每个单元串中，串选择线SSL连接串选择晶体管SST。串选择线SSL分为第一串选择线SSL1和第二串选择线SSL2。在每个单元串中，存储单元MC1至MC8分别连接到字线WL1至WL8。在相同高度处的字线共同互连。在每个单元串中，接地选择线连接接地选择晶体管GST。每个单元串连接在位线和共源线CSL之间。即，在每个单元串中，串选择晶体管SST连接到位线BL，接地选择晶体管GST连接到共源线CSL。
同一列中的单元串连接到同一位线。例如，第一位线BL1与单元串CS11和CS21连接。第二位线BL2与单元串CS12和CS22连接。
同一行中的单元串连接到同一串选择线。例如，第一串选择线SSL1与单元串CS11和CS12连接。第二串选择线SSL2与单元串CS21和CS22连接。
多个单元串CS11、CS12、CS21和CS22在与基底(未示出)垂直的方向上堆叠。例如，接地选择晶体管GST、存储单元MC1至MC8以及串选择晶体管SST在与基底垂直的方向上堆叠。存储单元MC1至MC8可以是电荷捕获闪速(CTF)存储单元。CTF存储单元的阈值电压可以随着时间推移而改变。这是因为存储在每个CTF存储单元的电荷存储层中的电荷随着时间推移而移动到通道层中。CTF存储单元的这个物理特性被称作IVS(InitialVerifyShift，初始验证移位)。将参照图5更充分地描述IVS(初始验证移位)。
图4中示出的第一存储块BLK1是示例性的，本发明构思不限于此。例如，单元串的行的数量可以相对于图4的单元串的行的数量增加或减少。随着单元串的行的数量变化，连接到单元串的行的串选择线的条数或地选择线的条数以及连接到位线的单元串的数量也可改变。
单元串的列的数量可以相对于图4的单元串的列的数量增加或减少。随着单元串的列的数量变化，连接到单元串的列的位线的条数和连接到串选择线的单元串的数量也会改变。
单元串的高度可以相对于图4的单元串的高度增加或降低。例如，可以增加或减少在每个单元串中堆叠的存储单元的数量。在这种情况下，字线的条数也会改变。例如，可以增加每个单元串中的接地选择晶体管的数量或串选择晶体管的数量。在这种情况下，接地选择线的条数或串选择线的条数也会改变。如果增加接地选择晶体管的数量或串选择晶体管的数量，则可以如存储单元的堆叠结构一样堆叠接地选择晶体管或串选择晶体管。
在示例实施例中，执行读取操作和写入操作可以以行为管理单位(managementunit)或单位(unit)执行。可以通过选择性地激活串选择线SSL1和SSL2以行为管理单位或单位来选择单元串CS11、CS21、CS12和CS22。
在单元串的被选择的行中，可以以页为管理单位或单位来执行读取操作和写入操作。所述页可以是连接到同一条字线的存储单元的行。在单元串的被选择的行中，可以由字线WL1至WL8来选择存储单元作为页单元。
图5是示出在图4中示出的存储单元的阈值电压分布的示例的图。这里，将参照图5来描述IVS(初始验证移位)。为了易于描述，假设包括在非易失性存储装置120中的存储单元都是存储三比特的三级单元(TLC，三层单元)。然而，本发明构思不限于此。例如，每个存储单元可以是存储一比特的单级单元(SLC，单层单元)或者存储两比特或四比特或更多比特的多级单元(MLC，多层单元)。另外，每个存储单元的操作模式可以可变化地切换成SLC或MLC。
参照图4和图5，将存储单元编程为具有擦除状态E以及第一编程状态P1至第七编程状态P7中的一个状态。例如，基于第一验证电压Vvfy1至第七验证电压Vvfy7而将存储单元编程为具有擦除状态E和第一编程状态P1至第七编程状态P7中的一个状态。
存储单元的阈值电压可以在存储单元被编程之后随着时间推移而变化。例如，被编程为具有第七编程状态P7的存储单元可以在存储单元被编程之后随着时间推移而重新分布以形成编程状态P7＇。例如，被编程为具有第七编程状态P7的存储单元的阈值电压比第七验证电压Vvfy7高。被编程为具有第七编程状态P7的存储单元的阈值电压可以随着时间推移而变得比第七验证电压Vvfy7低。因此，被编程为具有第七编程状态P7的存储单元的阈值电压可以随着时间推移而形成编程状态P7＇。类似地，第一编程状态P1至第六编程状态P6可以随着时间推移而以相同的方式改变为编程状态P1＇至P6＇。即，因为存储在每个存储单元的电荷存储层中的电荷随着时间推移而移动到通道层，所以存储单元的阈值电压降低。存储单元的这种物理特性被称作初始验证移位(IVS，InitialVerifyShift)。为了易于描述，将假设“电荷逸失”表示由IVS导致的每个存储单元的阈值电压的变化。即，电荷逸失可以表示阈值电压的变化或从电荷存储层移动到通道层的电荷的变化。
从阈值电压因IVS而变化的存储单元读取的数据中可能包括错误。例如，非易失性存储装置120可以利用第一选择读取电压Vrd1至第七选择读取电压Vrd7来感测存储单元的编程状态P1至P7。经过一段时间之后，编程状态P1至P7由于IVS而移位到编程状态P1＇至P7＇。如果在以上描述的条件下利用第一选择读取电压Vrd1至第七选择读取电压Vrd7来执行读取操作，则读取的数据可能包括错误。在这种情况下，所读取的数据中的错误为不能够被错误校正编码引擎(未示出)校正的错误。
为了禁止(inhibit)上述问题的发生，存储控制器110可以在第一时间表PTS1中存储并管理编程时间信息，并且基于第一时间表PTS1和计时器111来检测编程消逝时间。此外，存储控制器110可以基于编程消逝时间来调节非易失性存储装置120的选择读取电压，从而能够防止或最小化因IVS导致的错误。
如参照图1所述，计时器111可以对时钟进行计数，以生成当前时间。如果非易失性存储系统100或存储控制器110断电，则计时器111复位或不检测断电消逝时间。在这种情况下，当非易失性存储系统100断电然后再上电时，存储控制器110不能生成正确的当前时间。
图6是示意性示出在图1中示出的存储控制器的操作方法的示例的流程图。参照图1和图6，在步骤S110中，使存储控制器110断电。此时，存储控制器110可以在正常断电状态(即，与突然断电状态相比)下执行正常断电操作。对于存储控制器110的正常终止来说，正常断电操作可以是存储在缓冲存储器中的元数据(例如，映射表、时间表等)被刷入到非易失性存储装置120中的操作。
在步骤S120中，对存储控制器110上电。例如，可以在非易失性存储系统100断电之后经过特定时间(例如，断电消逝时间)时，再次对非易失性存储系统100上电。
在步骤S130中，存储控制器110可以检测预定存储单元(或，特定存储单元)的电荷逸失。例如，预定存储单元可以是在非易失性存储系统100断电之前刚刚被编程(或，最近被编程)的存储单元。可选择地，预定存储单元可以是连接到给定字线(例如，在非易失性存储系统100断电之前刚刚被编程(或，最近被编程)的字线)的存储单元。可选择地，预定存储单元可以是连接到至少两条给定字线的存储单元。
在示例性实施例中，存储控制器110可以基于诸如对导通单元或截止单元进行计数、对下限值、谷值和峰值进行测量等的方案来检测电荷逸失。将参照图8至图11更充分地描述用来检测电荷逸失的方案的示例。
在步骤S140中，存储控制器110利用由此检测到的电荷逸失和LUT113来确定预定存储单元的编程消逝时间。
例如，LUT113包括电荷逸失对比编程消逝时间的信息。存储控制器110利用检测到的电荷逸失和LUT113来确定预定存储单元的编程消逝时间。在示例性实施例中，编程消逝时间可以表示从预定存储单元被编程时的时间点到当前时间的一段时间。
在步骤S150中，存储控制器110基于确定的编程消逝时间和第一时间表PTS1来恢复当前时间。例如，第一时间表PTS1可以包括预定存储单元的编程时间信息。存储控制器110可以通过将确定的编程消逝时间加到存储在第一时间表PTS1中的预定存储单元的编程时间信息来恢复当前时间。
在示例性实施例中，当非易失性存储系统100上电时，存储控制器110从非易失性存储装置120读取第二时间表PTS2并且将第二时间表PTS2存储在SRAM115中作为第一时间表PTS1。
根据以上描述的本发明构思的实施例，当非易失性存储系统100上电或复位时，能够利用预定存储单元的电荷逸失来恢复当前时间。因此，由于存储控制器110基于恢复的当前时间来检查存储单元的编程消逝时间，所以减少了由于IVS而导致的错误。因此，能够提供可靠性提高的存储控制器。
图7是描述在图6中示出的步骤S130时用于参考的图。为了易于描述，在图7中示出了包括在存储单元阵列121中的多个存储块的第一存储块BLK1。另外，将假设第一存储块BLK1包括在非易失性存储系统100断电之前刚刚被编程(或，最近编程)的存储单元。然而，本发明构思不限于此。
参照图4和图7，第一存储块BLK1可以连接到第一字线WL1至第八字线WL8。如参照图4所描述的，第一字线WL1至第八字线WL8可以连接到多个存储单元。非易失性存储系统100可以在第一存储块BLK1中编程数据。此时，被编程的数据可以是用户数据。可选择地，被编程的数据可以包括用户数据和备份数据。
非易失性存储系统100按照页单元来编程数据。例如，非易失性存储系统100可以从连接到第一字线WL1的存储单元到连接到第八字线WL8的存储单元顺序地执行编程操作。非易失性存储系统100可以基于诸如高速编程(HIP)、一次性编程、阴影编程(shadowprogramming)、重新编程等的多个编程方案中的任意方案来执行编程操作。
在图7中，连接到第三字线WL3的存储单元可以是在非易失性存储系统100断电之前最近编程的存储单元。此时，存储控制器110可以将连接到第三字线WL3的存储单元确定为预定存储单元(或，特定存储单元)。
图8至图11是进一步详细描述图6中的步骤S130时用于参考的图。例如，将参照图8来描述对导通单元/截止单元(oncells/offcells)计数的方法，将参照图9来描述测量下限值的方法，将参照图10来描述测量峰值的方法以及将参照图11来描述测量谷值的方法。
参照图1、图7和图8，在提供了电力之后，存储控制器110检测预定存储单元的电荷逸失。例如，如参照图7所述，预定存储单元可以是连接到第三字线WL3的存储单元。当非易失性存储系统100上电时，连接到第三字线WL3的每个存储单元可以具有编程状态P1＇至P7＇中的一种状态。
存储控制器110针对预定存储单元执行导通单元/截止单元计数操作。例如，存储控制器110基于参考电压Voc读取预定存储单元一次。参考电压Voc可以是用于导通单元/截止单元计数操作的读取电压。存储控制器110检测均具有比参考电压Voc低的阈值电压的存储单元(即，导通单元)的数量。可选择地，存储控制器110检测均具有比参考电压Voc高的阈值电压的存储单元(即，截止单元)的数量。
在示例性实施例中，参考电压Voc可以比与第七编程状态P7(参照图5)对应的阈值电压分布的下限值高，并且比与第六编程状态P6对应的阈值电压分布的上限值高。然而，发明构思不限于此。例如，参考电压Voc可以被包括在与多个编程状态对应的阈值电压分布的范围中。
存储控制器110可以基于由此检测到的导通单元/截止单元的数量来检测电荷逸失。例如，电荷逸失随着导通单元(oncells)的数量增加而变大。类似地，电荷逸失随着截止单元的数量减少而变大。存储控制器110可以包括其中存储有关于电荷逸失对比导通单元/截止单元的数量的信息的导通单元对比电荷逸失查找表(未示出)。存储控制器110可以基于导通单元对比电荷逸失查找表来检测电荷逸失。
参照图1、图7和图9，在恢复电力之后，存储控制器110检测预定存储单元的电荷逸失。例如，存储控制器110检测对应于第七编程状态P7的阈值电压分布的下限值与对应于第七编程状态P7＇的阈值电压分布的下限值之间的差。在此，第七编程状态P7＇可以是通电之后的编程状态。例如，第七编程状态P7的阈值电压分布的下限值可以是第一值V1，第七编程状态P7＇的阈值电压分布的下限值可以是第二值V2。存储控制器110将第一值V1和第二值V2之间的差(V1-V2)确定为电荷逸失。
例如，第七编程状态P7的阈值电压分布的下限值可以是用来验证第七编程状态P7的第七验证电压Vvfy7(参照图5)。例如，存储控制器110读取预定存储单元n(n是自然数)次以检测第七编程状态P7＇的阈值电压分布的下限值。
参照图9来描述检测第七编程状态P7的阈值电压分布的下限值。然而，本发明构思不限于此。例如，很好理解的是，本发明构思可应用于检测其它编程状态的下限值。
参照图1、图7和图10，在恢复电力之后，存储控制器110检测预定存储单元的电荷逸失。例如，存储控制器110检测第七编程状态P7和P7＇的峰值之间的差。这里，第七编程状态P7＇可以是通电之后的编程状态。例如，第七编程状态P7的峰值可以是第一峰值Vp1，第七编程状态P7＇的峰值可以是第二峰值Vp2。存储控制器110将第一峰值Vp1和第二峰值Vp2之间的差(Vp1-Vp2)确定为电荷逸失。
参照图1、图7和图11，在上电之后，存储控制器110检测预定存储单元的电荷逸失。例如，预定存储单元可以具有图11中示出的阈值电压分布。与理想编程状态P1至P7不同，图11中示出的编程状态P11至P17可以与存储单元的实际阈值电压分布对应。
存储控制器110检测关于第六编程状态P16和第七编程状态P17的谷值。关于预定存储单元的第六编程状态P16和第七编程状态P17之间的谷值可以是第一谷值Vv1。然后，存储控制器110在经过一段时间之后(即，在通电之后)检测关于预定存储单元的第六编程状态P16＇和第七编程状态P17＇之间的谷值。关于预定存储单元的第六编程状态P16＇和第七编程状态P17＇之间的谷值可以是第二谷值Vv2。因为预定存储单元的阈值电压随着时间推移而变化，所以第二谷值Vv2可以比第一谷值Vv1低。存储控制器110将第一谷值Vv1和第二谷值Vv2之间的差(Vv1-Vv2)确定为电荷逸失。
如参照图8至图11所述，存储控制器110可以基于诸如对导通单元/截止单元进行计数、对下限值、谷值或峰值进行检测等的各种方案来检测关于预定存储单元的电荷逸失。然而，本发明构思不限于此。可以对检测预定存储单元的电荷逸失的方案进行各种变形或改变。
在示例性实施例中，存储控制器110可以读取预定存储单元n(n是自然数)次以执行诸如检测下限值、谷值、峰值等的检测操作。为了上述检测操作而执行的存储控制器110的读取操作可以与正常读取操作不同。例如，用来读取存储在非易失性存储装置120中的数据以执行以上描述的检测操作的读取电压可以与正常读取操作的读取电压不同。
图12是示意性示出在图1中示出的LUT的示例的图。将参照图12来描述图6中示出的步骤S130。参照图1、图6和图12，LUT113包括电荷逸失对比编程消逝时间T_pe的信息。例如，LUT113包括关于多个电荷逸失CL1至CLn和多个编程消逝时间T_pe1至T_pen的信息。存储控制器110可以基于参照图8至图11所描述的方法来检测预定存储单元的电荷逸失CL。如果检测到的电荷逸失CL为第一电荷逸失CL1，则存储控制器110选择第一编程消逝时间T_pe1作为编程消逝时间。如果检测到的电荷逸失CL为第二电荷逸失CL2，则存储控制器110选择第二编程消逝时间T_pe2作为编程消逝时间。
换言之，在预定存储单元的阈值电压的变化为大约40mV的情况下，编程消逝时间可以为大约100秒。类似地，在预定存储单元的阈值电压的变化为大约80mV的情况下，编程消逝时间可以为大约1000秒。图12中示出的值可以是示例性的，发明构思不限于此。包括在LUT113中的编程消逝时间的值和电荷逸失的值可以根据存储单元的特性而不同地改变。
在示例性实施例中，存储控制器110可以基于检测到的预定存储单元的编程消逝时间和编程时间信息来恢复计时器111的当前时间。
根据以上描述的发明构思的实施例，当上电时，存储控制器110可以检测预定存储单元(即，在切断电力之前刚被编程的存储单元或最近编程的存储单元)的电荷逸失，并且基于检测到的电荷逸失来恢复当前时间。因此，可以实现可靠性提高的存储控制器。
图13是在描述图1中示出的存储控制器的操作示例时用于参考的时序图。参照图1和图13，计时器111生成当前时间。例如，计时器111从t0开始对时钟进行计数以生成当前时间。在t1时对预定存储单元编程。如上所述，预定存储单元可以是存储用户数据的存储单元。预定存储单元可以是在断电之前刚被编程(或，最近被编程)的存储单元。
第一时间表PTS1包括在t1时(当对预定存储单元编程时)的时间信息。预定存储单元在t1时的电荷逸失是CL0(即，“0”)。非易失性存储系统100在t2时断电。在t3时对非易失性存储系统100再次供电。由于计时器111在断电期间复位或者不对时钟进行计数，所以计时器111不生成t3的准确时间。
根据以上描述的发明构思的实施例，存储控制器110可以在t3时(当供电时)检测预定存储单元的电荷逸失CL2。存储控制器110可以基于LUT113和检测到的电荷逸失CL2来检测从t1(即，当对预定存储单元编程的时间点)开始的编程消逝时间T_pe。存储控制器110可以基于检测到的编程消逝时间T_pe和第一时间表PTS1来恢复在t3(即，当前时间)的准确的当前时间。
图14是示意性示出根据本发明构思的另一实施例的存储控制器的操作的示例的流程图。参照图1和图14，在步骤S210中，存储控制器110在断电时执行正常的断电操作。例如，在断电时，存储控制器110可以将存储在SRAM115中的信息(即，诸如映射表、第一时间表PTS1等的信息)刷入到非易失性存储装置120中。例如，存储控制器110可以在正常断电操作期间在预定存储单元(或，特定存储单元)中编程虚拟数据。在示例性实施例中，预定存储单元(或，特定存储单元)可以包括连接到包括在预定存储块(或，特定存储块)中的预定字线(或，特定字线)的存储单元。在其它的示例性实施例中，预定字线和预定存储块可以是预先考虑它们的位置、它们的物理特性、它们的编程/擦除周期的次数等的字线和存储块。
在示例性实施例中，在编程虚拟数据之后，存储控制器110可以检查存储有虚拟数据的预定存储单元的特性。这样的特性的示例包括导通单元的数量、截止单元的数量以及阈值电压分布的下限值、谷值和/或峰值。检查的信息可以存储在非易失性存储装置120的元区中。在上电时，存储控制器110基于存储单元的存储在元区的特性来检测电荷逸失。例如，存储控制器110比较存储单元的存储在元区的特性和存储单元的上电之后的特性，以检测电荷逸失。
为了易于描述，将假设预定存储单元是连接到预定字线的存储单元。然而，本发明构思不限于此。例如，预定存储单元可以是包括在预定存储块中的存储单元或包括在预定页中的存储单元(即，来自于连接到预定串选择线的单元串中所包括的存储单元当中的，连接到预定字线的存储单元)。
步骤S220至S250与前面描述的图6中示出的步骤S120至S150基本相同，因此省略对其的描述。
根据以上描述，存储控制器110在断电时可以执行正常的断电操作。在断电时，存储控制器110可以在预定存储单元(即，连接到预定字线的存储单元)中编程虚拟数据。当非易失性存储系统100上电时，存储控制器110可以检测预定存储单元的电荷逸失，并且基于检测到的电荷逸失来恢复计时器111的当前时间。在示例性实施例中，存储控制器110可以比较预定存储单元在正常断电操作时检查的特性和预定存储单元在上电之后的特性，以检测电荷逸失。
图15是用于描述在图14中示出的步骤S210的框图。参照图1、图14和图15，可以使非易失性存储系统100断电。此时，存储控制器110可以执行正常的断电操作。在示例性实施例中，存储控制器110可以在预定存储单元中写入虚拟数据DT_d。虚拟数据DT_d可以是被编程以在上电时检测预定存储单元的电荷逸失的数据。
如图15所示，预定存储单元可以是连接到第一存储块BLK1的第三字线WL3的存储单元。即，第三字线WL3可以是预定字线。存储控制器110可以在正常断电操作期间在预定存储单元中编程虚拟数据DT_d。例如，第一存储块BLK1可以是用户块。可选择地，第一存储块BLK1可以是被指定为写入虚拟数据DT_d的虚设块。
虽然图中未示出，但是预定存储单元可以是连接到第三字线WL3的存储单元的一部分。即，可以按照页单元来设置虚拟数据DT_d和预定存储单元。
发明构思的实施例被示例性示出为预定存储单元连接到第三字线WL3。然而，本发明构思不限于此。
图16至图18是用于描述在图15中示出的虚拟数据的示例的图。参照图15和图16，基于虚拟数据DT_d来将预定存储单元(即，连接到第三字线WL3的存储单元)编程为具有擦除状态E和多个编程状态P1至P7中的一种状态。例如，可以基于第一验证电压Vvfy1至第七验证电压Vvfy来将预定存储单元编程为具有擦除状态E和编程状态P1至P7中的一种状态。
在这种情况下，擦除状态E和编程状态P1至P7中的每个状态均可以包括相同数量的存储单元。例如，均具有擦除状态E的存储单元的数量、均具有第一编程状态P1的存储单元的数量、均具有第二编程状态P2的存储单元的数量、均具有第三编程状态P3的存储单元的数量、均具有第四编程状态P4的存储单元的数量、均具有第五编程状态P5的存储单元的数量、均具有第六编程状态P6的存储单元的数量以及均具有第七编程状态P7的存储单元的数量彼此相等。即，可以确定虚拟数据DT_d来使得擦除状态和多个编程状态中的每个状态均包括相同数量的存储单元。在示例性实施例中，虚拟数据DT_d是由存储控制器110随机化的数据。
在上电时，存储控制器110可以检测被如上所述地编程的预定存储单元的电荷逸失，并基于检测到的电荷逸失来恢复当前时间。
参照图15和图17，基于虚拟数据DT_d＇来将预定存储单元编程为具有第七编程状态P7。换言之，将预定存储单元编程为多个编程状态P1至P7中的最高编程状态(例如，具有最高阈值电压的编程状态)。可以确定虚拟数据DT_d＇，使得预定存储单元具有最高编程状态。可以利用第七验证电压Vvfy7来将预定存储单元编程为具有虚拟数据DT_d＇。
在示例性实施例中，因IVS导致的阈值电压的变化会随着预定存储单元的阈值电压的增大而增大。如果预定存储单元的阈值电压的变化增大，则检测到的电荷逸失的错误或被恢复的当前时间的错误减少。换言之，存储控制器110确定虚拟数据来使预定存储单元具有最高编程状态，从而减少了被恢复的当前时间的错误。
参照图1、图15和图18，存储控制器110在正常断电操作时将预定存储单元编程为虚拟编程状态P_d。例如，第七验证电压Vvfy7可以是用于验证第七编程状态P7(即，最高编程状态)的电压。利用比第七验证电压Vvfy7高的虚拟验证电压Vvfy_d对预定存储单元编程。在示例性实施例中，编程状态P_d可以比第七编程状态P7高。即，具有编程状态P_d的存储单元的阈值电压可以比具有编程状态P1至P7的存储单元的阈值电压高。换言之，可以确定虚拟数据DT_d＇＇来使预定存储单元被编程为具有这样的阈值电压的编程状态P_d，所述阈值电压比具有编程状态P1至P7的存储单元的阈值电压高。
即，因为预定存储单元被编程为编程状态P_d，所以当通电时可以减少预定存储单元的电荷逸失的错误和被恢复的当前时间的错误。
图19和图20是示意性示出在图15中示出的虚拟数据编程方法的另一实施例的框图。参照图1、图15、图19和图20，存储控制器110可以在正常断电操作期间在预定存储单元中写入虚拟数据DT_d。即，如图19所示，存储控制器110将连接到第三字线WL3的存储单元编程为第七编程状态P7。例如，存储控制器110基于第七验证电压Vvfy7来对连接到第三字线WL3的存储单元编程。在示例性实施例中，虚拟数据DT_d不限于图19所示的虚拟数据DT_d。例如，虚拟数据DT_d可以被不同地改变为参照图15至图18描述的虚拟数据DT_d、DT_d＇、DT_d＇＇的类型。
在示例性实施例中，预定存储单元可以是连接到第三字线WL3的存储单元。可选择地，预定存储单元可以是连接到第三字线WL3的存储单元的一部分。预定存储单元可以不限于连接到第三字线WL3的存储单元，它们可以根据存储单元的特性、字线的位置等来进行各种改变。
存储控制器110在与预定字线(即，连接到预定存储单元或预定页的字线)相邻的字线中编程上虚拟数据DT_d+1和下虚拟数据DT_d-1。例如，预定存储单元可以是连接到第三字线WL3的存储单元。存储控制器110在连接到第三字线WL3的存储单元中编程虚拟数据DT_d。存储控制器110在与第三字线WL3相邻的上字线(例如，WL4)中编程上虚拟数据DT_d+1。存储控制器110在与第三字线WL3相邻的下字线(例如，WL2)中编程下虚拟数据DT_d-1。
在示例性实施例中，上字线可以表示在与预定字线相邻的字线中相对更靠近串选择线的字线，下字线可以表示在与预定字线相邻的字线中相对更靠近接地选择线的字线。
如图20所示，上虚拟数据DT_d+1和下虚拟数据DT_d-1可以包括与擦除状态E对应的数据。在这种情况下，存储控制器110选择预定字线，使得上字线WL4和下字线WL2变为擦除状态。即，存储控制器110选择其上字线和下字线处于擦除状态的预定字线，并且在连接到所选择的预定字线的存储单元中编程虚拟数据DT_d。在这种情况下，连接到上字线和下字线以及预定字线的存储单元具有图20所示的阈值电压分布。在示例性实施例中，存储控制器110在上字线和下字线上不执行编程操作，使得连接到上字线或下字线的存储单元中的每个均具有擦除状态E。
存储控制器110不仅在正常断电操作时在预定存储单元中编程虚拟数据，而且在与预定字线相邻的上字线和下字线中编程上虚拟数据和下虚拟数据。根据该编程过程，预定存储单元的电荷逸失会在断电期间增大。因此，减少了预定存储单元的电荷逸失的错误和被恢复的当前时间的错误。
图21是用于描述在图14中示出的存储控制器的操作的示例的时序图。参照图1、图14和图21，计时器111生成当前时间。例如，计时器111从t0开始对时钟计数以生成当前时间。在t2时，使非易失性存储系统100断电。此时，存储控制器110执行正常的断电操作。例如，存储控制器110在t2时在预定存储单元中编程虚拟数据。存储控制器110将编程虚拟数据时的t2的信息存储在第一时间表PTS1中。
然后，在t3时，非易失性存储系统100上电。此时，存储控制器110检测预定存储单元的电荷逸失CL3，并且基于LUT113和检测到的电荷逸失CL3来检测编程消逝时间T_pe。存储控制器110基于检测到的编程消逝时间T_pe和存储在第一时间表PTS1中的t2的信息来恢复t3的准确当前时间。
在示例性实施例中，图21中示出的编程消逝时间T_pe可以等于断电消逝时间。
图22是示意性示出在图1中示出的非易失性存储装置的编程操作的示例的图。参照图1和图22，图22的第一部分是示出在高速编程中执行的编程操作的曲线。图22的第二部分是示出编程虚拟数据DT_d(参照图16)的操作的曲线。
参照图22的第一部分，非易失性存储装置120通过多次程序循环(programloop)来执行编程操作。每次程序循环包括向选择的字线施加编程电压的写入步骤和对被编程的存储单元进行验证的验证步骤。每当程序循环结束，在写入步骤中施加的编程电压增加预定水平ΔVpgm1。例如，非易失性存储装置120向所选择的字线施加第一开始编程电压Vpgm1。然后，非易失性存储装置120顺序地施加第一验证电压Vvfy1至第七验证电压Vvfy7以验证连接到所选择的字线的被选择的存储单元是否被正常编程。在示例性实施例中，第一验证电压Vvfy1至第七验证电压Vvfy7可以是用来验证第一编程状态P1至第七编程状态P7的电压。
然后，非易失性存储装置120重复地执行程序循环，直到被选择的存储单元通过了编程。
参照图22的第二部分，非易失性存储装置120通过多次程序循环来编程虚拟数据DT_d。例如，可以确定虚拟数据DT_d，使得预定存储单元具有如图16所示的第七编程状态P7。非易失性存储装置120向与预定存储单元连接的所选择的字线施加第二开始编程电压Vpgm2。然后，非易失性存储装置120向所选择的字线施加第七验证电压Vvfy7，以确定预定存储单元是否通过了编程。然后，非易失性存储装置120重复地执行程序循环，直到预定存储单元通过了编程。
如上所述，非易失性存储装置120在高速编程操作的验证步骤期间施加第一验证电压Vvfy1至第七验证电压Vvfy7。相反，非易失性存储装置120在关于虚拟数据DT_d的编程操作的验证步骤期间仅施加第七验证电压Vvfy7。另外，在编程虚拟数据DT_d时施加的第二开始编程电压Vpgm2比在执行高速编程操作时施加的第一开始编程电压Vpgm1高。此外，第二开始编程电压Vpgm2的增量ΔVpgm2可以大于第一开始编程电压Vpgm1的增量ΔVpgm1。
本发明构思的精神和范围不限于以上描述的编程操作。例如，可以将编程虚拟数据时使用的验证电压设定为比第七验证电压Vvfy7高。可选择地，可以用与第七验证电压Vvfy7不同的验证电压来代替编程虚拟数据时使用的验证电压。
图23是示意性示出根据本发明构思的另一实施例的非易失性存储系统的框图。参照图23，非易失性存储系统200包括存储控制器210和非易失性存储装置220。存储控制器210包括第一时间表PTS1、计时器211、计时器恢复单元212和LUT213。非易失性存储装置220包括第二时间表PTS2和虚设块BLK_d。存储控制器210向非易失性存储装置220传输地址ADDR、命令CMD和控制信号CTRL。存储控制器210与非易失性存储装置220交换数据。
在前面参照图1描述了第一时间表PTS1、计时器211、计时器恢复单元212、LUT213和第二时间表PTS2，省略对它们的描述。
在图23中示出的非易失性存储装置220与在图1中示出的装置120的不同之处在于包括虚设块BLK_d。虚设块BLK_d可以是非易失性存储装置220所包括的多个存储块当中被预定为存储虚拟数据DT_d的存储块。
在正常断电操作时，存储控制器210在至少一个虚设块BLK_d中编程虚拟数据DT_d。然后，当非易失性存储系统200上电时，存储控制器210基于其中编程有虚拟数据DT_d的虚设块BLK_d来检测电荷逸失。存储控制器210基于检测到的电荷逸失来恢复当前时间。由于存储控制器210以与参照图1至图22所描述的方式相同的方式来执行电荷逸失检测操作和当前时间恢复操作，因此省略对其的描述。
图24是示意性示出在图23中示出的存储控制器的操作的示例的流程图。参照图23和图24，在步骤S310中，存储控制器210在正常断电操作期间在至少一个虚设块中编程虚拟数据DT_d。例如，存储控制器210可以在多个虚设块BLK_d中的一个虚设块中编程虚拟数据DT_d。可选择地，存储控制器210在多个虚设块BLK_d中的一个虚设块中编程至少两个或更多个虚拟数据DT_d。可选择地，存储控制器210在至少两个或更多个虚设块BLK_d的每个虚设块中编程虚拟数据DT_d。
在前面参照图1至图21描述了步骤S320至S350，这里省略对其的描述。
图25和图26是在描述图24中示出的步骤S310时用于参考的图。参照图25和图26，存储控制器210选择第一虚设块BLK_d1作为用于写入虚拟数据DT_d的虚设块。第一虚设块BLK_d1连接到第一字线WL1至第八字线WL8。存储控制器210在第一虚设块BLK_d1所包括的存储单元当中的连接到第三字线WL3或第七字线WL7的存储单元中写入虚拟数据DT_d。此时，连接到第三字线WL3或第七字线WL7的存储单元可以是预定存储单元。
在上电时，存储控制器210可以根据参照图8至图11所描述的方法来检测预定存储单元的电荷逸失。由于第三字线WL3的位置，使得连接到第三字线WL3的存储单元的电荷逸失或物理特性可与连接到第七字线WL7的存储单元的电荷逸失或物理特性不同。在这种情况下，存储控制器210可以基于连接到第三字线WL3的存储单元的电荷逸失和连接到第七字线WL7的存储单元的电荷逸失的平均值或中间值来确定最终电荷逸失。存储控制器210可以基于所确定的最终电荷逸失来恢复当前时间。
参照图24和图26，虚设块BLK_d包括第一虚设块BLK_d1至第k虚设块BLK_dk。存储控制器210在正常断电操作期间在第一虚设块BLK_d1至第k虚设块BLK_dk中均写入虚拟数据DT_d。在上电时，存储控制器210检测已经写入虚拟数据DT_d的每个虚设块的存储单元的电荷逸失。检测到的第一虚设块BLK_d1至第k虚设块BLK_dk的电荷逸失可以彼此不同。存储控制器210基于检测到的第一虚设块BLK_d1至第k虚设块BLK_dk的电荷逸失的中间值或平均值来确定最终电荷逸失。存储控制器210基于所确定的最终电荷逸失来恢复当前时间。
虽然图中未示出，但是存储控制器210可以在第一虚设块BLK_d1至第k虚设块BLK_dk的一部分中编程虚拟数据DT_d。
根据以上描述，存储控制器可以在正常断电操作期间在多个虚设块中编程虚拟数据。在上电时，存储控制器可以检测多个虚设块的其中已经编程有虚拟数据的存储单元的电荷逸失，并且基于检测到的电荷逸失来恢复当前时间。由于基于被恢复的当前时间和第一时间表PTS1中存储的各个存储单元的编程时间信息来检测各个存储单元的编程消逝时间，所以可以提高存储控制器的可靠性。
图27是示意性示出根据本发明构思的又一实施例的非易失性存储系统的框图。参照图27，非易失性存储系统300包括存储控制器310和非易失性存储装置320。存储控制器310包括第一时间表PTS1、计时器311、计时器恢复单元312和LUT313。存储控制器310可以向非易失性存储装置320传输地址ADDR、命令CMD和控制信号CTRL。存储控制器310可以与非易失性存储装置320交换数据。非易失性存储装置320包括第二时间表PTS2和虚设块BLK_d。参照图1描述了第一时间表PTS1、计时器311、计时器恢复单元312、LUT313和第二时间表PTS2，这里省略对它们的描述。
存储控制器310可以更新LUT313。例如，存储控制器310可以在驱动期间在预定存储单元中编程虚拟数据，并且在预定时间之后检测预定存储单元的电荷逸失。存储控制器310可以基于预定时间和检测到的电荷逸失来更新LUT313。由于在存储控制器310的控制下更新LUT313，因此即使存储单元的特性在非易失性存储系统300的操作期间发生变化，也能在上电/复位时精确地恢复当前时间。在示例性实施例中，可以周期性地或随机地执行存储控制器310的上述操作。可选择地，可以在后台操作期间执行存储控制器310的上述操作。
图28是示意性示出在图27中示出的存储控制器的操作的示例的流程图。参照图27和图28，在步骤S410中，存储控制器310在虚设块BLK_d中周期性地编程虚拟数据DT_d。在示例性实施例中，存储控制器310在后台操作期间在虚设块BLK_d中编程虚拟数据DT_d。可选择地，存储控制器310可以在空闲时间期间在虚设块BLK_d中编程虚拟数据DT_d。
在步骤S420中，存储控制器310检测预定存储单元的电荷逸失。在示例性实施例中，预定存储单元可以是虚设块BLK_d的存储单元当中的其中已经编程有虚拟数据DT_d的存储单元。
在步骤S430中，存储控制器310基于检测到的电荷逸失来更新LUT313。例如，存储控制器310可以管理虚拟数据DT_d的编程时间信息。当驱动存储控制器310时(即，向存储控制器310供电时)，存储控制器310可以生成当前时间。存储控制器310可以利用当前时间和编程时间信息来检测虚拟数据DT_d的精确的编程消逝时间。存储控制器310可以基于检测到的编程消逝时间和检测到的电荷逸失来更新LUT313。
根据以上描述，存储控制器310在非易失性存储系统300的操作期间更新LUT313，从而能够减少由于存储单元的特性变化而导致的断电消逝时间的错误。即，能够精确地恢复当前时间。因此，可以实现可靠性提高的存储控制器。
图29是示意性示出根据本发明构思的又一实施例的存储控制器的操作的流程图。参照图27和图29，在步骤S510中，存储控制器310在虚设块BLK_d中周期性地编程虚拟数据DT_d。在示例性实施例中，存储控制器310可以在后台操作期间在虚设块BLK_d中编程虚拟数据DT_d。可选择地，存储控制器310可以在空闲时间期间在虚设块BLK_d中编程虚拟数据DT_d。
在步骤S520中，存储控制器310断电然后上电。因此，可以使存储控制器310复位。
在步骤S530中，存储控制器310检测预定存储单元的电荷逸失。在示例性实施例中，预定存储单元可以表示已经在步骤S510中编程有虚拟数据DT_d的存储单元当中最近(mostrecently)被编程有虚拟数据DT_d的存储单元。
由于步骤S540和步骤S550与前面描述的图6中示出的步骤S140和S150相同，因此这里省略对它们的描述。
根据以上描述，存储控制器310可以在驱动期间在虚设块BLK_d中周期性地或随机地写入虚拟数据DT_d。在示例性实施例中，虚拟数据DT_d可以表示用于在上电时检测存储单元的电荷逸失的数据。因此，即使在发生突然断电状态(即，电力意外地并且在没有正常断电操作的情况下丢失)的情况下，也能基于最近编程的虚拟数据来恢复计时器。因此，提供了可靠性提高的存储控制器。
图30是示意性示出根据本发明构思的实施例的包括非易失性存储系统的存储卡系统的框图。参照图30，存储卡系统1000包括存储控制器1100、非易失性存储器1200和连接器1300。
存储控制器1100连接到非易失性存储器1200。存储控制器1100被构造为访问非易失性存储器1200。例如，存储控制器1100可以适用于控制非易失性存储器1200的包括读取操作、写入操作、擦除操作、后台操作等的总体操作。存储控制器1100提供非易失性存储器1200和主机之间的接口。存储控制器1100可以被构造为驱动用来控制非易失性存储器1200的固件。
在示例性实施例中，存储控制器1100可以包括诸如RAM、处理单元、主机接口、存储器接口、错误校正单元等的组件。
存储控制器1100可以根据特定的通信协议与外部装置通信。例如，存储控制器1100可以通过以下各种接口协议中的至少一种接口协议与外部装置通信，诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式-MMC(eMMC)协议、外围组件互连(PCI)协议、PCI-express(PCI-E)协议、高级技术附件(ATA)协议、串行-ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强的小型磁盘接口(ESDI)协议、电子集成驱动器(IDE)协议、火线协议、通用闪存(UFS)协议等。
在示例性实施例中，存储控制器1100和非易失性存储器1200可以包括参照图1至图29描述的存储控制器和非易失性存储装置。可以使用诸如EPROM(电可擦除和可编程POM)、NAND闪存、NOR闪存、PRAM(相变RAM)、ReRAM(电阻式RAM)、FRAM(铁电RAM)、STT-MRAM(转矩磁性RAM，Spin-TorqueMagneticRAM)等的多种非易失性存储器装置来实现非易失性存储器1200。
在示例性实施例中，可以将存储控制器1100和非易失性存储器1200集成在单个半导体装置中，以形成固态驱动器(SSD)。可以将存储控制器1100和非易失性存储器1200集成在单个半导体装置中。例如，可以将存储控制器1100和非易失性存储器1200集成在单个半导体装置中，以形成诸如PC卡(PCMCIA，个人计算机存储卡国际协会)、紧凑式闪存卡(CF)、智能媒体卡(SM，SMC)、记忆棒、多媒体卡(MMC，RS-MMC，MMCmicro)、SD卡(SD，miniSD，microSD，SDHC)、通用闪存(UFS)等的存储卡。
可以根据多种不同的封装技术中的任何封装技术来封装根据发明构思的非易失性存储器1200和/或存储卡系统1000。这样的封装技术的示例可以包括POP(层叠封装)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、华夫包式裸片、晶圆形式芯片、板上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑胶公制四方扁平封装(MQFP)、小外形封装(SOIC)、紧缩小外形封装(SSOP)、薄小外形封装(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级装配封装(WFP)、晶圆级处理堆栈封装(WSP)等。
图31是示出根据发明构思的实施例的包括非易失性存储系统的固态驱动器的框图。参照图31，固态驱动器(SSD)系统2000包括主机2100和SSD2200。SSD2200通过主机接口2001与主机2100交换信号SIG并且通过电力连接器2002被提供电力。SSD2200包括多个非易失性存储器2221至222n、SSD控制器2210、辅助电源2230和缓冲存储器2240。
SSD控制器2210响应于来自主机2100的信号SIG而控制非易失性存储器2221至222n。例如，SSD控制器2210和非易失性存储器2221至222n可以包括参照图1至图28描述的存储控制器和非易失性存储装置。
辅助电源2230通过电力连接器2002连接到主机2100。辅助电源2230通过来自主机2100的电力PWR充电。当主机2100没有平稳地供应电力时，辅助电源2230向SSD系统2000提供电力。辅助电源2230可以放置在SSD2200内部或外部。例如，辅助电源2230可以放置在主板上，以向SSD2200提供辅助电力。
缓冲存储器2240用作SSD2200的缓冲存储器。例如，缓冲存储器2240临时存储从主机2100接收的数据或从作为闪存的非易失性存储装置2221至222n接收的数据，或者缓冲存储器2240临时存储闪存2221至222n的元数据(例如，映射表)。缓冲存储器2240可以包括诸如DRAM、SDRAM、DDRSDRAM、LPDDRSDRAM、SRAM等的易失性存储器或诸如FRAMReRAM、STT-MRAM、PRAM等的非易失性存储器。
图32是示意性示出根据发明构思的实施例的包括非易失性存储系统的用户系统的框图。参照图32，用户系统3000包括应用处理器3100、存储器模块3200、网络模块3300、存贮模块3400和用户接口3500。
应用处理器3100驱动用户系统3000、操作系统等的组件。例如，应用处理器3100可以包括用来控制用户系统3000的组件的控制器、图形引擎、多个接口等。应用处理器3100可以实现为片上系统(SoC)。
存储器模块3200作为用户系统3000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器来操作。可以使用诸如DRAM(动态随机存取存储器)、SDRAM(同步DRAM)、DDRSDRAM(双倍数据速率SDRAM)、DDR2SDRAM、DDR3SDRAM、LPDDRDRAM、LPDDR2DRAM或LPDDR3DRAM的易失性随机存取存储器或诸如PRAM(相变RAM)、MRAM(磁性RAM)，RRAM(阻性式RAM)或FRAM(铁电体RAM)的非易失性随机存取存储器来实现存储器模块3200。在示例性实施例中，可以基于诸如层叠封装(POP)、多芯片封装(MCP)等的封装技术来将存储器模块3200与应用处理器3100一起封装。
网络模块3300与外部装置通信。例如，网络模块3300可以支持诸如CDMA(码分多址)、GSM(全球移动通信系统)、WCDMA(宽带CDMA)、CDMA-2000、TDMA(时分多址)、LTE(长期演进)、Wimax、WLAN、UWB、蓝牙、WI-DI等的无线通信。在示例性实施例中，网络模块3300被包括在应用处理器3100中。
存贮模块3400存储数据。例如，存贮模块3400存储从外部装置接收的数据。可选择地，存贮模块3400向应用处理器3100提供存储在其中的数据。例如，可以用诸如PRAM、MRAM、RRAM、NAND闪存、NOR闪存或三维NAND闪存的半导体存储装置来实现存贮模块3400。
在示例性实施例中，存贮模块3400可以是参照图1至图28描述的非易失性存储系统。可以基于参照图1至图28描述的操作方法来操作存贮模块3400。
用户接口3500可以提供用来向应用处理器3100提供数据或命令或者用来向外部装置输出数据的接口。例如，用户接口3500可以包括诸如键盘、小键盘(keypad)、按钮、触摸面板、触摸屏、触摸板、触摸球、照相机、麦克风、陀螺仪、振动传感器、压电元件等的用户输入接口。用户接口3500可以包括诸如LCD(液晶显示)装置、OLED(有机发光二极管)显示装置、AMOLED(有源矩阵OLED)显示装置、LED、扬声器、电动机等的用户输出接口。
根据本发明构思的实施例，存储控制器包含用于生成当前时间的计时器，并且基于所生成的当前时间来管理非易失性存储装置的编程时间信息。当上电或复位时，存储控制器检测包括在非易失性存储装置中的存储单元中的预定存储单元的电荷逸失，以恢复当前时间。存储控制器基于检测到的电荷逸失来检测断电消逝时间，并且基于由此检测到的断电消逝时间来恢复当前时间。存储控制器根据被恢复的当前时间来管理非易失性存储装置的编程时间信息，从而提高了非易失性存储系统的可靠性。
虽然已经参照示例性实施例描述了发明构思，但是对本领域技术人员来说将明显的是，在不脱离本发明构思的精神和范围的情况下，可以做出各种修改和变形。因此，应该理解的是，以上实施例不是限制性的，而是示例性的。

Claims (20)

1.一种非易失性存储系统，所述非易失性存储系统包括：
非易失性存储装置，包括多个存储单元；以及
存储控制器，被构造为对时钟进行计数以生成当前时间，在断电状态下在所述多个存储单元的预定存储单元中编程虚拟数据，当在断电状态之后出现上电状态时检测所述预定存储单元的电荷逸失，并基于检测到的电荷逸失来恢复当前时间。
2.如权利要求1所述的非易失性存储系统，其中，所述电荷逸失表示所述预定存储单元的阈值电压随着时间推移的变化。
3.如权利要求1所述的非易失性存储系统，其中，所述多个存储单元被编程为多个编程状态中的一个编程状态，
其中，编程所述虚拟数据，使得所述预定存储单元被编程为所述多个编程状态中的最高编程状态，并且
其中，所述最高编程状态是所述多个编程状态中的具有最高阈值电压分布的编程状态。
4.如权利要求3所述的非易失性存储系统，其中，所述非易失性存储装置被构造为执行多个程序循环，以在所述存储控制器的控制下在所述预定存储单元中编程所述虚拟数据，
其中，所述多个程序循环中的每个程序循环包括施加编程电压的编程步骤和施加用来验证所述最高编程状态的验证电压的验证步骤。
5.如权利要求1所述的非易失性存储系统，其中，所述预定存储单元是连接到同一条字线的存储单元。
6.如权利要求5所述的非易失性存储系统，其中，所述存储控制器被构造为选择所述同一条字线，并且连接到与所述同一条字线相邻的字线的存储单元具有擦除状态。
7.如权利要求1所述的非易失性存储系统，其中，所述存储控制器包括存储有关于编程消逝时间与电荷逸失之间的关系的信息的查找表。
8.如权利要求7所述的非易失性存储系统，其中，所述存储控制器被构造为基于所述查找表和检测到的电荷逸失来检测所述预定存储单元的编程消逝时间。
9.如权利要求8所述的非易失性存储系统，其中，所述存储控制器还包括存储有所述预定存储单元的编程时间信息的时间表。
10.如权利要求9所述的非易失性存储系统，其中，所述存储控制器被构造为基于时间表的预定存储单元的所述编程时间信息和检测到的编程消逝时间来恢复当前时间。
11.一种用于控制包括多个存储单元的非易失性存储装置的存储控制器的操作方法，所述方法包括如下步骤：
在断电状态下，在所述多个存储单元的预定存储单元中编程虚拟数据；
当在断电状态之后出现上电状态时，检测预定存储单元的电荷逸失；以及
基于检测到的电荷逸失来恢复当前时间。
12.如权利要求11所述的方法，其中，在断电状态下在所述多个存储单元的预定存储单元中编程虚拟数据的步骤包括：
将预定存储单元编程为多个编程状态中的最高编程状态，
其中，所述最高编程状态是所述多个编程状态中具有最高阈值电压分布的编程状态。
13.如权利要求11所述的方法，其中，在断电状态下在所述多个存储单元的预定存储单元中编程虚拟数据的步骤包括：
选择预定字线，所述预定字线是连接到预定存储单元的字线。
14.如权利要求13所述的方法，其中，选择所述预定字线的步骤包括：
选择字线作为所述预定字线使得连接到与被选择的字线相邻的字线的存储单元处于擦除状态。
15.如权利要求11所述的方法，其中，在断电状态下在所述多个存储单元的预定存储单元中编程虚拟数据的步骤还包括：
在预定存储单元中编程虚拟数据，在连接到与所述预定字线相邻的字线的存储单元中编程上虚拟数据和下虚拟数据。
16.如权利要求11所述的方法，其中，当出现上电状态时检测预定存储单元的电荷逸失的步骤包括：
基于所述预定存储单元的至少一种特性来检测电荷逸失，
其中，所述特性包括导通单元的数量、截止单元的数量、预定存储单元的阈值电压分布的峰值、预定存储单元的阈值电压分布的下限值和预定存储单元的阈值电压分布的谷值中的至少一个，
其中，所述导通单元的数量是在向预定存储单元施加参考电压时导通的存储单元的数量，
其中，所述截止单元的数量是在向预定存储单元施加参考电压时截止的存储单元的数量。
17.如权利要求11所述的方法，其中，基于检测到的电荷逸失来恢复当前时间的步骤包括：
基于存储有关于电荷逸失与编程消逝时间之间的关系的信息的查找表来恢复当前时间。
18.如权利要求11所述的方法，所述方法还包括如下步骤：
基于被恢复的当前时间来调节非易失性存储装置的多个读取电压。
19.一种非易失性存储系统，所述非易失性存储系统包括：
非易失性存储装置，包括多个存储单元；以及
存储控制器，被构造为对时钟进行计数以生成当前时间，并且在所述多个存储单元的预定存储单元中周期性地编程虚拟数据，
所述存储控制器还被构造为当在断电状态之后出现上电状态时检测预定存储单元中的最近被编程有虚拟数据的存储单元的电荷逸失。
20.如权利要求19所述的非易失性存储系统，其中，所述存储控制器被构造为在后台操作期间编程所述虚拟数据。
CN201510242148.0A 2014-05-13 2015-05-13 非易失性存储系统以及存储控制器的操作方法 Active CN105097034B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140057306A KR102285994B1 (ko) 2014-05-13 2014-05-13 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR10-2014-0057306 2014-05-13

Publications (2)

Publication Number Publication Date
CN105097034A true CN105097034A (zh) 2015-11-25
CN105097034B CN105097034B (zh) 2019-11-01

Family

ID=54539060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510242148.0A Active CN105097034B (zh) 2014-05-13 2015-05-13 非易失性存储系统以及存储控制器的操作方法

Country Status (3)

Country Link
US (2) US9449695B2 (zh)
KR (1) KR102285994B1 (zh)
CN (1) CN105097034B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204204A (zh) * 2016-03-16 2017-09-26 光宝电子(广州)有限公司 固态储存装置的断电期间估计方法
CN107451001A (zh) * 2016-05-02 2017-12-08 三星电子株式会社 存储装置、存储装置的操作方法和计算装置的操作方法
CN108229196A (zh) * 2016-12-09 2018-06-29 上海新微技术研发中心有限公司 一种具有存储单元物理保护机制的soc芯片及方法
CN109643576A (zh) * 2016-09-29 2019-04-16 英特尔公司 用于管理非易失性存储器装置中的漂移的分界电压的确定
CN110036446A (zh) * 2019-02-20 2019-07-19 长江存储科技有限责任公司 用于对存储器系统编程的方法
CN110175132A (zh) * 2018-02-21 2019-08-27 爱思开海力士有限公司 存储装置及其操作方法
CN110648705A (zh) * 2018-06-26 2020-01-03 爱思开海力士有限公司 半导体系统及其操作方法
CN110827873A (zh) * 2018-08-08 2020-02-21 爱思开海力士有限公司 存储器控制器
CN111124035A (zh) * 2018-10-30 2020-05-08 爱思开海力士有限公司 基于实时时钟管理空闲页面的存储器系统及其操作方法
CN112185449A (zh) * 2019-07-02 2021-01-05 爱思开海力士有限公司 存储器系统以及操作存储器系统的方法
CN113724662A (zh) * 2021-07-08 2021-11-30 芯颖科技有限公司 一种显示模组、显示装置以及补偿方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1334364A2 (en) * 2000-10-13 2003-08-13 Children's Medical Center Corporation Non-invasive enzyme screen for tissue remodelling-associated conditions
KR102285994B1 (ko) * 2014-05-13 2021-08-06 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US9431121B2 (en) * 2014-10-24 2016-08-30 Micron Technology, Inc. Read voltage adjustment
KR102245822B1 (ko) 2014-11-26 2021-04-30 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법
US10866737B2 (en) * 2015-09-17 2020-12-15 Intel Corporation Apparatus, method and system to store information for a solid state drive
CN106816179B (zh) * 2015-11-30 2020-12-25 华为技术有限公司 一种闪存纠错方法和装置
KR102452993B1 (ko) * 2016-03-25 2022-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102570367B1 (ko) * 2016-04-21 2023-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치를 액세스하는 액세스 방법
US10290353B2 (en) * 2016-09-06 2019-05-14 Western Digital Technologies, Inc. Error mitigation for 3D NAND flash memory
JP2018163707A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体記憶装置及びそのリード制御方法
US10147475B1 (en) 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
KR102351649B1 (ko) 2017-06-07 2022-01-17 삼성전자주식회사 저장 장치 및 그것의 동작 방법
US10008271B1 (en) * 2017-09-01 2018-06-26 Sandisk Technologies Llc Programming of dummy memory cell to reduce charge loss in select gate transistor
KR102415218B1 (ko) * 2017-11-24 2022-07-01 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
TWI646535B (zh) * 2017-12-27 2019-01-01 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體操作方法
KR102468751B1 (ko) * 2018-05-09 2022-11-21 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102461751B1 (ko) * 2018-07-31 2022-11-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
JP2021039810A (ja) 2019-09-04 2021-03-11 キオクシア株式会社 メモリシステム
KR20210034274A (ko) 2019-09-20 2021-03-30 삼성전자주식회사 비휘발성 메모리 장치의 구동 방법 및 이를 수행하는 비휘발성 메모리 장치
JP2022144291A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 メモリシステム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483754B1 (en) * 2001-05-16 2002-11-19 Lsi Logic Corporation Self-time scheme to reduce cycle time for memories
CN101315951A (zh) * 2007-05-28 2008-12-03 东部高科股份有限公司 半导体器件及其制造方法
CN102693190A (zh) * 2011-02-04 2012-09-26 瑞创国际公司 认证铁电随机存取存储器(f-ram)装置和方法
CN103377158A (zh) * 2012-04-24 2013-10-30 三星电子株式会社 易失性存储装置及其操作方法和控制存储系统的方法
CN103578552A (zh) * 2012-08-10 2014-02-12 三星电子株式会社 用可变存储单元状态定义的非易失性存储器件和操作方法
US20140059398A1 (en) * 2012-08-27 2014-02-27 Jeffrey C. Cunningham Adaptive error correction for non-volatile memories

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282707B1 (ko) * 1997-12-29 2001-02-15 윤종용 멀티-비트 데이터를 저장하는 반도체 메모리 장치 (semiconductor memory device for storing a multi-bit data)
US6473607B1 (en) * 1998-06-01 2002-10-29 Broadcom Corporation Communication device with a self-calibrating sleep timer
JP4722305B2 (ja) * 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
US6871291B2 (en) * 2002-01-22 2005-03-22 Wistron Corporation Method for recording power failure time of a computer system
JP4082913B2 (ja) * 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
US6944084B2 (en) * 2002-12-31 2005-09-13 Intel Corporation Memory system that measures power consumption
JP2008251138A (ja) 2007-03-30 2008-10-16 Toshiba Corp 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
JP2009026119A (ja) 2007-07-20 2009-02-05 Denso Corp メモリ制御装置、信頼性判定期間の更新方法、及びデータの書込み方法
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US7505334B1 (en) 2008-05-28 2009-03-17 International Business Machines Corporation Measurement method for reading multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
US8117483B2 (en) * 2009-05-13 2012-02-14 Freescale Semiconductor, Inc. Method to calibrate start values for write leveling in a memory system
US8261136B2 (en) 2009-06-29 2012-09-04 Sandisk Technologies Inc. Method and device for selectively refreshing a region of a memory of a data storage device
US7944744B2 (en) 2009-06-30 2011-05-17 Sandisk Il Ltd. Estimating values related to discharge of charge-storing memory cells
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP5467270B2 (ja) * 2010-04-28 2014-04-09 国立大学法人 東京大学 データ入出力制御装置および半導体記憶装置システム
US8467249B2 (en) * 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
JP2012048770A (ja) 2010-08-24 2012-03-08 Toshiba Corp 不揮発性半導体記憶装置、及び、メモリシステム
KR101925384B1 (ko) 2011-05-17 2019-02-28 삼성전자주식회사 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 제어 방법
JP5682466B2 (ja) 2011-06-14 2015-03-11 日本電気株式会社 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム
US8645773B2 (en) * 2011-06-30 2014-02-04 Seagate Technology Llc Estimating temporal degradation of non-volatile solid-state memory
US20130185612A1 (en) 2012-01-18 2013-07-18 Samsung Electronics Co., Ltd. Flash memory system and read method of flash memory system
US8886874B1 (en) * 2013-06-24 2014-11-11 Freescale Semiconductor, Inc. System and method for low-latency addressing in flash memory
US9218867B2 (en) * 2013-08-23 2015-12-22 Kabushiki Kaisha Toshiba Memory device and memory system with sensor
KR102285994B1 (ko) * 2014-05-13 2021-08-06 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483754B1 (en) * 2001-05-16 2002-11-19 Lsi Logic Corporation Self-time scheme to reduce cycle time for memories
CN101315951A (zh) * 2007-05-28 2008-12-03 东部高科股份有限公司 半导体器件及其制造方法
CN102693190A (zh) * 2011-02-04 2012-09-26 瑞创国际公司 认证铁电随机存取存储器(f-ram)装置和方法
CN103377158A (zh) * 2012-04-24 2013-10-30 三星电子株式会社 易失性存储装置及其操作方法和控制存储系统的方法
CN103578552A (zh) * 2012-08-10 2014-02-12 三星电子株式会社 用可变存储单元状态定义的非易失性存储器件和操作方法
US20140059398A1 (en) * 2012-08-27 2014-02-27 Jeffrey C. Cunningham Adaptive error correction for non-volatile memories

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204204B (zh) * 2016-03-16 2020-01-31 建兴储存科技(广州)有限公司 固态储存装置的断电期间估计方法
CN107204204A (zh) * 2016-03-16 2017-09-26 光宝电子(广州)有限公司 固态储存装置的断电期间估计方法
CN107451001A (zh) * 2016-05-02 2017-12-08 三星电子株式会社 存储装置、存储装置的操作方法和计算装置的操作方法
CN109643576A (zh) * 2016-09-29 2019-04-16 英特尔公司 用于管理非易失性存储器装置中的漂移的分界电压的确定
CN109643576B (zh) * 2016-09-29 2023-06-16 英特尔公司 用于管理非易失性存储器装置中的漂移的分界电压的确定
CN108229196B (zh) * 2016-12-09 2021-09-07 上海新微技术研发中心有限公司 一种具有存储单元物理保护机制的soc芯片及方法
CN108229196A (zh) * 2016-12-09 2018-06-29 上海新微技术研发中心有限公司 一种具有存储单元物理保护机制的soc芯片及方法
CN110175132A (zh) * 2018-02-21 2019-08-27 爱思开海力士有限公司 存储装置及其操作方法
CN110648705A (zh) * 2018-06-26 2020-01-03 爱思开海力士有限公司 半导体系统及其操作方法
CN110827873A (zh) * 2018-08-08 2020-02-21 爱思开海力士有限公司 存储器控制器
CN110827873B (zh) * 2018-08-08 2023-10-20 爱思开海力士有限公司 存储器控制器
CN111124035A (zh) * 2018-10-30 2020-05-08 爱思开海力士有限公司 基于实时时钟管理空闲页面的存储器系统及其操作方法
CN111124035B (zh) * 2018-10-30 2023-03-10 爱思开海力士有限公司 基于实时时钟管理空闲页面的存储器系统及其操作方法
US11037642B2 (en) 2019-02-20 2021-06-15 Yangtze Memory Technologies Co., Ltd. Method for programming a memory system
US11386970B2 (en) 2019-02-20 2022-07-12 Yangtze Memory Technologies Co., Ltd. Method for programming a memory system
CN110036446A (zh) * 2019-02-20 2019-07-19 长江存储科技有限责任公司 用于对存储器系统编程的方法
CN112185449A (zh) * 2019-07-02 2021-01-05 爱思开海力士有限公司 存储器系统以及操作存储器系统的方法
CN113724662A (zh) * 2021-07-08 2021-11-30 芯颖科技有限公司 一种显示模组、显示装置以及补偿方法

Also Published As

Publication number Publication date
US20160351266A1 (en) 2016-12-01
US20150332772A1 (en) 2015-11-19
CN105097034B (zh) 2019-11-01
KR102285994B1 (ko) 2021-08-06
US9741441B2 (en) 2017-08-22
US9449695B2 (en) 2016-09-20
KR20150130634A (ko) 2015-11-24

Similar Documents

Publication Publication Date Title
CN105097034A (zh) 非易失性存储系统以及存储控制器的操作方法
US9990130B2 (en) Nonvolatile memory device and operation method of storage device including the nonvolatile memory device
US9690654B2 (en) Operation method of nonvolatile memory system
US10008272B2 (en) Operation method of nonvolatile memory system that includes erase operations, fast erase operations, program operations and fast program operations
KR102271462B1 (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것의 프로그램 방법
KR102333743B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR102218722B1 (ko) 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR101678907B1 (ko) 리드 디스터번스를 줄일 수 있는 불휘발성 메모리 장치 및 그것의 읽기 방법
CN105390157A (zh) 非易失性存储装置和编程验证方法
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
KR20150112074A (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법
KR20120118764A (ko) 불휘발성 메모리 장치의 프로그램 방법
KR102267046B1 (ko) 스토리지 장치 및 배드 블록 지정 방법
US10937503B2 (en) Memory device and method of operating the same
KR20170101000A (ko) 메모리 장치의 프로그램 방법 및 이를 적용하는 메모리 시스템
KR20150047821A (ko) 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20150018732A (ko) 멀티 비트 메모리 장치, 그것의 온칩 버퍼 프로그램 방법 및 멀티 비트 메모리 시스템
KR20200018060A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180052814A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20170111657A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20170104839A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20150063850A (ko) 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20150034552A (ko) 반도체 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant