KR20070106155A - 비휘발성 메모리 소자의 제조방법 - Google Patents

비휘발성 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20070106155A
KR20070106155A KR1020060038703A KR20060038703A KR20070106155A KR 20070106155 A KR20070106155 A KR 20070106155A KR 1020060038703 A KR1020060038703 A KR 1020060038703A KR 20060038703 A KR20060038703 A KR 20060038703A KR 20070106155 A KR20070106155 A KR 20070106155A
Authority
KR
South Korea
Prior art keywords
film
insulating film
memory device
manufacturing
nonvolatile memory
Prior art date
Application number
KR1020060038703A
Other languages
English (en)
Inventor
조흥재
이승룡
김태윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060038703A priority Critical patent/KR20070106155A/ko
Publication of KR20070106155A publication Critical patent/KR20070106155A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 저장 능력을 향상시킬 수 있는 비휘발성 메모리 소자를 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 하부 절연막을 형성하는 단계와, 상기 하부 절연막 상에 유전막을 형성하는 단계와, 상기 유전막을 질화처리하는 단계와, 상기 질화처리된 유전막 상에 상부 절연막을 형성하는 단계와, 상기 상부 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법을 제공한다.
비휘발성 메모리 소자, SONOS, 전하 저장층, 고유전막, 질화처리

Description

비휘발성 메모리 소자의 제조방법{METHOD FOR MANUFACTURING NON VOLATILE MEMORY DEVICE}
도 1은 종래기술에 따른 SONOS(Silicon-Oxide-Nitride-Oxide-Semiconductor; SONOS) 메모리 소자의 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 11 : 기판
2, 12 : 소자 분리막
3, 13 : 하부 절연막
4 : 전하 저장층
5, 16 : 상부 절연막
6, 17 : 게이트 전극
14 : 고유전막
14a : 질화처리된 고유전막
본 발명은 반도체 제조 기술에 관한 것으로, 특히 SONOS(Silicon Oxide Nitride Oxide Silicon) 구조를 갖는 비휘발성 메모리 소자의 제조방법에 관한 것이다.
일반적으로, 정보 통신 분야에서 데이터 메모리 소자인 반도체 메모리 소자는 휘발성 메모리 소자(volatile memory device)와 비휘발성 메모리 소자(non-volatile memory device)로 분류된다. 먼저, 휘발성 메모리 소자는 전원을 끊으면 기억하고 있던 데이터(data)가 없어지는 특성을 갖는 메모리 소자로 RAM(Random Access Memory) 등이 있다. 이에 반해, 비휘발성 메모리 소자는 전원을 끊어도 기억하고 있는 데이터를 잃지 않는 특성을 갖는 메모리 소자로 ROM(Read Only Memory) 등이 있다.
이중, 비휘발성 메모리 소자로는 전하 포획(charge-trapping) 소자를 들 수가 있다. 예를 들어, 부유 게이트(floating gate)라 지칭하는 고립된 전도체에 전하가 저장되는 전계 효과 소자인 부유 게이트형 메모리 소자가 있다. 부유 게이트형 메모리 소자는 기판과 게이트 전극 사이에 형성된 절연막에 의해 고립된 전도체인 부유 게이트를 형성하고, 부유 게이트 내에 전하를 저장하는 방법으로 프로그램을 수행한다.
부유 게이트형 메모리 소자는 전도체 부유 게이트를 사용하므로 부유 게이트와 기판을 이격시키는 터널 절연막 일부에 결함이 발생하면 부유 게이트에 저장된 모든 전하를 잃을 수 있다. 따라서, 부유 게이트형 메모리 소자는 신뢰성(reliability)을 유지하기 위해 메모리 소자에 후술하는 부유 포획(floating trap)형 메모리 소자에 비해 상대적으로 두꺼운 터널 산화막이 필요하다. 이 경우 터널 산화막의 두께를 증가시킴에 따라 높은 동작전압이 요구되어 복잡한 주변회로가 필요하다. 그 결과 소자 고집적화의 한계를 가지며 높은 소비전력의 문제점을 가진다.
한편, 전하 포획 소자의 다른 예로는 전계 효과 소자의 절연성 벌크 트랩(bulk trap)에 전하를 저장하는 부유 포획형 메모리 소자가 있다. 이러한 부유 포획형 메모리 소자는 게이트 전극과 기판 사이에 설치된 절연성 전하 저장층 내에서 형성되는 트랩에 전하를 저장하는 방법에 의해 프로그램을 수행한다. 부유 포획형 메모리 소자의 예로는 금속-질화막-산화막-반도체(Metal-Nitride-Oxide-Semiconductor; MNOS), 금속-알루미나-산화막-반도체(Metal-Alumina-Oxide-Semiconductor; MAOS), 금속-알루미나-산화막-반도체(Metal-Alumina-Semiconductor; MAS), 실리콘-산화막-질화막-산화막-반도체(Silicon-Oxide-Nitride-Oxide-Semiconductor; SONOS) 메모리 소자(이하, 소노스 소자라 함) 등이 있다.
도 1은 종래기술에 따른 소노스 소자의 구조를 설명하기 위하여 도시한 단면도이다.
도 1에 도시된 바와 같이, 소노스 소자는 소자 분리막(2)이 형성된 기판(1) 상에 순차적으로 적층된 하부 절연막(3), 전하 저장층(4), 상부 절연막(5) 및 게이트 전극(6)으로 이루어진다. 이때, 하부 절연막(3)과 상부 절연막(5)은 CVD(Chemical Vapor Deposition) SiO2막으로 형성하고, 전하 저장층(4)은 Si3N4막으로 형성한다.
이러한 구조를 갖는 소노스 소자는 부유 게이트형 메모리 소자인 플래시 메모리 소자와 달리 부유 포획형 메모리 소자로서 하부 절연막(3)과 상부 절연막(5) 사이에 개재된 질화막, 즉 전하 저장층(4)에 전하를 저장하는 방식으로 프로그램을 수행한다. 그러나, 전하 저장층(4)으로 사용되는 질화막 내의 트랩 사이트(trap site)가 작아 전하를 많이 저장시키지 못하는 단점이 있으며, 트랩 사이트에 전하를 저장하는 프로그램 동작 및 전하를 제거시키기 위한 소거 동작을 위한 속도가 감소하는 문제가 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다.
첫째, 본 발명은 저장 능력을 향상시킬 수 있는 비휘발성 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
둘째, 본 발명은 프로그램 및 소거 동작 속도를 향상시킬 수 있는 비휘발성 메모리 소자의 제조방법을 제공하는데 다른 목적이 있다.
셋째, 본 발명은 데이터 유지(data retention) 특성을 향상시킬 수 있는 비휘발성 메모리 소자의 제조방법을 제공하는데 또 다른 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 하부 절연막을 형성하는 단계와, 상기 하부 절연막 상에 유전막을 형성하는 단계와, 상기 유전막을 질화처리하는 단계와, 상기 질화처리된 유전막 상에 상부 절연막을 형성하는 단계와, 상기 상부 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법을 제공한다.
본 발명은 소노스 메모리 소자에서 전하를 저장하는 역할의 질화막 대신에 질화막 처리된 고유전막(High-k)을 전하 저장층으로 제공하여 전하의 저장 능력을 향상시키는 한편, 프로그램 동작 및 소거 동작 속도를 향상시키고, 데이터 유지 특성을 향상시킨다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 2a 내지 도 2f는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 설명하기 위해 도시한 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, STI(Shallow Trench Isolation) 공정을 실시하여 반도체 기판(11) 내에 HDP(High Density Plasma) 산화막으로 소자 분리막(12)을 형성한다. 이때, STI 공정은 다음과 같은 과정으로 이루어진다. 먼저, 기판(11) 상에 미도시된 패드 산화막(pad oxide)과 패드 질화막(pad nitride)을 순차적으로 증착 또는 형성한 후 포토리소그래피(photolithography) 공정을 실시하여 기판(11) 내에 일정 깊이를 갖는 트렌치(trench)를 형성한다. 이후, 상기 트렌치가 매립되도록 상기 HDP 산화막을 증착한 후 CMP(Chemical Mechanical Polishing) 공정을 통해 평탄화하고, 상기 패드 질화막과 패드 산화막을 제거하여 소자 분리막(12)을 완성한다. 한편, 소자 분리막(12)을 형성하기 전에 웰(well) 이온주입공정을 실시하여 기판(11)에 웰(well) 영역(미도시)을 형성한다. 이때, 웰 이온주입공정은 다음과 같은 과정으로 이루어진다. 먼저, 기판(11) 상에 스크린 산화막(screen oxide, 미도시)을 형성한 후 웰 이온주입공정을 실시하여 웰 영역을 형성한다. 여기서, 상기 스크린 산화막은 웰 이온주입공정시 기판(11)의 계면(surface)이 손상되는 것을 방지한다.
이어서, 문턱전압조절용 이온주입공정을 실시할 수도 있다. 물론, 경우에 따 라서는 문턱전압조절용 이온주입공정은 소자 분리막(12)을 형성한 후 형성할 수도 있다.
한편, 스크린 산화막은 이온주입공정 후 프리-세정(pre-cleaning) 공정을 통해 제거된다.
이어서, 기판(11) 상에 SiO2막으로 이루어진 하부 절연막(13)을 형성한다. 이때, 하부 절연막(13)은 열산화 공정을 통해 기판(11)의 실리콘을 성장시켜 형성하거나, 증착공정을 통해 형성한다. 여기서, 하부 절연막(13)은 120~140Å의 두께로 형성한다.
한편, 하부 절연막(13)은 SiO2막 대신에 SiO2막보다 유전율이 높은 고유전막(high-k)으로 형성할 수도 있다. 이때, 상기 고유전막은 유전상수가 3.9 이상인 물질로 형성한다.
이어서, 도 2b에 도시된 바와 같이, 하부 절연막(13) 상부에 고유전막(14)을 증착한다. 이때, 고유전막(14)은 HfO2, ZrO2, TiO2, Ta2O3 및 LaOx막의 금속 산화막 중 선택된 어느 하나의 막으로 형성하거나, HfSiOx, ZrSiOx 및 LaSiOx막의 실리케이트막 중 선택된 어느 하나의 막으로 형성한다. 여기서, 'x'는 1 이상의 자연수이다. 또한, 고유전막(14)은 CVD(Chemical Vapor Deposition) 또는 ALD(Automic Layer Deposition) 공정을 이용하여 형성한다. 또한, 그 두께는 30~100Å로 형성한다.
이어서, 도 2c에 도시된 바와 같이, 고유전막(14)을 질화처리하여 질화처리 된 고유전막(14a)을 형성한다. 이때, 고유전막(14)에서 질화처리되는 영역의 N농도는 5~50%가 되도록 한다. 한편, 질화처리방법은 마이크로웨이브(microwave) 또는 고주파 플라즈마(radio frequency plasma)를 이용하고, 소스 가스(source gas)로는 N2, NH3, N2O 및 NO 중 선택된 어느 하나의 가스를 사용하며, 반응가스로는 NO, N2O, NH3, NF3 또는 이들이 적어도 2 종류 이상 혼합된 혼합기체를 사용한다. 또한, 상기 소스 가스와 반응가스에 O2 및 O3와 같은 산소 가스를 더 첨가하여 사용할 수도 있다.
이어서, 질화처리된 고유전막(14a)의 특성을 향상시키기 위하여 열처리 공정을 실시한다. 이때, 열처리 공정은 RTP(Rapid Temperature Process) 또는 퍼니스(funace) 열처리 방식으로, N2, O2, D2 및 D2O 중 어느 하나의 가스 분위기에서 900℃ 이하의 온도로 실시한다. 바람직하게는 500~800℃의 온도 범위 내에서 실시한다.
이어서, 도 2d에 도시된 바와 같이, 질화처리된 고유전막(14a) 상에 SiO2막으로 이루어진 상부 절연막(16)을 형성한다.
한편, 상부 절연막(16)은 SiO2막 대신에 SiO2막보다 유전율이 높은 고유전막(high-k)으로 형성할 수도 있다. 이때, 상기 고유전막은 유전상수가 3.9 이상인 물질로 형성한다.
이러한 상부 절연막(16)은 게이트 전극(17)(도 2e참조)으로부터 전하를 저장 하는 전하 저장층인 질화처리된 고유전막(14a)을 고립시켜 전하 저장층에 저장된 전하를 보전시키는 한편, 게이트 전극(17)으로부터 전기장(electric field)을 형성시키는 역할을 하게 된다.
한편, 상부 절연막(16)은 30~100Å의 두께로 형성한다.
이어서, 도 2e에 도시된 바와 같이, 상부 절연막(16) 상에 게이트 전극(17)용 폴리실리콘막을 증착한다. 이때, 폴리실리콘막은 산화 저항성이 낮은 언도프트(undoped) 또는 도핑 농도가 낮은 저농도 도프트(doped) 폴리 실리콘막으로 형성한다. 여기서, 언도프트 폴리 실리콘막 LPCVD(Low Pressure Chemical Vapor Deposition) 방식으로 SiH4 가스를 이용하여 형성한다. 또한, 도프트 폴리 실리콘막은 LPCVD 방식으로 Si2H6와 PH3 가스를 이용하여 형성한다.
이어서, 도 2f에 도시된 바와 같이, 포토리소그래피 공정을 실시하여 폴리실리콘막, 상부 절연막(16), 질화처리된 고유전막(14a) 및 하부 절연막(13)을 순차적으로 식각하여 패터닝한다. 이로써, 스택(stack) 구조를 갖는 게이트 구조가 완성된다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면 본 발명은 질화막 처리된 고유전막(High-k)을 전하 저장층으로 제공하여 전하의 저장 능력을 향상시키는 한편, 프로그램 동작 및 소거 동작 속도를 향상시키고, 데이터 유지 특성을 향상시킬 수 있다.

Claims (13)

  1. 기판 상에 하부 절연막을 형성하는 단계;
    상기 하부 절연막 상에 유전막을 형성하는 단계;
    상기 유전막을 질화처리하는 단계;
    상기 질화처리된 유전막 상에 상부 절연막을 형성하는 단계; 및
    상기 상부 절연막 상에 게이트 전극을 형성하는 단계
    를 포함하는 비휘발성 메모리 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 유전막은 HfO2, ZrO2, TiO2, Ta2O3 및 LaOx막의 금속 산화막 중 선택된 어느 하나의 막으로 형성하거나, HfSiOx, ZrSiOx 및 LaSiOx막의 실리케이트막 중 선택된 어느 하나의 막으로 형성하는 비휘발성 메모리 소자의 제조방법. 여기서, 'x'는 1 이상의 자연수이다.
  3. 제 2 항에 있어서,
    상기 유전막은 CVD, PECVD 또는 ALD 공정으로 형성하는 비휘발성 메모리 소 자의 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 고유전막에서 질화처리되는 영역의 N농도가 5~50%가 되도록 하는 비휘발성 메모리 소자의 제조방법.
  5. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 고유전막을 질화처리하는 단계에서는 마이크로웨이브 또는 고주파 플라즈마를 이용하여 실시하는 비휘발성 메모리 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 고유전막을 질화처리하는 단계에서는 소스 가스로 N2, NH3, N2O 및 NO 중 선택된 어느 하나의 가스를 사용하며, 반응가스로 NO, N2O, NH3, NF3 또는 이들이 적어도 2 종류 이상 혼합된 혼합기체를 사용하는 비휘발성 메모리 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 고유전막을 질화처리하는 단계에서는 상기 소스 가스와 상기 반응가스에 O2 및 O3와 같은 산소 가스를 더 첨가하여 사용하는 비휘발성 메모리 소자의 제조방법.
  8. 제 5 항에 있어서,
    상기 고유전막을 질화처리하는 단계 후 상기 질화처리된 고유전막에 대하여 열처리 공정을 실시하는 단계를 더 포함하는 비휘발성 메모리 소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 열처리 공정은 RTP 또는 퍼니스 열처리 방식으로 실시하는 비휘발성 메모리 소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 열처리 공정은 N2, O2, D2 및 D2O 중 어느 하나의 가스 분위기에서 500~800℃의 온도로 실시하는 비휘발성 메모리 소자의 제조방법.
  11. 제 8 항에 있어서,
    상기 하부 절연막과 상기 상부 절연막은 SiO2막으로 이루어진 비휘발성 메모리 소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 하부 절연막과 상기 상부 절연막은 열산화공정 또는 증착공정으로 형성하는 비휘발성 메모리 소자의 제조방법.
  13. 제 8 항에 있어서,
    상기 하부 절연막과 상기 상부 절연막은 적어도 3.9 이상의 고유전막으로 형성하는 비휘발성 메모리 소자의 제조방법.
KR1020060038703A 2006-04-28 2006-04-28 비휘발성 메모리 소자의 제조방법 KR20070106155A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060038703A KR20070106155A (ko) 2006-04-28 2006-04-28 비휘발성 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060038703A KR20070106155A (ko) 2006-04-28 2006-04-28 비휘발성 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20070106155A true KR20070106155A (ko) 2007-11-01

Family

ID=39062181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060038703A KR20070106155A (ko) 2006-04-28 2006-04-28 비휘발성 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20070106155A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880230B1 (ko) * 2007-05-28 2009-01-28 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
US10971395B2 (en) 2018-07-19 2021-04-06 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880230B1 (ko) * 2007-05-28 2009-01-28 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
US10971395B2 (en) 2018-07-19 2021-04-06 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
US11557513B2 (en) 2018-07-19 2023-01-17 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US7612404B2 (en) Semiconductor device
JP5416936B2 (ja) 半導体装置およびその製造方法
KR100644397B1 (ko) 박막 처리방법 및 이를 이용한 불 휘발성 메모리 셀의제조방법
US8270216B2 (en) Semiconductor storage device and method of manufacturing the same
JP2007043147A (ja) 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
KR101033221B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR20040005331A (ko) Ｅｅｐｒｏｍ 및 그 제조방법
US20080169501A1 (en) Flash memory device with hybrid structure charge trap layer and method of manufacturing same
US20100029091A1 (en) Method of Forming Tunnel Insulation Layer in Flash Memory Device
KR100596484B1 (ko) 유전막 형성 방법 및 이를 이용한 불휘발성 메모리 장치의제조방법
US7692196B2 (en) Memory devices and methods of manufacturing the same
US20090256192A1 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
KR100945935B1 (ko) 불휘발성 메모리소자의 제조방법
KR100945923B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR20070106155A (ko) 비휘발성 메모리 소자의 제조방법
KR100753079B1 (ko) 비휘발성 메모리 소자의 형성 방법
KR100665396B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR20050064233A (ko) Ｓｏｎｏｓ형 비휘발성 메모리 소자 및 그 제조 방법
US8187973B2 (en) Method for manufacturing semiconductor device and the semiconductor device
KR100880230B1 (ko) 반도체 소자 및 그의 제조 방법
KR101086497B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US20070246768A1 (en) Nonvolatile memory device and method of fabricating the same
KR20050060268A (ko) Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법
KR20070058725A (ko) 불휘발성 메모리 소자의 제조 방법
KR20080002030A (ko) 비휘발성 메모리 장치의 게이트 구조물 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application