JP5421549B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP5421549B2 JP5421549B2 JP2008135042A JP2008135042A JP5421549B2 JP 5421549 B2 JP5421549 B2 JP 5421549B2 JP 2008135042 A JP2008135042 A JP 2008135042A JP 2008135042 A JP2008135042 A JP 2008135042A JP 5421549 B2 JP5421549 B2 JP 5421549B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon
- silicon oxide
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
このようなミラービットの半導体記憶装置は、例えば、制御ゲート電極と基板とを絶縁する絶縁層の両端をウエットエッチングにより削除して間隙を形成しておき、この間隙部分にONO膜を形成することにより製造される。
ONO膜を形成する場合には、絶縁層の両端をウエットエッチングで削除した後に、酸化処理により制御ゲート電極及び基板に酸化膜を形成する。次いで、酸化膜が形成された制御ゲート電極と基板との間の間隙部分に、窒化膜を形成する。これにより基板側の酸化膜(以下、「下側酸化膜」という。)−窒化膜−制御ゲート電極側の酸化膜(以下、「上側酸化膜」という。)によるONO膜が形成される。
図1は、本発明の第1実施形態の半導体装置の製造方法を説明するための図である。
第1実施形態の半導体装置の製造方法では、まず、基板10上に第1酸化膜11、窒化膜12、第2酸化膜13、及びゲート電極14を、基板10側からこの順に積層して、ゲート電極14の形状に合わせてパタニングする(図1(a))。第1酸化膜11の膜厚を、第2酸化膜13の膜厚よりも厚く形成する。第1酸化膜11の膜厚は例えば11nmであり、窒化膜12の膜厚及び第2酸化膜13の膜厚は例えば5nmである。
次いで、ラジカル酸化或いはプラズマ酸化などの酸化処理により、基板10、窒化膜12の露出している両端部、及びゲート電極14を酸化する。これにより基板10上に第3酸化膜15が形成される。窒化膜12表面に形成される酸化膜及び窒化膜12自身の酸化により第4酸化膜16が形成される。ゲート電極14の表面に第5酸化膜17が形成される。窒化膜12とゲート電極14とは、第2酸化膜13の厚さ分(この実施形態では5nm)しか離間していない。そのために、この酸化処理により第4酸化膜16と第5酸化膜17とが一体化して一つの酸化膜となる(図1(c))。この実施形態では、膜厚が7nmの酸化膜を形成することで、第4酸化膜16と第5酸化膜17とが一体化される。この酸化処理により形成される第3酸化膜15の膜厚は、第4酸化膜16と第5酸化膜17とを足した膜厚よりも大幅に薄くなる。第4酸化膜16と第5酸化膜17とが一体化した酸化膜の膜厚は、第2酸化膜13の膜厚により調整可能である。第2酸化膜13の膜厚が厚いほど第4酸化膜16と第5酸化膜17の膜厚は増える傾向になる。同様に、第3酸化膜15の膜厚も増える。
この後、拡散領域であるソース領域S及びドレイン領域Dを、基板10内のゲート電極14の下部領域を挟む位置に形成し、上地工程を行って、半導体装置が形成される。
第3酸化膜15が所望の膜厚で形成可能になるので、電荷蓄積層18aへの電荷の注入及び放出が容易になる。また、第4酸化膜16と第5酸化膜17が一体化した酸化膜が所望の膜厚で形成可能になるので、ゲート障害が起こる可能性が従来よりも低くなる。
図2は、本発明の第2実施形態の半導体装置の製造方法を説明するための図である。
第2実施形態の半導体装置の製造方法では、表面に窒素が注入されたシリコン基板の酸化速度が、シリコンやポリシリコンによるゲート電極の酸化速度よりも遅いという性質を利用して、一度の酸化処理で形成される酸化膜の厚さを変える。
そのために、まず、基板10上に第1酸化膜22を形成し、窒素イオンを注入して熱処理を加える。窒素イオンを注入して熱処理することにより、基板10と第1酸化膜22との界面に窒素が偏析して窒素層21が形成される(図2(a))。図2(a)では、例えば第1酸化膜22の膜厚が20nmであり、窒素イオンはエネルギーが20keVでドーズ量が4E15ion/cm2である。
次いで、第1酸化膜22上にゲート電極14が形成される。第1酸化膜22及びゲート電極14は、所望の形状にパタニングされる。その後、HFなどを用いてウエットエッチングを行い、第1酸化膜22の両端を除去する(図2(b))。これにより、ゲート電極14の基板10側が一部露出する。
この後、拡散領域であるソース領域S及びドレイン領域Dを、基板10内のゲート電極14の下部領域を挟む位置に形成し、上地工程を行って、半導体装置が形成される。
第2酸化膜23が所望の膜厚で形成可能になるので、電荷蓄積層27の電荷の注入及び放出が容易になる。また、第3酸化膜24が所望の膜厚で形成可能になるので、ゲート障害が起こる可能性が従来よりも低くなる。
図3は、本発明の第3実施形態の半導体装置の製造方法を説明するための図である。
第3実施形態は、第2実施形態と同様に、表面に窒素が注入されたシリコン基板の酸化速度がポリシリコンによるゲート電極の表面の酸化速度よりも遅いという性質を利用している。第3実施形態は、窒素層31の形成方法が第2実施形態とは異なるのみであり、それ以降の工程は同じである。
第3実施形態では、基板10上に第1酸化膜22を形成して、N2Oガス、NOガス、或いはNH3ガス雰囲気に曝す。これにより、基板10と第1酸化膜22との界面に窒素が偏析して窒素層31が形成される。窒素層31が形成された後の処理は第2実施形態と同じであり、図2(b)以降と同じ工程である。よって、以降の説明は省略する。第3実施形態で製造された半導体装置も、第2実施形態で製造された半導体装置を同じ構造、性質となるので、説明を省略する。
図4は、本発明の第4実施形態の半導体装置の製造方法を説明するための図である。
第4実施形態の半導体装置の製造方法も、第2実施形態、第3実施形態と同様に、窒化膜の酸化速度がシリコン、ポリシリコンの酸化速度よりも遅いという性質を利用して、一度の酸化処理で形成される酸化膜の厚さを変えるようにしている。
第4実施形態の半導体装置の製造方法では、まず、基板10上に第1窒化膜41、第1酸化膜42、及びゲート電極14を、この順に積層して、ゲート電極14の形状に合わせてパタニングする(図4(a))。第1窒化膜41の膜厚は例えば2nmである。
その後、HFなどを用いてウエットエッチングを行い、第1酸化膜42の両端を除去する(図4(b))。これにより、ゲート電極14の第1窒化膜41側及び第1窒化膜41のゲート電極14側を一部露出する。
この後、拡散領域であるソース領域S及びドレイン領域Dを、基板10内のゲート電極14の下部領域を挟む位置に形成し、上地工程を行って、半導体装置が形成される。
第1窒化膜41が絶縁層に残るが、膜厚が薄く電荷蓄積層47に比べて充分な電荷の注入ができない。そのために、電荷蓄積層47に電荷を注入する際に、第1窒化膜41にはほとんど電荷が注入されない。つまり、第1窒化膜41が、書込/削除動作に影響を及ぼす恐れはない。
Claims (10)
- シリコン基板(10)上に第1シリコン酸化膜(11)、シリコン窒化膜(12)、前記第1シリコン酸化膜(11)よりも膜厚が薄い第2シリコン酸化膜(13)、及びゲート電極(14)を積層して、同じ形状にパタニングする第1の工程と、
ウエットエッチングにより前記第1シリコン酸化膜(11)の端部及び前記第2シリコン酸化膜(13)の端部を除去して前記シリコン窒化膜(12)の端部を露出させる第2の工程と、
前記第1シリコン酸化膜(11)が除去されたシリコン基板(10)上に第3シリコン酸化膜(15)を形成すると同時に、前記シリコン窒化膜(12)の露出部分を酸化して第4シリコン酸化膜(16)を形成し且つ前記ゲート電極(14)の周囲に第5シリコン酸化膜(17)を形成して、前記第4シリコン酸化膜(16)と前記第5シリコン酸化膜(17)とが一体化したシリコン酸化膜を形成する第3の工程と、
前記第3シリコン酸化膜(15)と前記第4シリコン酸化膜(16)との間に電荷を蓄積するための電荷蓄積層(18a)を形成する第4の工程と、を含む、
半導体装置の製造方法。 - 前記第4の工程は、
前記第3シリコン酸化膜(15)上に、前記第4シリコン酸化膜(16)と前記第5シリコン酸化膜(17)とが一体化した前記シリコン酸化膜を覆って電荷蓄積膜(18)を形成する工程と、
前記第3シリコン酸化膜(15)と前記第4シリコン酸化膜(16)との間に前記電荷蓄積層(18a)となる前記電荷蓄積膜(18)を残して、前記電荷蓄積膜(18)を酸化する工程と、を含む、
請求項1記載の半導体装置の製造方法。 - 前記電荷蓄積膜(18)が、シリコン窒化膜、シリコン膜、或いはシリコン物を有する窒化膜のいずれかであり、
前記電荷蓄積膜(18)の酸化は、前記電荷蓄積膜(18)がシリコン窒化膜或いはシリコン物を有する窒化膜の場合にはラジカル酸化或いはプラズマ酸化により行い、前記電荷蓄積膜(18)がシリコン膜の場合にはラジカル酸化、プラズマ酸化、或いは熱酸化により行う、
請求項2記載の半導体装置の製造方法。 - シリコン基板(10)上に窒素層又は第1シリコン窒化膜(21、31、41)と、第1シリコン酸化膜(22、42)と、ゲート電極(14)とを積層して、少なくとも前記第1シリコン酸化膜(22、42)及び前記ゲート電極(14)を同じ形状にパタニングする第1の工程と、
ウエットエッチングにより前記第1シリコン酸化膜(22、42)の端部を除去する第2の工程と、
前記窒素層又は前記第1シリコン窒化膜(21、31、41)及び前記ゲート電極(14)を酸化して、前記第1シリコン酸化膜(22、42)下部の前記窒素層又は前記第1シリコン窒化膜(21、31、41)を残して前記シリコン基板(10)上に第2シリコン酸化膜(23、43)を形成するとともに、前記ゲート電極(14)を覆って前記第2シリコン酸化膜(23、43)よりも膜厚が厚い第3シリコン酸化膜(24、44)を形成する第3の工程と、
前記第2シリコン酸化膜(23、43)と前記第3シリコン酸化膜(24、44)との間に電荷を蓄積するための電荷蓄積層(27、47)を形成する第4の工程と、を含む、
半導体装置の製造方法。 - 前記第1の工程では、前記第1シリコン酸化膜(22、42)及び前記ゲート電極(14)と同じ形状に前記窒素層又は前記第1シリコン窒化膜(21、31、41)をパタニングしており、
前記第3の工程では、前記シリコン基板(10)上の前記窒素層又は前記第1シリコン窒化膜(21、31、41)がパタニングされていない領域にも前記第2シリコン酸化膜(23、43)を形成する、
請求項4記載の半導体装置の製造方法。 - 前記第1の工程では、前記シリコン基板(10)上に前記第1シリコン酸化膜(22)を形成した後に、前記シリコン基板(10)に窒素イオンを注入、又は前記シリコン基板(10)をN2Oガス、NOガス、もしくはNH3ガスの雰囲気に置くことで、前記窒素層(21、31)を形成する、
請求項4又は5記載の半導体装置の製造方法。 - 前記第4の工程は、
前記第2シリコン酸化膜(23、43)上に、前記第3シリコン酸化膜(24、44)を覆って電荷蓄積膜(25、45)を形成する工程と、
前記第2シリコン酸化膜(23、43)と前記第3シリコン酸化膜(24、44)との間に前記電荷蓄積層(27、47)となる前記電荷蓄積膜(25、45)を残して、前記電荷蓄積膜(25、45)を酸化する工程と、を含む、
請求項4〜6のいずれか1項記載の半導体装置の製造方法。 - 前記電荷蓄積膜(24、45)が、シリコン窒化膜、シリコン膜、或いはシリコン物を有する窒化膜のいずれかであり、
前記電荷蓄積膜(24、45)の酸化は、前記電荷蓄積膜(24、45)がシリコン窒化膜或いはシリコン物を有する窒化膜の場合にはラジカル酸化或いはプラズマ酸化により行い、前記電荷蓄積膜(24、45)がシリコン膜の場合にはラジカル酸化、プラズマ酸化、或いは熱酸化により行う、
請求項7記載の半導体装置の製造方法。 - 2つの拡散領域(S、D)が形成されたシリコン基板(10)と、
前記2つの拡散領域(S、D)に挟まれた領域の前記シリコン基板(10)上に設けられ、第1シリコン酸化膜(11)、シリコン窒化膜(12)、前記第1シリコン酸化膜(11)よりも膜厚が薄い第2シリコン酸化膜(13)が積層されて成る絶縁膜と、
前記絶縁膜上に設けられるゲート電極(14)と、
前記シリコン基板(10)上に設けられ、前記第1シリコン酸化膜(11)よりも膜厚が薄い第3シリコン酸化膜(15)と、
前記第3シリコン酸化膜(15)上の前記第1シリコン酸化膜(11)に接する位置に、前記シリコン窒化膜(12)に接しない膜厚で設けられる、電荷を蓄積するための電荷蓄積層(18a)と、
前記ゲート電極(14)の周囲に形成され、前記第3シリコン酸化膜(15)よりも膜厚が厚く、前記電荷蓄積層(18a)に接するシリコン酸化膜(16、17)と、を備え、
前記2つの拡散領域(S、D)及び前記ゲート電極(14)にそれぞれ所定の電圧が印加されると、前記電荷蓄積層(18a)に電荷が注入される、
半導体装置。 - 2つの拡散領域(S、D)が形成されたシリコン基板(10)と、
前記2つの拡散領域(S、D)に挟まれた領域の前記シリコン基板(10)上に設けられ、窒素層又は第1シリコン窒化膜(21、31、41)と第1シリコン酸化膜(22、42)とが積層されて成る絶縁膜と、
前記絶縁膜上に設けられるゲート電極(14)と、
前記シリコン基板(10)上に設けられる第2シリコン酸化膜(23、43)と、
前記第2シリコン酸化膜(23、43)上に前記絶縁膜に接して設けられる、電荷を蓄積するための電荷蓄積層(27、47)と、
前記ゲート電極(14)の周囲に形成され、上部に前記電荷蓄積層(27、47)が設けられた前記第2シリコン酸化膜(23、43)の部分よりも膜厚が厚く、前記電荷蓄積層(27、47)に接する第3シリコン酸化膜(24、44)と、を備え、
前記2つの拡散領域(S、D)及び前記ゲート電極(14)にそれぞれ所定の電圧が印加されると、前記電荷蓄積層(27、47)に電荷が注入される、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008135042A JP5421549B2 (ja) | 2008-05-23 | 2008-05-23 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008135042A JP5421549B2 (ja) | 2008-05-23 | 2008-05-23 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009283740A JP2009283740A (ja) | 2009-12-03 |
JP5421549B2 true JP5421549B2 (ja) | 2014-02-19 |
Family
ID=41453877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008135042A Active JP5421549B2 (ja) | 2008-05-23 | 2008-05-23 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5421549B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6306233B1 (ja) | 2017-02-28 | 2018-04-04 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリおよびその製造方法 |
JP6563988B2 (ja) | 2017-08-24 | 2019-08-21 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
JP6623247B2 (ja) | 2018-04-09 | 2019-12-18 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリおよびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3233998B2 (ja) * | 1992-08-28 | 2001-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
DE10205079B4 (de) * | 2002-02-07 | 2008-01-03 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzelle |
JP2004071877A (ja) * | 2002-08-07 | 2004-03-04 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
JP2004241503A (ja) * | 2003-02-04 | 2004-08-26 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
JP5358121B2 (ja) * | 2008-05-09 | 2013-12-04 | シャープ株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
-
2008
- 2008-05-23 JP JP2008135042A patent/JP5421549B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009283740A (ja) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7169668B2 (en) | Method of manufacturing a split-gate flash memory device | |
KR101618160B1 (ko) | 불휘발성 반도체 메모리 및 불휘발성 반도체 메모리의 제조 방법 | |
KR100432888B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
JP2004522312A (ja) | Sonos型装置の分離を改善するためのono形成中のソース・ドレイン注入 | |
WO2007086304A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US7692233B2 (en) | Semiconductor device and manufacturing method thereof | |
US7378706B2 (en) | Semiconductor device and method of manufacturing the same | |
US20050176203A1 (en) | [method of fabricating non-volatile memory cell ] | |
KR100731058B1 (ko) | 이중 터널 산화막을 포함하는 플래시 메모리 셀 및 그 제조방법 | |
KR100745400B1 (ko) | 게이트 구조 및 이를 형성하는 방법, 비휘발성 메모리 장치및 이의 제조 방법 | |
JP5421549B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100606928B1 (ko) | 비휘발성 메모리 장치 및 그 제조방법 | |
JP2008211022A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US7485533B2 (en) | Fabrication method of an non-volatile memory | |
JP5787855B2 (ja) | 半導体記憶装置 | |
US7244652B2 (en) | Method of forming a split programming virtual ground SONOS memory | |
KR100880230B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
CN107644874B (zh) | 非挥发性存储器结构及其制作方法 | |
TWI387058B (zh) | 非揮發性半導體記憶體元件以及製造非揮發性半導體記憶體元件之方法 | |
JP3973616B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP5252169B2 (ja) | 半導体装置 | |
KR100533110B1 (ko) | 플래시 메모리 제조 방법 | |
JP2000049241A (ja) | 半導体メモリ装置およびその製造方法 | |
US7144774B1 (en) | Method of fabricating non-volatile memory | |
JPWO2005122246A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100324 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100412 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100818 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110520 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5421549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |