JP6563988B2 - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP6563988B2
JP6563988B2 JP2017160921A JP2017160921A JP6563988B2 JP 6563988 B2 JP6563988 B2 JP 6563988B2 JP 2017160921 A JP2017160921 A JP 2017160921A JP 2017160921 A JP2017160921 A JP 2017160921A JP 6563988 B2 JP6563988 B2 JP 6563988B2
Authority
JP
Japan
Prior art keywords
memory cell
charge storage
flash memory
columnar
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017160921A
Other languages
English (en)
Other versions
JP2019040972A (ja
Inventor
矢野　勝
勝 矢野
Original Assignee
ウィンボンド エレクトロニクス コーポレーション
ウィンボンド エレクトロニクス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウィンボンド エレクトロニクス コーポレーション, ウィンボンド エレクトロニクス コーポレーション filed Critical ウィンボンド エレクトロニクス コーポレーション
Priority to JP2017160921A priority Critical patent/JP6563988B2/ja
Priority to TW107118202A priority patent/TWI657567B/zh
Priority to CN201810685566.0A priority patent/CN109427799B/zh
Priority to KR1020180087222A priority patent/KR102076415B1/ko
Priority to US16/111,237 priority patent/US11683935B2/en
Publication of JP2019040972A publication Critical patent/JP2019040972A/ja
Application granted granted Critical
Publication of JP6563988B2 publication Critical patent/JP6563988B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

本発明は、ＮＯＲ型フラッシュメモリに関し、特にメモリセルの三次元構造に関する。
フラッシュメモリには、大別して、ＮＡＮＤ型とＮＯＲ型が存在する。ＮＡＮＤ型のフラッシュメモリは、ＮＡＮＤストリングからなるメモリセルアレイを構成することで、占有面積を削減し、集積度の高いメモリセルアレイを実現することができる。一方、ＮＯＲ型のフラッシュメモリは、ビット線とソース線との間に１つのメモリセルを配置する構成であり、１つのメモリセルへの高速なランダムアクセスが可能となる反面、メモリセル毎にコンタクトを取る必要があるため、ＮＡＮＤ型に比べるとメモリセルの占有面積が大きくなる。
ＮＯＲ型のフラッシュメモリでは、その集積度の向上を図るために、仮想接地方式や多値方式を採用している。典型的な仮想接地方式では、メモリセルのソース／ドレインが行方向に隣接するメモリセルのソース／ドレインと共通であり、共通のソースおよびドレインがビット線に電気的に接続される。読出しを行うとき、選択されたメモリセルのソースが接地電位に、ドレインが読出し電圧に印加され、隣接するメモリセルのソース／ドレインがフローティング状態にされる（特許文献１、２）。
多値方式では、フローティングゲートまたは電荷をトラップする電荷蓄積領域への電荷を制御することでメモリセルに複数のしきい値を設定する。特許文献３は、電荷トラップ型の多値メモリとしてミラービットタイプのフラッシュメモリを開示している。このフラッシュメモリは、シリコン基板表面とゲート電極との間に、酸化膜−窒化膜−酸化膜のＯＮＯを形成し、酸化膜と窒化膜との界面に電荷を捕獲する。ソース／ドレインに印加する電圧を入れ替えることで、窒化膜（電荷蓄積層）のソース側、ドレイン側にそれぞれ電荷を保持させ、１つのメモリセルに２ビットの情報を記憶する。また、ゲート電極の両端近傍に分離したＯＮＯ膜を形成し、電荷を蓄積する領域を物理的に切り離す構成も提案されている。
また、半導体デバイスの高集積化に伴い、メモリセルを３次元または垂直方向にスタックする３次元ＮＡＮＤフラッシュメモリが開発されている（例えば、特許文献４）。このフラッシュメモリは、半導体基板上に、その表面から垂直方向に延びる複数のピラーを形成し、ピラーの側壁を、例えば、トンネル絶縁層、電荷蓄積層およびブロック絶縁層を含むメモリ膜が取り囲んでいる。
特開２００３−１０００９２号公報 特開平１１−１１０９８７号公報 特開２００９−２８３７４０号公報 特開２０１６−５８４９４号公報
ＮＯＲ型のフラッシュメモリにおいても、高い動作電流と高い集積度が要求される中で、メモリセルの縮小を行ってきたが、そのスケーリングは限界に近づきつつある。メモリセルのチャンネル長が短くなるとソース／ドレイン間の距離が短くなり、あるいはデザインルールが小さくなると、ゲート電極とソース／ドレイン間の距離が短くなり、予期しないブレークダウンによりメモリセルが勝手にオンし、読出しエラーや書込みエラーなどの原因となる。また、そのような状況であっても、プログラムや消去の動作時間の短縮が求められている。
本発明は、このような従来の課題を解決し、３次元構造のメモリセルを含むＮＯＲ型フラッシュメモリおよびその製造方法を提供することを目的とする。
本発明に係るＮＯＲ型のフラッシュメモリは、基板と、前記基板の表面から垂直方向に延在し、かつ導電性の半導体材料から構成される複数の柱状部と、各柱状部の側部を取り囲むように形成された電荷蓄積部と、各柱状部の側部を取り囲むように形成された絶縁部と、行方向の電荷蓄積部の側部を取り囲むように形成されたコントロールゲートと、行方向の絶縁部の側部を取り囲むように形成されたセレクトゲートとを有し、前記柱状部の一方の端部がコンタクトホールを介してビット線に電気的に接続され、前記柱状部の他方の端部が前記基板側の基準電位に電気的に接続され、前記電荷蓄積部および前記コントロールゲートを含むメモリセルと、前記絶縁部および前記セレクトゲートを含む選択トランジスタとが直列に接続される。
ある実施態様ではフラッシュメモリはさらに、メモリセルをプログラムする手段を含み、当該プログラムする手段は、選択メモリセルのコントロールゲートにプログラム電圧を印加し、前記選択メモリセルと直列に接続された選択トランジスタのセレクトゲートに前記プログラム電圧よりも小さい選択電圧を印加する。ある実施態様では前記選択メモリセルの電荷蓄積部には、ソース側から電子が注入される。ある実施態様ではフラッシュメモリは、行アドレスに基づき行方向のコントロールゲートおよびセレクトゲートを選択する行選択手段と、列アドレスに基づき列方向のビット線およびソース線を選択する列選択手段とを含む。ある実施態様では前記電荷蓄積部と前記絶縁部とは、同一の構成である。ある実施態様では前記電荷蓄積部および絶縁部は、酸化膜（Ｏ）、窒化膜（Ｎ）および酸化膜（Ｏ）を含む。ある実施態様では前記基準電位は、シリコン基板上に形成された導電領域である。ある実施態様ではメモリセルの周辺回路は、シリコン基板上に形成され、メモリセルは、前記導電領域上に形成される。
本発明によれば、メモリセルを３次元構造にしたことにより、２次元的なスケーリングによる制約を受けることなくメモリセルの活性領域を形成することができる。これにより、メモリセルの集積化と高い動作電流とを同時に実現することができる。さらに、メモリセルと直列に選択トランジスタを形成することで、プログラム時の消費電力をさらに低減させることができる。
図１（Ａ）は、本発明の実施例に係るＮＯＲ型フラッシュメモリのメモリセルを構成する柱状部の概略斜視図、図１（Ｂ）は、ビット線、コントロールゲートおよびセレクトゲートの配線層を模式的に示した斜視図である。 図２（Ａ）は、本発明の実施例に係るメモリセルの柱状部の斜視図、図２（Ｂ）は、そのＡ−Ａ線断面図である。 ＮＯＲ型メモリセルの等価回路図である。 図４（Ａ）は、柱状部に１つのトランジスタが形成されるメモリセルの比較例、図４（Ｂ）は、その比較例の等価回路図である。 本発明の実施例に係るＮＯＲ型フラッシュメモリの電気的な概略構成を示すブロック図である。 本発明の実施例に係るメモリセルの変形例を示す図である。 本発明の実施例に係るＮＯＲ型フラッシュメモリの製造工程を説明する概略断面図である。 本発明の実施例に係るＮＯＲ型フラッシュメモリの製造工程を説明する概略断面図である。 本発明の実施例に係るＮＯＲ型フラッシュメモリの製造工程を説明する概略断面図である。 本発明の実施例に係るＮＯＲ型フラッシュメモリの製造工程を説明する概略断面図である。
次に、本発明の実施の形態について図面を参照して詳細に説明する。本実施形態では、３次元構造のＮＯＲ型フラッシュメモリを例示する。なお、図面は、発明の説明を容易にするために描かれており、図面に示された各部のスケールは、実際のデバイスのスケールと必ずしも一致しないことに留意すべきである。
図１（Ａ）は、本発明の実施例に係るＮＯＲ型フラッシュメモリのメモリセルを構成する柱状部の概略を示す斜視図、図１（Ｂ）は、柱状部に接続されるビット線、コントロールゲートおよびセレクトゲートの配線層を模式的に示した斜視図である。
本実施例に係るＮＯＲ型フラッシュメモリ１００は、図１（Ａ）に示すように、半導体基板１１０と、半導体基板１１０の表面から垂直方向（Ｚ方向）に延在する複数の柱状部１２０と、複数の柱状部１２０の側部を取り囲むように形成された２つの電荷蓄積部１３０Ａ、１３０Ｂとを含む。複数の柱状部１２０は、半導体基板１１０上に２次元アレイ状に配置され、１つの柱状部１２０の側部には、２つの電荷蓄積部１３０Ａ、１３０Ｂが離間して形成される。Ｘ方向に複数のコントロールゲート（ワード線）１４０の配線層が形成され、コントロールゲート１４０の各配線は、行方向の各電流蓄積部１３０Ａに共通に接続される。また、Ｘ方向に複数のセレクトゲート１５０の配線層が形成され、セレクトゲート１５０の各配線は、行方向の各電流蓄積部１３０Ｂに共通に接続される。さらに、Ｙ方向に複数のビット線１６０の配線層が形成され、ビット線１６０の各配線は、列方向の柱状部１２０の端部（ドレイン領域）に電気的に接続される。コントロールゲート１４０および電荷蓄積部１３０Ａを含むトランジスタは、メモリセルＭＣを構成し、セレクトゲート１５０および電荷蓄積部１３０Ｂを含むトランジスタは、スイッチング機能を有する電流制限用の選択トランジスタＳＴとして機能する。
半導体基板１１０は、例えば、シリコン基板から構成され、柱状部１２０は、例えば、円柱状のシリコンまたはポリシリコンから構成される。柱状部１２０は、ビット線とソース線との間に配置され、ローカルビット線を形成する。メモリセルおよび電流制限用の選択トランジスタがｎ型のＭＯＳ構造を有する場合には、柱状部１２０は、例えば、ｐ型のシリコンまたはポリシリコンから構成される。
図２（Ａ）は、柱状部１２０の斜視図、図２（Ｂ）は、そのＡ−Ａ線断面図である。柱状部１２０は、例えば、直径Ｄ、垂直方向の長さがＬの円筒形状を有する。但し、これは一例であり、柱状部１２０は、角柱状であってもよい。柱状部１２０の直径Ｄは、後述するようにバッファ層に形成する開口の大きさにより決定され、長さＬは、バッファ層の厚さにより決定することができる。柱状部１２０の一方の端部Ｓ１には、ドレイン領域が形成され、他方の端部Ｓ２には、ソース領域が形成される。メモリセルがｎ型のＭＯＳ構造であるとき、ドレイン領域およびソース領域は、それぞれｎ型である。
電荷蓄積部１３０Ａ、１３０Ｂは、柱状部１２０の側部を帯状に完全に取り囲む。電荷蓄積部１３０Ａの垂直方向の長さはＬ１であり（Ｌ１＜Ｌ）、電荷蓄積部１３０Ｂの垂直方向の長さはＬ２である（Ｌ２＜Ｌ）。長さＬ１とＬ２とは等しくても良いし、あるいは異なっていてもよい。また、1つの例では、電荷蓄積部１３０Ａと電荷蓄積部１３０Ｂとの間には間隔が形成されている。
電荷蓄積部１３０Ａは、そこに電荷を蓄積するための層または界面を含む。電荷蓄積部１３０Ａは、コントロールゲート１４０と柱状部１２０との間に高い容量結合を提供するように、比較的誘電率の高い物質を含むことが望ましい。例えば、電荷蓄積部１３０Ａは、内側から順に、酸化膜（Ｏ）１３２、窒化膜（Ｎ）１３４、および酸化膜（Ｏ）１３６を含み、ＯＮＯ膜の界面に電荷をトラップする。
電荷蓄積部１３０Ｂは、好ましくは、電荷蓄積部１３０Ａと同じ構成であり、これにより、電荷蓄積部１３０Ａ、１３０Ｂの製造が容易になる。勿論、メモリセルに直列に接続された選択トランジスタは、電流制限用トランジスタとしてスイッチング機能を有すれば良いため、必ずしも電荷蓄積部１３０Ｂのような電荷蓄積を必要とせず、ＳｉＯ２のような絶縁膜であってもよい。
図１（Ｂ）に示すように、柱状部１２０の電荷蓄積部１３０Ａを取り囲むようにコントロールゲート１４０がＸ方向に延在し、電荷蓄積部１３０Ｂを取り囲むようにセレクトゲート１５０がＸ方向に延在する。列方向の柱状部１２０の端部Ｓ１の各ドレイン領域は、ビット線１６０に共通に電気的に接続され、柱状部１２０の他方の端部Ｓ２の各ソース領域は、基準電位を供給する基板１１０に電気的に接続される。
図３に、本実施例のメモリセルの等価回路図を示す。メモリセルＭＣと選択トランジスタＳＴとは直列に接続され、メモリセルＭＣのドレイン領域がビット線ＢＬに電気的に接続され、選択トランジスタＳＴのソース領域がソース線ＳＬに電気的に接続される。メモリセルＭＣのソース領域と選択トランジスタＳＴのドレイン領域とは共通であり、ノードＮは、メモリセルＭＣと選択トランジスタＳＴのソース領域／ドレイン領域である。ビット線ＢＬとソース線ＳＬとの間に形成された柱状部１２０は、メモリセルＭＣと選択トランジスタＳＴの直流経路を提供する。
コントロールゲート１４０に電圧が印加されたとき、電荷蓄積部１３０Ａを介して柱状部１２０に電界が印加される。電荷蓄積部１３０Ａに電子が蓄積されていなければ、電子が蓄積されているときに比べて大きな電界が柱状部に作用する。コントロールゲート１４０に印加された電圧が閾値以上であれば、柱状部１２０の表面に反転層が形成され、メモリセルＭＣが導通状態になる。印加された電圧が閾値未満であれば、柱状部１２０の表面に反転層が形成されず、メモリセルＭＣは非導通状態になる。電荷蓄積部１３０Ａに電子が蓄積されていれば、メモリセルＭＣの閾値は高くなり、電子が蓄積されていなければ、閾値は低くなる。
セレクトゲート１５０に電圧が印加されたとき、電荷蓄積部１３０Ｂを介して柱状部１２０に電界が印加される。電荷蓄積部１３０Ｂは、電荷蓄積部１３０Ａと同様に電子を蓄積することが可能な構成ではあるが、電荷蓄積部１３０Ｂには、事実上、電子は蓄積されないか、仮に蓄積されたとしても僅かである。それ故、選択トランジスタＳＴの閾値は、僅かに増加する程度である。セレクトゲート１５０に閾値以上の電圧が印加されると、柱状部１２０の表面に反転層が形成され、選択トランジスタＳＴが導通状態になり、印加される電圧が閾値未満であれば、選択トランジスタＳＴは非導通状態である。
円筒状の柱状部１２０の外周を帯状の電荷蓄積部１３０Ａ、１３０Ｂが取り囲むように構成されることで、コントロールゲート１４０、セレクトゲート１５０から柱状部１２０の外周に一様に電界が作用し、柱状部１２０の外周に環状の反転層を形成することができる。選択トランジスタＳＴが導通状態であるとき、ノードＮがソース線ＳＬに電気的に結合され、このとき、ノードＮの電位は、ソース線ＳＬの電位と等しいかそれよりも僅かに高い電位である。メモリセルＭＣおよび選択トランジスタＳＴが導通状態にあるとき、ビット線ＢＬとソース線ＳＬとの間に電流経路が形成される。
例えば、ｎＭＯＳ構造のメモリセルＭＣをプログラムするとき、選択ビット線ＢＬには、或る正の電圧が供給され、選択ソース線ＳＬには、例えば、ＧＮＤ電圧が供給され、選択ワード線ＷＬ（コントロールゲート１４０）には、正のプログラム電圧Ｖｐｇｍが供給され、セレクトゲート１５０には、正の選択電圧Ｖｓｅｌが供給される。プログラム電圧Ｖｐｇｍは、選択電圧Ｖｓｅｌよりも大きく、プログラム電圧Ｖｐｇｍは、例えば８Ｖ、選択電圧Ｖｓｅｌは、例えば３Ｖである。また、選択ビット線ＢＬの或る正の電圧は、例えば、５Ｖである。
選択メモリセルＭＣがプログラム電圧Ｖｐｇｍにより導通状態になり、選択メモリセルＭＣと直列に接続された選択トランジスタＳＴが選択電圧Ｖｓｅｌにより導通状態になると、選択ビット線ＢＬから選択ソース線ＳＬに電流が流れる。このとき、選択トランジスタＳＴは、プログラム電圧Ｖｐｇｍよりも小さい選択電圧Ｖｓｅｌによって導通されるため、選択メモリセルＭＣを流れる電流よりも小さい電流しか流すことができない。つまり、選択トランジスタＳＴは、選択メモリセルＭＣから供給された電流がソース線ＳＬに流れるのを制限する。これにより、選択メモリセルＭＣのソース領域であるノードＮに多くの電子が発生される。ノードＮの電位は、ほぼＧＮＤ電位レベルであり、ノードＮで発生された電子は、選択メモリセルＭＣのドレインとの電位差により選択メモリセルＭＣのソース領域側（ノードＮ側）から電荷蓄積部１３０Ａに注入される。これにより、例えば、選択メモリセルＭＣには、データ「０」がプログラムされる。
選択メモリセルＭＣの読出し動作では、選択ワード線ＷＬに読出し電圧Ｖｒｅａｄが印加され、選択メモリセルＭＣと直列に接続された選択トランジスタＳＴのセレクトゲート１５０に選択電圧Ｖｓｅｌが印加される。読出し電圧Ｖｒｅａｄは、選択電圧Ｖｓｅｌと等しく大きさであり、例えば、３Ｖである。選択ビット線ＢＬには或る正の電圧（例えば、５Ｖ）が供給され、選択ソース線ＳＬには、例えば、ＧＮＤ電圧が供給される。選択メモリセルＭＣに電子が蓄積されている場合には（データ「０」が記憶されている場合）、選択トランジスタＳＴは導通状態であるが、選択メモリセルＭＣが非導通状態であるため、選択ビット線ＢＬの電位は変化しない。選択メモリセルＭＣに電子に蓄積されていない場合（データ「１」が記憶されている場合）、選択トランジスタＳＴと選択メモリセルＭＣがともに導通状態になるため、選択ビット線ＢＬの電位が降下し、あるいは選択ビット線ＢＬから選択ソース線ＳＬに電流が流れる。選択ビット線ＢＬの電位または電流はセンスアンプによって検出される。
選択メモリセルＭＣの消去動作では、ＮＡＮＤ型フラッシュメモリと同様に、電荷蓄積部１３０Ａに蓄積された電荷をＦＮトンネリングによりチャンネル領域に放出させる。例えば、選択メモリセルＭＣのワード線ＷＬに負の消去電圧Ｖｅｒｓを印加し、選択ビット線ＢＬ、選択ソース線ＳＬに正の電圧を印加することで、電子が電荷蓄積部１３０Ａをトンネリングしてチャンネル領域へ放出される。セレクトゲート１５０は、フローティング状態であってもよいし、あるいは電荷蓄積部１３０Ｂに蓄積されるかもしれない電子を放出させたい場合には、選択メモリセルＭＣと同様に、負の消去電圧Ｖｅｒｓを印加するようにしてもよい。また、選択メモリセルＭＣの消去は、選択ビット線および選択ソース線に接続された複数のメモリセルを一括して消去することも可能である。
次に、本実施例のメモリセルの効果について説明する。図４は、１つの柱状部に１つのトランジスタが形成された３次元構造のメモリセル（比較例）を示している。同図に示すように、柱状部１０の外周を取り囲むように電荷蓄積部２０が形成され、電荷蓄積部２０には、コントロールゲートＣＧが接続される。選択メモリセルにプログラムする場合には、ビット線ＢＬに正の電圧を印加し、ソース線ＳＬにＧＮＤ電圧を印加し、ワード線に正のプログラム電圧を印加し、選択メモリセルをオンさせる。これにより、ドレインからソースに電流が流れ、チャンネルで発生したホットエレクトロンが電荷蓄積部２０に注入される。このようなチャネルホットエレクトロン注入を行う場合には、ドレインからソースに一定以上のチャネル電流を流さなければならないが、柱状部１０には、その垂直方向の長さに応じて電圧降下が生じる。このため、コントロールゲートＣＧには、比較的高いプログラム電圧を印加することで、多くのドレイン電流を流させなければならない。その結果、プログラム時の消費電力が大きくなってしまう。
これに対し、本実施例のメモリセルの構造では、１つの柱状部１２０に２つのトランジスタを直列に形成し、プログラム時に、選択メモリセルＭＣから供給された電流を選択トランジスタＳＴで制限することで、選択メモリセルのソース側にホットエレクトロンを発生させ、発生させたホットエレクトロンを選択メモリセルのソース側から電荷蓄積部１３０Ａに注入する。このため、チャネルホットエレクトロン注入のように大きなチャンネル電流を必要とせず、プログラム時の消費電力を低減させることができる。さらに選択ワード線に印加するプログラム電圧Ｂｐｇｍを小さくすることが可能になり、隣接するメモリセルへのプログラムディスターブを抑制することができる。
図５は、本実施例のＮＯＲ型フラッシュメモリの電気的な概略構成を示すブロック図である。本実施例のＮＯＲ型フラッシュメモリは、選択トランジスタＳＴをオン／オフさせるための構成を新たに必要とするが、それ以外の構成は、従来のＮＯＲ型フラッシュメモリと同様である。
本実施例のフラッシュメモリ２００は、図３に示すような選択トランジスタＳＴが直列接続されたメモリセルがｍ行×ｎ列に配列されたメモリセルアレイ２１０と、外部入出力端子Ｉ／Ｏに接続され入出力データを保持する入出力バッファ２２０と、入出力バッファ１２０により入力されたアドレスデータを保持するアドレスバッファ２３０と、アドレスバッファ２３０により保持された行アドレスＡｘに基づきワード線ＷＬ＿０、ＷＬ＿１、・・・、ＷＬ＿ｍおよびセレクトゲートＳＥＬ＿０、ＳＥＬ＿１、・・・ＳＥＬ＿ｍの選択および駆動を行う行選択・駆動回路２４０と、アドレスバッファ２３０により保持された列アドレスＡｙに基づきビット線ＢＬ＿０、ＢＬ＿１、・・・ＢＬ＿ｎおよびソース線ＳＬ＿０、ＳＬ＿１、・・・ＳＬ＿ｎの選択および駆動を行う列選択・駆動回路２５０と、読出し動作等において選択ビット線の電位または電圧を感知するセンスアンプ２６０と、入出力バッファ２２０により入力されたコマンド等に基づき各部を制御する制御部２７０と、データの読出し、プログラムおよび消去等のために必要な種々の電圧（プログラム電圧Ｖｐｇｍ、読出し電圧Ｖｒｅａｄ、消去電圧Ｖｅｒｓなど）を生成する内部電圧発生回路２８０とを含んで構成される。
制御部２７０は、外部から入力されたコマンド等に基づき、読出し動作、プログラム動作、消去動作を実行すべく各部を制御する。行選択・駆動回路２４０は、行アドレスＡｘに基づき、例えば、ｐ番目のワード線ＷＬ＿ｐを選択するとき、同時にｐ番目のセレクトゲートＳＥＬ＿ｐを選択し、かつ、選択ワード線ＷＬ＿ｐを動作（プログラム電圧Ｖｐｇｍ、読出し電圧Ｖｒｅａｄ、消去電圧Ｖｅｒｓ）に応じた電圧で駆動し、選択されたセレクトゲートＳＥＬ＿ｐを選択電圧Ｖｓｅｌで駆動する。これにより、選択メモリセルＭＣは、選択トランジスタＳＴを介して選択ソース線ＳＬに電気的に接続される。
なお、上記実施例では、図１（Ｂ）に示すように、コントロールゲート１４０およびセレクトゲート１５０の配線層がＸ方向に延在する例を示したが、これに限らず、コントロールゲート１４０とセレクトゲート１５０との配線層が異なる方向に延在しても良く、要は、メモリセルＭＣが選択されたとき、これに直列に接続された選択トランジスタＳＴが選択できるような構成であればよい。
さらに上記実施例では、選択トランジスタＳＴが電荷蓄積部１３０Ｂを含む例を示したが、選択トランジスタＳＴは、オン／オフのスイッチング機能を備えていればよく、必ずしも電荷蓄積機能を備える必要はない。選択トランジスタＳＴのゲート絶縁膜に電荷蓄積部１３０Ｂを用いたのは、メモリセルの電荷蓄積部１３０Ａと同一構成である方が製造が容易なためである。それ故、選択トランジスタＳＴのゲート絶縁膜は、通常のＭＯＳトランジスタと同様に、電荷蓄積機能を有していないＳｉＯ２等のゲート酸化膜であってもよい。
また上記実施例では、メモリセルＭＣの電荷蓄積部１３０Ａと選択トランジスタＳＴの電荷蓄積部１３０Ｂとを物理的に離間した構造にしたが、これに限らず、図６に示すように、１つの柱状部１２０に１つの垂直方向に連続する電荷蓄積部１３０を形成し、コントロールゲート１４０が垂直方向の長さＬ１で電荷蓄積部１３０とオーバーラップし、セレクトゲート１５０が垂直方向の長さＬ２で電荷蓄積部１３０とオーバーラップするように構成してもよい。この場合の等価回路もまた図３に示すものとなる。
次に、本実施例によるメモリセルの製造方法について図７ないし図１０を参照して説明する。ここでは、図６に示すように１つの連続する電流蓄積部１３０にコントロールゲート１４０とセレクトゲート１５０とがオーバーラップされる構成を製造する方法を例示する。図７（Ａ）に示すように、シリコン基板３００が用意される。シリコン基板３００は、半絶縁性のｉ型、あるいはｐ型である。シリコン基板３００の表面に、リンまたは砒素などの不純物をイオン注入し、シリコン基板３００の表面にｎ＋の高不純物層３１０を形成する。イオン注入のエネルギーおよび時間は、高不純物層３１０の不純物濃度や膜厚に応じて適宜選択される。高不純物層３１０は、メモリセルアレイのソース線ＳＬを構成する。
次に、図７（Ｂ）に示すように、高不純物層３１０の全面に第１のバッファ層３２０が形成される。第１のバッファ層３２０は、例えば、シリコン酸化膜（ＳｉＯ２）である。次いで、第１のバッファ層３２０の全面に第２のバッファ層２３０が形成される。第２のバッファ層３３０は、例えば、シリコン窒化膜（ＳｉＮ）である。第１のバッファ層３２０、第２のバッファ層３３０は、例えば、ＣＶＤによりデポジットされる。
次に、図７（Ｃ）に示すように、第２のバッファ層３３０上にマスク層３４０が形成される。マスク層３４０は、例えばフォトレジスト層であり、マスク層３４０には、フォトリソ工程により直径Ｄの円形状の開口が形成される。次に、マスク層３４０をエッチング用マスクに用いて、第２のバッファ層３３０および第１のバッファ層３２０を異方性ドライエッチングする。好ましくは、第１のバッファ層３２０と高不純物層３１０との間で選択比の大きなエッチャントが選択される。これにより、高不純物層３１０に到達した時点でエッチングを比較的容易に停止させることができる。その結果、第２のバッファ層３３０および第１のバッファ層３２０には、高不純物層３１０に至る、ほぼ直径Ｄの開口３５０が形成される。
次に、マスク層３４０を除去し、図７（Ｄ）に示すように、開口３５０を含む第２のバッファ層３３０の全面に、ＣＶＤ等により一定の膜厚のポリシリコン層３６０が形成される。ポリシリコン層３６０は、開口３５０内を充填し、開口３５０内に充填されたポリシリコンは、メモリセルのローカルビット線またはチャンネル領域を提供する柱状部となる。メモリセルがｎ型のＭＯＳ構造である場合には、ポリシリコン層３６０は、ボロン等がドープされたｐ型のポリシリコンであることができる。また、柱状部をポリシリコン以外で構成することも可能である。この場合、開口３５０内に露出されたシリコン層（高不純物層３１０）を起点にシリコン層をエピタキシャル成長させる。シリコン層は、開口３５０内を充填し、第２のバッファ層３３０の全面を覆う膜厚まで成長される。
次に、ポリシリコン層３６０の平坦化処理またはエッチバック処理が行われる。平坦化処理は、好ましくはＣＭＰ（Chemical Mechanical Polishing）により行われ、図８（Ｅ）に示すように、第２のバッファ層３３０が露出されるまで行われる。これにより、開口３５０内にポリシリコンからなる柱状部１２０が形成される。柱状部１２０の軸方向の長さは、メモリセルのローカルビット線の長さを規定する。このため、平坦化処理は、ＣＭＰにより精度良く行われることが望ましい。次に、柱状部１２０を含む第２のバッファ層３３０の全面にリンまたは砒素のイオン注入が行われる。このイオン注入により、柱状部１２０の端部にｎ型のドレイン領域が形成される。イオン注入のエネルギーおよび時間等を適宜選択することで、所望のドレイン領域の深さおよび不純物濃度を得ることができる。なお、イオン注入以外にも、例えば、ｎ＋の層を全面に形成し、個相拡散により柱状部１２０にドレイン領域を形成するようにしてもよい。
次に、図８（Ｆ）に示すように、第２のバッファ層３３０が除去される。好ましくは、第２のバッファ層３３０は、第１のバッファ層３２０に対して選択性のあるウエットエッチングにより除去される。これにより、柱状部１２０の底部のみが第１のバッファ層３２０によって包囲され、それ以外の柱状部１２０の側部および上部が露出される。ここで留意すべきは、第１のバッファ層３２０の厚さまたは第２のバッファ層３３０の厚さを適宜選択することで、柱状部１２０の長さおよび露出される側部の範囲を決定し得ることである。
次に、図８（Ｇ）に示すように、柱状部１２０を含む第１のバッファ層３２０の全面に電荷蓄積部３７０が形成される。電荷蓄積部３７０は、酸化膜（Ｏ）３７２、窒化膜（Ｎ）３７４、酸化膜（Ｏ）３７６のＯＮＯ構造であり、それぞれ一定の膜厚で形成される。
次に、図９（Ｈ）に示すように、電荷蓄積部３７０を覆うように全面に一定の膜厚でセレクトゲート用の導電層３８０が形成される。導電層３８０は、例えば、不純物がドープされたポリシリコン、あるいはＡｌ、Ｃｕなどの金属材料であることができる。さらに、導電層３８０は、ポリシリコンとその上に形成される１つまたは複数の金属層を含むものでもよい（例えば、ＴｉＮ、Ｗ）。
次に、図９（Ｉ）に示すように、電荷蓄積部３７０が露出するように導電層３８０がエッチングされる。エッチングは、特に限定されないが、例えば、２段階の工程から行うことができる。最初にＣＭＰにより導電層３８０を一定の膜厚まで平坦化し、その後に、電荷蓄積部３７０に対して選択性のあるエッチャントを用いて導電層３８０をエッチングする。これにより、柱状部１２０の頂部の電荷蓄積部３７０が露出され、柱状部１２０の側部を覆う帯状の導電層３８０を得ることができる。
次に、基板全面に、例えばシリコン酸化膜等の層間絶縁膜３９０を一定の膜厚で形成した後、図９（Ｊ）に示すように導電層３８０上に層間絶縁膜３９０が残るように層間絶縁膜３９０をエッチバックし、さらに層間絶縁膜３９０および電荷蓄積部３７０を覆うようにコントロールゲート用の導電層４００が形成される。導電層４００は、例えば、不純物がドープされたポリシリコン、あるいはＡｌ、Ｃｕなどの金属材料であることができる。さらに、導電層３８０は、ポリシリコンとその上に形成される１つまたは複数の金属層を含むものでもよい（例えば、ＴｉＮ、Ｗ）。
次に、導電層４００を、導電層３８０のエッチングと同様の方法でエッチングし、図１０（Ｋ）に示すように、柱状部１２０の頂部を覆う電荷蓄積部３７０が露出され、柱状部１２０の側部には、導電層３８０から層間絶縁膜３９０によって離間された帯状の導電層４００が形成される。
次に、図１０（Ｌ）に示すように、基板全面に、例えば、シリコン酸化膜等の層間絶縁膜４１０が形成される。次いで、層間絶縁膜４１０上にレジスト等のマスク層（図中、省略）を形成し、フォトリソ工程によりマスク層に開口を形成し、次いで、マスク層を介して層間絶縁膜４１０および電荷蓄積部３７０をエッチングし、柱状部１２０に到るコンタクトホール４２０を形成する。
次に、図１０（Ｍ）に示すように、コンタクトホール４２０を含む基板全面に、ビット線用の金属材料４３０が形成される。金属材料４３０は、例えば、ＡｌまたはＣｕ等である。次いで、金属材料４３０がフォトリソ工程によりビット線に加工される。また、図７（Ｄ）から図１０（Ｌ）の工程において、基板には一定の温度が印加され、その工程中に高不純物層３１０の不純物が柱状部１２０の端部に拡散し、柱状部１２０の端部にはｎ型のソース拡散領域４４０が形成される。第１のバッファ層３１０の膜厚は、高不純物層３１０から不純物が拡散する距離にほぼ等しくなるように調整される。
シリコン基板３００の表面全体に高不純物層３１０、すなわちソース線ＳＬを形成することで、メモリセルアレイの全てのメモリセルのソース拡散領域４４０をソース線ＳＬに共通に接続することができる。あるいは、シリコン基板３００の表面の選択された領域に複数の高不純物層３１０を形成することで、選択されたメモリセルのソース拡散領域４４０をソース線ＳＬに共通に接続することができる。また、センスアンプやデコーダ等の周辺回路は、メモリセルアレイよりも下方のシリコン基板３００上に形成することができる。
上記製造方法では、シリコン基板３００の表面に高不純物層３１０を形成したが、高不純物層３１０とシリコン基板との間に、高温プロセスに耐えられるように、高融点材料である金属層または金属シリサイド層を介在させるようにしてもよい。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１００：ＮＯＲ型フラッシュメモリ
１１０：シリコン基板
１２０：柱状部
１３０Ａ、１３０Ｂ：電荷蓄積部
１３２、１３６：酸化膜（Ｏ）
１３４：窒化膜（Ｎ）
１４０：コントロールゲート
１５０：セレクトゲート
１６０：ビット線
３００：シリコン基板
３１０：高不純物層
３２０：第１のバッファ層
３３０：第２のバッファ層
３４０：マスク層
３５０：開口
３６０：柱状部
３７２、３７６：酸化膜（Ｏ）
３７４：窒化膜（Ｎ）

Claims (7)

  1. 基板と、
    前記基板の表面から垂直方向に延在し、かつ導電性の半導体材料から構成される複数の柱状部と、
    各柱状部の側部を取り囲むように形成された電荷蓄積部と、
    各柱状部の側部を取り囲むように形成された絶縁部と、
    行方向の電荷蓄積部の側部を取り囲むように形成されたコントロールゲートと、
    行方向の絶縁部の側部を取り囲むように形成されたセレクトゲートと、
    メモリセルをプログラムする手段とを有し、
    前記柱状部の一方の端部がコンタクトホールを介してビット線に電気的に接続され、前記柱状部の他方の端部が前記基板側の基準電位に電気的に接続され、
    前記柱状部の一方の端部側に配置された前記電荷蓄積部および前記コントロールゲートを含むメモリセルと、前記柱状部の他方の端部側に配置された前記絶縁部および前記セレクトゲートを含む選択トランジスタとが直列に接続され、
    当該プログラムする手段は、選択メモリセルのコントロールゲートにプログラム電圧を印加し、前記選択メモリセルと直列に接続された選択トランジスタのセレクトゲートに前記プログラム電圧よりも小さい選択電圧を印加し、選択されたビット線に前記基準電位よりも大きい正の電圧を印加する、ＮＯＲ型のフラッシュメモリ。
  2. 前記選択トランジスタは、電流制限用のトランジスタとして機能し、前記選択メモリセルの電荷蓄積部には、ソース側から電子が注入される、請求項１に記載のフラッシュメモリ。
  3. フラッシュメモリは、行アドレスに基づき行方向のコントロールゲートおよびセレクトゲートを選択する行選択手段と、列アドレスに基づき列方向のビット線およびソース線を選択する列選択手段とを含む、請求項１または２に記載のフラッシュメモリ。
  4. 前記電荷蓄積部と前記絶縁部とは、同一の構成である、請求項１に記載のフラッシュメモリ。
  5. 前記電荷蓄積部および絶縁部は、酸化膜（Ｏ）、窒化膜（Ｎ）および酸化膜（Ｏ）を含む、請求項４に記載のフラッシュメモリ。
  6. 前記基準電位は、シリコン基板上に形成された導電領域である、請求項１に記載のフラッシュメモリ。
  7. メモリセルの周辺回路は、シリコン基板上に形成され、メモリセルは、前記導電領域上に形成される、請求項６に記載のフラッシュメモリ。
JP2017160921A 2017-08-24 2017-08-24 不揮発性半導体記憶装置 Active JP6563988B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017160921A JP6563988B2 (ja) 2017-08-24 2017-08-24 不揮発性半導体記憶装置
TW107118202A TWI657567B (zh) 2017-08-24 2018-05-28 反或型快閃記憶體
CN201810685566.0A CN109427799B (zh) 2017-08-24 2018-06-28 或非型快闪存储器
KR1020180087222A KR102076415B1 (ko) 2017-08-24 2018-07-26 Nor형 플래시 메모리
US16/111,237 US11683935B2 (en) 2017-08-24 2018-08-24 NOR flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017160921A JP6563988B2 (ja) 2017-08-24 2017-08-24 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2019040972A JP2019040972A (ja) 2019-03-14
JP6563988B2 true JP6563988B2 (ja) 2019-08-21

Family

ID=65437804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017160921A Active JP6563988B2 (ja) 2017-08-24 2017-08-24 不揮発性半導体記憶装置

Country Status (5)

Country Link
US (1) US11683935B2 (ja)
JP (1) JP6563988B2 (ja)
KR (1) KR102076415B1 (ja)
CN (1) CN109427799B (ja)
TW (1) TWI657567B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685949B (zh) * 2019-05-15 2020-02-21 力晶積成電子製造股份有限公司 非揮發性記憶體結構
CN112466892A (zh) * 2019-09-09 2021-03-09 旺宏电子股份有限公司 存储器、集成电路存储器及制造存储器的方法
US10978485B2 (en) * 2019-09-09 2021-04-13 Macronix International Co., Ltd. Vertical-channel ferroelectric flash memory
JP7341810B2 (ja) * 2019-09-13 2023-09-11 キオクシア株式会社 半導体記憶装置
JP6908738B1 (ja) * 2020-01-06 2021-07-28 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置
US11985825B2 (en) 2020-06-25 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. 3D memory array contact structures
US11653500B2 (en) 2020-06-25 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array contact structures
WO2022021307A1 (zh) * 2020-07-31 2022-02-03 华为技术有限公司 存储单元和存储器
WO2022168148A1 (ja) * 2021-02-02 2022-08-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体メモリ装置
US11716856B2 (en) 2021-03-05 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2877462B2 (ja) * 1990-07-23 1999-03-31 株式会社東芝 不揮発性半導体記憶装置
JPH07183409A (ja) * 1993-12-24 1995-07-21 Seiko Epson Corp 半導体装置とその製造方法
JPH08213611A (ja) * 1995-02-07 1996-08-20 Sony Corp 半導体装置の製造方法及び半導体装置
JP3608919B2 (ja) 1997-10-07 2005-01-12 シャープ株式会社 半導体記憶装置
JPH11297689A (ja) * 1998-04-08 1999-10-29 Sony Corp シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法
JP4454896B2 (ja) 2001-09-27 2010-04-21 シャープ株式会社 仮想接地型不揮発性半導体記憶装置
JP2005116970A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置
JP4335659B2 (ja) * 2003-12-19 2009-09-30 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP5051342B2 (ja) * 2006-07-12 2012-10-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 不揮発性半導体メモリ及びその駆動方法
JP2008192857A (ja) * 2007-02-05 2008-08-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2008218638A (ja) * 2007-03-02 2008-09-18 Toshiba Corp 半導体装置およびその製造方法
JP2008226979A (ja) * 2007-03-09 2008-09-25 Toshiba Corp 半導体装置およびその製造方法
US7791172B2 (en) * 2007-03-19 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
JP4719236B2 (ja) * 2008-03-21 2011-07-06 株式会社東芝 半導体記憶装置及び半導体記憶システム
JP2011124240A (ja) * 2008-03-31 2011-06-23 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置、その製造方法およびコンピュータ読み取り可能な記憶媒体
JP5421549B2 (ja) 2008-05-23 2014-02-19 スパンション エルエルシー 半導体装置の製造方法及び半導体装置
WO2011005665A1 (en) * 2009-07-10 2011-01-13 Aplus Flash Technology, Inc. Novel high speed high density nand-based 2t-nor flash memory design
JP2011035169A (ja) * 2009-07-31 2011-02-17 Renesas Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP5740132B2 (ja) * 2009-10-26 2015-06-24 株式会社半導体エネルギー研究所 表示装置及び半導体装置
JP5297342B2 (ja) * 2009-11-02 2013-09-25 株式会社東芝 不揮発性半導体記憶装置
JP2011108761A (ja) * 2009-11-13 2011-06-02 Renesas Electronics Corp 不揮発性半導体記憶装置及びその製造方法
US8803214B2 (en) * 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
JP5977523B2 (ja) * 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
CN102184740B (zh) * 2011-01-31 2013-10-09 清华大学 垂直折叠式存储器阵列结构
KR101849176B1 (ko) * 2012-01-06 2018-04-17 삼성전자주식회사 2-트랜지스터 플래시 메모리 및 2-트랜지스터 플래시 메모리의 프로그램 방법
US9112047B2 (en) * 2013-02-28 2015-08-18 Freescale Semiconductor, Inc. Split gate non-volatile memory (NVM) cell and method therefor
JP2016058494A (ja) 2014-09-08 2016-04-21 株式会社東芝 半導体記憶装置
CN105990361B (zh) 2015-02-06 2019-06-18 旺宏电子股份有限公司 高速垂直通道三维与非门存储器装置
US20160358932A1 (en) 2015-06-03 2016-12-08 Macronix International Co., Ltd. Gate-all-around vertical gate memory structures and semiconductor devices, and methods of fabricating gate-all-around vertical gate memory structures and semiconductor devices thereof
KR102551350B1 (ko) * 2016-01-28 2023-07-04 삼성전자 주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
US9812463B2 (en) * 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof

Also Published As

Publication number Publication date
JP2019040972A (ja) 2019-03-14
TW201913963A (zh) 2019-04-01
CN109427799B (zh) 2022-02-15
CN109427799A (zh) 2019-03-05
US11683935B2 (en) 2023-06-20
KR102076415B1 (ko) 2020-02-11
KR20190022320A (ko) 2019-03-06
TWI657567B (zh) 2019-04-21
US20190067325A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
JP6563988B2 (ja) 不揮発性半導体記憶装置
US10115736B2 (en) Methods and apparatus for three-dimensional NAND non-volatile memory devices with side source line and mechanical support
US8344443B2 (en) Single poly NVM devices and arrays
US9196363B2 (en) Semiconductor device
CN108022930B (zh) 形成半导体器件结构的方法以及半导体器件结构
US9048137B2 (en) Scalable gate logic non-volatile memory cells and arrays
US20150303204A1 (en) Nonvolatile memory devices having charge trapping layers and methods of fabricating the same
TWI760063B (zh) 用於立體nand快閃記憶體中的擦除和重設的方法
US8741714B2 (en) Support lines to prevent line collapse in arrays
US10347773B2 (en) Split gate non-volatile memory (NVM) with improved programming efficiency
US20150060995A1 (en) Nonvolatile semiconductor storage device
US8906762B2 (en) Flash memory with P-type floating gate
CN110364198B (zh) 编码型快闪存储器及其制造方法
TWI447900B (zh) 非揮發性堆疊式反及閘記憶體
CN108511452B (zh) 或非型闪速存储器及其制造方法
TWI681552B (zh) 反或型快閃記憶體及其製造方法
US20130092996A1 (en) Nand flash memory devices
CN116437669A (zh) Nor闪存阵列及其操作方法
US20120262985A1 (en) Mulit-bit cell

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190725

R150 Certificate of patent or registration of utility model

Ref document number: 6563988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250