CN107644874B - 非挥发性存储器结构及其制作方法 - Google Patents
非挥发性存储器结构及其制作方法 Download PDFInfo
- Publication number
- CN107644874B CN107644874B CN201610576728.8A CN201610576728A CN107644874B CN 107644874 B CN107644874 B CN 107644874B CN 201610576728 A CN201610576728 A CN 201610576728A CN 107644874 B CN107644874 B CN 107644874B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- oxide layer
- sidewall
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 187
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 24
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Abstract
本发明公开一种非挥发性存储器结构及其制作方法。其中非挥发性存储器结构包含有一基底，一栅极介电层，位于该基底上，两电荷捕捉层，分别位于该栅极介电层两侧的该基底上，一栅极导电层位于该栅极介电层以及该电荷捕捉层上，且该栅极导电层的一侧壁与其中一该电荷捕捉层的一侧壁切齐，以及至少一垂直氧化层，位于该栅极导电层的该侧壁旁。
Description
技术领域
本发明涉及一种非挥发性存储器结构及其制作方法，尤其是涉及一种具有硅-氧化物-氮化物-氧化物-半导体(silicon-oxide-nitride-oxide-semiconductor，以下简称为SONOS)结构的非挥发性存储器结构及其制作方法。
背景技术
半导体存储器为电脑或电子产品中用于存储数据的半导体元件，其可概分为挥发性存储器(volatile)与非挥发性存储器，其中非挥发性存储器由于具有不因电源供应中断而造成存储数据遗失的特性，而被广泛地使用。
作为非挥发性存储器的其中一种，SONOS存储器结构主要具有一氮化物层，夹设于两层氧化物层之间，此一氮化物层作为电子或电动的电荷捕捉层(charge trap layer)，而设置此一电荷捕捉层上下的两层氧化物层则分别作为一电荷穿隧层(charge tunnellayer)与电荷阻挡层(charge block layer)。此一作为信息存储主要元件的氧化物-氮化物-氧化物(oxide-nitride-oxide，以下简称为ONO)结构设置于半导体基板上，且其上更设置一浮动(floating)硅栅极，是以被称作为一SONOS存储器。
然而，随着电脑微处理器的功能越来越强大，对大容量且低成本的存储器的需求也越来越高。为了满足此一趋势以及半导体科技对高集成度持续的挑战，存储器结构愈趋微缩，而存储器结构的制作工艺愈趋复杂。除制作工艺上的挑战之外，业者更面对各膜层元件在制作过程中容易受到制作工艺影响而使得存储器元件良率与电性表现降低的问题。举例来说，SONOS存储器中作为电荷捕捉层的氮化物层为SONOS存储器中至关重要的结构元件，因此，如何在制作工艺中持续地保护氮化物层，为半导体业者一直努力的目标。
发明内容
本发明的目的在于提供一种非挥发性存储器结构，包含有一基底，一栅极介电层，位于该基底上，两电荷捕捉层，分别位于该栅极介电层两侧的该基底上，一栅极导电层位于该栅极介电层以及该电荷捕捉层上，且该栅极导电层的一侧壁与其中一该电荷捕捉层的一侧壁切齐，以及至少一垂直氧化层位于该栅极导电层的该侧壁旁。
本发明另提供一种非挥发性存储器结构的制作方法，包含有以下步骤:首先，提供一基底，然后形成一栅极介电层于该基底上，接着形成一栅极导电层于该栅极介电层上，进行一第一蚀刻步骤，移除部分该栅极介电层，并于该栅极导电层下方形成至少一缺口，接下来形成一多层结构，填入该至少一缺口中，并且覆盖该基底、该栅极导电层的两侧壁以及一顶面，以及进行一氧化步骤，将部分该多层结构转换为至少一氧化硅层。
根据本优选实施例所提供的非挥发性存储器结构及其制作方法，可与现有的逻辑制作工艺整合，更重要的是，通过形成于第一栅极侧壁上的间隙壁保护水平ONO结构，尤其是提供水平ONO结构的第一氮化硅层足够的保护，避免第一氮化硅层在后续制作工艺中受到损害而影响其电荷捕捉功能。
附图说明
图1至图7为本发明所提供的非挥发性存储器结构的制作方法的第一实施例的示意图，其中：
图1为形成一第一栅极于一基底上的示意图；
图2为形成两凹槽以及一第一氧化硅层之后的示意图；
图3为形成一第一氮化硅层之后的示意图；
图3A为本发明所提供的非挥发性存储器结构的另一实施例的示意图；
图4为进行一第一氧化步骤之后的示意图；
图5为进行一回蚀刻步骤之后的示意图；图6为形成一第二氧化硅层之后的示意图；
图7为进行一回蚀刻步骤之后的示意图；
图7A为本发明所提供的非挥发性存储器结构的第二实施例的示意图；
图8为本发明第一实施例与第二实施例所述的存储器元件进行耐用度实验结果的比较图。
主要元件符号说明
100 基底
102 存储器区域
106 介电层
108 导电层
108A 侧壁
110 掩模层
112 光致抗蚀剂层
120 第一栅极
122 凹槽
124a 第一氧化硅层
124b 第一氧化硅层
124c 氧化硅层
126 第一氮化硅层
126A 侧壁
127 氧化硅层
128 ONO结构
128A 水平ONO结构
128B 垂直堆叠结构
129 垂直氧化层
129A 侧壁
129B 外侧壁
130 第二氧化硅层
132 间隙壁
134 源/漏极区
P1 氧化步骤
P2 回蚀刻步骤
P3 回蚀刻步骤
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人皆应能理解其是指物件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围，在此容先叙明。
请参阅图1至图7，图1至图7为本发明所提供的非挥发性存储器结构的制作方法的一优选实施例的示意图。如图1所示，本优选实施例首先提供一基底100，例如一硅基底。基底100包含有至少一存储器区域102，基底100表面上则依序形成有一介电层106与一导电层108。在本优选实施例中，介电层106是一通过热氧化制作工艺或沉积制作工艺等方法形成的氧化硅层，而导电层是一多晶硅层，但不限于此。此外，基底100内可先形成半导体元件所需的p型阱区或n型阱区等(图皆未示)。
请继续参阅图1。随后，在基底100表面形成一掩模层110与一光致抗蚀剂层112。值得注意的是，光致抗蚀剂层112被图案化，以用来定义一栅极结构所欲形成的位置。而在形成掩模层110与图案化光致抗蚀剂层112之后，随即进行一蚀刻制作工艺，蚀刻图案化的光致抗蚀剂层112所暴露出来的掩模层110、导电层108与介电层106，以于存储器区域102内形成至少一第一栅极120。如图1所示，第一栅极120至少包含导电层108与介电层106。
请参阅图2。在移除存储器区域102内的光致抗蚀剂层112与掩模层110之后，蚀刻第一栅极120底部的介电层106，以于介电层106内形成一凹槽(cavity)122。而在形成凹槽122之后，在基底100上形成一第一氧化硅层124a/124b。值得注意的是，由于本优选实施例中导电层108与基底100皆包含硅材料，因此第一氧化硅层124a/124b可利用一热氧化制作工艺形成，也因此第一氧化硅层124a/124b形成于任何暴露出来的硅材料表面上。如图2所示，第一栅极120的导电层108的顶部、侧壁与部分底部形成第一氧化硅层124a，而基底100的部分表面则形成第一氧化硅层124b。
请参阅图3。在形成第一氧化硅层124a/124b之后，在基底100上形成一第一氮化硅层126。值得注意的是，第一氮化硅层126填满凹槽122，如图3所示。而在形成第一氮化硅层126之后，在凹槽122内形成沿着水平方向排列的氧化硅层-氮化硅层-氧化硅层的堆叠结构，以下简称为水平ONO结构128A。水平ONO结构128A包含了形成于第一栅极120的导电层108底部的第一氧化硅层124a以及形成于第一栅极120下方的基底100表面的第一氧化硅层124b，以及夹设于此两方第一氧化硅层124a/124b之间的第一氮化硅层126。另外，在第一栅极120侧壁形成氧化硅层-氮化硅层的垂直堆叠结构128B。在本发明的其他实施例中，例如图3A所示，在形成第一氮化硅层126之后，也可以选择性全面再形成另一氧化硅层124c，覆盖第一氮化硅层126，因此形成在第一栅极120侧壁的垂直堆叠结构128B也可能包含有氧化硅层-氮化硅层-氧化硅层(ONO)的堆叠结构。
接下来，如图4所示，进行一氧化步骤P1，例如为在一氧气环境下进行一温度高于900度的加热步骤。在进行氧化步骤P1时，形成氧化硅层127，包括位于第一栅极120外侧的垂直堆叠结构128B将会被氧化，更详细而言，垂直堆叠结构128B中所包含的氮化硅层将会被转换成含氮氧化硅层，例如可能为一氮氧化硅(SiON)层等，接着如图5所示，进行一回蚀刻步骤P2，将上述氧化层部分移除，而残留下的氧化层则定义为一单层的垂直氧化层129，其中垂直氧化层129的一侧壁129A、第一氮化硅层126(当作电荷捕捉层使用)的侧壁126A以及导电层108的侧壁108A切齐，此外垂直氧化层129不会覆盖于导电层108的顶端。至于水平ONO结构128A因位于凹槽122内，也受到垂直堆叠结构128B的保护，因此本发明通过调整氧化步骤P1的时间与温度等参数，控制仅将垂直堆叠结构128B氧化，成为垂直氧化层129，而水平ONO结构128A在氧化步骤P1执行后，仍维持包含有氧化硅层-氮化硅层-氧化硅层(ONO)的堆叠结构。由于水平ONO结构128A设置于半导体基底100上，且由一作为控制栅极(control gate)的导电层108覆盖，故至此完成SONOS存储器结构的制作。
请参阅图6与图7。在形成水平ONO结构128A与垂直氧化层129之后，在基底100上形成一第二氧化硅层130，例如但不限于一四乙氧基硅烷(tetra-ethyl-ortho-silicate，TEOS)层。在本优选实施例中，第二氧化硅层130的一厚度介于100-1000埃(angstrom)，但不限于此。随后，进行另一回蚀刻制作工艺P3，移除部分第二氧化硅层130，而于第一栅极120的侧壁，形成一覆盖第一氮化硅层126与ONO结构128的间隙壁132。本实施例中，间隙壁132同时直接接触基底100与垂直氧化层129的一外侧壁129B。值得注意的是，此一利用回蚀刻制作工艺而形成的间隙壁132的厚度介于50-600埃。请参阅图7。在形成间隙壁132之后，可进行一离子注入制作工艺，以于第一栅极120两侧的基底100内分别形成一源/漏极区(source/drain,S/D)134。
上述本发明第一优选实施例的结构特征在于，水平ONO结构128A仅位于导电层108下方，而不会延伸至第一栅极120的侧壁。也就是说，位于第一栅极120侧壁的是一单层的垂直氧化层129，如此一来有助于提高整体存储器元件的耐用度。更详细而言，在本发明的其他实施例中，若不进行氧化步骤P1，而在形成第一氮化硅层126后直接进行一蚀刻步骤，则ONO结构128将会从凹槽122内延伸至第一栅极120的侧壁，从剖视图来看，会具有一L型结构(可以参考图7A，其为本发明另外一实施例的非挥发性存储器结构)，也就是说，电荷捕捉层(ONO结构中的氮化硅层)也具有L型的剖面。在此结构下，存储器所存储的电荷将会分布在L型的氮化硅层中，然而，由于L型的氮化硅层中垂直部分离存储器的通道区较远，因此在存储器元件进行抹除操作时，也就是欲将存储于电荷捕捉层中的电荷移除时，可能不易将位于L型的氮化硅层中垂直部分的电荷完全移除干净。然而若增大移除操作的电压，又可能对存储器元件造成损伤。
图8为申请人对本发明第一实施例与第二实施例所述的存储器元件进行耐用度实验结果的比较图。其中包含分别对本发明第一实施例(结构如图7所示)与第二实施例(结构如图7A所示)所述的存储器元件进行多次重复的写入、读取与抹除步骤。实验结果发现，本发明第二实施例，在超过1000次以上的反复操作后，存储器所读取到的电流逐渐下降(大约仅有初始值的一半)，然而本发明第一优选实施例所提供的存储器结构，存储器所读取到的电流值下降程度相对较小，也就是说，本发明第一优选实施例所提供的存储器结构具有较佳的耐用性。
根据本优选实施例所提供的非挥发性存储器结构及其制作方法，可与现有的逻辑制作工艺整合，更重要的是，通过形成于第一栅极120侧壁上的间隙壁132保护水平ONO结构128A，尤其是提供水平ONO结构128A的第一氮化硅层126足够的保护，避免第一氮化硅层126在后续制作工艺中受到损害而影响其电荷捕捉功能。
综上所述，根据本发明所提供的非挥发性存储器结构及其制作方法，可在完全不影响逻辑区域制作工艺的前提下，成功地与现有的逻辑制作工艺整合。更重要的是，通过形成于第一栅极侧壁上的氧化物结构，本发明所提供的非挥发性存储器结构的制作方法可有效地保护ONO结构中的任何膜层，尤其是氮化物膜层。使得氮化物膜层在后续制作工艺中不受到损害，进而确保其电荷捕捉功能。因此，本发明所提供的非挥发性存储器结构更可确保具有良好的电性表现。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (15)
1.一种非挥发性存储器结构，包含有:
基底；
栅极介电层，位于该基底上；
两电荷捕捉层，分别位于该栅极介电层两侧的该基底上；
栅极导电层位于该栅极介电层以及该电荷捕捉层上，且该栅极导电层的一侧壁与其中一该电荷捕捉层的一侧壁切齐；
至少一垂直氧化层，位于该栅极导电层的该侧壁旁；
至少一间隙壁，位于该垂直氧化层的一外侧壁上，
其中该至少一垂直氧化层与该栅极导电层的该侧壁直接接触，且该至少一垂直氧化层为单层结构。
2.如权利要求1所述的非挥发性存储器结构，其中该垂直氧化层的一侧壁、该电荷捕捉层的该侧壁以及该栅极导电层的该侧壁切齐。
3.如权利要求1所述的非挥发性存储器结构，其中该间隙壁同时直接接触该垂直氧化层以及该基底。
4.如权利要求1所述的非挥发性存储器结构，其中该垂直氧化层不覆盖于该栅极导电层的一顶面上。
5.如权利要求1所述的非挥发性存储器结构，其中还包含至少两氧化硅层分别位于该电荷捕捉层的上下两方。
6.如权利要求5所述的非挥发性存储器结构，其中该两氧化硅层与各该电荷捕捉层包含有氧化硅-氮化硅-氧化硅(ONO)的堆叠结构。
7.如权利要求1所述的非挥发性存储器结构，其中该垂直氧化层为一含氮氧化硅层。
8.一种非挥发性存储器结构的制作方法，包含有以下步骤:
提供一基底；
形成一栅极介电层于该基底上；
形成一栅极导电层于该栅极介电层上；
进行一第一蚀刻步骤，移除部分该栅极介电层，并于该栅极导电层下方形成至少一缺口；
形成一多层结构，填入该至少一缺口中，并且覆盖该基底、该栅极导电层的两侧壁以及一顶面；以及
进行一氧化步骤，将部分该多层结构转换为至少一氧化层；
进行一第二蚀刻步骤，移除部分该氧化层，并形成至少一垂直氧化层，其中该垂直氧化层与该栅极导电层的一侧壁直接接触，且该垂直氧化层为单层结构，
其中该氧化步骤之后，位于该缺口中的该多层结构包含至少一电荷捕捉层。
9.如权利要求8所述的制作方法，还包含有至少一间隙壁，位于该垂直氧化层的一外侧壁上。
10.如权利要求9所述的制作方法，其中该间隙壁同时直接接触该垂直氧化层以及该基底。
11.如权利要求8所述的制作方法，其中该垂直氧化层不覆盖于该栅极导电层的一顶面上。
12.如权利要求8所述的制作方法，其中该垂直氧化层为一含氮氧化硅层。
13.如权利要求8所述的制作方法，其中该至少一电荷捕捉层未被该氧化步骤转换成该氧化层。
14.如权利要求8所述的制作方法，该至少一电荷捕捉层位于该栅极介电层的其中一侧的该基底上，该栅极导电层位于该栅极介电层以及该电荷捕捉层上，且该栅极导电层的一侧壁与其中一该电荷捕捉层的一侧壁切齐。
15.如权利要求8所述的制作方法，其中还包含形成两氧化硅层分别于该电荷捕捉层的上下两方，且该多层结构包含该两氧化硅层以及该电荷捕捉层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610576728.8A CN107644874B (zh) | 2016-07-21 | 2016-07-21 | 非挥发性存储器结构及其制作方法 |
| US15/250,930 US9773800B1 (en) | 2016-07-21 | 2016-08-30 | Non-volatile memory structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610576728.8A CN107644874B (zh) | 2016-07-21 | 2016-07-21 | 非挥发性存储器结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107644874A CN107644874A (zh) | 2018-01-30 |
| CN107644874B true CN107644874B (zh) | 2021-07-06 |
Family
ID=59886928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610576728.8A Active CN107644874B (zh) | 2016-07-21 | 2016-07-21 | 非挥发性存储器结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9773800B1 (zh) |
| CN (1) | CN107644874B (zh) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030008526A1 (en) | 2001-01-16 | 2003-01-09 | International Business Machines Corporation | Method of forming variable oxide thicknesses across semiconductor chips |
| US7405119B2 (en) * | 2006-01-06 | 2008-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a sidewall SONOS memory device |
| US20080061359A1 (en) * | 2006-02-04 | 2008-03-13 | Chungho Lee | Dual charge storage node with undercut gate oxide for deep sub-micron memory cell |
| US7521317B2 (en) * | 2006-03-15 | 2009-04-21 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device and structure thereof |
| KR100850068B1 (ko) * | 2006-07-20 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이의 실리사이드막 제조 방법 |
| US7666739B2 (en) * | 2006-12-20 | 2010-02-23 | Spansion Llc | Methods for fabricating a split charge storage node semiconductor memory |
| KR20080113966A (ko) * | 2007-06-26 | 2008-12-31 | 삼성전자주식회사 | 비휘발성 기억 장치 및 그 제조 방법 |
| KR20090049834A (ko) * | 2007-11-14 | 2009-05-19 | 삼성전자주식회사 | 반도체 소자, 그 제조방법 및 동작 방법 |
| KR101458957B1 (ko) * | 2008-06-17 | 2014-11-10 | 삼성전자주식회사 | 선택 트랜지스터 및 그의 제조 방법 |
| TWI581372B (zh) * | 2013-04-22 | 2017-05-01 | 聯華電子股份有限公司 | 非揮發性記憶元件及其製作方法 |
-
2016
- 2016-07-21 CN CN201610576728.8A patent/CN107644874B/zh active Active
- 2016-08-30 US US15/250,930 patent/US9773800B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9773800B1 (en) | 2017-09-26 |
| CN107644874A (zh) | 2018-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10062706B2 (en) | Semiconductor device | |
| KR100432888B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US8778760B2 (en) | Method of manufacturing flash memory cell | |
| US7692233B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20170221911A1 (en) | Flash memory and method of fabricating the same | |
| US7049189B2 (en) | Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations | |
| CN106328653B (zh) | 非易失性存储器及其制造方法 | |
| US20090269919A1 (en) | Split gate type non-volatile memory device | |
| US7485533B2 (en) | Fabrication method of an non-volatile memory | |
| US7485919B2 (en) | Non-volatile memory | |
| US20040183124A1 (en) | Flash memory device with selective gate within a substrate and method of fabricating the same | |
| JP2007013082A (ja) | フラッシュメモリ素子及びその製造方法 | |
| US7220651B2 (en) | Transistor and method for manufacturing the same | |
| US11257830B2 (en) | Memory structure | |
| JP5421549B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN107644874B (zh) | 非挥发性存储器结构及其制作方法 | |
| US7169672B1 (en) | Split gate type nonvolatile memory device and manufacturing method thereof | |
| US8952484B2 (en) | Non-volatile memory having isolation structures in and above a substrate and manufacturing method thereof | |
| US20220157964A1 (en) | Semiconductor device | |
| US8338880B2 (en) | Flash memory | |
| KR100660285B1 (ko) | 스플리트 게이트형 비휘발성 기억 장치의 제조방법 | |
| KR20070002320A (ko) | 소노스 소자의 제조방법 | |
| KR20080088792A (ko) | 불휘발성 메모리 소자의 제조방법 | |
| KR20080030217A (ko) | 플래쉬 메모리 소자의 레지스터 및 그 제조 방법 | |
| JP2008235676A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |