CN107342263B - 存储器及其形成方法、半导体器件 - Google Patents

Abstract

本发明提供了一种存储器及其形成方法、半导体器件。通过形成具有预定高度差的隔离线和导电层，从而掩膜侧墙由隔离线中暴露出的侧壁扩展形成，自对准地覆盖导电层中位于存储节点接触区上的部分，进而在掩膜侧墙的掩膜作用下刻蚀导电层，能够自对准地形成存储节点接触。本发明提供的形成方法中，在制备存储节点接触时，利用光刻工艺定义隔离线的图形以间接地定义出存储节点接触的形成区域，有利于增加光刻工艺窗口，并使所形成的存储节点接触和存储节点接触区之间具备较小的接触电阻。

Description

存储器及其形成方法、半导体器件

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法，以及一种半导体器件。

背景技术

存储器通常包括存储电容器以及连接到所述存储元件的存储晶体管，所述存储电容器用来存储代表存储信息的电荷。所述存储晶体管中形成有源区、漏区和栅极结构。所述栅极结构连接至字线，用于控制所述源区和漏区之间的电流流动。所述源区用于构成位线接触区，用以连接至位线，所述漏区用于构成存储节点接触区，以连接至存储电容器。其中，在将所述存储节点接触区连接至所述存储电容器时，通常需在所述存储节点接触区上形成存储节点接触，以通过所述存储节点接触实现存储节点接触区和所述存储电容器之间的电性连接。

目前，在形成存储节点接触时，一般是利用光刻工艺直接定义出存储节点接触的形成区域。即，利用光刻工艺直接界定出所形成的存储节点接触的尺寸和位置。然而，在利用上述方法形成存储节点接触时，则必然会面临着以下两个问题：

1、由于需形成的存储节点接触的尺寸较小，从而在光刻工艺中，使定义出的存储节点接触的形成区域较小，进而极易导致光刻胶残留的问题；

2、由于在光刻工艺中存在对准精度的问题，从而不可避免的会产生位置偏移的问题，使所定义出的存储节点接触的形成区域的位置产生偏差。

而以上两个问题，将进一步导致后续所形成的存储节点接触与存储节点接触区之间无法充分接触，从而产生较大的接触电阻，这将对存储器的性能产生不利的影响。尤其是，随着器件尺寸的不断缩减，由于光刻工艺窗口的限制，而导致存储节点接触与存储节点接触区之间无法充分接触的问题将越发严重。

发明内容

本发明的目的在于提供一种存储器的形成方法，以增加光刻工艺的制程窗口，改善所形成的存储器中，其存储节点接触区和存储节点接触之间的接触电阻。

为解决上述技术问题，本发明提供一种存储器的形成方法，包括：

提供一衬底，在所述衬底中形成多个呈阵列式排布且沿预定方向延伸的有源区，所述有源区上形成有一第一接触区和多个延伸在所述预定方向上且位于所述第一接触区两侧的第二接触区；

形成多条位线在所述衬底上，在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区分别位于所述位线的两侧，以及在两个相邻的所述位线之间对应有多个所述第二接触区；

形成多条隔离线在所述衬底上，所述隔离线对准地遮盖于所述第一接触区的位置，并且所述隔离线填充所述衬底同一列中位于相邻的所述位线之间且在相邻的所述第二接触区之间的区域，并覆盖所述位线中位于所述第一接触区上方的部分；

形成一导电层在相邻的所述隔离线之间的衬底上，所述隔离线高于所述导电层，并形成一掩膜侧墙在所述隔离线朝向所述导电层的侧壁上，所述掩膜侧墙覆盖所述导电层中位于所述第二接触区上方的部分；

以所述掩膜侧墙为掩膜刻蚀所述导电层，以去除所述导电层在相邻‐所述掩膜侧墙之间的部分，刻蚀后的所述导电层与所述第二接触区电性连接，用于构成存储节点接触。

可选的，位于同一列中的所述有源区呈对齐排布，所述隔离线沿着列方向延伸。

可选的，在部分去除所述导电层之后，还包括：

形成一间隔绝缘层在所述衬底上的两个相邻列之间，以对所述隔离线之间相邻的所述导电层进行隔离。

可选的，在所述衬底中还形成有多条字线，所述字线沿列方向延伸，所述隔离线更局部遮盖至所述字线。

可选的，所述隔离线的形成方法包括：

形成一隔离材料层在所述衬底上，所述隔离材料层为经过化学机械研磨工艺后的膜层，且所述隔离材料层覆盖所述位线；

形成一掩膜层在所述隔离材料层上，所述掩膜层覆盖所述隔离材料层中对应于所述第一接触区的位置且沿着列方向延伸的部分；以及，

以所述图形化的掩膜层为掩膜刻蚀所述隔离材料层，形成多条所述隔离线。

可选的，所述导电层的形成方法，包括：

形成一导电材料层在所述衬底上，所述导电材料层覆盖所述隔离线和相邻的隔离线之间的所述衬底；以及，

执行回刻蚀工艺，以去除所述隔离线上方的所述导电材料层，并使刻蚀后的所述导电材料层低于所述隔离线，以构成所述导电层。

可选的，所述导电层高于所述位线，在以所述掩膜侧墙为掩膜去除相邻列之间的所述导电层之后，还包括：

去除所述位线上方的所述导电层，使刻蚀的位于所述位线两侧的所述导电层通过所述位线隔离。

可选的，在垂直于所述隔离线的延伸方向上，所述隔离线的宽度尺寸大于等于所述第一接触区的对应宽度尺寸。

本发明的另一目的在于提供一种存储器，包括：

一衬底，在所述衬底中形成有多个呈阵列式排布且沿预定方向延伸的有源区，所述有源区上形成有一第一接触区和多个延伸在所述预定方向上且位于所述第一接触区两侧的第二接触区；

多条位线，形成在所述衬底上，在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区分别位于所述位线的两侧，以及在两个相邻的所述位线之间对应有多个所述第二接触区；

多条隔离线，形成在所述衬底上，且对准地遮盖于所述第一接触区的位置，并且所述隔离线填充所述衬底同一列中位于相邻的所述位线之间且在相邻的所述第二接触区之间的区域，并覆盖所述位线中位于所述第一接触区上方的部分；以及，

多个存储节点接触，设置在所述衬底上，并且由所述隔离线並沿著的所述位线之间的延伸方向形成，直至连接所述第二接触区；

其中，所述存储节点接触的内侧面由所述隔离线的线轮廓界定，所述存储节点接触的两延伸侧面由相邻的所述位线之间的线轮廓界定，所述存储节点接触另具有一刻蚀侧面，所述刻蚀侧面在所述衬底上外形轮廓相吻合于所述存储节点接触的所述内侧面。

可选的，位于同一列中的所述有源区呈对齐排布，所述隔离线沿着列方向延伸。

可选的，所述存储器还包括：

一间隔绝缘层，形成在所述衬底上的相邻隔离线之间，以对相邻的所述存储节点接触进行隔离。

可选的，在所述衬底中还形成有多条字线，所述字线沿列方向延伸，所述隔离线更局部遮盖至所述字线

可选的，在垂直于所述隔离线的延伸方向上，所述隔离线的宽度尺寸大于所述第一接触区的对应宽度尺寸。

本发明的又一目的在于提供一种半导体器件，包括：

一衬底，包括呈阵列式排布的第一引出区，两列相邻的所述第一引出区构成一引出区列组；

多条行隔离线，设置在所述衬底上，同一列中的两个相邻的所述第一引出区分别位于所述隔离线的两侧，以及在两个相邻的所述隔离线之间对应有多个所述第一引出区；

多条列隔离线，形成在所述衬底上的所述引出区列组中的两个列之间的区域；以及，

多个导电接触，设置在所述衬底上，并且由所述列隔离线并沿着所述行隔离线之间的延伸方向上形成，直至连接至所述第一引出区；

其中，所述导电接触的内侧面由所述列隔离线的线轮廓界定，所述导电接触的两延伸侧面由相邻的所述行隔离线之间的线轮廓界定，所述导电接触另具有一刻蚀侧面，所述刻蚀侧面在所述衬底上外形轮廓相吻合于所述导电接触的所述内侧面。

可选的，所述半导体器件还包括：

一间隔绝缘层，形成在所述衬底上的相邻的所述列隔离线之间，以对相邻的所述导电接触进行隔离。

可选的，所述衬底还包括多个第二引出区；所述行隔离线包括一导体层和一绝缘层，所述绝缘层覆盖所述导体层；对应同一行隔离线排布的所述第二引出区与同一导体层电性连接。

在本发明提供的存储器的形成方法中，通过形成具有高度差的隔离线和导电层，从而可利用隔离线在朝向导电层一侧的侧壁上自对准地形成一掩膜侧墙，并使所形成的掩膜侧墙能够覆盖存储节点接触区上的导电层。即，所述掩膜侧墙能够自对准的定义出存储节点接触的形成区域，并且，所形成的掩膜侧墙从隔离线的侧壁位置延伸至存储节点接触区的位置，相应的使所形成的存储节点接触从隔离线的侧壁位置延伸至存储节点接触区的位置，使存储节点接触具备较大的尺寸，从而在确保能够与存储节点接触区电性连接的基础上，进一步减小两者(存储节点接触和存储节点接触区)之间的接触电阻。

附图说明

图1为一种存储器的形成方法中在利用光刻工艺界定出存储节点接触的形成区域时的结构平面示意图；

图2为本发明实施例一中的存储器的形成方法的流程示意图；

图3a为本发明实施例一中的存储器的形成方法在其执行步骤S100时的俯视图；

图3b为图3a所示的本发明实施例一中的存储器的形成方法在其执行步骤S100时沿AA’、BB’和CC’方向的剖面图；

图4a为本发明实施例一中的存储器的形成方法在其执行步骤S200时的俯视图；

图4b为图4a所示的本发明实施例一中的存储器的形成方法在其执行步骤S200时沿AA’、BB’和CC’方向的剖面示意图；

图5a为本发明实施例一中的存储器的形成方法在其执行步骤S300时的俯视图；

图5b和图5c为图5a所示的本发明实施例一中的存储器的形成方法在其执行步骤S300的过程中沿AA’、BB’和CC’方向的剖面示意图；

图6a‐图7a为本发明实施例一中的存储器的形成方法在其执行步骤S400过程中的俯视图；

图6b‐图7b分别为图6a‐图7a所示的本发明实施例一中的存储器的形成方法在其执行步骤S400过程中沿AA’、BB’和CC’方向的剖面示意图；

图8a‐图9a为本发明实施例一中的存储器的形成方法在其执行步骤S500过程中的俯视图；

图8b‐图9b分别为图8a‐图9a所示的本发明实施例一中的存储器的形成方法在其执行步骤S500过程中沿AA’、BB’和CC’方向的剖面示意图；

图10a为本发明实施例一中的存储器的形成方法在其执行步骤S600时的俯视图；

图10b‐图10d分别为图10a所示的本发明实施例一中的存储器的形成方法在其执行步骤S600过程中沿AA’、BB’和CC’方向的剖面示意图；

图11a为本发明实施例二中的存储器的俯视图；

图11b为图11a所示的本发明实施例二中的存储器的有源区的排布示意图；图11c为图11a所示的本发明实施例二中的存储器沿AA’、BB’和CC’方向的剖面图；

图12a为本发明实施例三中的半导体器件的俯视图；

图12b为图12a所示的本发明实施例三中的半导体器件的第一接触区和第二接触区的排布示意图；

其中，附图标记如下：

10‐有源区；

11a‐位线接触区

11b‐存储节点接触区；

12‐掩膜层

12a‐接触孔；

13‐位线；

100/200‐衬底；

110/210‐有源区；

111/211‐位线接触区；

112/212‐存储节点接触区；

120/220‐隔离结构

121/221‐隔离区域；

130/230‐字线；

131‐栅极导电层；

132‐栅介质层；

140/240‐位线；

140a‐第一绝缘层；

140b‐位线接触；

141‐功函数层；

142‐位线导电层；

143‐第二绝缘层；

150/250‐隔离线；

151‐隔离材料层；

152‐第一隔离材料层；

153‐第二隔离材料层；

160/160’/260‐存储节点接触；

161‐导电层；

162‐接触层；

163刻蚀缺口；

170‐掩膜侧墙；

180/280‐间隔绝缘层；

181/281‐第一绝缘材料层；

182/282‐第二绝缘材料层；

263‐内凹缺口；

300‐衬底；

310‐第一引出区；

311‐引出区列组；

320‐行隔离线；

330‐列隔离线；

340‐导电接触；

350‐间隔绝缘层；

360‐第二引出区。

具体实施方式

如背景技术所述，传统的存储器的形成方法中，在形成存储节点接触时通常是利用光刻工艺直接界定出存储节点接触的形成区域，这常常会发生所形成的存储节点接触的下方由于残留有光刻胶而导致其与存储节点接触区之间无法完全接触的问题，以及由于所形成的存储节点接触存在位置偏差，从而使其与存储节点接触区之间的接触面积较小。这都将导致存储节点接触和存储节点接触区之间具有较大的接触电阻，进而将直接影响存储器的性能。

图1为一种存储器的形成方法中在利用光刻工艺界定出存储节点接触的形成区域时的平面示意图。如图1所示，目前，在制备所述存储节点接触的方法通常包括：首先，提供一衬底，所述衬底上形成有多个呈阵列式排布的有源区10，所述有源区10上形成有位线接触区11a和存储节点接触区11b，所述存储节点接触区11b在所述有源区10的延伸方向上且位于所述位线接触区11a的两侧；在所述衬底上还形成有多条位线13，所述位线13与相应的有源区10相交，以使有源区10中位线接触区11a可连接至相应的位线13上；接着，利用光刻工艺和蚀刻工艺形成一掩膜层12在衬底上，所述掩膜层12上形成有多个接触孔12a，所述接触孔12暴露出所述存储节点接触区11b；接着，在所述接触孔12a中填充导电材料，所述导电材料与所述存储节点接触区11b接触以形成存储节点接触。

如图1所示，利用光刻工艺形成接触孔12a，以定义出存储节点接触的形成区域时，一方面，所形成的接触孔12a需对应存储节点接触区11b，并避免对位线13造成影响，因此相应的限制了接触孔12a的尺寸，从而在光刻工艺中接触孔的底部常常会发生光刻胶残留的问题；另一方面，在考虑到光刻工艺的对准精度，则通常需要预留一定的位置偏移的容许范围，以确保所形成的接触孔12a在位置偏移的容许范围内能够暴露出存储节点接触区。然而，随着器件尺寸的不断缩减，所述接触孔的尺寸相应的缩小以及接触孔所容许的位置偏移量也相应的缩小，从而在光刻工艺窗口的限制下，光刻胶残留的问题以及接触孔位置发生偏移的问题将越发明显，进而对存储节点接触与存储节点接触区之间的接触电阻也将产生更大的影响。

为此，本发明提供了一种存储器的形成方法，图2为本发明实施例一中的存储器的形成方法的流程示意图，参考图2所示，所述形成方法包括：

步骤S100，提供一衬底，在所述衬底中形成多个呈阵列式排布且沿预定方向延伸的有源区，所述有源区上形成有一第一接触区和多个延伸在所述预定方向上且位于所述位线接触区两侧的第二接触区；

步骤S200，形成多条位线在所述衬底上，在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区分别位于所述位线的两侧，以及在两个相邻的所述位线之间对应有多个所述第二接触区；

步骤S300，形成多条隔离线在所述衬底上，所述隔离线对准地遮盖于所述第一接触区的位置，并且所述隔离线填充所述衬底同一列中位于相邻的所述位线之间且在相邻的所述第二接触区之间的区域，并覆盖所述位线中位于所述第一接触区上方的部分；

步骤S400，形成一导电层在相邻的所述隔离线之间的衬底上，所述隔离线高于所述导电层，并形成一掩膜侧墙在所述隔离线朝向所述导电层的侧壁上，所述掩膜侧墙覆盖所述导电层中位于所述第二接触区上方的部分；

步骤S500，以所述掩膜侧墙为掩膜刻蚀所述导电层，以去除所述导电层在相邻的所述掩膜侧墙之间的部分，刻蚀后的所述导电层与所述第二接触区电性连接，用于构成存储节点接触。

本发明提供的存储器的形成方法中，利用隔离线和导电层之间的高度差，在隔离线朝向所述导电层的侧壁上自对准地形成掩膜侧墙，从而可利用掩膜侧墙界定出存储节点接触的形成区域，即，在掩膜侧墙的掩膜作用下能够自对准的形成存储节点接触。在该形成方法中，仅需利用光刻工艺形成隔离线，而所述隔离线具有较大的尺寸且允许其具有较大的位移偏差，因此，能够有效提高光刻工艺的制程窗口，避免所形成的图形坍塌或者光刻胶残留的问题。此外，在掩膜侧墙的掩膜作用下所形成的存储节点接触中，其具备较大的尺寸，从而在确保能够与存储节点接触区电性连接的基础上，还能够减小两者(存储节点接触和存储节点接触区)之间的接触电阻。

以下结合附图和具体实施例对本发明提出的存储器及其形成方法、半导体器件作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

图3a为本发明实施例一中的存储器的形成方法在其执行步骤S100时的俯视图，图3b为图3a所示的本发明实施例一中的存储器的形成方法在其执行步骤S100时沿AA’、BB’和CC’方向的剖面图。

在步骤S100中，结合图3a和图3b所示，提供一衬底100，在所述衬100中形成多个呈阵列式排布且沿预定方向延伸的有源区110，所述有源区110上形成有一第一接触区和多个延伸在所述预定方向上且位于所述第一接触区两侧的第二接触区。本实施例中，所述第一接触区为对应位线接触的位线接触区111，用于连接至位线，所述第二接触区为对应存储接触节点接触的存储节点接触区112，用于连接至存储电容器。以及，如图3a所示，本实施例中，呈阵列式排布的有源区110中，位于同一列中的所述有源区110呈对齐排布，所述有源区110在列方向上相互对齐，其中，所述预定方向为图3a所示的Z方向，列方向为图3a所示的Y方向。

具体的，可根据所述有源区110的延伸方向(Z方向)，定义出一垂直于其延伸方向的中心线，并可根据所述中心线界定出所述位线接触区111的形成区域，即，所述位线接触区111形成在对应所述中心线的位置，以及，存储节点接触区112位于所述位线接触区111的两侧。

继续参考图3a所示，同一列中的有源区110相互对齐，可以理解的是，同一列中的有源区110沿着列方向(Y方向)相互对齐。相应的，在同一列中的存储节点接触区112和位线接触区111也相互对齐。具体的说，在同一列中的两个相邻的有源区110中，位于不同有源区110中的存储节点接触区112紧邻对齐，以及，位于不同有源区110中的位线接触区111也紧邻对齐。应当说明的是，本文所指的对齐包括绝对对齐也包括接近对齐，接近对齐是指二者(位于不同有源区110中的存储节点接触区112，或，位于不同有源区110中的位线接触区111)之间错开的尺寸小于总尺寸的10％。另外，需理解，此文中所提及的“列”也可以理解为“行”。

结合图3a和图3b所示，在所述有源区110的外围还形成有隔离结构120，所述隔离结构120可使相邻的有源区110之间相互隔离。此外，由多个有源区110排布形成的阵列中，两列相邻的有源区110之间也可利用隔离结构120进行隔离。本文中将两列相邻的有源区110之间的区域定义为隔离区域121，图3a中仅示意性的示出其中的两列有源区110。

进一步的，在所述衬底100中还形成有多条字线130，所述字线130与对应的所述有源区110相交，从而可与形成在有源区110中的栅极结构接触。本实施例中，所述字线130沿列方向延伸(沿图3a所示的Y方向延伸)，因此，在列方向(Y方向)上对齐排布的栅极结构均连接至同一字线130上。具体的，所述字线130可以为掩埋字线，即，所述字线130形成在所述衬底100中。本实施例中，形成在有源区110中的栅极结构同时也构成了所述字线130的一部分，以及对应字线130位置的隔离结构120中也形成有字线材料，位于隔离结构120中的字线材料与栅极结构连接，从而共同构成了所述字线130。具体的，所述字线130包括一字线导电层131和一字线介质层132，位于有源区110中的字线导电层131构成栅极结构，并与隔离结构120中的字线导电层131连接，所述字线介质层132覆盖所述字线导电层131，以避免所述字线导电层131与其他导线电性连接。

图4a为本发明实施例一中的存储器的形成方法在其执行步骤S200时的俯视图，图4b为图4a所示的本发明实施例一中的存储器的形成方法在其执行步骤S200时沿AA’、BB’和CC’方向的剖面示意图。

在步骤S200中，参考图4a和图4b所示，形成多条位线140在所述衬底100上，所述位线140与对应的所述有源区110相交，以使对应的所述有源区110中的第一接触区(即，本实施例中的位线接触区111)连接至所述位线140上，并且，在垂直于所述位线140的延伸方向上的两个相邻的第二接触区(即，本实施例中的存储节点接触区112)分别位于所述位线140的两侧，以及在相邻的所述位线140之间对应有多个存储节点接触区112。

即，本实施例中，所述位线140不仅用于实现其自身传导信息的作用；同时，还可使位于同一列中且相邻的存储节点接触区112分别位于相应位线140的两侧，从而在后续形成存储节点接触时，所述位线140可作为相邻的存储节点接触之间的隔离屏障，避免相邻的存储节点接触相互桥接的问题。

具体参考图4a所示，在列方向(Y方向)上且位于同一列中的两个相邻的存储节点接触区112分别位于位线140的两侧。以及，参考图4b中对应图4a的AA’方向上的剖面图(沿着有源区110的延伸方向的剖面图)，形成在同一有源区110中的两个存储节点接触区112也位于所述位线140的两侧。此外，所述位线140的延伸方向以及其在平行于衬底表面的截面形状，可根据实际的有源区110的排布状况进行调整。本实施例中，所述位线140沿垂直于列方向的方向延伸(即，沿图4a所示的X方向延伸)，需说明的是，本文所指的位线的延伸方向指的是位线整体的延伸方向，其与位线的形状无关，即，所述位线140可以是直线型的沿着X方向延伸，也可以是呈波形的沿X方向延伸。本实施例中，所述位线140在平行于衬底表面方向上的截面形状为波浪形，即位线140是呈波形的沿X方向延伸。其中，X方向、Y方向以及Z方向位于同一平面内且相互交叉，X方向与Y方向相互垂直，Z方向位于X方向与Y方向之间。

其中，在所述位线接触区111上还进一步形成有一位线接触140b，所述位线接触区111通过所述位线接触140b连接至对应的位线140上。所述位线接触140b和所述位线140可以在同一步骤中形成，也可以在不同的步骤中形成。当所述位线接触140b和所述位线140同时形成时，例如可在位线接触区111上和对应位线的区域上同时形成位线材料；当两者在不同的步骤中形成时，例如为首先在位线接触区111上形成位线接触140b，接着再形成位线140并使所形成的位线140与位线接触140b连接。下面以分别形成位线接触140b和位线140为例，解释说明本实施例中的位线接触140b和位线140的形成方法，具体包括：

步骤一，形成一第一绝缘层140a在所述衬底100上，所述第一绝缘层140a覆盖整个衬底100，所述第一绝缘层140a可用于避免非位线接触区与后续所形成的位线140电性连接；

步骤二，执行光刻工艺，以在第一绝缘层140a上形成一第一掩膜层，所述第一掩膜层定义出位线接触的图形，即，所述第一掩膜层暴露出位线接触区111上方的第一绝缘层140a；

步骤三，执行刻蚀工艺，去除暴露出的第一绝缘层140a以形成一接触孔，通过所述接触孔使位线接触区111暴露出；在优选的方案中，还包括对暴露出的位线接触区111的衬底进行刻蚀，以在对应所述位线接触区111的衬底100中形成一凹陷，从而使位线接触区111中的掺杂离子能够更靠近衬底100的表面；

步骤四，填充位线接触材料在所述接触孔中，以形成位线接触140b；其中，对应接触孔的衬底中形成有所述凹陷，因此，所形成的位线接触140b进一步延伸至所述凹陷中，使所述位线接触140b与位线接触区111中的掺杂离子能够更好的接触，有利于减小位线接触140b和位线接触区111之间的接触电阻；

步骤五，形成一位线材料在所述第一绝缘层140a和位线接触140b上，所述位线材料具体可包括一功函数层141和一位线导电层142，其中，所述功函数层141形成在第一绝缘层140a和位线接触140b上，所述位线导电层142形成在功函数层141上；

步骤六，执行光刻工艺，以在位线材料上形成一第二掩膜层，所述第二掩膜层定义出需形成的位线的图形；

步骤七，执行刻蚀工艺，以形成位线140，此时，位于位线接触区111上位线140与位线接触140b连接，以及，位于非位线接触区上的位线140和衬底100之间通过所述第一绝缘层140a实现电隔离。

在形成所述位线140之后，还可进一步包括，去除暴露出的第一绝缘层140a，即，仅保留位于位线140下方的第一绝缘层140a。

进一步的，还可在所述导电层上覆盖一第二绝缘层143，以避免导电层与其他器件电连接。具体的，所述第二绝缘层143覆盖所述位线导电层142的顶部，同时还覆盖所述位线导电层142、功函数层141以及位线接触140b的侧壁，从而可构成所述位线140的侧墙。

如图4a和图4b所示，在形成位线140之后，所述位线140的高于衬底100，这相当于在衬底100的表面上形成多个隔离屏障。在后续制备存储节点接触的过程中，可充分利用所述隔离屏障，自对准的定义出存储节点接触的边界。

图5a为本发明实施例一中的存储器的形成方法在其执行步骤S300时的俯视图，图5b和图5c为图5a所示的本发明实施例一中的存储器的形成方法在其执行步骤S300的过程中沿AA’、BB’和CC’方向的剖面示意图。

在步骤S300中，具体参考图5a‐图5c所示，形成多条隔离线150在所述衬底100上，所述隔离线150对准地遮盖于所述第一接触区(位线接触区111)的位置，并且所述隔离线150填充所述衬底同一列中位于相邻的所述位线140之间且在相邻的所述第二接触区(存储节点接触区112)之间的区域，并覆盖所述位线140中位于所述第一接触区(位线接触区111)上方的部分。本实施例中，位于同一列中的所述有源区110呈对齐排布，相应地可使所述隔离线沿着列方向(Y方向)延伸。在同一列的有源区110中，位于相邻的所述位线140之间的两个相邻的所述存储节点接触区112之间填充有隔离线150，即，使两个相邻的位线140之间的两个相邻的存储节点接触区112分别位于所述隔离线150的两侧，从而可使后续所形成的存储节点接触能够利用所述隔离线150实现电性隔离。即，所述隔离线150和位线140可共同界定出存储节点接触的形成区域，并均可作为隔离屏障，以用于对相邻的存储节点接触进行电性隔离。

此外，所述隔离线150对应于所述位线接触区111的位置且沿着列方向(Y方向)延伸，其中，所述位线接触区111形成在有源区110的中心线位置，并且所述隔离线150能够覆盖部分位线140，也就是说，在同一列中的有源区110中，所述隔离线150形成在所述列中沿着列方向的中心线位置，且所述隔离线150具备预定高度。从而在后续的工艺流程中，在相邻的隔离线150中填充导电层之后，可利用所述隔离线150和导电层之间的高度差，在隔离线150的侧壁上形成一掩膜侧墙，并且在同一有源区110中，位于位线接触区111的两侧的两个存储节点接触区112顶部的导电层能够被所述掩膜侧墙覆盖，进而可利用所述掩膜侧墙的一掩膜作用，自定义的界定出存储节点接触的形成区域。即，所述隔离线150不仅可用于界定出存储节点接触的形成边界，并对相邻的存储节点接触进行隔离，同时还可通过调整隔离线150的高度，以进一步利用其侧壁形成掩膜侧墙，并且通过形成掩膜侧墙以自对准的界定出存储节点接触的形成区域。该步骤将在后续的步骤中详细说明。

以下结合图5b‐图5c，对本实施例中的隔离线150的形成方法进行详细说明。

第一步骤，具体参考图5b所示，形成隔离材料层151在所述衬底100上，所述隔离材料层151为经过平坦化工艺的膜层，所述隔离材料层151覆盖所述位线140，并使所述隔离材料层151具备预定高度。其中，所述隔离材料层151具备预定高度，相应的使后续所形成的隔离线150也具备也预定高度。此外，所述平坦化工艺例如为化学机械研磨工艺。

由于在衬底100上形成有位线140，从而在整个衬底100上沉积隔离材料层151时，会使对应位线140的位置和对应衬底100的位置上的隔离材料层151的高度不一致，因此，本实施例中，结合平坦化工艺形成隔离材料层，从而使所述隔离材料层151具有一平坦的表面(所述平坦的表面例如为，膜层的表面高度差小于等于膜层厚度的5％)，相应的使后续所形成的隔离线150具备平坦的表面。如此一来，当后续在所述隔离线150的侧壁上形成掩膜侧墙时，有利于控制所述掩膜侧墙的整体形貌，使所形成的掩膜侧墙能够精确地覆盖所述存储节点接触区112上方的导电层，以进一步界定出所述存储节点接触的另一形成边界。

具体的，隔离材料层151可以通过单次的沉积工艺形成，也可以通过多次的沉积工艺形成。本实施例中，所述隔离材料层151通过两次的沉积工艺形成，具体可参考如下步骤：

执行第一次沉积工艺，以在衬底100上沉积第一隔离材料层152，所述第一隔离材料层152填充相邻的位线140之间的区域，并覆盖所述位线140；

对所述第一隔离材料层152执行平坦化工艺，此时，可根据衬底100上所形成的除了第一隔离材料层152之外的其他膜层的高度确定研磨后的第一隔离材料层152的高度；即，当形成在所述衬底100上的膜层中位线140高于其他膜层时，则可利用所述位线140作为研磨停止层，使平坦化过程中第一隔离材料层152能够停止在位线140的表面位置上；当然，当形成在所述衬底100上的膜层中还具有高于位线140的膜层时，则以所述膜层为研磨停止层，此时平坦化后的第一隔离材料层152可覆盖所述位线140；例如，在所述有源区阵列的外围电路(图中未示出)中，可能还存在其他高于位线140的膜层；

执行第二次沉积工艺，以形成第二隔离材料层153在所述第一隔离材料层152上，所述第二隔离材料层153和所述第一隔离材料层152共同构成所述隔离材料层151，参考图5b所示，此时，可通过调整所述第二隔离材料层153的厚度，使所形成的隔离材料层151具备预定高度。

本实施例中，采用两次沉积工艺形成所述隔离材料层151，其中，在执行第一次沉积工艺之后，利用平坦化工艺，使平坦化后的第一隔离材料层152具备一平坦的表面，因此，在执行第二次沉积工艺时，可使所形成的第二隔离材料层153也相应的具备平坦的表面。并且，对第一隔离材料层152执行平坦化工艺，能够直接利用衬底100上已形成的膜层作为研磨停止层，从而可自定义的获取平坦化后的第一隔离材料层152的高度(或厚度)，从而仅需要控制第二隔离材料层153的高度(或厚度)，即可形成具有预定高度的隔离材料层151，有利于精确的控制后续所形成的隔离材料层151的高度(或厚度)。

需说明的是，所述第一隔离材料层152和所述第二隔离材料层153虽然是分别利用两次沉积工艺形成，但是两者即可采用不同的材质形成，也可以采用相同的材质形成。例如，第一隔离材料层152为氧化硅层，所述第二隔离材料层153为氮化硅层；或者，第一隔离材料层152和第二隔离材料层153均为氧化硅层或氮化硅层等。

当然，在其他实施例中，也可直接利用一次沉积工艺形成所述隔离材料层151，例如为：首先，在衬底100上沉积隔离材料层，所述隔离材料层填充相邻的位线140之间的区域，并覆盖所述位线140；接着，执行平坦化工艺，并控制隔离材料层的消耗量，使平坦化后的隔离材料层151具备预定高度。

第二步骤，继续参考图5b所示，形成一掩膜层154在所述隔离材料层151上，所述掩膜层154覆盖所述隔离材料层151中对应于所述位线接触区111的位置且沿着列方向延伸的部分。

即，利用掩膜层154定义出隔离线150的图形。其中，可直接利用光刻工艺形成图形化的光刻胶，并将所述图形化的光刻胶直接定义为所述掩膜层154。或者，也可以结合光刻工艺形成图形化的光刻胶后，接着利用光刻胶进一步定义出掩膜层154；例如为：首先，在所述隔离材料层151上形成一掩膜材料层；接着，利用光刻工艺，在所述掩膜材料层上形成图形化的光刻胶；接着，以所述图形化的光刻胶为掩膜刻蚀所述掩膜材料层，以形成掩膜层154。

结合图5a和图5b所示，所形成的图形化的掩膜层154用于定义出后续所形成的隔离线150，即，隔离线150的尺寸和形貌与图形化的掩膜层154的尺寸和形貌相对应。由于所述隔离线150用于在相邻的存储节点接触区150之间形成一隔离屏障，因此，只要所述隔离线150能够位于相邻的存储节点接触区150之间即可。以及，在位线接触区111和存储节点接触区112之间还具有对应于字线130的区域，因此，可对隔离线150在X方向(垂直于列方向的方向)上的尺寸D1进行扩展，使所述隔离线150延伸至对应字线位置的区域上，即，所述隔离线150更局部遮盖至所述字线130。如此一来，不仅可使所形成的隔离线150在X方向上具备较大的尺寸，并且，还可使所述隔离线150能够完全包覆所述位线140中位于所述第一接触区(位线接触区112)上方的部分，进而界定了所述存储节点接触在朝向相邻的第一接触区的内侧边界和位置。具体的说，所述隔离线150用于进一步界定后续所形成的存储节点接触的边界，即，所述存储节点接触的在靠近第一接触区的内侧边界位置位于所述隔离线150的侧壁位置，因此，当所述隔离线能完全包覆所述位线中位于所述第一接触区上方的部分而局部遮盖至所述字线上时，即相当于使隔离线150的侧壁位置位于所述字线130上方，进而使所形成的存储节点接触在朝向第一接触区(位线接触区111)一侧的内侧边界也相应的位于所述字线130上方。

此外，所述隔离线150在列方向(Y方向)上连续延伸，即，隔离线150在列方向上也具备较大的尺寸，可见，图形化的掩膜层154在X方向和Y方向均具备较大的尺寸，从而，在执行光刻工艺形成图形化的掩膜层154时，有效避免了由于所形成的膜层尺寸较小而极易发生膜层坍塌的问题。并且，所述隔离线150形成在同一列有源区的中心线位置，相应的，所述图形化的掩膜层154也形成在同一列有源区的中心线位置，即，通过掩膜层154暴露出的面积较大，从而在执行光刻工艺时能够避免在暴露出的区域中产生光刻胶残留的问题。

由此可见，与传统的制备工艺中利用光刻工艺直接定义出存储节点接触的形成区域相比，本发明中在形成存储节点接触时，所利用的光刻工艺，一方面所形成的图形较为简单，不仅可避免图形坍塌，还可避免光刻胶残留；另一方面，即使所形成的膜层产生较大的位移偏差，仍不会对所形成的存储器的性能造成影响，从而，避免了受到光刻工艺精度的限制，有利于增加光刻工艺窗口。

第三步骤，参考图5a和图5c所示，以所述图形化的掩膜层为掩膜刻蚀所述隔离材料层，形成所述隔离线150。接着，可去除所述图形化的掩膜层。

承上所述，所述图形化的掩膜层对应于位线接触区111的位置且沿着列方向延伸，因此，所述隔离线150也相应的覆盖位线140中位于所述位线接触区111上方的部分。并且，由于图形化的掩膜层的在X方向上延伸至对应字线130的衬底100上，相应的，使所形成的隔离线150在X方向上也部分覆盖对应字线130的衬底100，例如，可参考图5b中对应于图5a所示的AA’方向的剖面图。此外，参考图5b中对应于图5a所示的BB’方向的剖面图(两个相邻的位线之间的部分剖面图)，在同一列中，相邻位线140之间的两个相邻的所述存储节点接触区112之间形成有隔离线150，从而使两个相邻的所述存储节点接触区112分别布置在所述隔离线150的两侧。

图6a‐图7a为本发明实施例一中的存储器的形成方法在其执行步骤S400过程中的俯视图，图6b‐图7b分别为图6a‐图7a所示的本发明实施例一中的存储器的形成方法在其执行步骤S400过程中沿AA’、BB’和CC’方向的剖面示意图。其中，图6a图和图7a中的俯视图中仅示意性的示出部分位线140。

在步骤S400中，具体参考图6a‐图7a和图6b‐图7b所示，形成一导电层161在相邻的所述隔离线150之间的衬底100上，所述第一隔离150高于所述导电层161，并形成一掩膜侧墙170在所述隔离线150朝向所述导电层的侧壁上，所述掩膜侧墙170覆盖所述导电层161中位于所述第二接触区(存储节点接触区112)上方的部分。

结合图5a和图6a所示，所述隔离线150形成在同一列有源区中的沿着列方向的中心线位置，即，每一列有源区对应有一条隔离线150，进而两条相邻的隔离线150之间的区域即对应两列有源区中的部分存储节点接触区112和两个相邻列之间的隔离区域121。

当填充在相邻的隔离线150之间的导电层161低于所述隔离线150时，从而可使所述隔离线150暴露出的侧壁中至少包括朝向所述导电层161的侧壁，即，隔离线150在面对导电层161一侧的侧壁被暴露出，因此，利用隔离线150的侧壁所形成的掩膜侧墙170能够覆盖靠近隔离线150的导电层161，并且，被覆盖的导电层161的范围从对应隔离线150的侧壁位置延伸至对应所述存储节点接触区112的位置。进一步的，可通过控制相关的工艺参数，使所形成的掩膜侧墙170不会完全覆盖相邻列之间的隔离区域121，即，相邻列之间的至少部分隔离区域121通过所述掩膜侧墙170暴露出。如此一来，在利用所述掩膜侧墙170为掩膜刻蚀导电层161时，即可保留导电层161中位于存储节点接触区112上方的部分，以构成存储节点接触160，以及可去除导电层161中位于两个相邻的列之间的部分，从而可使刻蚀后导电层在不同列中之间相互断开。

此外，参考图7a所示，由于掩膜侧墙170是形成在隔离线150的侧壁上的，因此，在垂直于隔离线150的延伸方向上(X方向上)，所述掩膜侧墙170是从对应隔离线150的侧壁位置至少延伸至对应存储节点接触区112的位置，例如，所述掩膜侧墙170延伸至存储节点接触区112远离隔离线150一侧的边界上。可见，所述掩膜侧墙170不仅能够覆盖对应存储节点接触区112的导电层161，并且掩膜侧墙170在X方向上的宽度尺寸D2大于存储节点接触区112的对应宽度尺寸，从而可使最终所形成的存储节点接触具备较大的面积，使其与存储节点接触区112之间能够充分接触，有利于减小接触电阻。

其中，所述导电层161可通过沉积工艺和回刻蚀工艺形成，具体可参考图6a和图6b所示，形成导电层161的方法包括：首先，执行沉积工艺形成导电材料层在所述衬底100上，所述导电材料层填充相邻隔离线150之间的区域，并覆盖所述隔离线150；接着，执行回刻蚀工艺，以去除隔离线150上方的导电材料层，并使刻蚀后的导电材料层低于隔离线150，以构成所述导电层161。

此外，在确保所述导电层161低于所述隔离线150的基础上，还可通过对导电层161的高度进行调整，以进一步和所述隔离线150相互匹配，以控制后续所形成的掩膜侧墙的形貌和尺寸。具体的，为使所形成的掩膜侧墙170在能够至少覆盖导电层161中位于存储节点接触区112上方的部分，并暴露出相邻列之间的至少部分隔离区域121，此时，可根据所述存储节点接触区112在X方向上的尺寸，调整隔离线150和/或导电层161的高度，使两者具备预定的高度差，即，依次形成具有预定高度的隔离线150和相应高度的导电层161，以控制所形成的掩膜侧墙170在X方向上的尺寸D2。

本实施例中，以所述导电层161具备相应高度，使其低于隔离线150并高于位线140为例进行解释说明(例如，可参考图6b中对应于图6a所示的CC’方向上的剖面图)。即，在对导电材料执行回刻蚀工艺，以构成导电层161后，所述位线140上方仍然还覆盖有导电材料。

接着参考图7a和图7b所示，在形成所述导电层161之后，在所述隔离线150的侧壁上形成掩膜侧墙170，所述掩膜侧墙170的形成方法可参考如下步骤：

首先，形成一侧墙材料层在衬底上，所述侧墙材料层覆盖所述导电层161以及覆盖所述隔离线150的顶部和侧壁；

接着，执行回刻蚀工艺，去除隔离线150顶部的侧墙材料层，和导电层161上的部分侧墙材料层，其中，被去除的位于导电层161上方的侧墙材料层包括位于两个相邻列之间的隔离区域121中的侧墙材料层，同时位于隔离线150侧壁上的侧墙材料层被保留，以形成掩膜侧墙170。

图8a‐图9a为本发明实施例一中的存储器的形成方法在其执行步骤S500过程中的俯视图，图8b‐图9b分别为图8a‐图9a所示的本发明实施例一中的存储器的形成方法在其执行步骤S500过程中沿AA’、BB’和CC’方向的剖面示意图。

在步骤S500中，具体参考图8a和8b所示，以所述掩膜侧墙170为掩膜刻蚀所述导电层161，以去除所述导电层161在相邻掩膜侧墙之间的部分，刻蚀后的所述导电层161与所述第二接触区(存储节点接触区112)电性连接，用于构成存储节点接触。即，在相邻列之间且位于隔离区域121上方的部分导电层161被去除，从而使不同列中的刻蚀后的导电层161之间相互断开，以避免相互干扰，而存储节点接触区112上方的导电层被保留，用于构成存储节点接触。此外，如图8b所示，在对导电层161进行刻蚀后，常常会在所述导电层161的刻蚀表面上形成刻蚀缺口163，所述刻蚀缺口163朝向所述导电层161的刻蚀表面向内凹陷。

接着参考图9a和图9b所示，在去除相邻列之间的导电层161之后，还可接着去除所述掩膜侧墙170，以暴露出刻蚀后的导电层161。进一步的，还可相应的去除部分隔离线150。如上所述，本实施例中，所述的导电层161高于位线140，因此，在位线140的上方仍覆盖有导电层161。相对应的，在后续的工艺中，还包括去除位线140上方的导电层161，使位线140两侧的导电层能够通过所述位线140相互隔离，即，使最终所形成的导电层与存储节点接触区112一一对应，并与相应的存储节点接触区112电性连接，以构成存储节点接触。例如，可在去除所述掩膜侧墙170之后，直接对导电层161进行刻蚀，以去除位线140上方的导电层；或者，也可在后续的工艺制程中去除，此处不做限制，只要最终所形成的位于位线140两侧的导电层能够相互隔离即可。

本实施例中，在去除相邻列之间的导电层之后，还包括在相邻列之间的衬底上形成间隔绝缘层，以对相邻列中相邻的导电层进行隔离。基于此，可将间隔绝缘层的形成过程和位线140上方的导电层的去除过程相结合，具体可参考步骤S600。

图10a为本发明实施例一中的存储器的形成方法在其执行步骤S600时的俯视图，图10b‐图10d分别为图10a所示的本发明实施例一中的存储器的形成方法在其执行步骤S600过程中沿AA’、BB’和CC’方向的剖面示意图。

在步骤S600中，结合图10a和图10c所示，形成一间隔绝缘层180在所述衬底100上的两个相邻列之间，以对相邻隔离线150之间相邻的存储节点接触进行隔离。

即，在两条相邻的位线140之间，通过在相邻列之间的隔离区域121中填充间隔绝缘层180，从而可使相邻列中的两个相邻的导电层之间相互隔离。可以理解的是，在相邻列之间，所述位线140和所述间隔绝缘层180均作为导电层的隔离屏障，使后续所形成的存储节点接触160相互隔离。因此，所形成的间隔绝缘层180可以覆盖所述位线140，也可以不覆盖所述位线140，本实施例中仅示意性的示出当间隔绝缘层180未覆盖位线140时的俯视图。此外，如上所述，当所述导电层的刻蚀表面上形成刻蚀缺口163时，所述间隔绝缘层180还可进一步填充所述刻蚀缺口，具体可参考图10b中标示的椭圆形虚线的区域。

其中，所述间隔绝缘层180可以为单层结构，也可以为叠层结构。以下以形成叠层结构的间隔绝缘层180为例，解释说明间隔绝缘层180的形成方法。

首先，参考图10b所示，形成第一绝缘材料层181在所述衬底上，所述第一绝缘材料层181覆盖相邻列之间暴露出的衬底100，以及覆盖导电层161的顶部和侧壁。即，在去除隔离区域121中的导电层后，被保留下的导电层161具有一朝向所述隔离区域121的侧壁，所述第一绝缘材料层181覆盖在所述侧壁上。

接着，继续参考图10b所示，形成第二绝缘材料层182在所述第一绝缘材料层181上，所述第二绝缘材料层182填充相邻列之间的隔离区域121。

接着，具体参考图10a和图10c所示，执行回刻蚀工艺，依次去除部分第二绝缘材料层182和部分第一绝缘材料层181，并保留相邻列之间的第一绝缘材料层181和第二绝缘材料层182，以构成所述间隔绝缘层180。需说的是，为能够清楚的突显本发明的意图，图10a中未分别示出第一绝缘材料层181和第二绝缘材料层182。

进一步的，本实施例中，所述导电层161高于位线140，即位线140上方还具有导电层161，因此，在去除导电层161上方的第一绝缘材料层181和第二绝缘材料层182之后，还包括对导电层161进行刻蚀，以进一步去除导电层中位于位线140上方的部分，避免位于位线140两侧的导电层相互连接，并能够利用所述位线140对其两侧的导电层进行电性隔离，使最终所形成的导电层与存储节点接触区112一一对应，以构成存储节点接触160。

即，继续参考图10c所示，对导电层161执行刻蚀工艺，以去除导电层161中位线140上方的部分，使刻蚀后的位于所述位线140两侧的所述导电层161通过所述位线140电性隔离。其中，在该刻蚀步骤中，所述刻蚀工艺也可以是回刻蚀工艺，从而可使刻蚀后的导电层不高于所述位线140。至此，即可使所形成的导电层与一一对应的存储节点接触区112电性连接，以构成存储节点接触160。

此外，如图10a和图10b所示，本实施例中，所述隔离线150在对应位线接触区111的位置上仍然覆盖所述位线140。然而，应当理解的是，所述隔离线150也可以不覆盖所述位线140。即，所述隔离线150和位线140均作为隔离屏障，不论隔离线150是否覆盖所述位线140，均能够实现对隔离线150两侧的存储节点接触160进行隔离目的。

本实施例中，将刻蚀后的与存储节点接触区112一一对应的导电层直接定义为存储节点接触160。而在其他实施例中，还可进一步对存储节点接触进行优化，以提高存储器的性能。

例如，在其他实施例中，参考图10d所示，还可继续对导电层161进行刻蚀以去除部分导电层，并在剩余的导电层161上形成一接触层162，所述接触层162和所述导电层161共同构成存储节点接触160’。利用形成有接触层162的存储节点接触160’，可有效减小存储节点接触160’与存储电容器之间的接触电阻，从而使存储节点接触区112至存储电容器之间具备较小的接触电阻，提高存储器的性能。其中，所述导电层161可以为多晶硅层，所述接触层162可以为金属层。

应当认识到，本实施例是以导电层高于位线为例进行解释说明。然而，在实际存储器的制备过程中，导电层的相应高度可根据实际的版图或工艺等因素进行调整。例如，在形成掩膜侧墙之前，若导电层不高于位线时，仍能使后续所形成的掩膜侧墙符合要求，即所形成的掩膜侧墙能够覆盖存储节点接触区上方的导电层且暴露出相邻列之间的导电层，此时，即可在形成掩膜侧墙之前，直接形成不高于位线的导电层，使位于位线两侧的导电层相互断开，从而在后续的工艺中，即不需要再对导电层再次执行回刻蚀的步骤。

即，在替代方案中，所述存储节点接触的形成方法例如为：

步骤一，执行沉积工艺形成导电材料层在所述衬底上，所述导电材料层填充相邻隔离线之间的区域，并覆盖所述隔离线；

步骤二，执行回刻蚀工艺，以形成具有预定高度的导电层，其中，具有预定高度的导电层不高于位线，相应的，所述导电层低于隔离线，位于隔离线上方和位线上方的导电材料均被去除，即，此时位于位线两侧的导电层相互隔离；

步骤三，形成掩膜侧墙在隔离线的侧壁上，并以所述掩膜侧墙为掩膜刻蚀导电层，以去除相邻列之间的导电层，从而使两条位线之间的位于相邻列的导电层相互断开，此时，刻蚀后的导电层即能够与存储节点接触区一一对应，并与相应存储节点接触区电性连接，构成存储节点接触。

实施例二

基于以上所述的存储器的形成方法，本发明还提供了一种存储器，所述存储器的存储节点接触具备较大的尺寸，从而能够增加其与存储节点接触区之间的接触面积，有利于改善接触电阻。

图11a为本发明实施例二中的存储器的俯视图，图11b为图11a所示的本发明实施例二中的存储器的有源区的排布示意图；图11c为图11a所示的本发明实施例二中的存储器沿AA’、BB’和CC’方向的剖面图。结合图11a‐图11c所示，所述存储器包括：

一衬底200，在所述衬底200中形成有多个呈阵列式排布且沿预定方向延伸的有源区210，所述有源区210上形成有一第一接触区和多个延伸在所述预定方向上且位于所述第一接触区两侧的第二接触区；本实施例中，呈阵列式排布的有源区210中，位于同一列中的有源区210呈对齐排布，以及，所述第一接触区为位线接触区211，所述第二接触区为存储节点接触区212；

多条位线240，形成在所述衬底200上，在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区(存储节点接触区212)分别位于所述位线230的两侧，以及在两个相邻的所述位线230之间对应有多个所述第二接触区(存储节点接触区212)；

多条隔离线250，形成在所述衬底200上，且对准地遮盖于所述第一接触区的位置，以及，所述隔离线填充所述衬底同一列中位于相邻的所述位线230之间的且在相邻的所述存储节点接触区212之间的区域，并覆盖所述位线230中位于所述位线接触区211上方的部分；本实施例中，同一列中的有源区210对齐排布，因此可相应的使所述隔离线250在对应于所述位线接触区211的位置沿着列方向(Y方向)延伸；

多个存储节点接触260，设置在所述衬底200上，并且由所述隔离线250并沿着所述位线240之间的延伸方向上形成，直至连接所述第二接触区；

其中，所述存储节点接触260的内侧面由所述隔离线的线轮廓界定，所述存储节点接触260的两延伸侧面由相邻的所述位线240的线轮廓界定，所述存储节点接触260另具有一刻蚀侧面，所述刻蚀侧面在所述衬底200上的外形轮廓相吻合于所述存储节点接触260的所述内侧面。进一步的，所述存储节点接触260的所述刻蚀侧面具有內凹缺口P2。

即，本发明提供的存储器中，存储节点接触260从隔离线250的侧壁位置沿着位线240的延伸方向延伸至对应存储节点接触区212的位置，从而，可使所述存储节点接触260具备较大的尺寸，确保存储节点接触260和存储节点接触区212之间能够充分接触，有利于减小接触电阻。

进一步的，在垂直于隔离线250的延伸方向(X方向)上，所述存储节点接触260至少延伸至对应所述存储节点接触区212的位置，例如所述存储节点接触260延伸至所述存储节点接触区212在远离隔离线250一侧的边界上，从而使所述存储节点接触260不仅能够完全覆盖所述存储节点接触区212，并且，所述存储节点接触260在X方向上的尺寸D3也较大寸。

接着参考图11b所示，本实施例中，在有源区210的外围还形成有隔离结构220，利用所述隔离结构220使各个有源区210之间相互隔离。此外，本实施例中，由多个有源区210排布形成的阵列中布置有多个列，进而，在相邻列之间的隔离区域221中也相应的形成有所述隔离结构220，以使相邻列中的有源区210相互隔离。

继续参考图11b和他11c所示，所述存储器中还形成有多条字线230，所述字线230形成在所述衬底200中且沿列方向延伸(Y方向延伸)。所述字线230与对应的所述有源区210相交，从而可与形成在有源区210中的栅极结构接触。具体的，所述字线230可以为掩埋字线，即，所述字线230形成在所述衬底200中。本实施例中，形成在有源区210中的栅极结构同时也构成了所述字线230的一部分，以及对应字线230位置的隔离结构220中也形成有字线材料，位于隔离结构220中的字线材料与栅极结构连接，从而共同构成了所述字线230。具体的，所述字线230包括一栅极导电层231和一栅介质层232，位于有源区210中的栅极导电层231构成栅极结构，并与隔离结构220中的栅极导电层231连接，所述栅介质层232覆盖所述栅极导电层231，以避免所述栅极导电层231与其他导线电性连接。

进一步的，所述隔离线250局部遮盖至所述字线230。即，所述隔离线250在覆盖位线240中位于所述位线接触区112上方的部分，同时延伸至对应字线位置的区域上，以使所述隔离线250能够完全包覆所述位线240中位于位线接触区211上方的部分，进而界定了所述存储节点接触在朝向相邻的第一接触区(位线接触区211)的内侧边界和位置。如上所述，存储节点接触260从隔离线250的侧壁位置沿着位线240的延伸方向延伸至对应存储节点接触区212的位置，因此，本实施例中，所述存储节点接触260在朝向第一接触区(位线接触区211)一侧的内侧边界也相应的位于所述字线130上方。更进一步的，在垂直于所述隔离线250的延伸方向上，可使所述隔离线250的宽度尺寸大于所述第一接触区的对应宽度尺寸。

继续参考图11a和图11c所示，所述存储器还包括：一间隔绝缘层280，形成在所述衬底200上的相邻隔离线250之间，以对相邻的所述存储节点接触260进行隔离。本实施例中，在所述存储节点接触260的所述刻蚀侧面具有內凹缺口263，此时，间隔绝缘层280可进一步填充所述內凹缺口263。

即，结合图11a所示，在两条相邻的位线140之间对应的多个存储节点接触260中，同一列中的两个相邻的存储节点接触260之间通过隔离线250进行隔离，相邻列中的两个相邻的存储节点接触260之间通过所述间隔绝缘层280进行隔离，从而使存储节点接触260能够与存储节点接触区212一一对应，避免相互干扰。其中，所述间隔绝缘层280可以为单层结构，也可以为叠层结构。当间隔绝缘层280为叠层结构时，其结构例如可参考图11c所示，即，所述间隔绝缘层280包括第一绝缘材料层281和第二绝缘材料层282，所述第一绝缘材料层281覆盖相邻列之间的衬底，以及覆盖存储节点接触260朝向隔离区域221一侧的侧壁；所述第二绝缘材料层282形成在第一绝缘材料层281上并填充在相邻列之间的隔离区域221中，即，填充在相邻列之间两个相邻存储节点接触260之间的区域。

实施例三

本实施例中还提供了一种半导体器件，在半导体领域中，在对引出区进行引出时通常需相应的形成与所述引出区接触的引出端子，从而可通过所述引出端子控制并引出所述引出区。而通过所述引出端子控制所述引出区时，通常需确保两者之间具备较小的接触电阻，以提高电性传导性能。

基于此，本发明提供了一种半导体器件，所述半导体器件中具有多个引出区。本发明的半导体器件中，在保证各个第一引出区之间不相互干扰的基础上，还可使第一引出区与导电接触之间具有较大的接触面积，从而减小两者之间的接触电阻。

图12a为本发明实施例三中的半导体器件的俯视图，图12b为图12a所示的本发明实施例三中的半导体器件的第一引出区和第二引出区的排布示意图。参考图12a和图12b所示，所述半导体器件包括：

一衬底300，包括呈阵列式排布的第一引出区310，两列相邻的所述第一引出区310构成一引出区列组311；多条行隔离线320，设置在所述衬底300上，同一列中的两个相邻的所述第一引出区310分别位于所述行隔离线320的两侧，以及在两个相邻的所述行隔离线320之间对应有多个所述第一引出区310；

多条列隔离线330，形成在所述引出区列组311中的两个列之间的衬底300上；本实施例中，所述列隔离线330沿着列方向延伸(沿着Y方向延伸)；以及，

多个导电接触340，形成在所述衬底300上，并且由所述列隔离线330沿着所述行隔离线320之间的延伸方向上形成，直至连接至所述第一引出区310。

其中，所述导电接触340的内侧面由所述列隔离线330的线轮廓界定，所述导电接触340的两延伸侧面由相邻的所述行隔离线320之间的线轮廓界定，所述导电接触340另具有一刻蚀侧面，所述刻蚀侧面在所述衬底300上外形轮廓相吻合于所述导电接触340的所述内侧面

即，所述列隔离线330用于对不同列中的相邻的导电接触340进行隔离，并且列隔离线330的侧壁位置与所述导电接触340的内侧面相吻合。即，在垂直于所述列隔离线330的延伸方向上，导电接触340从对应所述列隔离线330的侧壁位置延伸至对应所述第一引出区310的位置，使所形成的导电接触340具备较大的尺寸，从而在确保所述导电接触340能够与第一引出区310电性连接的基础上，还使导电接触340与第一引出区310之间具备较大的接触面积，有利于减小两者之间的接触电阻。

具体参考图12a和图12b所示，多个所述第一引出区310在所述衬底的上表面呈多列排布，本实施例中，列方向即为图10a所示的Y方向。进一步的，多列第一引出区310之间可以为相互对齐，当然也可以相互错开，这可根据实际半导体器件的具体排布方式决定。本实施例中，仅示出了四列的第一引出区310，并且各个列之间相互对齐，即各个列沿着X方向排布。

接着参考图12a所示，同一列中两个相邻的第一引出区310分别位于对应的行隔离线320的两侧，从而可通过所述行隔离线320隔离相邻不同行中的导电接触340。其中，所述行隔离线320的延伸方向可根据第一引出区310的排布方式进行调整，本实施例中，各列的第一引出区310之间对齐排布，从而可直接采用直线型的行隔离线320，并且使所述行隔离线320沿着列的排布方向延伸(沿垂直于列方向的方向延伸，即沿X方向延伸)。或者，在其他实施例中，当各列的第一引出区310之间错开排布时，则可相应的采用波形的隔离线。只要通过所述行隔离线320可以使同一列中相邻的两个第一引出区310分别位于其两侧即可。

继续参考图12a所示，所述存储器中还包括一间隔绝缘层350，形成在所述衬底300上的相邻的所述列隔离线330之间(即，本实施例中，间隔绝缘层350形成在相邻的引出区列组311之间)，以对相邻的所述引出区列组列311中相邻的所述导电接触340进行隔离。即，在两条相邻的导电接触340中，同一列中的两个相邻的导电接触340之间通过列隔离线330进行隔离，相邻列中的两个相邻的导电接触340之间通过所述间隔绝缘层350进行隔离，从而使导电接触340能够与第一引出区310一一对应，避免相互干扰。其中，所述间隔绝缘层340可以为单层结构，也可以为叠层结构。

进一步的，参考图12a和图12b所示，在所述衬底300中还形成有第二引出区360。在半导体器件中存在有多种不同的引出区极为常见，针对含有多种不同的引出区时，也需确保不同种类的引出区之间相互干扰。例如，在存储器中，通常包含有位线接触和存储节点接触。此时，所述行隔离线320可与所述第二引出区360电性连接，以通过行隔离线320实现第二引出区360的引出。

具体的，所述行隔离线320可包括一导体层和一绝缘层(图中未汇出，相关结构可参见于实施例一的位线)，所述绝缘层覆盖所述导体层，以使导体层与其他的导电结构隔离，本实施例中，通过所述绝缘层可使导电接触与所述导体层电隔离，因此，对应同一行隔离线320排布的所述第二引出区360与同一导体层电性连接。相应的，所述行隔离线320可根据第一引出区310和第二引出区360的排布方式进行调整。

综上所述，本发明提供的存储器的形成方法中，使所形成的隔离线和导电层之间具备预定的高度差，从而可利用所述隔离线的侧壁形成一覆盖部分所述导电层的掩膜侧墙。其中，可通过调整隔离线和导电层的高度，从而可使自对准形成的掩膜侧墙能够覆盖存储节点接触区上方的导电层，以及相邻列之间的导电层能够被暴露出，以自对准的界定出存储节点接触的形成区域。可见，与利用光刻工艺直接定义出存储节点接触的形成区域相比，本发明中，是利用光刻工艺定义出隔离线的形成区域，由于隔离线相对于存储节点接触而言具备较大的尺寸，以及，隔离线形成在同一列中的中心线位置，从而可允许所述隔离线存在较大的位置偏差，因此，在定义所述隔离线时，具有较大的光刻工艺窗口。

以及，在利用光刻工艺定义出隔离线的图形之后，即可自对准的形成存储节点接触，使所述存储节点接触在垂直于隔离线的延伸方向上，从隔离线的侧壁位置延伸至存储节点接触区的位置，使其能够与存储节点接触区电性连接并具备较大的尺寸，有利于改善存储节点接触和存储节点接触区之间的接触电阻。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (17)

1.一种存储器的形成方法，其特征在于，包括：

提供一衬底，在所述衬底中形成多个呈阵列式排布且沿预定方向延伸的有源区，所述有源区上形成有一第一接触区和多个延伸在所述预定方向上且位于所述第一接触区两侧的第二接触区；

形成多条位线在所述衬底上，在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区分别位于所述位线的两侧，以及在两个相邻的所述位线之间对应有多个所述第二接触区；

形成多条隔离线在所述衬底上，所述隔离线对准地遮盖于所述第一接触区的位置，并且所述隔离线填充所述衬底同一列中位于相邻的所述位线之间且在相邻的所述第二接触区之间的区域，并覆盖所述位线中位于所述第一接触区上方的部分；

形成一导电层在相邻的所述隔离线之间的衬底上，所述隔离线高于所述导电层，并形成一掩膜侧墙在所述隔离线朝向所述导电层的侧壁上，所述掩膜侧墙覆盖所述导电层中位于所述第二接触区上方的部分；以及，

以所述掩膜侧墙为掩膜刻蚀所述导电层，以去除所述导电层在相邻-所述掩膜侧墙之间的部分，刻蚀后的所述导电层与所述第二接触区电性连接，用于构成存储节点接触。

2.如权利要求1所述的存储器的形成方法，其特征在于，位于同一列中的所述有源区呈对齐排布，所述隔离线沿着列方向延伸。

3.如权利要求2所述的存储器的形成方法，其特征在于，在部分去除所述导电层之后，还包括：

形成一间隔绝缘层在所述衬底上的两个相邻列之间，以对所述隔离线之间相邻的所述存储节点接触进行隔离。

4.如权利要求1所述的存储器的形成方法，其特征在于，在所述衬底中还形成有多条字线，所述字线沿列方向延伸，所述隔离线更局部遮盖至所述字线。

5.如权利要求1所述的存储器的形成方法，其特征在于，所述隔离线的形成方法包括：

形成一隔离材料层在所述衬底上，所述隔离材料层为经过化学机械研磨工艺后的膜层，且所述隔离材料层覆盖所述位线；

形成一掩膜层在所述隔离材料层上，所述掩膜层覆盖所述隔离材料层中对应于所述第一接触区的位置且沿着列方向延伸的部分；以及，

以所述图形化的掩膜层为掩膜刻蚀所述隔离材料层，形成多条所述隔离线。

6.如权利要求1所述的存储器的形成方法，其特征在于，所述导电层的形成方法，包括：

形成一导电材料层在所述衬底上，所述导电材料层覆盖所述隔离线和相邻的所述隔离线之间的所述衬底；以及，

执行回刻蚀工艺，以去除所述隔离线上方的所述导电材料层，并使刻蚀后的所述导电材料层低于所述隔离线，以构成所述导电层。

7.如权利要求6所述的存储器的形成方法，其特征在于，所述导电层高于所述位线，在以所述掩膜侧墙为掩膜去除相邻列之间的所述导电层之后，还包括：

去除所述导电层中位于所述位线上方的部分，使刻蚀后的位于所述位线两侧的所述导电层通过所述位线电性隔离。

8.如权利要求1至7任一项所述的存储器的形成方法，其特征在于，在垂直于所述隔离线的延伸方向上，所述隔离线的宽度尺寸大于等于所述第一接触区的对应宽度尺寸。

9.一种存储器，其特征在于，包括：

一衬底，在所述衬底中形成有多个呈阵列式排布且沿预定方向延伸的有源区，所述有源区上形成有一第一接触区和多个延伸在所述预定方向上且位于所述第一接触区两侧的第二接触区；

多条位线，形成在所述衬底上，在垂直于所述位线的延伸方向上的两个相邻的所述第二接触区分别位于所述位线的两侧，以及在两个相邻的所述位线之间对应有多个所述第二接触区；

多条隔离线，形成在所述衬底上，且对准地遮盖于所述第一接触区的位置，并且所述隔离线填充所述衬底同一列中位于相邻的所述位线之间且在相邻的所述第二接触区之间的区域，并覆盖所述位线中位于所述第一接触区上方的部分；以及，

多个存储节点接触，设置在所述衬底上，并且由所述隔离线并沿著的所述位线之间的延伸方向形成，直至连接所述第二接触区；

其中，所述存储节点接触的内侧面由所述隔离线的线轮廓界定，所述存储节点接触的两延伸侧面由相邻的所述位线之间的线轮廓界定，所述存储节点接触另具有一刻蚀侧面，所述刻蚀侧面在所述衬底上外形轮廓相吻合于所述存储节点接触的所述内侧面。

10.如权利要求9所述的存储器，其特征在于，位于同一列中的所述有源区呈对齐排布，所述隔离线沿着列方向延伸。

11.如权利要求9所述的存储器，其特征在于，还包括：

一间隔绝缘层，形成在所述衬底上的相邻隔离线之间，以对相邻的所述存储节点接触进行隔离。

12.如权利要求9所述的存储器，其特征在于，在所述衬底中还形成有多条字线，所述字线沿列方向延伸，所述隔离线更局部遮盖至所述字线。

13.如权利要求9所述的存储器，其特征在于，所述存储节点接触的所述刻蚀侧面具有內凹缺口。

14.如权利要求9至13任一项所述的存储器，其特征在于，在垂直于所述隔离线的延伸方向上，所述隔离线的宽度尺寸大于所述第一接触区的对应宽度尺寸。

15.一种半导体器件，其特征在于，包括：

一衬底，包括呈阵列式排布的第一引出区，两列相邻的所述第一引出区构成一引出区列组；

多条行隔离线，设置在所述衬底上，同一列中的两个相邻的所述第一引出区分别位于所述隔离线的两侧，以及在两个相邻的所述隔离线之间对应有多个所述第一引出区；

多条列隔离线，形成在所述衬底上的所述引出区列组中的两个列之间的区域；以及，

多个导电接触，设置在所述衬底上，并且由所述列隔离线并沿着所述行隔离线之间的延伸方向上形成，直至连接至所述第一引出区；

其中，所述导电接触的内侧面由所述列隔离线的线轮廓界定，所述导电接触的两延伸侧面由相邻的所述行隔离线之间的线轮廓界定，所述导电接触另具有一刻蚀侧面，所述刻蚀侧面在所述衬底上外形轮廓相吻合于所述导电接触的所述内侧面。

16.如权利要求15所述的半导体器件，其特征在于，还包括：

一间隔绝缘层，形成在所述衬底上的相邻的所述列隔离线之间，以对相邻的所述导电接触进行隔离。

17.如权利要求15所述的半导体器件，其特征在于，所述衬底还包括多个第二引出区；所述行隔离线包括一导体层和一绝缘层，所述绝缘层覆盖所述导体层；对应同一行隔离线排布的所述第二引出区与同一导体层电性连接。