CN109037155A - 存储器及其形成方法、半导体器件 - Google Patents

Abstract

本发明提供了一种存储器及其形成方法、半导体器件。通过在位线和第一隔离层上形成具有开口的盖层，并利用开口去除部分第一隔离层，从而在位线的隔离屏障的作用下形成空腔，以自对准地界定出存储节点接触的形成区域，进而可在空腔中填充导电材料以构成存储节点接触。本发明的形成方法中，能够自对准地暴露出存储节点接触区，并自截断地在存储节点接触区上形成存储节点接触，减小存储节点接触区和存储节点接触之间的位移偏差以减小接触电阻。并且，在执行光刻工艺时，不会受到光刻工艺的精度限制，具有较大的光刻工艺窗口。

Description

存储器及其形成方法、半导体器件

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法、半导体器件。

背景技术

存储器通常包括存储电容器以及连接到所述存储元件的存储晶体管，所述存储电容器用来存储代表存储信息的电荷。所述存储晶体管中形成有源区、漏区和栅极结构。所述栅极结构连接至字线，用于控制所述源区和漏区之间的电流流动。所述源区用于构成位线接触区，用以连接至位线，所述漏区用于构成存储节点接触区，以连接至存储电容器。其中，在将所述存储节点接触区连接至所述存储电容器时，通常需在所述存储节点接触区上形成存储节点接触，以通过所述存储节点接触实现存储节点接触区和所述存储电容器之间的电性连接。

目前，在形成存储节点接触时，一般是利用光刻工艺直接定义出存储节点接触的形成区域。即，利用光刻工艺直接界定出所形成的存储节点接触的尺寸和位置。然而，在利用上述方法形成存储节点接触时，则必然会面临着以下两个问题：

1、由于需形成的存储节点接触的尺寸较小，从而在光刻工艺中，使定义出的存储节点接触的形成区域较小，进而极易导致光刻胶残留的问题；

2、由于在光刻工艺中存在对准精度的问题，从而不可避免的会产生位置偏移的问题，使所定义出的存储节点接触的形成区域的位置产生偏差。

而以上两个问题，将进一步导致后续所形成的存储节点接触与存储节点接触区之间无法充分接触，从而产生较大的接触电阻，这将对存储器的性能产生不利的影响。尤其是，随着器件尺寸的不断缩减，由于光刻工艺窗口的限制，而导致存储节点接触与存储节点接触区之间无法充分接触的问题将越发严重。

发明内容

本发明的目的在于提供一种存储器及其形成方法，以改善所形成的存储器中，其存储节点接触区和存储节点接触之间的接触电阻。

为解决上述技术问题，本发明提供一种存储器的形成方法，包括：

提供一衬底，在所述衬底上形成多个呈阵列式排布且沿第一方向延伸的有源区，其中位于第二方向上的同一列中的所述有源区呈对齐排布，所述有源区上形成有位线接触区和多个延伸在所述第一方向上且位于所述位线接触区两侧的存储节点接触区；

形成多条位线在所述衬底上，对齐排布的两个相邻的所述存储节点接触区分别位于所述位线的两侧，以及在相邻的所述位线之间对应有多个所述存储节点接触区；

依次形成一第一隔离层和一盖层在所述衬底上，所述第一隔离层填充相邻的所述位线之间的间隔，并且所述第一隔离层不覆盖所述位线，所述盖层形成在所述第一隔离层和所述位线上，且所述盖层中形成有一开口，所述开口至少暴露出同一列中位于相邻的所述位线之间且相邻的所述存储节点接触区之间的所述第一隔离层；

通过所述开口去除位于所述盖层下方的部分所述第一隔离层，以形成一空腔，在所述空腔中暴露有多个所述存储节点接触区；

通过所述开口形成一导电材料层在所述空腔中，所述导电材料层中形成有一贯穿所述导电材料层且对应所述开口的凹槽，位于所述凹槽两侧的所述导电材料层与所述存储节点接触区电性连接，以构成存储节点接触；

形成一第二隔离层在所述凹槽中，所述第二隔离层隔离相邻的所述存储节点接触。

可选的，在所述衬底中还形成有多条字线，所述字线沿所述第二方向延伸。

可选的，在形成所述位线之后，以及形成所述第一隔离层和所述盖层之前，还包括：

形成一保护层在所述衬底上，所述保护层至少覆盖所述位线的侧壁。

可选的，所述开口只暴露出同一列中位于相邻的所述位线之间且相邻的所述存储节点接触区之间的所述第一隔离层。

可选的，所述第一隔离层不高于所述位线，所述开口在平形于所述衬底的表面的截面形状为圆形、椭圆形或矩形。

可选的，所述第一隔离层不高于所述位线，所述开口暴露出同一列中在第一方向上相邻的所述存储节点接触区之间连续区域。

可选的，所述开口沿所述第二方向延伸。

可选的，形成所述第二隔离层之后，还包括：

去除所述盖层，暴露出所述导电材料层；

刻蚀部分所述导电材料层；以及，

形成第二导电材料层在刻蚀后的所述导电材料层上。

可选的，所述第二隔离层的形成方法包括：

形成一第一隔离材料层在所述凹槽的底部和侧壁上；

形成一第二隔离材料层在所述第一隔离材料层上，所述第二隔离材料层填充所述凹槽。

可选的，由多个有源区排布形成的阵列中布置有多个列，通过所述开口去除部分所述第一隔离层时，在相邻的列之间还剩余有部分所述第一隔离层。

基于以上所述的存储器的形成方法，本发明还提供一种存储器，包括：

一衬底，所述衬底上形成有多个呈阵列式排布且沿第一方向延伸的有源区，其中位于第二方向上的同一列中的所述有源区呈对齐排布，所述有源区上形成有位线接触区和多个延伸在所述第一方向上且位于所述位线接触区两侧的存储节点接触区；

多条位线，形成在所述衬底上，对齐排布的两个相邻的所述存储节点接触区分别位于所述位线的两侧，以及在相邻的所述位线之间对应有多个所述存储节点接触区；

一第一隔离层，形成在相邻的所述位线之间，两条相邻的所述位线和所述第一隔离层共同界定出一空间，所述空间中对应有多个所述存储节点接触区；

一导电材料层，形成在所述空间中并与所述存储节点接触区电性连接，以构成存储节点接触，所述导电材料层的形貌与所述空间的形貌相对应；以及，

一第二隔离层，形成在所述空间中且位于相邻的所述存储节点接触之间。

可选的，所述存储器还包括：

多条字线，形成在所述衬底中且沿所述第二方向延伸。

可选的，由多个所述有源区排布形成的阵列中布置有多个列，所述第一隔离层形成在相邻的列之间。

本发明的又一目的在于提供一种半导体器件，包括：

一衬底，包括多个第一接触区，多个所述第一接触区在所述衬底上呈多列排布；

多条隔离线，设置在所述衬底上，同一列中的两个相邻的所述第一接触区分别位于所述隔离线的两侧，以及在两个相邻的所述隔离线之间对应有多个所述第一接触区；

一第一隔离层，形成在相邻的所述隔离线之间，两条相邻的所述隔离线和所述第一隔离层共同界定出一空间，所述空间中对应有多个所述第一接触区；

一导电材料层，形成在所述空间中并与所述第一接触区电性连接，以构成导体接触，所述导电材料层的形貌与所述空间的形貌相对应；以及，

一第二隔离层，形成在所述空间中且位于相邻的所述导体接触之间。

可选的，所述衬底还包括多个第二接触区；所述隔离线包括一导体层和一绝缘层，所述绝缘层覆盖所述导体层；对应同一隔离线排布的所述第二接触区与同一导体层电性连接。

在本发明提供的存储器的形成方法中，在形成位线之后，接着在相邻位线之间形成第一隔离层，以及在第一隔离层上形成盖层，从而可利用侧向刻蚀并调整刻蚀选择比选择性的去除部分第一隔离层，以形成由所述位线和所述第一隔离层所构成的空腔，由于在该刻蚀工艺中，可自动的使刻蚀停止在位线的侧壁区域，以及通过调整刻蚀参数使刻蚀停止在对应相邻列的隔离结构上，从而可自对准的形成所述空腔，并使对应所述空腔的存储节点接触区能够完全的暴露出。并且，后续形成存储节点接触时，导电材料层可自我截断的形成在所述空腔中，使存储节点接触和存储节点接触区之间能够完全接触，有效减小两者之间的接触电阻。

与利用光刻工艺直接定义存储节点接触的形成区域相比，本发明中，在相邻的存储节点接触区之间开设一开口，通过所述开口自对准的暴露出存储节点接触区，以及通过所述开口自截断的形成存储节点接触。因此，在定义所述开口的光刻工艺中，允许所形成的开口具有较大的尺寸，且使所述开口可允许产生的位移偏差也更大，从而可避免受到光刻工艺的对准精度及解析度等因素的影响，有利于增加光刻的工艺窗口。

附图说明

图1为一种存储器的形成方法中在利用光刻工艺定义出存储节点接触的形成区域时的结构示意图；

图2为本发明实施例一中的存储器的形成方法的流程示意图；

图3a为本发明实施例一中的存储器的形成方法在其执行步骤S100时的俯视图；

图3b为图3a所示的本发明实施例一中的存储器的形成方法在其执行步骤S100时沿AA’、BB’和CC’方向的剖面示意图；

图4a为本发明实施例一中的存储器的形成方法在其执行步骤S200时的俯视图；

图4b为图4a所示的本发明实施例一中的存储器的形成方法在其执行步骤S200时沿AA’、BB’和CC’方向的剖面示意图；

图5a为本发明实施例一中的存储器的形成方法在其执行步骤S300时的其中一种结构的俯视图；

图5b为本发明实施例一中的存储器的形成方法在其执行步骤S300时的另一种结构的俯视图；

图5c为图5a所示的本发明实施例一中的存储器的形成方法在其执行步骤S300时沿AA’、BB’和CC’方向的剖面示意图；

图6a为本发明实施例一中的存储器的形成方法在其执行步骤S400时的俯视图；

图6b和图6c为图6a所示的本发明实施例一中的存储器的形成方法在其执行步骤S400过程中沿AA’、BB’和CC’方向的剖面示意图；

图7a为本发明实施例一中的存储器的形成方法在其执行步骤S500过程中的俯视图；

图7b和图7c为图7a所示的本发明实施例一中的存储器的形成方法在其执行步骤S500时沿AA’、BB’和CC’方向的剖面示意图；

图8a为本发明实施例一中的存储器的形成方法在其执行步骤S600过程中的俯视图；

图8b为图8a所示的本发明实施例一中的存储器的形成方法在其执行步骤S600时沿AA’、BB’和CC’方向的剖面示意图；

图9a为本发明实施例二中的存储器的俯视图；

图9b为图9a所示的本发明实施例二中的存储器沿AA’、BB’和CC’方向的剖面示意图；

图10a为本发明实施例三中的半导体器件的俯视图；

图10b为图10a所示的本发明实施例三中的半导体器件的第一接触区和第二接触区的排布方式。

其中，附图标记如下：

10‐有源区；

11a‐位线接触区

11b‐存储节点接触区；

12‐掩膜层

12a‐接触孔；

13‐位线；

100/200‐衬底；

110/210‐有源区；

111/211‐位线接触区；

112/212‐存储节点接触区；

120/220‐隔离结构；

130/230‐字线；

131/231‐第一导电层；

132/232‐第一介质层；

140/240‐位线；

140a‐绝缘层；

141‐功函数层；

142‐第二导电层；

143‐第二介质层；

150‐保护层；

160/260‐第一隔离层；

160a‐空腔；

170‐盖层；

170a/170a’‐开口

180/280‐导电材料层；

181‐存储节点接触；

180a‐凹槽；

190/290‐第二隔离层；

191‐第一隔离材料层；

192‐第二隔离材料层；

300‐由位线和第一隔离层共同界定出的空间；

410‐第一接触区；

420‐隔离线；

430‐第一隔离层；

440‐空间；

450‐导电材料层；

460‐第二隔离层；

470‐第二接触区。

具体实施方式

承上所述，传统的存储器的形成方法中，在形成存储节点接触时通常是利用光刻工艺直接界定出存储节点接触的形成区域，这常常会发生所形成的存储节点接触的下方由于残留有光刻胶而导致其与存储节点接触区之间无法完全接触的问题，以及由于所形成的存储节点接触存在位置偏差，从而使其与存储节点接触区之间的接触面积较小。这都将导致存储节点接触和存储节点接触区之间具有较大的接触电阻，进而将直接影响存储器的性能。

图1为一种存储器的形成方法中在利用光刻工艺界定出存储节点接触的形成区域时的结构示意图。如图1所示，目前，在制备所述存储节点接触的方法通常包括：首先，提供一衬底，所述衬底上形成有多个呈阵列式排布的有源区10，所述有源区10上形成有位线接触区11a和存储节点接触区11b，所述存储节点接触区11b在所述有源区10的延伸方向上且位于所述位线接触区11a的两侧；在所述衬底上还形成有多条位线13，所述位线13与相应的有源区10相交，以使有源区10中位线接触区11a可连接至相应的位线13上；接着，利用光刻工艺和蚀刻工艺形成一掩膜层12在衬底上，所述掩膜层12上形成有多个接触孔12a，所述接触孔12暴露出所述存储节点接触区11b；接着，在所述接触孔12a中填充导电材料，所述导电材料与所述存储节点接触区11b接触以形成存储节点接触。

如图1所示，利用光刻工艺形成接触孔12，以定义出存储节点接触的形成区域时，一方面，所形成的接触孔12需对应存储节点接触区11，并避免对位线13造成影响，因此相应的限制了接触孔12的尺寸，从而在光刻工艺中接触孔11的底部常常会发生光刻胶残留的问题；另一方面，在考虑到光刻工艺的对准精度，则通常需要预留一定的位置偏移的容许范围，以确保所形成的接触孔11在位置偏移的容许范围内能够暴露出存储节点接触区。然而，随着器件尺寸的不断缩减，所述接触孔的尺寸相应的缩小以及接触孔所容许的位置偏移量也相应的缩小，从而在光刻工艺窗口的限制下，光刻胶残留的问题以及接触孔位置发生偏移的问题将越发明显，进而对存储节点接触与存储节点接触区之间的接触电阻也将产生更大的影响。

为此，本发明提供了一种存储器的形成方法，以减小所形成的存储节点接触和存储节点接触区之间的接触电阻。具体的，参考图2所示的本发明实施例一中的存储器的形成方法的流程示意图，所述形成方法包括：

步骤S100，提供一衬底，在所述衬底上形成多个呈阵列式排布且沿第一方向延伸的有源区，其中位于第二方向上的同一列中的所述有源区呈对齐排布，所述有源区上形成有位线接触区和多个延伸在所述第一方向上且位于所述位线接触区两侧的存储节点接触区；

步骤S200，形成多条位线在所述衬底上，对齐排布的两个相邻的所述存储节点接触区分别位于所述位线的两侧，以及在相邻的所述位线之间对应有多个所述存储节点接触区；

步骤S300，依次形成一第一隔离层和一盖层在所述衬底上，所述第一隔离层填充在相邻的所述位线之间，并且所述第一隔离层不覆盖所述位线，所述盖层形成在所述第一隔离层和所述位线上，且所述盖层中形成有一开口，所述开口至少暴露出同一列中位于相邻的所述位线之间且相邻的所述存储节点接触区之间的所述第一隔离层；

步骤S400，通过所述开口去除位于所述盖层下方的部分所述第一隔离层，以形成一空腔，在所述空腔中暴露有多个所述存储节点接触区；

步骤S500，通过所述开口形成一导电材料层在所述空腔中，所述导电材料层中形成有一贯穿所述导电材料层且对应所述开口的凹槽，位于所述凹槽两侧的所述导电材料层与所述存储节点接触区电性连接，以构成存储节点接触；

步骤S600，形成一第二隔离层在所述凹槽中，所述第二隔离层隔离相邻的所述存储节点接触。

本发明提供的存储器的形成方法中，在形成位线之后，接着在相邻位线之间形成第一隔离层，以及在第一隔离层上形成盖层，从而可利用侧向刻蚀的性能，并结合位线具备隔离屏障的作用，以自定义的界定出存储节点接触的形成区域。与利用光刻工艺直接定义出存储节点接触的形成区域相比，本发明中，在相邻的存储节点接触区之间开设一开口，通过所述开口作为刻蚀剂的流通通道，以利用侧向刻蚀的方式自对准的暴露出存储节点接触区，本发明中的形成方法能够避免受到光刻工艺窗口的限制，并可使所述存储节点接触区能够完全暴露出，从而确保其与后续所形成的存储节点接触能够完全的接触，有效减小两者之间的接触电阻。

以下结合附图和具体实施例对本发明提出的存储器及其形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图3a为本发明实施例一中的存储器的形成方法在其执行步骤S100时的俯视图，图3b为图3a所示的本发明实施例一中的存储器的形成方法在其执行步骤S100时沿AA’、BB’和CC’方向的剖面示意图。

在步骤S100中，具体参考图3a和图3b所示，提供一衬底100，在所述衬底100上形成多个呈阵列式排布且沿第一方向(即图3a所示的Z方向)延伸的有源区110，位于第二方向(即，图3a所示的Y方向)上的同一列中的有源区110相互对齐，所述有源区110上形成有位线接触区111和多个延伸在所述第一方向上且位于所述位线接触区111两侧的存储节点接触区112。其中，所述第一方向与所述第二方向相交。具体的，可根据所述有源区110的延伸方向，定义出一垂直于其延伸方向(第一方向)的中心线，并可根据所述中心线界定出所述位线接触区111的形成区域，即，所述位线接触区111形成在对应所述中心线的位置，以及，存储节点接触区112位于所述位线接触区111的两侧。

如图3a所示，在第二方向(Y方向)的同一列中的有源区110相互对齐，相应的，在同一列中的存储节点接触区112和位线接触区111也相互对齐。具体的说，在同一列上的两个相邻的有源区110中，位于不同有源区110中的存储节点接触区112紧邻对齐，以及，位于不同有源区110中的位线接触区111也紧邻对齐。应当说明的是，本文所指的对齐包括绝对对齐也包括接近对齐，接近对齐是指二者(位于不同有源区110中的存储节点接触区112，或，位于不同有源区110中的位线接触区111)之间错开的尺寸小于总尺寸的10％。另外，需理解，此文中所提及的“列”也可以理解为“行”。

结合图3a和图3b所示，在所述有源区110的外围形成有隔离结构120，所述隔离结构120可使相邻的有源区110之间相互隔离。进一步的，由多个有源区110排布形成的阵列中布置有多个列，本实施例中仅示意性的示出其中的两列。其中，两列相邻的有源区110之间也可利用隔离结构120进行隔离。

进一步的，在所述衬底100中还形成有多条字线130，所述字线130与对应的所述有源区110相交，从而可与形成在有源区110中的栅极结构接触。本实施例中，所述字线130沿第二方向(图3a所示的Y方向)延伸，因此，在第二方向上对齐排布的栅极结构均连接至同一字线130上。具体的，所述字线130可以为掩埋字线，即，所述字线130形成在所述衬底100中。本实施例中，形成在有源区110中的栅极结构同时也构成了所述字线130的一部分，以及对应字线130位置的隔离结构120中也形成有字线材料，位于隔离结构120中的字线材料与栅极结构连接，从而共同构成了所述字线130。具体的，所述字线130包括一第一导电层131和一第一介质层132，位于有源区110中的第一导电层131构成栅极结构，并于隔离结构120中的第一导电层131连接，所述第一介质层132覆盖所述第一导电层131，以避免所述第一导电层131与其他导线电性连接。

图4a为本发明实施例一中的存储器的形成方法在其执行步骤S200时的俯视图，图4b为图4a所示的本发明实施例一中的存储器的形成方法在其执行步骤S200时沿AA’、BB’和CC’方向的剖面示意图。

在步骤S200中，参考图4a和图4b所示，形成多条位线140在所述衬底100上，所述位线140与对应的所述有源区110相交，以使对应的所述有源区110中的位线接触区111连接至所述位线140上，对齐排布的两个相邻的存储节点接触区112分别位于所述位线140的两侧，以及在相邻的所述位线140之间对应有多个存储节点接触区112。

即，本实施例中，所述位线140不仅用于实现其自身传导信息的作用；同时，还可使位于同一列中且相邻的存储节点接触区112分别位于相应位线140的两侧，从而在后续形成存储节点接触时，所述位线140可作为相邻的存储节点接触之间的隔离屏障，避免相邻的存储节点接触相互桥接的问题。

具体参考图4a所示，未形成在同一有源区110中且在沿第二方向(Y方向)上相邻的存储节点接触区112分别位于位线140的两侧，以及，形成在同一有源区110中的两个存储节点接触区112也位于所述位线140的两侧。此外，所述位线140的延伸方向以及其在平行于衬底表面的截面形状，可根据实际的有源区的排布状况进行调整。本实施例中，所述位线140沿垂直于第二方向的方向(图4a所示的X方向)延伸，需说明的是，本文所指的位线的延伸方向指的是位线整体的延伸方向，其与位线的形状无关，即，所述位线140可以是直线型的沿着X方向延伸，也可以是呈波形的沿X方向延伸。本实施例中，所述位线140在平行于衬底表面方向上的截面形状为波浪形，即位线140是呈波形的沿X方向延伸。其中，X方向、Y方向以及Z方向位于同一平面内且相互交叉，X方向与Y方向相互垂直，Z方向位于X方向与Y方向之间。

其中，在所述位线接触区111上还可进一步形成一位线接触(图中未示出)，所述位线接触区111通过所述位线接触连接至对应的位线140上。所述位线接触和所述位线140可以在同一步骤中形成，也可以在不同的步骤中形成。当所述位线接触和所述位线140同时形成时，例如可在位线接触区111上和对应位线的区域上同时形成位线材料；当两者在不同的步骤中形成时，例如为首先在位线接触区111上形成位线接触，接着再形成位线并使所形成的位线与位线接触连接。下面以分别形成位线接触和位线为例，解释说明本实施例中的位线接触和位线的形成方法，具体包括：

步骤一，形成一绝缘层140a在所述衬底100上，所述绝缘层140a覆盖整个衬底100，所述绝缘层140a可用于避免非位线接触区与后续所形成的位线140电性连接；

步骤二，执行光刻工艺，以在绝缘层140a上形成一第一掩膜层，所述第一掩膜层暴露出位于位线接触区111上方的绝缘层140a；

步骤三，执行刻蚀工艺，去除暴露出的绝缘层140a以形成一接触孔，通过所述接触孔使位线接触区111暴露出；

步骤四，填充位线接触材料在所述接触孔中，以形成位线接触；

步骤五，形成一位线材料在所述绝缘层140a上，所述位线材料具体可包括一功函数层141、一第二导电层142和一第二介质层143；即，所述功函数层141、第二导电层142和第二介质层143依次形成在所述绝缘层140a上；

步骤六，执行光刻工艺，以在位线材料上形成一第二掩膜层，所述第二掩膜层定义出需形成的位线的图形；

步骤七，执行刻蚀工艺，以形成位线140，此时，位于位线接触区上位线140与位线接触连接，以及，位于非位线接触区上的位线140和衬底100之间通过所述绝缘层140a实现电隔离。

在形成所述位线140之后，还可进一步包括，去除暴露出的绝缘层140a，即，仅保留位于位线140下方的绝缘层140a。

进一步的，在可选的方案中，还可接着在所述位线140的侧壁上形成一侧墙，一方面可对位线140进行保护，另一方面可避免位线140与其他的器件电连接。具体的，所述侧墙的形成方法例如为：首先，在衬底100上沉积一绝缘材料层，所述绝缘材料层覆盖暴露出的衬底表面、位线140的侧壁和顶部；接着，执行回刻蚀工艺，以至少去除衬底表面上的绝缘材料层，并使位线140侧壁上的绝缘材料层被保留而形成所述侧墙。

如图4a和图4b所示，在形成位线140之后，所述位线140的高于衬底100，这相当于在衬底100的表面上形成多个隔离屏障。在后续制备存储节点接触的过程中，可充分利用所述隔离屏障，自对准的定义出存储节点接触的边界。

如图4b所示，此外，在形成所述位线140之后，还可在所述衬底100上覆盖一保护层150，所述保护层150至少覆盖位线140的侧壁，从而在后续的工艺过程中，利用所述位线140作为一隔离屏障时，能够利用保护层150对所述位线140进行保护或者作为一消耗层，避免位线140受到损伤。本实施例中，保护层150还覆盖衬底100的表面和位线140的顶部。进一步的，所述保护层150可以为单层结构或者叠层结构，例如所述保护层150可以为氧化层、氮化层或其组合等。应当说明的是，为便于更好的理解本实施例的技术方案，图4a所示的俯视图中未示出保护层150。

图5a为本发明实施例一中的存储器的形成方法在其执行步骤S300时的其中一种结构的俯视图，图5b为本发明实施例一中的存储器的形成方法在其执行步骤S300时的另一种结构的俯视图，图5c为图5a所示的本发明实施例一中的存储器的形成方法在其执行步骤S300时沿AA’、BB’和CC’方向的剖面示意图。

在步骤S300中，具体参考图5a、图5b和图5c所示，依次形成一第一隔离层160和一盖层170在所述衬底100上；所述第一隔离层160填充相邻的所述位线140之间的间隔，并且所述第一隔离层160不覆盖所述位线140；所述盖层170形成在所述第一隔离层160和所述位线140上，且所述盖层170中形成有一开口(即，图5a中的170a和图5b中的170a’)，所述开口170a/170a’至少暴露出同一列中位于相邻的所述位线140之间且相邻的所述存储节点接触区112之间的所述第一隔离层160。

其中，所述第一隔离层160不覆盖所述位线140，从而在后续利用刻蚀工艺去除部分第一隔离层160以形成空腔时，由于位线140的顶部不存在有第一隔离层160，进而可避免位线140两侧的空腔通过位线140的顶部而相互连通，有利于确保所述位线140对后续所形成的存储节点接触的隔离性能。具体的，可使所述第一隔离层160不高于所述位线140，以使第一隔离层160不覆盖位线140。

进一步的，所述第一隔离层160可以与所述位线140齐平，所述第一隔离层160也可以低于所述位线140，只要使第一隔离层160不覆盖位线140即可。此外，所述第一隔离层160还用于界定盖层170的高度，因此，在调整第一隔离层160的高度时，只要使形成在第一隔离层160上的盖层170至衬底100之间的高度差满足需形成的存储节点接触的高度即可。即，所述盖层170用于界定后续所形成的存储节点接触的高度位置，使所述盖层170和位线140可以共同界定出存储节点接触的形成区域。此外，在以多个列排布的存储器阵列中，相邻列之间的第一隔离层160被保留，以使相邻列之间相邻的存储节点接触区112分别位于被保留的第一隔离层160的两侧，因此，利用所述盖层170和所述第一隔离层160也可共同界定出存储节点接触的形成区域，该部分将在后续的步骤中详细说明。可见，所述第一隔离层160不仅可用于定义盖层170的高度位置，还用于对后续所形成的相邻的存储节点接触进行隔离。

具体的，所述第一隔离层160的形成方法例如可以为：首先，在衬底100上形成隔离材料层，所述隔离材料层完全填充相邻位线140之间的间隔，并覆盖所述位线140；接着，执行化学机械研磨工艺，使研磨后的隔离材料层的高度与位线140的高度齐平，以构成第一隔离层160。本实施例中，可使研磨后的隔离材料层的高度和位于位线140顶部的保护层150的高度齐平。应当说明的是，此处所指的齐平包括绝对齐平和接近齐平，所述接近齐平是指二者的高度差小于位线高度的10％。

如图5a和5b所示，形成在盖层170中的开口170a/170a’至少暴露出相邻位线140之间的部分区域，从而可作为刻蚀剂的流通通道，以便于后续对位于盖层170下方的部分第一隔离层160进行刻蚀。以及，所述开口170a/170a’对应相邻的存储节点接触区112之间的区域，从而使所述开口170a/170a’远离存储节点接触区112，因此，所形成的开口170a/170a’的尺寸可相应的扩大，以及开口170a/170a’可容许的位置偏移量也可相应的增加。如此一来，在利用光刻工艺形成所述开口170a/170a’时，即可有效增加光刻工艺窗口，从而可避免受到光刻工艺窗口的限制导致在开口170a/170a’的底部形成光刻胶残留的问题，以及，即使所述开口170a/170a’存在位置偏差，仍然可确保后续所形成的存储节点接触与存储节点接触区之间具有充分的接触面积，有效减小接触电阻。

具体的，所述盖层170中的开口170a/170a’的形成方法可参考如下：在第一隔离层160上沉积构成所述盖层的薄膜之后，利用光刻工艺，在所述薄膜上形成一图形化的光刻胶，所述图形化的光刻胶暴露出对应所述开口的薄膜；接着，利用刻蚀工艺，去除暴露出的薄膜，以在盖层170中形成开口170a/170a’。

结合图5b所示，所述开口170a’可以仅暴露出同一列中位于相邻的所述位线140之间且相邻的所述存储节点接触区112之间的第一隔离层160。即，所述开口170a’位于相邻位线140之间且在所述位线接触区111沿所述第一方向的两侧。此时，所述开口170a’可以为圆形、椭圆形或矩形等。当然，参考图5a所示，所述开口170a还可进一步暴露出对应位线接触区111的区域，即，所述开口170a暴露出同一列中在第一方向上相邻的所述存储节点接触区112之间连续区域。如图5a所示，所述开口170a为沿第二方向延伸的矩形开口。可以理解的是，图5a所示的开口170a是图5b所示的170a’在第二方向上的扩展，也可以理解为其分别形成两种开口，只要这两种开口均能够暴露出相邻位线140之间的区域即可。

承上所述，由于所述开口170a/170a’远离所述存储节点接触区112，因此，所述开口170a/170a’还可以沿着垂直于第二方向(即，X方向)延伸，以进一步扩大开口170a/170a’的尺寸。即，图5b中的圆形开口170a’的直径较大，以及图5a中的矩形开口170a的宽度D1也较大。本实施例中，以图5a所示的结构为例，对后续的工艺制程进行详细说明。

此外，结合图4a和图5a所示，在相邻位线140之间对应有多个存储节点接触区112，而所述开口170a在第二方向上对应位线接触区111，从而在同一列的有源区110中，所述开口170a/170a’相应的设置在相邻的存储节点接触区112之间，进而可利用所述开口170a/170a’进一步实现相邻的存储节点接触的隔离。这部分将在后续进行详细说明。

图6a为本发明实施例一中的存储器的形成方法在其执行步骤S400时的俯视图，图6b和图6c为图6a所示的本发明实施例一中的存储器的形成方法在其执行步骤S400过程中沿AA’、BB’和CC’方向的剖面示意图。

步骤S400中，参考图6a和图6c所示，通过所述开口170a去除位于所述盖层170下方的部分第一隔离层160，以形成一空腔160a，在所述空腔160a中暴露有多个所述存储节点接触区112。本实施例中，在衬底100上还形成有保护层150，因此，在去除部分第一隔离层160之后，还相应的去除衬底100上的保护层150，以使存储节点接触区112暴露在所述空腔160a中。

即，所述第一隔离层160作为一牺牲层，以在形成盖层170之后，通过去除所述第一隔离层160从而界定出存储节点接触的形成区域。如上所述，由于位线140的侧壁上形成有侧墙，从而可采用不同的材质分别形成侧墙和第一隔离层160，例如采用氮化硅形成侧墙以及采用氧化硅形成第一隔离层160，同时结合相应的刻蚀剂，以在刻蚀过程中，使侧墙和第一隔离层160具有较大的刻蚀选择比，进而能够使刻蚀自动的停止在位线140的侧墙位置，同时可避免对位线140造成影响。此外，本实施例中，在位线140的侧壁上还形成保护层150，此时，所述保护层150也可以作为一消耗层，进一步避免位线140受到损伤。

其中，可利用干法刻蚀去除所述第一隔离层160，也可以利用湿法刻蚀去除所述第一隔离层160。以及，在形成所述空腔160a时，可根据实际需求采用一次刻蚀步骤刻蚀第一隔离层160，也可采用多次刻蚀步骤刻蚀第一隔离层160。

当采用一次刻蚀步骤形成所述空腔160a时，可直接使刻蚀剂从开口170a进入并刻蚀第一隔离层160，随着刻蚀过程的不断进行，刻蚀剂可相应的侧向扩散并进入到盖层170下方的区域，从而去除盖层170下方的部分第一隔离层160。

本实施例中，通过两次刻蚀形成所述空腔160a，其具体包括：

第一步骤，具体参考图6b所示，以所述盖层170为掩膜执行第一次刻蚀工艺，以去除暴露出的第一隔离层160，从而在所述第一隔离层160中形成一对应所述开口170a的沟槽；

第二步骤，具体参考图6a和6c所示，执行第二次刻蚀工艺，第二刻蚀工艺的刻蚀剂通过所述开口170a和所述沟槽对第一隔离层160进行侧向刻蚀，所述侧向刻蚀指的是，所述刻蚀剂沿着垂直于高度方向对第一隔离层160进行刻蚀；在刻蚀过程中，由于位线140的存在，使刻蚀方向相应的沿着位线140延伸，以形成波形的空腔160a；

此外，在多个列的有源区110中，相邻列之间的第一隔离层160被保留，以使相邻列中的相邻的存储节点接触区112分别位于被保留的第一隔离层160的两侧，此时，可通过调整刻蚀工艺的相关参数(例如，调整刻蚀时间)，控制刻蚀极侧向刻蚀至预定位置，以使对应存储节点接触区112上的第一隔离层160能够被去除，并保留相邻列之间的第一隔离层160。

利用两次刻蚀工艺形成空腔160a时，可确保第二次刻蚀工艺的刻蚀剂在各个高度位置上，横向扩散的速率一致或接近一致，从而对各个高度位置上的第一隔离层160的刻蚀速率接近，使所形成的空腔160a的侧壁与衬底的表面更接近垂直的状态。

参考图6a所示，本实施例中，所述位线140、剩余的所述第一隔离层160和盖层170共同构成了所述空腔160a。通过调整刻蚀选择比，使刻蚀自动的停止在位线的侧壁上，以及结合刻蚀的相关参数，使刻蚀停止在相邻列之间，从而可确保存储节点接触区112能够完全的暴露在所述空腔160a中，使后续所形成的存储节点接触与存储节点接触区112之间能够完全的接触，有利于较小两者的接触电阻。

图7a为本发明实施例一中的存储器的形成方法在其执行步骤S500过程中的俯视图，图7b‐图7c为图7a所示的本发明实施例一中的存储器的形成方法在其执行步骤S500时沿AA’、BB’和CC’方向的剖面示意图。

在步骤S500中，具体参考图7a‐图7c所示，通过所述开口170a填充导电材料层180在所述空腔160a中，并以所述盖层170为掩膜刻蚀暴露出的所述导电材料层180，以形成一贯穿所述导电材料层180且对应所述开口170a的凹槽180a，位于所述凹槽180a两侧的导电材料层与所述存储节点接触区112电性连接，以构成存储节点接触181。即，通过所述凹槽180a使分别形成在相邻的所述存储节点接触区112上方的导电材料层相互分离，分离后的导电材料层与所述存储节点接触区112电性连接构成存储节点接触181。

参考图7a和图7b所示，通过所述开口170a在所述空腔160a中填充导电材料层180。所述导电材料层180例如为多晶硅层或者金属层等。如上所述，利用所述空腔160a能够界定出导电材料层180的填充区域，其中，所述位线140和剩余的第一隔离层160作为一隔离屏障，界定出导电材料层180在平行于衬底表面的方向上的形成边界，即，使导电材料层自我截断的填充至位线140和第一隔离层160的侧壁区域，从而可在不影响位线的基础上，尽量的扩大存储节点接触的尺寸，确保所形成的存储节点接触181与存储节点接触区之间具有较大的接触面积，使两者之间能够充分接触有利于减小接触电阻；以及，所述盖层170能够界定出导电材料层180在高度方向上的形成边界。

图8a为本发明实施例一中的存储器的形成方法在其执行步骤S600过程中的俯视图，图8b为图8a所示的本发明实施例一中的存储器的形成方法在其执行步骤S600时沿AA’、BB’和CC’方向的剖面示意图。

在步骤S600中，具体参考图8a和图8b所示，形成第二隔离层190在所述凹槽180a中，利用所述第二隔离层190使相邻的存储节点接触相互隔离。

进一步的，所述第二隔离层190可以为单层结构，例如所述第二隔离层190为氧化硅层、氮化硅层或氮氧化硅层等。当然，所述第二隔离层190还可以为叠层结构，例如，所述第二隔离层190为两层，其形成方法可参考如下步骤：首先，在所述凹槽180a的底部和侧壁上形成一第一隔离材料层191；接着，在所述第一隔离材料层191上形成第二隔离材料层192，所述第二隔离材料层192完全填充所述凹槽180a。需说明的是，为便于理解，图8a中未分别标示出“第一隔离材料层191”和“第二隔离材料层192”。

可选的方案中，在形成所述凹槽180a之后，还可直接去除所述盖层170而暴露出所述存储节点接触181，接着，在所述凹槽180a中直接形成所述第二隔离层190。当然，在其他的方案中，也可在形成第二隔离层190之后，再去除所述盖层170。

此外，在形成有所述第二隔离层190之后，还可进一步优化所述存储节点接触181的结构，例如，形成叠层结构的存储节点接触181。具体的，在形成第二隔离层190以及去除盖层170之后，对所述导电材料层进行刻蚀，以去除部分所述导电材料层，接着在剩余的导电材料层上形成一导电接触层，使导电材料层和导电接触层共同构成存储节点接触。

实施例二

基于以上所述的存储器的形成方法，本发明还提供一种存储器，其存储节点接触区和存储节点接触之间具有较好的电性接触，从而使两者之间具有较小的接触电阻。

图9a为本发明实施例二中的存储器的俯视图；图9b为图9a所示的本发明实施例中二的存储器沿AA’、BB’和CC’方向的剖面示意图。结合图9a和图9b所示，所述存储器包括：

一衬底200，所述衬底200上形成有多个呈阵列式排布且沿第一方向(Z方向)延伸的有源区210，位于第二方向(Y方向)上的同一列中的有源区210对齐排布，所述有源区210上形成有位线接触区211和在垂直于所述第一方向上的位于所述位线接触区211两侧的存储节点接触区212；

多条位线240，形成在所述衬底200上，对齐排布的两个相邻的存储节点接触区212分别位于所述位线240的两侧，以及在相邻的所述位线240之间对应有多个存储节点接触区212；

一第一隔离层260，形成在相邻的所述位线240之间，两条相邻的所述位线240和所述第一隔离层260共同界定出一空间300，所述空间300中对应有多个所述存储节点接触区212；

一导电材料层280，形成在所述空间300中并与所述存储节点接触区212电性连接，以构成存储节点接触，所述导电材料层280的形貌与所述空间300的形貌相对应；即，所述导电材料层280的形貌部分依附于所述空间300的形貌，或者，所述导电材料层280的部分边界与所述位线240和所述第一隔离层260的边界相互契合；参考图9a所示，本实施例中，所述位线240呈波形，因此，所述导电材料层280在靠近所述位线240一侧的边界形状也相应的呈现波形；此外，在不影响导电材料层280和位线240性能的基础上，也就是说，在导电材料层280和位线240之间能够相互电隔离的基础上，使导电材料层280和位线240的侧壁相互接触；以及，

一第二隔离层290，形成在所述空间300中且位于相邻的所述存储节点接触之间。

由所述位线240和所述第一隔离层260共同界定出的空间300中，由于其在高度方向上的投影区域能够完全覆盖空间300内的存储节点接触区212，以及，所述导电材料层280的形貌部分依附于所述空间300的形貌，从而使形成在所述空间300中的存储节点接触，不仅能够与存储节点接触区212完全接触，并且存储节点接触的边界依附于位线240和第一隔离层260的边界，进而使存储节点接触具有较大的面积，确保存储节点接触区212和存储节点接触之间具有较大的接触面积，减小两者之间的接触电阻。

本实施例中，由多个有源区210排布形成的阵列中布置有多个列，每列的有源区沿着第二方向排布。进一步的，在相邻有源区210的衬底200中还形成有隔离结构220，所述隔离结构220用于使各个有源区210之间相互隔离。更进一步的，所述第一隔离层260形成在相邻的列之间，即，本实施例中，所述第一隔离层260形成在相邻列之间的隔离结构220上。

接着参考图9b所示，所述存储器中还形成有多条字线230，所述字线230形成在所述衬底200中且沿所述第二方向延伸(图9a中未示出)。所述字线230与对应的所述有源区210相交，从而可与形成在有源区210中的栅极结构接触。具体的，所述字线230可以为掩埋字线，即，所述字线230形成在所述衬底200中。本实施例中，形成在有源区210中的栅极结构同时也构成了所述字线230的一部分，以及对应字线230位置的隔离结构220中也形成有字线材料，位于隔离结构220中的字线材料与栅极结构连接，从而共同构成了所述字线230。具体的，所述字线230包括一第一导电层231和一第一介质层232，位于有源区210中的第一导电层231构成栅极结构，并于隔离结构220中的第一导电层231连接，所述第一介质层232覆盖所述第一导电层231，以避免所述第一导电层231与其他导线电性连接。

实施例三

本实施例中提供了一种半导体器件，在半导体领域中，在对引出区进行引出时通常需相应的形成与所述引出区接触的引出端子，从而可通过所述引出端子控制并引出所述引出区。而通过所述引出端子控制所述引出区时，通常需确保两者之间具备较小的接触电阻，以提高电性传导性能。

基于此，本发明提供了一种半导体器件，所述半导体器件中具有多个引出区，即第一接触区。本发明的半导体器件中，在保证各个第一接触区之间不相互干扰的基础上，还可使第一接触区与导体接触之间具有较大的接触面积，从而减小两者之间的接触电阻。

图10a为本发明实施例三中的半导体器件的俯视图，图10b为图10a所示的本发明实施例三中的半导体器件的第一接触区和第二接触区的排布方式。参考图10a和图10b所示，所述半导体器件包括：

衬底，包括多个第一接触区410，多个所述第一接触区410在所述衬底上呈多列排布；

多条隔离线420，设置在所述衬底上，同一列中的两个相邻的所述第一接触区410分别位于所述隔离线420的两侧，以及在两个相邻的所述隔离线420之间对应有多个所述第一接触区410；

一第一隔离层430，形成在相邻的所述隔离线420之间，两条相邻的所述隔离线420和所述第一隔离层430共同界定出一空间440，所述空间440中对应有多个所述第一接触区410；

多个导电材料层450，形成在所述空间440中并与所述第一接触区410电性连接，以构成导体接触，所述导电材料层450的形貌与所述空间440的形貌相对应；以及，

一第二隔离层460，形成在所述空间440中且位于相邻的所述导体接触之间。

具体参考图10a和图10b所示，多个所述第一接触区410在所述衬底上呈多列排布，本实施例中，列方向即为图10a所示的Y方向。进一步的，多列第一接触区410之间可以为相互对齐，当然也可以相互错开，这可根据实际半导体器件的具体排布方式决定。本实施例中，仅示出了四列的第一接触区410，并且各个列之间相互对齐，即各个列沿着X方向排布。

接着参考图10a所示，同一列中两个相邻的第一接触区410分别位于对应的隔离线420的两侧，从而可通过所述隔离线420隔离相邻的第一隔离接触。其中，所述隔离线的延伸方向可根据第一接触区410的排布方式进行调整，本实施例中，各列的第一接触区410之间对齐排布，从而可直接采用直线型的隔离线420，并且使所述隔离线420沿着列的排布方向(X方向)延伸。或者，在其他实施例中，当各列的第一接触区410之间错开排布时，则可相应的采用波形的隔离线420。只要通过所述隔离线420可以使同一列中相邻的两个第一接触区410分别位于其两侧即可。

由所述隔离线420和所述第一隔离层430共同界定出的空间440中，对应有多个第一接触区410，并且所述第一接触区410的尺寸小于所述空间440的尺寸，并且，所述导电材料层450的形貌部分依附于所述空间440的形貌，从而使形成在所述空间440中的导体接触，不仅能够与第一接触区410完全接触，并且导体接触的边界依附于隔离线420和第一隔离层430的边界，进而使导体接触具有较大的面积，确保第一接触410和导体接触之间具有较大的接触面积，减小两者之间的接触电阻。可选的，所述第一隔离层430可进一步形成在相邻的列之间，使相邻列之间相互隔离。

需说明的是，所述导电材料层450的形貌与所述空间440的形貌相对应指的是，所述导电材料层450的部分依附于所述空间440的形貌，或者说，所述导电材料层450的部分边界与隔离线420的边界相互契合。例如，本实施例中，所述隔离线420为直线型结构，因此导体接触在靠近隔离线420一侧的侧壁也相应的为直线型结构。进一步的，在不影响半导体器件性能的基础上，还可使所述导体接触的侧壁与隔离线420的侧壁相互接触。

进一步的，参考图10a和图10b所示，在所述衬底中还形成有第二接触区470。在半导体器件中存在有多种不同的引出区极为常见，针对含有多种不同的引出区时，也需确保不同种类的引出区之间相互干扰。例如，在存储器中，通常包含有位线接触和存储节点接触。此时，所述隔离线420可与所述第二接触区470电性连接，以通过隔离线420实现第二接触区470的引出。

具体的，所述隔离线420可包括一导体层和一绝缘层，所述绝缘层覆盖所述导体层，以使导体层与其他的导电结构隔离，本实施例中，通过所述绝缘层可使导体接触与所述导体层电隔离，因此，对应同一隔离线420排布的所述第二接触区470与同一导体层电性连接。相应的，所述隔离线420可根据第一接触区410和第二接触区470的排布方式进行调整。

综上所述，本发明提供的存储器的形成方法中，在形成位线之后，可使同一列中对齐排布的相邻的存储节点接触区分别位于位线的两侧；在相邻位线之间填充第一隔离层，从而结合侧向刻蚀选择性的去除部分所述第一隔离层，剩余的第一隔离层形成在相邻列中相邻的存储节点接触区之间，从而形成由所述位线和所述第一隔离层所构成的空腔。由于在刻蚀过程中，可自动的使刻蚀停止在位线的侧壁区域，以及通过调整刻蚀参数，使刻蚀停止在对应相邻列的隔离结构上，从而使存储节点接触区能够完全的暴露在所述空腔中。并且，利用位线和第一隔离层可还可使相邻的存储节点接触相互隔离。

可见，本发明中，仅需通过光刻工艺定义出侧向刻蚀时刻蚀剂的流通通道，即可使存储节点接触区暴露出，并且还可同时利用所述刻蚀剂的流通通道填充导电材料，以形成存储节点接触；由于，所述刻蚀剂的流通通道是形成在相邻的存储节点接触区之间，因此，在定义该刻蚀剂的流通通道的光刻工艺中，允许所形成的流通通道具有较大的尺寸，并且还可避免由于光刻对准精度而导致存储节点接触和存储节点接触区之间接触不完全的问题，有利于增加光刻的工艺窗口，并减小存储节点接触和存储节点接触区之间的接触电阻。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (15)

1.一种存储器的形成方法，其特征在于，包括：

提供一衬底，在所述衬底上形成多个呈阵列式排布且沿第一方向延伸的有源区，其中位于第二方向上的同一列中的所述有源区呈对齐排布，所述有源区上形成有位线接触区和多个延伸在所述第一方向上且位于所述位线接触区两侧的存储节点接触区；

形成多条位线在所述衬底上，对齐排布的两个相邻的所述存储节点接触区分别位于所述位线的两侧，以及在两个相邻的所述位线之间对应有多个所述存储节点接触区；

依次形成一第一隔离层和一盖层在所述衬底上，所述第一隔离层填充在相邻的所述位线之间，并且所述第一隔离层不覆盖所述位线，所述盖层形成在所述第一隔离层和所述位线上，且所述盖层中形成有一开口，所述开口至少暴露出同一列中位于相邻的所述位线之间且相邻的所述存储节点接触区之间的所述第一隔离层；

通过所述开口去除位于所述盖层下方的部分所述第一隔离层，以形成一空腔，在所述空腔中暴露有多个所述存储节点接触区；

通过所述开口形成一导电材料层在所述空腔中，所述导电材料层中形成有一贯穿所述导电材料层且对应所述开口的凹槽，位于所述凹槽两侧的所述导电材料层与所述存储节点接触区电性连接，以构成存储节点接触；以及，

形成一第二隔离层在所述凹槽中，所述第二隔离层隔离相邻的所述存储节点接触。

2.如权利要求1所述的存储器的形成方法，其特征在于，在所述衬底中还形成有多条字线，所述字线沿所述第二方向延伸。

3.如权利要求1所述的存储器的形成方法，其特征在于，在形成所述位线之后，以及形成所述第一隔离层和所述盖层之前，还包括：

形成一保护层在所述衬底上，所述保护层至少覆盖所述位线的侧壁。

4.如权利要求1所述的存储器的形成方法，其特征在于，所述第一隔离层不高于所述位线，所述开口只暴露出同一列中位于相邻的所述位线之间且相邻的所述存储节点接触区之间的所述第一隔离层。

5.如权利要求4所述的存储器的形成方法，其特征在于，所述开口在平形于所述衬底的表面的截面形状为圆形、椭圆形或矩形。

6.如权利要求1所述的存储器的形成方法，其特征在于，所述第一隔离层不高于所述位线，所述开口暴露出同一列中在第一方向上相邻的所述存储节点接触区之间连续区域。

7.如权利要求6所述的存储器的形成方法，其特征在于，所述开口在对应所述位线接触区的位置上沿所述第二方向延伸。

8.如权利要求1所述的存储器的形成方法，其特征在于，形成所述第二隔离层之后，还包括：

去除所述盖层，暴露出所述导电材料层；

刻蚀部分所述导电材料层；以及，

形成导电接触层在刻蚀后的所述导电材料层上。

9.如权利要求1所述的存储器的形成方法，其特征在于，所述第二隔离层的形成方法包括：

形成一第一隔离材料层在所述凹槽的底部和侧壁上；以及，

形成一第二隔离材料层在所述第一隔离材料层上，所述第二隔离材料层填充所述凹槽。

10.如权利要求1至9项任一项所述的存储器的形成方法，其特征在于，由多个所述有源区排布形成的阵列中布置有多个列，通过所述开口去除部分所述第一隔离层时，在相邻的列之间还剩余有部分所述第一隔离层。

11.一种存储器，其特征在于，包括：

一衬底，所述衬底上形成有多个呈阵列式排布且沿第一方向延伸的有源区，其中位于第二方向上的同一列中的所述有源区呈对齐排布，所述有源区上形成有位线接触区和多个延伸在所述第一方向上且位于所述位线接触区两侧的存储节点接触区；

多条位线，形成在所述衬底上，对齐排布的两个相邻的所述存储节点接触区分别位于所述位线的两侧，以及在相邻的所述位线之间对应有多个所述存储节点接触区；

一第一隔离层，形成在相邻的所述位线之间，两条相邻的所述位线和所述第一隔离层共同界定出一空间，所述空间中对应有多个所述存储节点接触区；

一导电材料层，形成在所述空间中并与所述存储节点接触区电性连接，以构成存储节点接触，所述导电材料层的形貌与所述空间的形貌相对应；以及，

一第二隔离层，形成在所述空间中且位于相邻的所述存储节点接触之间。

12.如权利要求11所述的存储器，其特征在于，还包括：

多条字线，形成在所述衬底中且沿所述第二方向延伸。

13.如权利要求11或12所述的存储器，其特征在于，由多个所述有源区排布形成的阵列中布置有多个列，所述第一隔离层形成在相邻的列之间。

14.一种半导体器件，其特征在于，包括：

一衬底，包括多个第一接触区，多个所述第一接触区在所述衬底上呈多列排布；

多条隔离线，设置在所述衬底上，同一列中的两个相邻的所述第一接触区分别位于所述隔离线的两侧，以及在两个相邻的所述隔离线之间对应有多个所述第一接触区；

一第一隔离层，形成在相邻的所述隔离线之间，两条相邻的所述隔离线和所述第一隔离层共同界定出一空间，所述空间中对应有多个所述第一接触区；

一导电材料层，形成在所述空间中并与所述第一接触区电性连接，以构成导体接触，所述导电材料层的形貌与所述空间的形貌相对应；以及，

一第二隔离层，形成在所述空间中且位于相邻的所述导体接触之间。

15.如权利要求14所述的半导体器件，其特征在于，所述衬底还包括多个第二接触区；所述隔离线包括一导体层和一绝缘层，所述绝缘层覆盖所述导体层；对应同一隔离线排布的所述第二接触区与同一导体层电性连接。