JP7328334B2 - 階段貫通コンタクトを有する三次元メモリデバイスおよびその形成方法 - Google Patents

階段貫通コンタクトを有する三次元メモリデバイスおよびその形成方法 Download PDF

Info

Publication number
JP7328334B2
JP7328334B2 JP2021530999A JP2021530999A JP7328334B2 JP 7328334 B2 JP7328334 B2 JP 7328334B2 JP 2021530999 A JP2021530999 A JP 2021530999A JP 2021530999 A JP2021530999 A JP 2021530999A JP 7328334 B2 JP7328334 B2 JP 7328334B2
Authority
JP
Japan
Prior art keywords
forming
substrate
tsc
dielectric
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021530999A
Other languages
English (en)
Other versions
JP2022509281A (ja
Inventor
ウェイ・シンシャン
スン・ジアンフア
シア・ジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of JP2022509281A publication Critical patent/JP2022509281A/ja
Priority to JP2023126900A priority Critical patent/JP2023145697A/ja
Application granted granted Critical
Publication of JP7328334B2 publication Critical patent/JP7328334B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Description

本開示の実施形態は、三次元（３Ｄ）メモリデバイスおよびその製造方法に関する。
平面メモリセルは、プロセス技術、回路設計、プログラミングアルゴリズム、および製造プロセスを改善することによって、より小さいサイズにスケーリングされる。しかしながら、メモリセルの特徴サイズが下限に近づくにつれて、平面プロセスおよび製造技法は困難になり、費用がかかるようになる。その結果、平面メモリセルのメモリ密度は上限に近づく。
３Ｄメモリアーキテクチャは、平面メモリセルにおける密度制限に対処することができる。３Ｄメモリアーキテクチャは、メモリアレイと、メモリアレイとの間の信号を制御するための周辺デバイスとを含む。
本明細書では、３Ｄメモリデバイスおよびその製造方法の実施形態が開示される。
一例では、３Ｄメモリデバイスを形成するための方法が提供される。複数のインターリーブされた誘電体層および犠牲層を含む誘電体スタックが基板上に形成される。誘電体スタックの一方の側に階段構造が形成される。階段構造を貫通して垂直に延在して基板に達するダミーホールが形成される。ダミーホール内には、中空コアを有するスペーサが形成される。基板と接触するＴＳＣが、スペーサの中空コア内に導体層を堆積することによって形成される。ＴＳＣは、階段構造を貫通して垂直に延在する。
別の例では、３Ｄメモリデバイスを形成するための方法が提供される。複数のインターリーブされた誘電体層および犠牲層を含む誘電体スタックが基板上に形成される。誘電体スタックの一方の側に階段構造が形成される。基板に達するダミーチャネル構造が形成される。ダミーチャネル構造は、階段構造を貫通して垂直に延在する。ダミーチャネル構造の一部を除去することによってスペーサが形成される。スペーサは、中空コアを有する。基板と接触するＴＳＣが、スペーサの中空コア内に導体層を堆積することによって形成される。ＴＳＣは、階段構造を貫通して垂直に延在する。
異なる例では、３Ｄメモリデバイスが提供される。３Ｄメモリデバイスは、基板と、複数のインターリーブされた導体層および誘電体層を含む基板上のメモリスタックと、メモリスタックの一方の側にある階段構造と、メモリスタックの階段構造を貫通して垂直に延在するＴＳＣとを含む。ＴＳＣは基板と接触している。
本明細書に組み込まれ、本明細書の一部を形成する添付の図面は、本開示の実施形態を示し、本明細書とともに、さらに、本開示の原理を説明し、当業者が本開示を作成および使用することを可能にするのに役立つ。
本開示のいくつかの実施形態による、典型的な３Ｄメモリデバイスの断面図である。 本開示のいくつかの実施形態による、３Ｄメモリデバイスのチャネル構造および階段構造を形成するための典型的な製造プロセスを示す図である。 本開示のいくつかの実施形態による、３Ｄメモリデバイスのチャネル構造および階段構造を形成するための典型的な製造プロセスを示す図である。 本開示のいくつかの実施形態による、３Ｄメモリデバイスのチャネル構造および階段構造を形成するための典型的な製造プロセスを示す図である。 本開示の様々な実施形態による、３ＤメモリデバイスのＴＳＣ、周辺コンタクト、およびワード線コンタクトを形成するための典型的な製造プロセスを示す図である。 本開示の様々な実施形態による、３ＤメモリデバイスのＴＳＣ、周辺コンタクト、およびワード線コンタクトを形成するための典型的な製造プロセスを示す図である。 本開示の様々な実施形態による、３ＤメモリデバイスのＴＳＣ、周辺コンタクト、およびワード線コンタクトを形成するための典型的な製造プロセスを示す図である。 本開示の様々な実施形態による、３ＤメモリデバイスのＴＳＣ、周辺コンタクト、およびワード線コンタクトを形成するための典型的な製造プロセスを示す図である。 本開示の様々な実施形態による、３ＤメモリデバイスのＴＳＣ、周辺コンタクト、およびワード線コンタクトを形成するための典型的な製造プロセスを示す図である。 本開示のいくつかの実施形態による、３ＤメモリデバイスのＴＳＣ、周辺コンタクト、およびワード線コンタクトを形成するための別の典型的な製造プロセスを示す図である。 本開示のいくつかの実施形態による、３ＤメモリデバイスのＴＳＣ、周辺コンタクト、およびワード線コンタクトを形成するための別の典型的な製造プロセスを示す図である。 本開示のいくつかの実施形態による、３ＤメモリデバイスのＴＳＣ、周辺コンタクト、およびワード線コンタクトを形成するための別の典型的な製造プロセスを示す図である。 本開示のいくつかの実施形態による、３ＤメモリデバイスのＴＳＣ、周辺コンタクト、およびワード線コンタクトを形成するための別の典型的な製造プロセスを示す図である。 いくつかの実施形態による、３Ｄメモリデバイスを形成するための典型的な方法のフローチャートである。 いくつかの実施形態による、３Ｄメモリデバイスを形成するための典型的な方法のフローチャートである。 いくつかの実施形態による、３Ｄメモリデバイスを形成するための典型的な方法のフローチャートである。 別個の製造ステップにおいてダミーチャネル構造およびＴＳＣを形成するために異なるパターンを使用する関連技術を示す図である。
本開示の実施形態について、添付の図面を参照しながら説明する。
特定の構成および配置について説明するが、これは例示のみを目的として行われていることを理解されたい。当業者は、本開示の精神および範囲から逸脱することなく、他の構成および配置を使用することができることを認識するであろう。本開示を様々な他の用途でも使用することができることが、当業者には明らかであろう。
本明細書における「１つの実施形態」、「一実施形態」、「例示的な実施形態」、「いくつかの実施形態」などへの言及は、記載されている実施形態が特定の特徴、構造、または特性を含み得ることを示すが、すべての実施形態が特定の特徴、構造、または特性を必ずしも含むとは限らないことに留意されたい。さらに、そのような語句は必ずしも同じ実施形態を指すとは限らない。さらに、特定の特徴、構造、または特性が一実施形態に関連して記載されている場合、明示的に記載されているか否かに関係なく、他の実施形態に関連してそのような特徴、構造、または特性がもたらされることは、当業者の知識の範囲内であろう。
一般に、用語は少なくとも部分的に文脈の中での使用から理解され得る。例えば、本明細書において使用される場合、「１つまたは複数」という用語は、文脈に少なくとも部分的に依存して、任意の特徴、構造、または特性を単数の意味で記載するために使用されている場合があり、または複数の意味で特徴、構造または特性の組み合わせを記載するために使用されている場合がある。同様に、「１つの（ａ）」、「１つの（ａｎ）」、「その（ｔｈｅ）」などの用語は、同じく、文脈に少なくとも部分的に依存して、単数形の使用法を伝達するか、または複数形の使用法を伝達すると理解され得る。さらに、「～に基づく」という用語は、必ずしも要因の排他的な集合を伝達することを意図していないと理解することができ、代わりに、文脈に少なくとも部分的に依存して、同じく必ずしも明示的に説明されていない追加の要因が存在することを許容することができる。
本開示における「上（ｏｎ）」、「上方（ａｂｏｖｅ）」、および「～の上（ｏｖｅｒ）」の意味するところは、「上の」が何かの「直上」にあることを意味するだけでなく、中間の特徴または層を挟んで何かの「上」にあることも意味するように、また、「上方」または「～の上」が、何かの「上方」または何か「の上」にあることを意味するだけでなく、中間の特徴または層を挟まずに何かの「上方」または何か「の上」にある（すなわち、何かの直上にある）ことも意味するように、最も広義に解釈されるべきであることは容易に理解されるべきである。
さらに、「下（ｂｅｎｅａｔｈ）」、「下方（ｂｅｌｏｗ）」、「下側（ｌｏｗｅｒ）」、「上方（ａｂｏｖｅ）」、「上側（ｕｐｐｅｒ）」などのような空間的に相対的な用語は、本明細書においては、図に示されているような、ある要素または特徴の別の要素（複数可）または特徴（複数可）との関係を説明するために、説明を容易にするために使用され得る。空間的に相対的な用語は、図に示されている向きに加えて、使用中または動作中のデバイスの様々な向きを包含することを意図している。装置は他の方向に向けられ（９０度または他の向きに回転され）てもよく、本明細書で使用される空間的に相対的な記述語もそれに応じて解釈され得る。
本明細書で使用される場合、「基板」という用語は、後続の材料層が追加される材料を指す。基板自体をパターニングすることができる。基板の上部に追加される材料は、パターニングすることもでき、またはパターニングしないままにすることもできる。さらに、基板は、シリコン、ゲルマニウム、ヒ化ガリウム、リン化インジウムなどのような幅広い半導体材料を含むことができる。代替的に、基板は、ガラス、プラスチック、またはサファイアウェハなどの非導電性材料から作製することができる。
本明細書で使用される場合、「層」という用語は、厚さのある領域を含む材料部分を指す。層は、下にあるもしくは上にある構造の全体にわたって延在することができ、または下にあるもしくは上にある構造の範囲よりも小さい範囲を有することができる。さらに、層は、均一または不均一な連続構造のうちの、当該連続構造の厚さよりも薄い厚さを有する領域であり得る。例えば、層は、連続構造の上面と底面との間の任意の水平面対の間に、または上面および底面に位置することができる。層は、横方向に、垂直に、かつ／またはテーパ面に沿って延在することができる。基板は、層であり得、基板の中に１つもしくは複数の層を含み得、ならびに／または基板の上、上方、および／もしくは下方に１つもしくは複数の層を有し得る。層は複数の層を含むことができる。例えば、相互接続層は、１つまたは複数の導体層および接触層（中に相互接続線、および／またはビアコンタクトが形成される）、ならびに１つまたは複数の誘電体層を含むことができる。
本明細書で使用する場合、「公称／公称的に」という用語は、製品またはプロセスの設計段階の間に設定される、構成要素またはプロセス動作の特性またはパラメータの所望のまたは目標の値を、所望の値の上および／または下の値の範囲とともに参照する。値の範囲は、製造プロセスまたは許容誤差のわずかな変動に起因する可能性がある。本明細書で使用される場合、「約」という用語は、主題の半導体デバイスに関連付けられた特定の技術ノードに基づいて変化する可能性がある所与の量の値を示す。特定の技術ノードに基づいて、「約」という用語は、例えば値の１０～３０％（例えば、値の±１０％、±２０％、または±３０％）以内で変化する特定の量の値を示すことができる。
本明細書で使用される場合、「３Ｄメモリデバイス」という用語は、メモリストリングが基板に対して垂直方向に延伸するように、横向きの基板上にあるメモリセルトランジスタの垂直配向ストリング（ＮＡＮＤメモリストリングなど、本明細書において「メモリストリング」として参照される）を有する半導体デバイスを指す。本明細書で使用される場合、「垂直／垂直方向に」という用語は、基板の側面に対して公称的に垂直であることを意味する。
いくつかの３Ｄメモリデバイスでは、メモリデバイスと周辺デバイスとの間に垂直相互接続を提供するために、階段貫通コンタクト（ＴＳＣ）が使用される。さらに、ダミーチャネル構造が、メモリデバイスの構造的支持を提供するために使用される。既存の製造プロセスでは、ＴＳＣおよびダミーチャネル構造は、異なるパターンを使用して別個のステップにおいて形成される。各パターンはダイ上でそれ自体の面積の配分を消費するため、他のパターンのためのダイ上の利用可能な面積が制限されることになる。
図６は、別個の製造ステップにおいてダミーチャネル構造およびＴＳＣを形成するために異なるパターンを使用する関連技術を示す。図６に示すように、メモリデバイス６００は、基板６０２の上方にメモリスタック６０４を含む。メモリスタック６０４は、メモリストリング６０６のアレイを含むことができ、階段構造６４２を含むことができる。ダミーチャネル構造６０２のアレイは、最初にダミーパターンを使用してダミーホールのアレイをエッチングし、次に、ダミーホールを誘電体層によって充填してダミーチャネル構造６０２を形成することによって形成することができる。ダミーチャネル構造６０２を形成した後、インターリーブされた誘電体層６１２および犠牲層６１０を含む誘電体スタックの一部として最初に形成された犠牲層６１０を導体層に置き換えて、ワード線を形成することができる。ワード線が形成された後、ＴＳＣパターンを使用してＴＳＣホールのアレイをエッチングすることができ、その後、ＴＳＣホールは導体層によって充填されて、ＴＳＣ６０８が形成される。上述の製造プロセスは、異なるパターン（ダミーチャネル構造パターンおよびＴＳＣパターン）を利用して、別個の製造ステップにおいてダミーチャネル構造６０２およびＴＳＣ６０８をそれぞれ形成する。
本開示による様々な実施形態は、ダミーチャネル構造を形成するための同じパターンを共有するＴＳＣを有する３Ｄメモリデバイスを提供し、これによって、ダイ使用の効率が改善する。例えば、２つの別個のパターンを組み合わせて単一のパターンにすることによって、ダイ上の利用可能な面積を増加させることができ、追加のパターンを配置することが可能になる。さらに、本明細書において開示される３Ｄメモリデバイスを形成するための方法の様々な実施形態は、他の構造（例えば、周辺コンタクト）を作製するための同じ製造プロセス（複数可）においてＴＳＣを形成することを可能にし、したがって、製造フローをさらに単純化し、プロセスコストを削減することができる。
図１は、本開示のいくつかの実施形態による、典型的な３Ｄメモリデバイス１００の断面を示す。３Ｄメモリデバイス１００は、シリコン（例えば、単結晶シリコン）、シリコンゲルマニウム（ＳｉＧｅ）、ヒ化ガリウム（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、シリコン・オン・インシュレータ（ＳＯＩ）、または任意の他の適切な材料を含んでもよい基板１０２を含むことができる。いくつかの実施形態では、基板１０２は薄型基板（例えば、半導体層）であり、研削、ウェット／ドライエッチング、化学機械研磨（ＣＭＰ）、またはそれらの任意の組み合わせによって通常の厚さから薄くされている。
３Ｄメモリデバイス１００は、基板１０２の上方にメモリスタック１０４を含むことができる。メモリスタック１０４は、メモリストリング（例えば、ＮＡＮＤメモリストリング１０６）が形成される積層ストレージ構造とすることができる。いくつかの実施形態では、メモリスタック１０４は、基板１０２の上方に垂直に積層された複数の導体／誘電体層の対を含む。各導体／誘電体層の対は、導体層１１０および誘電体層１１２を含むことができる。すなわち、メモリスタック１０４は、垂直に積層されている、インターリーブされた導体層１１０および誘電体層１１２を含むことができる。図１に示すように、各ＮＡＮＤメモリストリング１０６は、メモリスタック１０４内のインターリーブされた導体層１１０および誘電体層１１２を貫通して垂直に延在する。いくつかの実施形態では、３Ｄメモリデバイス１００は、ＮＡＮＤメモリストリング１０６と３Ｄメモリデバイス１００の導体層１１０（ワード線として機能する）との交差部にメモリセルが設けられたＮＡＮＤフラッシュメモリデバイスである。メモリスタック１０４内の導体／誘電体層の対の数（例えば、３２、６４、９６、または１２８）が、３Ｄメモリデバイス１００内のメモリセルの数を設定することができる。
導体層１１０は各々、同じ厚さを有してもよく、または異なる厚さを有してもよい。同様に、誘電体層１１２は各々、同じ厚さを有してもよく、または異なる厚さを有してもよい。導体層１１０は、タングステン（Ｗ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、多結晶シリコン（ポリシリコン）、ドープシリコン、ケイ化物、またはそれらの任意の組み合わせを含むがこれらに限定されない導電性材料を含むことができる。誘電体層１１２は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、またはそれらの任意の組み合わせを含むがこれらに限定されない誘電体材料を含むことができる。いくつかの実施形態では、導体層１１０はＷなどの金属を含み、誘電体層１１２は酸化ケイ素を含む。いくつかの実施形態によれば、その場蒸気発生（ＩＳＳＧ）酸化ケイ素などの酸化ケイ素膜（図示せず）を基板１０２（例えば、シリコン基板）とメモリスタック１０４との間に形成することができることが理解される。
図１には、３Ｄメモリデバイス１００内の構成要素の空間的関係をさらに示すために、ｘ軸、ｙ軸、およびｚ軸が追加されている（ｙ方向はページ内を指す）ことに留意されたい。ｘ方向、ｙ方向、およびｚ方向は互いに垂直である。基板１０２は、横方向においてｘ－ｙ平面においてｘ方向およびｙ方向（横方向）に延在する２つの側面（例えば、上面および底面）を有する。本明細書において使用される場合、半導体デバイス（例えば、３Ｄメモリデバイス１００）の１つの構成要素（例えば、層またはデバイス）が別の構成要素（例えば、層またはデバイス）の「上（ｏｎ）」、「上方（ａｂｏｖｅ）」、または「下方（ｂｅｌｏｗ）」にあるかは、半導体デバイスの基板（例えば、基板１０２）がｚ方向（垂直方向）において半導体デバイスの最下面に位置付けられているときに、ｚ方向において半導体デバイスの基板に対して判定される。空間的関係を説明するための同じ概念が本開示全体にわたって適用される。
いくつかの実施形態では、３Ｄメモリデバイス１００は、モノリシック３Ｄメモリデバイスの一部であり、モノリシック３Ｄメモリデバイスの構成要素（例えば、メモリセルおよび周辺デバイス）は、単一の基板（例えば、基板１０２）上に形成される。３Ｄメモリデバイス１００の動作を促進するために使用される任意の適切なデジタル、アナログ、および／または混合信号周辺回路などの周辺デバイス１１１は、メモリスタック１０４の外側の基板１０２上にも形成することができる。周辺デバイス１１１は、基板１０２「上」に形成することができ、周辺デバイス１１１の全体または一部は、基板１０２内に（例えば、基板１０２の上面の下方）および／または直接的に基板１０２上に形成される。周辺デバイス１１１は、ページバッファ、デコーダ（例えば、行デコーダおよび列デコーダ）、センス増幅器、ドライバ、チャージポンプ、電流もしくは電圧基準、または回路の任意の能動もしくは受動構成要素（例えば、トランジスタ、ダイオード、抵抗器、またはコンデンサ）のうちの１つまたは複数を含むことができる。分離領域（例えば、シャロー・トレンチ・アイソレーション（ＳＴＩ））およびドープ領域（例えば、トランジスタのソース領域およびドレイン領域）は、メモリスタック１０４の外側の基板１０２内にも形成することができる。いくつかの実施形態では、周辺デバイス１１１は、図１に示すようなＮＡＮＤメモリストリング１０６の側とは対称的に、ＮＡＮＤメモリストリング１０６の上方または下方に形成されることが理解される。いくつかの実施形態では、３Ｄメモリデバイス１００は、非モノリシック３Ｄメモリデバイスの一部であり、構成要素は、異なる基板上に別個に形成され、次いで、フェイスツーフェイス方式、フェイスツーバック方式、またはバックツーバック方式で接合されることがさらに理解される。周辺デバイス１１１は、基板１０２とは異なる別個の基板上に形成することができる。
図１に示すように、メモリスタック１０４は、内側領域１１６（「コアアレイ領域」としても知られる）および外側領域１１８（「階段領域」としても知られる）を含むことができる。いくつかの実施形態では、内側領域１１６は、ＮＡＮＤメモリストリング１０６のアレイが導体／誘電体層の対を通して形成されるメモリスタック１０４の中央領域であり、外側領域１１８は、ＮＡＮＤメモリストリング１０６のない、内側領域１１６（側および縁部を含む）を囲むメモリスタック１０４の残りの領域である。
図１に示すように、各ＮＡＮＤメモリストリング１０６は、メモリスタック１０４の内側領域１１６内の導体／誘電体層の対を貫通して垂直に延在するチャネル構造１０８を含むことができる。チャネル構造１０８は、半導体材料（例えば、半導体チャネルを形成する）および誘電体材料（例えば、メモリ膜を形成する）で充填されたチャネルホールを含むことができる。いくつかの実施形態では、半導体チャネルは、アモルファスシリコン、ポリシリコン、または単結晶シリコンなどのシリコンを含む。いくつかの実施形態では、メモリ膜は、トンネル層、蓄積層（「電荷トラップ／蓄積層」としても知られる）、およびブロッキング層を含む複合層である。各ＮＡＮＤメモリストリング１０６は、円筒形状（例えば、ピラー形状）を有することができる。いくつかの実施形態によれば、半導体チャネル、トンネル層、蓄積層、およびブロッキング層は、この順序でピラーの中心から外面に向かう方向に沿って配置される。トンネル層は、酸化ケイ素、酸窒化ケイ素、またはそれらの任意の組み合わせを含むことができる。蓄積層は、窒化ケイ素、酸窒化ケイ素、シリコン、またはそれらの任意の組み合わせを含むことができる。ブロッキング層は、酸化ケイ素、酸窒化ケイ素、高誘電率（高ｋ）誘電体、またはそれらの任意の組み合わせを含むことができる。
いくつかの実施形態では、ＮＡＮＤメモリストリング１０６は、ＮＡＮＤメモリストリング１０６の複数の制御ゲート（各々がワード線／導体層１１０の一部である）を含む。各導体／誘電体層の対の導体層１１０は、ＮＡＮＤメモリストリング１０６のメモリセルの制御ゲートとして機能することができる。導体層１１０は、複数のＮＡＮＤメモリストリング１０６の複数の制御ゲートを含むことができ、メモリスタック１０４の外側領域１１８において終端するワード線として横方向に延在することができる。
いくつかの実施形態では、ＮＡＮＤメモリストリング１０６は、垂直方向のそれぞれの端部に２つのプラグ１１７および１１９を含む。各プラグ１１７または１１９は、チャネル構造１０８のそれぞれの端部と接触することができる。プラグ１１７は、基板１０２からエピタキシャル成長されるシリコンなどの半導体材料を含むことができる。プラグ１１７は、ＮＡＮＤメモリストリング１０６のソース選択ゲートによって制御されるチャネルとして機能することができる。プラグ１１７は、ＮＡＮＤメモリストリング１０６の下端にあり、チャネル構造１０８（例えば、チャネル構造１０８の下端において）と接触することができる。本明細書において使用される場合、基板１０２が３Ｄメモリデバイス１００の最低面に位置付けられるとき、構成要素（例えば、ＮＡＮＤメモリストリング１０６）の「上端」は、ｚ方向において基板１０２から離れている方の端部であり、構成要素（例えば、ＮＡＮＤメモリストリング１０６）の「下端」は、ｚ方向において基板１０２により近い方の端部である。
プラグ１１９は、半導体材料（例えば、ポリシリコン）または導体材料（例えば、金属）を含むことができる。いくつかの実施形態では、プラグ１１９は、チタン／窒化チタン（バリア層としてのＴｉ／ＴｉＮ）およびタングステン（導体として）で充填された開口部を含む。３Ｄメモリデバイス１００の製造中にチャネル構造１０８の上端を覆うことによって、プラグ１１９は、酸化ケイ素および窒化ケイ素などのチャネル構造１０８に充填された誘電体のエッチングを防止するエッチング停止層として機能することができる。いくつかの実施形態では、プラグ１１９は、ＮＡＮＤメモリストリング１０６のドレインとして機能する。
図１に示すように、（例えば、ｘ方向において）横方向の少なくとも一方の側において、メモリスタック１０４の外側領域１１８は階段構造１４２を含むことができる。いくつかの実施形態において、別の階段構造（図示せず）がｘ方向においてメモリスタック１０４の反対側に配置される。階段構造１４２の各「レベル」は、各々が導体層１１０および誘電体層１１２を含む、１つまたは複数の導体／誘電体層の対を含むことができる。階段構造１４２の各レベルの最上層は、垂直方向の相互接続のための導体層１１０とすることができる。いくつかの実施形態では、階段構造１４２の各隣接する２レベルは、垂直方向に名目上同じ距離だけオフセットされ、横方向に名目上同じ距離だけオフセットされる。階段構造１４２の各隣接する２レベルについて、基板１０２により近い方の第１のレベル（およびその中の導体層および誘電体層）は、第２のレベル（およびその中の導体層および誘電体層）よりも横方向にさらに延在することができ、それによって垂直方向の相互接続のために第１のレベル上に「ランディング領域」を形成する。
階段構造１４２は、ワード線コンタクト１４４をランディングするために使用することができる。各ワード線コンタクト１４４の下端は、階段構造１４２のそれぞれのレベルの最上部導体層１１０（ワード線）と接触して、３Ｄメモリデバイス１００の対応するワード線を個別にアドレス指定することができる。ワード線コンタクト１４４は、１つまたは複数の誘電体層を貫通して垂直に延在し、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ケイ化物、またはそれらの任意の組み合わせを含むがこれらに限定されない導電性材料で充填された開口部（例えば、ビアホールまたはトレンチ）を含むことができる。
図１に示すように、３Ｄメモリデバイス１００は、階段構造１４２内の導体／誘電体層の対を貫通して垂直に各々延在するＴＳＣ１３６をさらに含む。各ＴＳＣ１３６は、インターリーブされた導体層１１０および誘電体層１１２を貫通して垂直に延在することができる。いくつかの実施形態では、ＴＳＣ１３６は、階段構造１４２の厚さ全体（例えば、階段構造１４２の横方向位置における垂直方向のすべての導体／誘電体層の対）を貫通して延在し、基板１０２に到達することができる。いくつかの実施形態では、ＴＳＣ１３６は、基板１０２の少なくとも一部を貫通してさらに延在する。ＴＳＣ１３６は、相互接続ルーティングを短縮して、電力バスの一部などの３Ｄメモリデバイス１００からおよび／または３Ｄメモリデバイスに電気信号を搬送することができる。いくつかの実施形態では、ＴＳＣ１３６は、３Ｄメモリデバイス１００と周辺デバイス１１１との間、および／または配線工程（ＢＥＯＬ）相互接続（図示せず）と周辺デバイス１１１との間の電気接続を提供することができる。ＴＳＣ１３６はまた、階段構造１４２に機械的支持を提供することもできる。
ＴＳＣ１３６は、階段１４２を通る垂直開口部に材料を充填することによって形成することができる。いくつかの実施形態では、ＴＳＣ１３６は、スペーサ１３８によって囲まれた導体層１４０を含む。例えば、ＴＳＣ１３６の側壁は、スペーサ１３８と接触してもよい。導体層１４０は、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ドープシリコン、ケイ化物、またはそれらの任意の組み合わせを含むがこれらに限定されない導電性材料を含むことができる。スペーサ１３８は、階段構造１４２内の周囲の導体層１１０からＴＳＣ１３６の導体層１４０を電気的に絶縁することができる。いくつかの実施形態では、ＴＳＣ１３６は、平面視において実質的に円の形状を有し、導体層１４０およびスペーサ１３８は半径方向において、この順序でＴＳＣ１３６の中心から配置される。スペーサ１３８は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、またはそれらの任意の組み合わせを含むがこれらに限定されない誘電体材料を含むことができる。
図１に示すように、３Ｄメモリデバイス１００は、１つまたは複数の誘電体層を貫通して垂直に延在し、メモリスタック１０４の外側の周辺デバイス１１１と接触する周辺コンタクト１４８をさらに含むことができる。周辺コンタクト１４８は、周辺デバイス１１１との電気的接続を提供することができる。周辺コンタクト１４８は、垂直開口部に材料を充填することによって形成することができる。いくつかの実施形態では、ＴＳＣ１３６と同様に、周辺コンタクト１４８は、スペーサ１５０によって囲まれた導体層１５２を含むことができる。導体層１５２は、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ドープシリコン、ケイ化物、またはそれらの任意の組み合わせを含むがこれらに限定されない導電性材料を含むことができる。いくつかの実施形態では、周辺コンタクト１４８は、平面視において実質的に円の形状を有し、導体層１５２およびスペーサ１５０は半径方向において、この順序で周辺コンタクト１４８の中心から配置される。スペーサ１５０は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、またはそれらの任意の組み合わせを含むがこれらに限定されない誘電体材料を含むことができる。いくつかの実施形態では、スペーサ１５０およびスペーサ１３８は、横方向（例えば、半径方向）において名目上同じ厚さを有する。いくつかの実施形態では、スペーサ１５０およびスペーサ１３８の両方が酸化ケイ素を含む。周辺デバイス１１１は基板１０２上に形成されなくてもよく、周辺コンタクト１４８は、いくつかの実施形態では、例えば、３Ｄメモリデバイス１００が非モノリシック３Ｄメモリデバイスであるなど、異なる構成であってもよいことが理解される。
３Ｄメモリデバイス１００は、限定はしないが、メモリスタック１０４の上方および／または基板１０２の下方の１つまたは複数のＢＥＯＬ相互接続層内の他のローカルコンタクトおよび相互接続を含む、図１に示されていない追加の構成要素および構造を含むことができることが理解される。
図２Ａ～図２Ｃは、本開示のいくつかの実施形態による、３Ｄメモリデバイスのチャネル構造および階段構造を形成するための典型的な製造プロセスを示す図である。図３Ａ～図３Ｅは、本開示の様々な実施形態による、３ＤメモリデバイスのＴＳＣ、周辺コンタクト、およびワード線コンタクトを形成するための典型的な製造プロセスを示す。図４Ａ～図４Ｄは、本開示のいくつかの実施形態による、３ＤメモリデバイスのＴＳＣ、周辺コンタクト、およびワード線コンタクトを形成するための別の典型的な製造プロセスを示す図である。図５Ａ～図５Ｃは、いくつかの実施形態による、３Ｄメモリデバイスを形成するための典型的な方法５００、５００’、および５００’’のフローチャートである。図２～図５に示す３Ｄメモリデバイスの例は、図１に示す３Ｄメモリデバイス１００を含む。図２～図５をともに説明する。方法５００、５００’および５００’’に示される動作は網羅的ではなく、図示された動作のいずれかの前、後、または動作と動作との間に他の動作も実行できることが理解される。さらに、動作のいくつかは、同時に、または図５Ａ～図５Ｃに示す順序とは異なる順序で実行されてもよい。
図５Ａを参照すると、方法５００は動作５０２で開始し、複数のインターリーブされた誘電体層および犠牲層を含む誘電体スタックが基板上に形成される。基板はシリコン基板とすることができる。方法５００は、図５Ａに示すように、動作５０４に進み、誘電体スタックを貫通して垂直に延在するチャネル構造が形成される。方法５００は動作５０６に進み、誘電体スタックの一方の側に階段構造が形成される。
図２Ａに示すように、複数のインターリーブされた誘電体層および犠牲層を含む誘電体デッキ２０４がシリコン基板２０２上に形成される。いくつかの実施形態では、犠牲層２０６および誘電体層２０８は、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、原子層堆積（ＡＬＤ）、またはそれらの任意の組み合わせを含むがこれらに限定されない、１つまたは複数の薄膜堆積プロセスによって交互に堆積される。いくつかの実施形態では、犠牲層２０６は窒化ケイ素を含み、誘電体層２０８は酸化ケイ素を含む。犠牲層２０６および誘電体層２０８を堆積する順序は限定されないことが理解される。堆積は、犠牲層２０６または誘電体層２０８によって開始することができ、犠牲層２０６または誘電体層２０８によって終了することができる。
図２Ｂに示すように、チャネル構造２１０のアレイが形成され、その各々は、誘電体デッキ２０４内のインターリーブされた犠牲層２０６および誘電体層２０８を貫通して垂直に延在する。いくつかの実施形態では、チャネル構造２１０を形成する製造プロセスは、深掘り反応性イオンエッチング（ＤＲＩＥ）などのドライエッチングおよび／またはウェットエッチングを使用して、誘電体デッキ２０４内のインターリーブされた犠牲層２０６および誘電体層２０８を貫通するチャネルホールを形成することと、その後、薄膜堆積プロセスを使用して、誘電体層および半導体層などの複数の層でチャネルホールを充填することとを含む。いくつかの実施形態では、誘電体層は、トンネル層、蓄積層、およびブロッキング層を含むがこれらに限定されない複数の誘電体層の組み合わせなどの複合誘電体層である。トンネル層は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、またはそれらの任意の組み合わせを含むがこれらに限定されない誘電体材料を含むことができる。蓄積層は、メモリ動作のために電荷を蓄積するための材料を含むことができる。蓄積層材料は、窒化ケイ素、酸窒化ケイ素、酸化ケイ素と窒化ケイ素との組み合わせ、またはそれらの任意の組み合わせを含むことができるが、これらに限定されない。ブロッキング層は、酸化ケイ素または酸化ケイ素／酸窒化ケイ素／酸化ケイ素（ＯＮＯ）の組み合わせを含むがこれらに限定されない誘電体材料を含むことができる。ブロッキング層は、酸化アルミニウム（Ａｌ２Ｏ３）層などの高ｋ誘電体層をさらに含むことができる。半導体層は、半導体チャネルとして機能するポリシリコンを含むことができる。半導体層および誘電体層は、ＡＬＤ、ＣＶＤ、ＰＶＤ、またはそれらの任意の組み合わせなどのプロセスによって形成することができる。
いくつかの実施形態では、誘電体スタック２０４は、接合層２１２を介してマルチスタック構造を形成するために、別の誘電体スタックによって接合されてもよい。図２Ｂに示すように、接合層２１２は、ＡＬＤ、ＣＶＤ、ＰＶＤ、またはそれらの任意の組み合わせなどの薄膜堆積プロセスを使用して、酸化ケイ素層などの誘電体層を堆積することによって誘電体デッキ２０４上に形成することができる。デッキ間プラグ２１４のアレイが、接合層２１２内に形成され、チャネル構造２１０のアレイとそれぞれ接触することができる。デッキ間プラグ２１４は、接合層２１２を介して開口部をパターニングおよびエッチングし、続いてＡＬＤ、ＣＶＤ、ＰＶＤ、またはそれらの任意の組み合わせなどの薄膜堆積プロセスを使用して、ポリシリコンなどの半導体材料を堆積することによって形成することができる。以下では、簡潔かつ単純にするために、単一スタック構造に関して本開示の実施形態を説明する。本明細書に開示される技術的解決策は、マルチスタック構造にも適用可能であることが理解される。
図２Ｃに示すように、階段構造２２４が誘電体スタック２１８の側面に形成される。階段構造２２４は、各サイクルにおいて、パターニングされたフォトレジスト層をトリミング（例えば、漸増的かつ内方に、多くの場合、すべての方向からエッチングすること）し、続いてトリミングされたフォトレジスト層をエッチングマスクとして使用して誘電体／犠牲層の対の露出部分をエッチングして階段構造２２４の１つの段を形成する、いわゆる「トリムエッチング」プロセスによって形成することができる。
方法５００は、図５Ａに示すように、動作５０８に進み、階段構造を貫通して垂直に延在するダミーチャネル構造が形成される。いくつかの実施形態では、ダミーチャネル構造は、後にＴＳＣに置き換えられる中間構造として形成される。図３Ｂに示すように、ダミーチャネル構造３０２のアレイは、誘電体スタック３０４の階段構造３４２を貫通して形成される。誘電体スタック３０４は、インターリーブされた誘電体層３１２および犠牲層３１０を含む。
ダミーチャネル構造３０２は、階段構造３４２を貫通して垂直に延在し、チャネル構造１０８と同じ材料で充填された垂直開口部を有することができる。いくつかの実施形態によれば、チャネル構造１０８とは異なり、３Ｄメモリデバイス１００などの３Ｄメモリデバイスの他の構成要素との電気的接続を提供するためのコンタクトは、ダミーチャネル構造３０２上には形成されない。いくつかの実施形態では、ダミーチャネル構造３０２は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、またはそれらの任意の組み合わせを含むがこれらに限定されない誘電体材料で完全に充填される。
ダミーチャネル構造３０２は、製造中の特定のプロセス（例えば、エッチングおよび化学機械研磨（ＣＭＰ））における負荷を平衡させ、例えば階段構造３４２などのメモリアレイ構造に機械的支持を提供するために使用することができる。本開示の実施形態は、ダミーチャネル構造からＴＳＣを形成することができ、それにより、同じパターンを使用してダミーチャネル構造およびＴＳＣの両方を形成する。結果として生じるＴＳＣは、ダミーチャネル構造の平衡および支持機能を提供することができる。
図３Ａに示すように、ダミーチャネル構造３０２は、ＤＲＩＥなどのウェットエッチングおよび／またはドライエッチングを使用して、階段構造３４２内の１つまたは複数の誘電体層を貫通するダミーホール３２２を最初にエッチングすることによって形成することができる。いくつかの実施形態では、ダミーホール３２２は、階段構造３４２内の誘電体層のすべてを貫通して垂直に延在し、シリコン基板２０２の一部を露出させることができる（例えば、ダミーホール３２２は、シリコン基板２０２まで延在してもよい）。いくつかの実施形態では、ダミーホール３２２は、シリコン基板２０２内へと延在してもよい（例えば、シリコン基板２０２の一部がエッチングプロセス中にエッチング除去されてもよい）。
いくつかの実施形態では、誘電体スタック３０４の外側のダミーホール３２４が、ダミーホール３２２の形成と同時に（例えば、同じ製造ステップにおいて）形成されてもよい。ダミーホール３２４は、周辺デバイス３１１に相互接続を提供する周辺コンタクトを形成するために使用されてもよい。いくつかの実施形態では、ダミーホール３２２および３２４は、図３Ａに示すように、平面視において名目上円の形状を有してもよい。いくつかの実施形態では、ダミーホール３２２および３２４のサイズは名目上同じであってもよい。
再び図３Ｂを参照すると、図３Ａに示すダミーホール３２２は、ＡＬＤ、ＣＶＤ、ＰＶＤ、またはそれらの任意の組み合わせなどの１つまたは複数の薄膜堆積プロセスを使用して、ダミーチャネル構造３０２を形成するために、酸化ケイ素層などの誘電体層３５２で充填（堆積）することができる。いくつかの実施形態では、ダミーチャネル構造３０２は、ダミーホール３２２がチャネル構造２１０を充填する材料の少なくとも一部で充填されるように、同じ製造ステップにおいてチャネル構造２１０と同時に形成される。
いくつかの実施形態では、誘電体スタック３０４の外側のダミーチャネル構造３０３は、ダミーホール３２４内に誘電体層３５４を堆積することによってダミーチャネル構造３０２を形成するのと同時に（例えば、同じ製造ステップにおいて）形成される。誘電体層３５４は、誘電体層３５２と同じ材料を有してもよい。
いくつかの実施形態では、ダミーホール３２２／３２４は、それぞれ誘電体層３５２／３５４で完全に充填されてもよい。他の実施形態では、図３Ｂに示すように、ダミーホール３２２または３２４は部分的に充填されてもよい。そのような場合、結果として得られるダミーチャネル構造３０２／３０３は、誘電体層３５２／３５４が堆積された上部、底部、および側壁部分を有することができる。中央領域は、完全に充填されなくてもよい。
方法５００は、図５に示すように、動作５１０に進み、誘電体スタック内の犠牲層を導体層に置き換えることによって複数のワード線が形成される。図３Ｃに示すように、犠牲層３１０は導体層（ワード線として機能する）３０９に置き換えられている。犠牲層３１０を導体層３０９に置き換えることは、誘電体層３０４（例えば、酸化ケイ素）に対して選択的に犠牲層３１０（例えば、窒化ケイ素）をウェットエッチングし、構造を導体層３０９（例えば、Ｗ）で充填することによって実行することができる。導体層３０９は、ＰＶＤ、ＣＶＤ、ＡＬＤ、電気化学堆積、またはそれらの任意の組み合わせによって堆積させることができる。導体層３０９は、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ポリシリコン、ケイ化物、またはそれらの任意の組み合わせを含むがこれらに限定されない導電性材料を含むことができる。結果として、ゲート置換プロセスの後、図３Ａ～図３Ｂの誘電体スタック３０４は、シリコン基板２０２上の導体／誘電体層の対、すなわちインターリーブされた導体層３０９および誘電体層３１２を含むメモリスタック３０５になる。
方法５００は動作５１２に進み、ダミーチャネル構造の中央部分を貫通して垂直に延在する開口部がエッチングされて、スペーサが形成される。図３Ｄを参照すると、開口部３７２（ＴＳＣホール）がダミーチャネル構造３０２（図３Ｂ～図３Ｃに示す）を通じてエッチングされて、スペーサ３６２を形成する。いくつかの実施形態では、開口部３７２／スペーサ３６２は、階段構造３４２内のインターリーブされた誘電体層３１２および導体層３０９を貫通して垂直に延在して、シリコン基板２０２に到達することができる。いくつかの実施形態では、第２の開口部３７４（周辺コンタクトホール）が、ダミーチャネル構造３０３（図３Ｂ～図３Ｃに示す）から同時に形成されてもよい。開口部３７２／３７４は、ＤＲＩＥなどのウェットエッチングおよび／またはドライエッチングプロセスを使用してエッチングすることができる。例えば、図３Ｄに示すように、ダミーチャネル構造３０２／３０３の中央部分をエッチングによって除去して、中空コアを有するスペーサ３６２／３６４を形成することができる。いくつかの実施形態では、スペーサ３６２および３６４の側壁は、名目上同じ厚さを有することができる。垂直方向におけるＴＳＣホール３７２および周辺コンタクトホール３７４の深さは、名目上同じであり得る。直径などのＴＳＣホール３７２および周辺コンタクトホール３７４の横方向寸法は、様々な実施形態において名目上同じであってもよく、または異なっていてもよい。例えば、いくつかの実施形態によれば、ＴＳＣホール３７２の直径は、周辺コンタクトホール３７４の直径よりも大きくすることができる。
図３Ｄに示すように、ＴＳＣホール３７２および周辺コンタクトホール３７４はシリコン基板２０２に到達することができ、周辺コンタクトホール３７４の下端はシリコン基板２０２上に形成された周辺デバイス３１１と接触することができる。いくつかの実施形態では、周辺デバイス３１１は、フォトリソグラフィ、ウェット／ドライエッチング、薄膜堆積、熱成長、注入、ＣＭＰ、および任意の他の適切なプロセスを含むがこれらに限定されない複数のプロセスによって形成することができるトランジスタを含む。いくつかの実施形態では、ドープ領域が、イオン注入および／または熱拡散によってシリコン基板２０２内に形成され、これらは例えばトランジスタのソース領域および／またはドレイン領域として機能する。いくつかの実施形態では、分離領域（例えば、ＳＴＩ）もまた、ウェットエッチングおよび／またはドライエッチングならびに薄膜堆積プロセスによってシリコン基板２０２内に形成される。周辺デバイス３１１を形成するための製造プロセスは、周辺コンタクトホール３７４のエッチングの前の任意の製造段階で行うことができる。
開口部３７２／３７４は、ダミーチャネル構造３０２／３０３から、その上に堆積された誘電体層の一部を除去することによってエッチングされるため、開口部３７２／３７４が形成された後のダミーチャネル構造３０２／３０３の側壁を含む残りの部分は、スペーサ３６２／３６４となる。スペーサ３６２／３６４は、ダミーチャネル構造３０２／３０３と同様に、階段構造３４２を含むメモリスタック３０５に機械的支持を提供することができる。さらに、スペーサ３６２／３６４は、開口部３７２／３７４内に堆積された導体層を囲んでＴＳＣ／周辺コンタクトを形成する絶縁層として機能することができる。
いくつかの実施形態では、開口部３７２／３７４（スペーサ３６２／３６４の内壁によって画定される）は、図３Ｄに示すように、平面視で名目上円の形状を有することができる。いくつかの実施形態では、スペーサ３６２および３６４の側壁は、名目上同じ厚さを有することができる。いくつかの実施形態では、スペーサ３６２および３６４は、同じまたは異なるサイズを有してもよい。例えば、スペーサ３６４の直径（例えば、内側または外側側壁から測定される）は、スペーサ３６２の直径よりも小さくてもよい。
方法５００は、図５に示すように、動作５１４に進み、ワード線コンタクトおよびＴＳＣが同時に形成される。いくつかの実施形態では、導体層は、開口部内に堆積されてＴＳＣを形成する。いくつかの実施形態では、導体層は、接着／バリア層および導体を含む複合層である。図３Ｅに示すように、開口部３７２の残りの空間を充填するために（図３Ｄに示すように）開口部３７２内に導体層３８２が堆積され、それによって階段構造３４２を貫通して垂直に延在するＴＳＣ３３６が形成される。いくつかの実施形態では、ＡＬＤ、ＣＶＤ、ＰＶＤ、電気化学堆積、またはそれらの任意の組み合わせなどの１つまたは複数の薄膜堆積プロセスを使用して、タングステンなどの金属を堆積することによって、開口部３７２の残りの空間内に導体を形成することができる。同じ堆積プロセスを使用して、開口部３７４内に導体層３８４を同時に形成して（図３Ｄに示すように）、周辺デバイス３１１と接触する周辺コンタクト３４８を形成することができる。いくつかの実施形態では、導体層３８２および３８４は、同じ材料（例えば、タングステン（Ｗ））を使用することができる。堆積後の余剰導体層は、ＣＭＰにより除去することができる。
ワード線コンタクト３４４は、ＴＳＣと同時に（例えば、同じ製造ステップにおいて、）形成することができる。各ワード線コンタクト３４４は、階段構造３４２内の導体／誘電体層の対の導体層３０９のそれぞれと接触している。ワード線コンタクト３４４は、最初に垂直開口部（例えば、ウェットエッチングおよび／またはドライエッチングによって、）をエッチングし、続いてＡＬＤ、ＣＶＤ、ＰＶＤ、電気化学堆積、またはそれらの任意の組み合わせを使用して開口部を導電性材料で充填することによって、１つまたは複数の誘電体層を通して形成される。いくつかの実施形態では、他の導電性材料が開口部に充填されて、接着／バリア層として機能する。ワード線コンタクト３４４の開口部を形成するための誘電体層のエッチングは、異なる材料におけるエッチング停止によって制御することができる。例えば、誘電体層のエッチングは、階段構造３４２内の導体層３０９に到達したときに停止することができる。
いくつかの実施形態では、ＴＳＣ３３６、ワード線コンタクト３４４、および周辺コンタクト３４８は、図３Ｅに示すように、平面視において名目上円の形状を有することができる。ＴＳＣ３３６、ワード線コンタクト３４４、および周辺コンタクト３４８は、同じまたは異なるサイズを有してもよい。例えば、いくつかの実施形態によれば、ＴＳＣ３３６および周辺コンタクト３４８は、ワード線コンタクト３４４の直径よりも大きい直径を有してもよい。
図５Ｂは、本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための別の典型的な方法５００’のフローチャートである。動作５０２’、５０４’、５０６’、および５０８’は、それぞれ動作５０２、５０４、５０６、および５０８と同様であり、したがって繰り返されない。方法５００’は、図５Ｂに示すように、動作５２０に進み、ダミーチャネル構造の中央部分を貫通して垂直に延在する開口部がエッチングされて、スペーサが形成される。動作５２０は動作５１２と同様であるが、動作５２０における開口部のエッチングがワード線を形成する前に実行される点が異なる。図４Ａに示すように、犠牲層３１０が導体層３０９に置き換えられる前に開口部３７２／３７４がエッチングされる。
方法５００’は、図５Ｂに示すように、動作５２２に進み、開口部内に導体層を堆積することによって、階段構造を貫通して垂直に延在するＴＳＣが形成される。動作５２２は、ＴＳＣの形成に関しては５１４と同様である。ワード線コンタクトがＴＳＣと同時に形成される動作５１４とは異なり、動作５２２では、動作５２２の前にワード線がまだ形成されていないため、ワード線コンタクトは形成されない。図４Ｂを参照すると、犠牲層３１０が導体層３０９に置き換えられる前に、ＴＳＣ３３６が形成される。
方法５００’は、図５Ｂに示すように、動作５２４に進み、誘電体スタック内の犠牲層を導体層に置き換えることによってワード線が形成される。動作５２４は、動作５１０と同様である。図４Ｃを参照すると、犠牲層３１０を導体層３０９に置き換えることによってワード線３０９が形成される。図４Ｃでは、ＴＳＣ３３６および周辺コンタクト３４８が形成されていることに留意されたい。
方法５００’は、図５Ｂに示すように、動作５２６に進み、ワード線コンタクトが形成される。動作５２６は、ワード線の形成に関して動作５１４と同様である。図４Ｄに示すように、ＴＳＣ３３６および周辺コンタクト３４８が形成された後にワード線コンタクト３４４が形成される。
図５Ｃは、本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するためのさらなる典型的な方法５００’’のフローチャートである。動作５０２’’、５０４’’、および５０６’’は、それぞれ動作５０２、５０４、および５０６と同様であり、したがって繰り返されない。方法５００’’は、図５Ｃに示すように、動作５３０に進み、階段構造を貫通して垂直に延在するダミーホールが形成される。図３Ａに示すように、ダミーホール３２２は、ＤＲＩＥなどのウェットエッチングおよび／またはドライエッチングを使用して、階段構造３４２内の１つまたは複数の誘電体層を貫通して形成することができる。いくつかの実施形態では、ダミーホール３２２は、階段構造３４２内の誘電体層のすべてを貫通して垂直に延在し、シリコン基板２０２に到達することができる。いくつかの実施形態では、ダミーホール３２２は、シリコン基板２０２内へと延在してもよい（例えば、シリコン基板２０２の一部がエッチングプロセス中にエッチング除去されてもよい）。
いくつかの実施形態では、誘電体スタック３０４の外側のダミーホール３２４が、ダミーホール３２２の形成と同時に（例えば、同じ製造ステップにおいて）形成されてもよい。ダミーホール３２４は、周辺デバイス３１１に相互接続を提供する周辺コンタクトを形成するために使用されてもよい。いくつかの実施形態では、ダミーホール３２２および３２４は、図３Ａに示すように、平面視において名目上円の形状を有してもよい。いくつかの実施形態では、ダミーホール３２２および３２４のサイズは名目上同じであってもよい。
方法５００’’は、図５Ｃに示すように、動作５３２に進み、中空コアを有するスペーサがダミーホール内に形成される。図３Ｂ～図３Ｄに示すように、スペーサ３６２は、ステップ５１２および５２０に関連して上述したように、誘電体層３５２をダミーホール３２２内に堆積させ、続いて誘電体層３５２の一部を除去してスペーサ３６２を形成することによって形成することができる。いくつかの実施形態では、スペーサ３６２を形成するために、堆積された誘電体材料の一部を除去するための追加のエッチング動作なしに、誘電体層３５２をダミーホール３２２内に堆積することによってスペーサ３６２を直接形成することができる。スペーサ３６４も同様に形成することができる。
方法５００’’は、図５Ｃに示すように、動作５３４に進み、スペーサの中空コア内に導体層を堆積することによって、階段構造を貫通して垂直に延在するＴＳＣが形成される。動作５３４は、動作５２２と同様である。
方法５００’’は、図５Ｃに示すように、動作５３６に進み、誘電体スタック内の犠牲層を導体層に置き換えることによってワード線が形成される。動作５３６は、動作５２４と同様である。図４Ｃを参照すると、犠牲層３１０を導体層３０９に置き換えることによってワード線３０９が形成される。図４Ｃでは、ＴＳＣ３３６および周辺コンタクト３４８が形成されていることに留意されたい。
方法５００’’は、図５Ｃに示すように、動作５３８に進み、ワード線コンタクトが形成される。動作５３８は、動作５２６と同様である。図４Ｄに示すように、ＴＳＣ３３６および周辺コンタクト３４８が形成された後にワード線コンタクト３４４が形成される。
本開示の一態様によれば、３Ｄメモリデバイスを形成するための方法が提供される。複数のインターリーブされた誘電体層および犠牲層を含む誘電体スタックが基板上に形成される。誘電体スタックの一方の側に階段構造が形成される。階段構造を貫通して垂直に延在して基板に達するダミーホールが形成される。ダミーホール内には、中空コアを有するスペーサが形成される。基板と接触するＴＳＣが、スペーサの中空コア内に導体層を堆積することによって形成される。ＴＳＣは、階段構造を貫通して垂直に延在する。
いくつかの実施形態では、スペーサを形成する前に、誘電体スタック内の犠牲層を導体層に置き換えることによって複数のワード線が形成される。
いくつかの実施形態では、ワード線のそれぞれ１つと各々が接触する複数のワード線コンタクトが、ＴＳＣの形成と同時に形成される。
いくつかの実施形態では、ＴＳＣを形成した後に、誘電体スタック内の犠牲層を導体層に置き換えることによって複数のワード線が形成される。
いくつかの実施形態では、ワード線のそれぞれ１つと各々が接触する複数のワード線コンタクトが形成される。
いくつかの実施形態では、スペーサを形成するために、ダミーホール内に誘電体層が形成される。
いくつかの実施形態では、誘電体層は酸化ケイ素を含む。
いくつかの実施形態では、誘電体層はスペーサを形成する。
いくつかの実施形態では、スペーサを形成するために、中空コアは、ダミーホール内に堆積された誘電体層を通してエッチングされる。
いくつかの実施形態では、誘電体スタックの外側の第２のダミーホールが、ダミーホールと同時に形成される。
いくつかの実施形態では、周辺コンタクトが、ＴＳＣの形成と同時に、第２のダミーホール内に第２の導体層を堆積することによって形成される。周辺コンタクトは基板と接触している。
いくつかの実施形態では、第１の導体層および第２の導体層は同じ材料を含む。
いくつかの実施形態では、ＴＳＣは、平面視で名目上円の形状を有する。
いくつかの実施形態では、導体層はタングステン（Ｗ）を含む。
いくつかの実施形態では、インターリーブされた誘電体層および犠牲層内の誘電体層は酸化ケイ素を含み、インターリーブされた誘電体層および犠牲層内の犠牲層は窒化ケイ素を含む。
本開示の別の態様によれば、３Ｄメモリデバイスを形成するための方法が提供される。複数のインターリーブされた誘電体層および犠牲層を含む誘電体スタックが基板上に形成される。誘電体スタックの一方の側に階段構造が形成される。基板に達するダミーチャネル構造が形成される。ダミーチャネル構造は、階段構造を貫通して垂直に延在する。ダミーチャネル構造の一部を除去することによってスペーサが形成される。スペーサは、中空コアを有する。基板と接触するＴＳＣが、スペーサの中空コア内に導体層を堆積することによって形成される。ＴＳＣは、階段構造を貫通して垂直に延在する。
いくつかの実施形態では、スペーサを形成する前に、誘電体スタック内の犠牲層を導体層に置き換えることによって複数のワード線が形成される。
いくつかの実施形態では、ワード線のそれぞれ１つと各々が接触する複数のワード線コンタクトが、ＴＳＣの形成と同時に形成される。
いくつかの実施形態では、ＴＳＣを形成した後に、誘電体スタック内の犠牲層を導体層に置き換えることによって複数のワード線が形成される。
いくつかの実施形態では、ワード線のそれぞれ１つと各々が接触する複数のワード線コンタクトが形成される。
いくつかの実施形態では、ダミーチャネル構造を形成する前に、階段構造を貫通して垂直に延在し、基板の一部を露出させるダミーホールが形成される。
いくつかの実施形態では、ダミーチャネル構造を形成するために、誘電体層がダミーホール内に堆積される。
いくつかの実施形態では、誘電体層は酸化ケイ素を含む。
いくつかの実施形態では、スペーサを形成するために、開口部が、ダミーホール内に堆積された誘電体層を通してエッチングされる。
いくつかの実施形態では、スペーサを形成するために、ダミーホール内に堆積された誘電体層の一部が除去される。
いくつかの実施形態では、誘電体スタックの外側の第２のスペーサが、スペーサと同時に形成される。
いくつかの実施形態では、周辺コンタクトが、ＴＳＣの形成と同時に、第２のスペーサ内に第２の導体層を堆積することによって形成される。周辺コンタクトは基板と接触している。
いくつかの実施形態では、第１の導体層および第２の導体層は同じ材料を含む。
いくつかの実施形態では、スペーサおよび第２のスペーサは、名目上同じ厚さを有する。
いくつかの実施形態では、導体層はタングステン（Ｗ）を含む。
いくつかの実施形態では、インターリーブされた誘電体層および犠牲層内の誘電体層は酸化ケイ素を含み、インターリーブされた誘電体層および犠牲層内の犠牲層は窒化ケイ素を含む。
本開示のさらに別の態様によれば、３Ｄメモリデバイスが提供される。３Ｄメモリデバイスは、基板と、複数のインターリーブされた導体層および誘電体層を含む基板上のメモリスタックと、メモリスタックの一方の側にある階段構造と、メモリスタックの階段構造を貫通して垂直に延在するＴＳＣとを含む。ＴＳＣは基板と接触している。
いくつかの実施形態では、３Ｄメモリデバイスは、メモリスタックの外側に周辺コンタクトをさらに含む。周辺コンタクトは、基板と接触している。
いくつかの実施形態では、周辺コンタクトおよびＴＳＣは同じ材料を含む。
いくつかの実施形態では、ＴＳＣおよび周辺コンタクトの各々の側壁は、名目上同じ厚さを有するスペーサによって囲まれている。
いくつかの実施形態では、スペーサは酸化ケイ素を含む。
いくつかの実施形態では、３Ｄメモリデバイスは、階段構造内の導体層のそれぞれ１つと各々接触する複数のワード線コンタクトをさらに含む。
特定の実施形態の前述の説明は、本開示の一般的性質を明らかにするため、当業者は、当該技術分野の技能の範囲内の知識を適用することにより、過度の実験なしに、本開示の一般的な概念から逸脱することなく、そのような特定の実施形態を容易に変更し、および／または、当該実施形態を様々な用途に適合させることができる。したがって、そのような適合および変更は、本明細書に提示された教示および案内に基づいて、開示された実施形態の等価物の意味および範囲内にあることを意図している。本明細書の語法または用語は説明のためのものであり、限定するものではなく、結果、本明細書の用語または語法は、教示および案内に照らして当業者によって解釈されるべきであることを理解されたい。
本開示の実施形態は、特定の機能の実施態様および特定の機能の実施態様の関係を示す機能的構成要素を用いて上記で説明されてきた。これらの機能的構成要素の境界は、説明の便宜上、本明細書において任意裁量で画定されている。指定された機能と指定された機能の関係が適切に実行される限り、代替の境界が画定されてもよい。
概要および要約のセクションは、発明者（複数可）によって企図される本開示のすべてではないが１つまたは複数の例示的な実施形態を記載し得、したがって、本開示および添付の特許請求の範囲を限定することは決して意図されていない。
本開示の幅および範囲は、上記の典型的な実施形態のいずれによっても限定されるべきではなく、添付の特許請求の範囲および特許請求の範囲の等価物に従ってのみ定義されるべきである。

Claims (14)

  1. 三次元（３Ｄ）メモリデバイスを形成するための方法であって、
    半導体材料で構成された基板であって、前記基板自身に回路構造を含まない基板上に誘電体スタックを形成することであって、前記誘電体スタックは、複数のインターリーブされた誘電体層および犠牲層を含む、誘電体スタックを形成することと、
    前記誘電体スタックの少なくとも一方の側に階段構造を形成することと、
    前記階段構造を貫通して垂直に延在して前記基板に達するダミーホールを形成することと、
    前記ダミーホールの形成と同時に、前記誘電体スタックの外側に第２のダミーホールを形成することと、
    前記ダミーホールおよび前記第２のダミーホール内にスペーサを形成することであり、前記スペーサは中空コアを有する、スペーサを形成することと、
    前記ダミーホール内のスペーサの前記中空コア内に第１の導体層を堆積し、同時に前記第２のダミーホール内のスペーサの前記中空コア内に第２の導体層を堆積することによって、前記基板と接触する階段貫通コンタクト（ＴＳＣ）および周辺コンタクトを形成することであって、前記ＴＳＣは、前記階段構造を貫通して垂直に延在し、前記周辺コンタクトは前記基板と接触している、ＴＳＣおよび周辺コンタクトを形成することとを含む、
    方法。
  2. 前記ＴＳＣを形成する前に、前記誘電体スタック内の前記犠牲層を導体層に置き換えることによって複数のワード線を形成することをさらに含む、
    請求項１に記載の方法。
  3. 各々が、前記ワード線のそれぞれ１つと接触する複数のワード線コンタクトを、前記ＴＳＣの形成と同時に形成することをさらに含む、
    請求項２に記載の方法。
  4. 前記ＴＳＣを形成した後に、前記誘電体スタック内の前記犠牲層を導体層に置き換えることによって複数のワード線を形成することをさらに含む、
    請求項１に記載の方法。
  5. 前記スペーサを形成することは、前記ダミーホール内に誘電体層を堆積させることを含む、
    請求項１に記載の方法。
  6. 前記第１の導体層および前記第２の導体層は同じ材料を含む、
    請求項１に記載の方法。
  7. 三次元（３Ｄ）メモリデバイスを形成するための方法であって、
    複数のインターリーブされた誘電体層および犠牲層を含む誘電体スタックを、半導体材料で構成された基板であって、前記基板自身に回路構造を含まない基板上に形成することと、
    前記誘電体スタックの少なくとも一方の側に階段構造を形成するステップと、
    前記基板に達するダミーチャネル構造を形成することであって、前記ダミーチャネル構造は、前記階段構造を貫通して垂直に延在する、ダミーチャネル構造を形成することと、
    前記ダミーチャネル構造の一部を除去することによってスペーサを形成することであって、前記スペーサは中空コアを有する、スペーサを形成することと、
    前記スペーサの形成と同時に、前記誘電体スタックの外側に第２のスペーサを形成することであって、前記第２のスペーサは中空コアを有する、第２のスペーサを形成することと、
    前記スペーサの前記中空コア内に第１の導体層を堆積することによって、前記基板と接触する階段貫通コンタクト（ＴＳＣ）を形成することであって、前記ＴＳＣは、前記階段構造を貫通して垂直に延在する、ＴＳＣを形成することと、
    前記ＴＳＣの形成と同時に、前記第２のスペーサの前記中空コア内に第２の導体層を堆積することによって周辺コンタクトであって、前記周辺コンタクトは前記基板と接触している、周辺コンタクトを形成することとを含む、
    方法。
  8. 前記スペーサを形成する前に、前記誘電体スタック内の前記犠牲層を導体層に置き換えることによって複数のワード線を形成することをさらに含む、
    請求項７に記載の方法。
  9. 各々が前記ワード線のそれぞれ１つと接触する複数のワード線コンタクトを、前記ＴＳＣの形成と同時に形成することをさらに含む、
    請求項８に記載の方法。
  10. 前記ＴＳＣを形成した後に、前記誘電体スタック内の前記犠牲層を導体層に置き換えることによって複数のワード線を形成することをさらに含む、
    請求項７に記載の方法。
  11. 前記スペーサを形成することは、前記基板に達するように前記ダミーチャネル構造を介して開口部をエッチングすることを含む、
    請求項７に記載の方法。
  12. 前記第１の導体層および前記第２の導体層は同じ材料を含む、
    請求項７に記載の方法。
  13. 三次元（３Ｄ）メモリデバイスであって、
    半導体材料で構成された基板であって、前記基板自身に回路構造を含まない基板と、
    複数のインターリーブされた導体層および誘電体層を含む、前記基板上のメモリスタックと、
    前記メモリスタックの一方の側にある階段構造と、
    前記メモリスタックの前記階段構造を貫通して垂直に延在する階段貫通コンタクト（ＴＳＣ）であって、前記ＴＳＣは前記基板と接触している、ＴＳＣ、
    前記メモリスタックの外側の周辺コンタクトであって、前記周辺コンタクトは前記基板と接触している、周辺コンタクトと、とを備え、
    前記ＴＳＣおよび周辺コンタクトの各々の側壁は、名目上同じ厚さを有するスペーサによって囲まれている、
    ３Ｄメモリデバイス。
  14. 前記周辺コンタクトおよび前記ＴＳＣが同じ材料を含む、
    請求項１３に記載の３Ｄメモリデバイス。
JP2021530999A 2019-01-02 2019-01-02 階段貫通コンタクトを有する三次元メモリデバイスおよびその形成方法 Active JP7328334B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023126900A JP2023145697A (ja) 2019-01-02 2023-08-03 階段貫通コンタクトを有する三次元メモリデバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/070009 WO2020140190A1 (en) 2019-01-02 2019-01-02 Three-dimensional memory devices having through stair contacts and methods for forming the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023126900A Division JP2023145697A (ja) 2019-01-02 2023-08-03 階段貫通コンタクトを有する三次元メモリデバイス

Publications (2)

Publication Number Publication Date
JP2022509281A JP2022509281A (ja) 2022-01-20
JP7328334B2 true JP7328334B2 (ja) 2023-08-16

Family

ID=66887221

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021530999A Active JP7328334B2 (ja) 2019-01-02 2019-01-02 階段貫通コンタクトを有する三次元メモリデバイスおよびその形成方法
JP2023126900A Pending JP2023145697A (ja) 2019-01-02 2023-08-03 階段貫通コンタクトを有する三次元メモリデバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023126900A Pending JP2023145697A (ja) 2019-01-02 2023-08-03 階段貫通コンタクトを有する三次元メモリデバイス

Country Status (7)

Country Link
US (4) US10847539B2 (ja)
EP (1) EP3850660A4 (ja)
JP (2) JP7328334B2 (ja)
KR (2) KR20210062083A (ja)
CN (1) CN109844931B (ja)
TW (1) TWI667774B (ja)
WO (1) WO2020140190A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3850660A4 (en) * 2019-01-02 2022-05-04 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STORAGE ARRANGEMENTS WITH CONTINUOUS STAIR CONTACTS AND METHOD FOR THEIR MANUFACTURE
WO2021026819A1 (en) * 2019-08-14 2021-02-18 Yangtze Memory Technologies Co., Ltd. Vertical memory devices
CN110770903B (zh) 2019-08-23 2021-01-29 长江存储科技有限责任公司 竖直存储器件
CN110741475A (zh) * 2019-08-29 2020-01-31 长江存储科技有限责任公司 三维存储器及其制造方法
TWI738073B (zh) * 2019-10-04 2021-09-01 旺宏電子股份有限公司 記憶體元件及其製作方法
CN110828472B (zh) * 2019-10-14 2023-08-18 长江存储科技有限责任公司 三维存储器及其制备方法、及电子设备
TWI717063B (zh) * 2019-10-18 2021-01-21 旺宏電子股份有限公司 三維及式快閃記憶體及其製造方法
CN111180344B (zh) * 2020-01-02 2021-12-07 长江存储科技有限责任公司 三维堆叠结构及制备方法
US11302710B2 (en) * 2020-01-10 2022-04-12 Micron Technology, Inc. Foundational supports within integrated assemblies
JP2022528707A (ja) 2020-01-21 2022-06-15 長江存儲科技有限責任公司 ３次元メモリデバイスの相互接続構造
CN111403404B (zh) * 2020-03-02 2021-08-13 长江存储科技有限责任公司 存储结构及其制备方法
US11158622B1 (en) 2020-05-27 2021-10-26 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
US11877448B2 (en) 2020-05-27 2024-01-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
US11963349B2 (en) 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
JP7297923B2 (ja) 2020-05-27 2023-06-26 長江存儲科技有限責任公司 ３次元メモリデバイス及び方法
KR20210152471A (ko) * 2020-06-05 2021-12-15 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 계단 구조와 그 형성 방법
KR20210158449A (ko) * 2020-06-23 2021-12-31 삼성전자주식회사 반도체 장치
TWI756781B (zh) * 2020-07-07 2022-03-01 大陸商長江存儲科技有限責任公司 用於形成立體記憶元件的方法
CN112119497B (zh) * 2020-08-17 2024-01-30 长江存储科技有限责任公司 在存储块之间具有稳定结构的三维存储器件以及用于形成其的方法
CN114156267A (zh) * 2020-09-07 2022-03-08 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置
CN112038346B (zh) * 2020-09-10 2024-05-07 长江存储科技有限责任公司 三维存储器及三维存储器制作方法
US20220231050A1 (en) * 2021-01-15 2022-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same
JP2022145313A (ja) * 2021-03-19 2022-10-04 キオクシア株式会社 半導体記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148748A1 (en) 2015-11-25 2017-05-25 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices with scribe line region structures
US20170236746A1 (en) 2016-02-16 2017-08-17 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
CN108447865A (zh) 2018-04-19 2018-08-24 长江存储科技有限责任公司 三维存储器及其制造方法
US20180301374A1 (en) 2017-04-17 2018-10-18 Sandisk Technologies Llc Three-dimensional memory device having conductive support structures and method of making thereof
CN108766971A (zh) 2018-06-06 2018-11-06 长江存储科技有限责任公司 三维存储器及其制造方法
US10141326B1 (en) 2017-09-05 2018-11-27 SK Hynix Inc. Semiconductor memory device
US20180350825A1 (en) 2017-06-01 2018-12-06 Sandisk Technologies Llc Mid-plane word line switch connection for cmos under three-dimensional memory device and method of making thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786007B2 (en) * 2008-12-03 2014-07-22 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory device
KR101965602B1 (ko) * 2012-10-16 2019-04-04 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
CN103904031B (zh) * 2012-12-26 2016-11-09 旺宏电子股份有限公司 半导体结构制造方法及制成的结构
KR102044275B1 (ko) * 2013-07-31 2019-11-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102183713B1 (ko) * 2014-02-13 2020-11-26 삼성전자주식회사 3차원 반도체 장치의 계단형 연결 구조 및 이를 형성하는 방법
US10038006B2 (en) * 2015-12-22 2018-07-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
US9659956B1 (en) * 2016-01-06 2017-05-23 Sandisk Technologies Llc Three-dimensional memory device containing source select gate electrodes with enhanced electrical isolation
US9589978B1 (en) 2016-02-25 2017-03-07 Micron Technology, Inc. Memory devices with stairs in a staircase coupled to tiers of memory cells and to pass transistors directly under the staircase
US10043751B2 (en) 2016-03-30 2018-08-07 Intel Corporation Three dimensional storage cell array with highly dense and scalable word line design approach
US10256248B2 (en) * 2016-06-07 2019-04-09 Sandisk Technologies Llc Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
US10121794B2 (en) * 2016-06-20 2018-11-06 Sandisk Technologies Llc Three-dimensional memory device having epitaxial germanium-containing vertical channel and method of making thereof
US9576967B1 (en) * 2016-06-30 2017-02-21 Sandisk Technologies Llc Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings
KR102626036B1 (ko) * 2016-08-19 2024-01-18 에스케이하이닉스 주식회사 반도체 장치
US10115440B2 (en) 2017-01-10 2018-10-30 Sandisk Technologies Llc Word line contact regions for three-dimensional non-volatile memory
CN107658315B (zh) * 2017-08-21 2019-05-14 长江存储科技有限责任公司 半导体装置及其制备方法
US10283452B2 (en) * 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings
CN107658317B (zh) * 2017-09-15 2019-01-01 长江存储科技有限责任公司 一种半导体装置及其制备方法
US10727248B2 (en) * 2018-02-15 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
KR102639721B1 (ko) 2018-04-13 2024-02-26 삼성전자주식회사 3차원 반도체 메모리 장치
EP3850660A4 (en) * 2019-01-02 2022-05-04 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STORAGE ARRANGEMENTS WITH CONTINUOUS STAIR CONTACTS AND METHOD FOR THEIR MANUFACTURE

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148748A1 (en) 2015-11-25 2017-05-25 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices with scribe line region structures
US20170236746A1 (en) 2016-02-16 2017-08-17 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US20180301374A1 (en) 2017-04-17 2018-10-18 Sandisk Technologies Llc Three-dimensional memory device having conductive support structures and method of making thereof
US20180350825A1 (en) 2017-06-01 2018-12-06 Sandisk Technologies Llc Mid-plane word line switch connection for cmos under three-dimensional memory device and method of making thereof
US10141326B1 (en) 2017-09-05 2018-11-27 SK Hynix Inc. Semiconductor memory device
CN108447865A (zh) 2018-04-19 2018-08-24 长江存储科技有限责任公司 三维存储器及其制造方法
CN108766971A (zh) 2018-06-06 2018-11-06 长江存储科技有限责任公司 三维存储器及其制造方法

Also Published As

Publication number Publication date
CN109844931B (zh) 2020-07-28
US20240023333A1 (en) 2024-01-18
US20210082953A1 (en) 2021-03-18
JP2022509281A (ja) 2022-01-20
US20200212058A1 (en) 2020-07-02
EP3850660A1 (en) 2021-07-21
CN109844931A (zh) 2019-06-04
WO2020140190A1 (en) 2020-07-09
TW202027258A (zh) 2020-07-16
KR20210062083A (ko) 2021-05-28
KR20240052893A (ko) 2024-04-23
JP2023145697A (ja) 2023-10-11
US20230301105A1 (en) 2023-09-21
TWI667774B (zh) 2019-08-01
EP3850660A4 (en) 2022-05-04
US10847539B2 (en) 2020-11-24
US11716846B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
JP7328334B2 (ja) 階段貫通コンタクトを有する三次元メモリデバイスおよびその形成方法
TWI683423B (zh) 具有貫穿陣列接觸的三維記憶體元件及其形成方法
JP7371143B2 (ja) ３次元メモリデバイスの相互接続構造
JP7121141B2 (ja) ３次元メモリデバイスのスルーアレイコンタクト（ｔａｃ）
JP7317995B2 (ja) ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法
JP7427685B2 (ja) スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
WO2020142989A1 (en) Structures and methods for reducing stress in three-dimensional memory device
JP2023514283A (ja) バックサイドソースコンタクトを備える３次元メモリデバイスを形成するための方法
JP2022534430A (ja) 三次元メモリデバイス、および三次元メモリデバイスを形成するための方法
US10714490B1 (en) Three-dimensional memory device having bent backside word lines
KR20210110344A (ko) 굴곡된 후면 워드 라인을 갖는 삼차원 메모리 디바이스를 형성하는 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230803

R150 Certificate of patent or registration of utility model

Ref document number: 7328334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150