CN112038346B - 三维存储器及三维存储器制作方法 - Google Patents
三维存储器及三维存储器制作方法 Download PDFInfo
- Publication number
- CN112038346B CN112038346B CN202010948390.0A CN202010948390A CN112038346B CN 112038346 B CN112038346 B CN 112038346B CN 202010948390 A CN202010948390 A CN 202010948390A CN 112038346 B CN112038346 B CN 112038346B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- substrate
- insulating
- dimensional memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 69
- 238000005530 etching Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 10
- 239000000945 filler Substances 0.000 claims description 8
- 238000004925 denaturation Methods 0.000 claims description 3
- 230000036425 denaturation Effects 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明实施例属于存储设备技术领域，具体涉及一种三维存储器及三维存储器制作方法，用于解决相关技术中台阶上的导电层不完整，使得连接线难以与对应台阶上的导电层连接的问题。该三维存储器连接区内设置有呈阶梯状的阶梯结构，阶梯结构的台阶上具有与核心区内的导电层连接的导通层；连接区内设置有替换孔，替换孔正对阶梯结构设置；替换孔与阶梯结构均设置在连接区，替换孔与阶梯结构之间的距离较小，通过替换孔形成导通层与通过栅线缝隙形成台阶上的导电层相比，能够将台阶上被导通层替换的膜层完全蚀刻掉，进而使得导通层可以完全覆盖整个台阶，形成连接线后，连接线与对应的台阶上导通层连接良好。
Description
技术领域
本发明实施例涉及存储设备技术领域，尤其涉及一种三维存储器及三维存储器制作方法。
背景技术
随着存储设备技术的逐渐发展，三维存储器以其较高的存储能力以及较快的读取和写入速度被广泛的应用。
相关技术中，三维存储器包括由多个导电层和多个绝缘层交替堆叠形成的堆叠结构，堆叠结构包括核心区以及邻近核心区的连接区，连接区内具有呈阶梯状的阶梯结构，核心区的导电层延伸至阶梯结构的每一台阶上；阶梯结构上设置有与其嵌合的绝缘结构，绝缘结构内设置有多个连接线，每一连接线与一个台阶上的导电层连接；堆叠结构上设置栅线缝隙，栅线缝隙在连接区内断开；制作时，先形成交替堆叠的牺牲层和绝缘层，之后通过栅线缝隙将牺牲层替换成导电层。
然而，采用上述方式形成台阶上的导电层，容易导致台阶上的导电层不完整，使得连接线难以与对应台阶上的导电层连接。
发明内容
有鉴于此，本发明实施例提供一种三维存储器及三维存储器制作方法，以解决台阶上的导电层不完整，使得连接线难以与台阶上的导电层连接的技术问题。
本发明实施例提供了一种三维存储器，包括：基底；设置在所述基底上的堆叠结构，所述堆叠结构包括交替堆叠的多个导电层和多个绝缘层；所述堆叠结构包括核心区以及邻近所述核心区的连接区，所述连接区内设置有至少一个呈阶梯状的阶梯结构，所述阶梯结构的台阶上具有与所述核心区内的所述导电层连接的导通层；与所述阶梯结构嵌合的绝缘结构，所述绝缘结构内设置连接线，所述连接线朝向所述基底的一端与所述导通层连接；设置在所述连接区内的替换孔，所述替换孔正对所述阶梯结构设置；所述替换孔向所述基底延伸，所述替换孔内填充有填充物，所述替换孔用于形成所述台阶上的所述导通层。
通过上述设置，通过替换孔形成导通层与通过栅线缝隙形成台阶上的导电层相比，能够将台阶上被导通层替换的膜层完全蚀刻掉，进而使得导通层可以完全覆盖整个台阶，形成连接线后，连接线与对应的台阶上导通层连接良好。
在可以包括上述实施例的一些实施例中，所述阶梯结构上具有多个台阶，多个所述台阶在所述基底上的投影沿预设直线排列；所述阶梯结构为多个，多个所述阶梯结构在所述基底上的投影沿所述预设直线排列、且间隔的设置；所述替换孔为多个，且每一所述替换孔正对一个所述阶梯结构。
在可以包括上述实施例的一些实施例中，多个所述替换孔沿所述预设直线间隔的设置。
在可以包括上述实施例的一些实施例中，所述替换孔沿平行于所述预设直线的宽度大于或等于所述阶梯结构沿所述预设直线的宽度。
在可以包括上述实施例的一些实施例中，所述核心区内设置有栅线缝隙，所述栅线缝隙沿平行于所述基底的方向延伸，所述栅线缝隙内设置有第一公共源极。
在可以包括上述实施例的一些实施例中，所述替换孔延伸至所述基底内，所述填充物包括第二公共源极。
在可以包括上述实施例的一些实施例中，所述连接区内设置有至少一个虚设沟道，所述虚设沟道将所述连接区分隔成多个接线区，每一所述接线区内均设置有所述阶梯结构以及所述替换孔。
在可以包括上述实施例的一些实施例中，所述阶梯结构包括绝缘阶梯以及设置在所述绝缘阶梯的每一台阶上的所述导通层，每一所述导通层与对应的所述导电层同层设置。
在可以包括上述实施例的一些实施例中，所述连接区内设置有与所述阶梯结构邻近的桥接结构，所述导通层通过所述桥接结构与所述核心区内的所述导电层连接；所述替换孔设置在所述桥接结构上。
本发明实施例还提供一种三维存储器制作方法，包括：
提供基底；
在所述基底上形成交替堆叠的多个绝缘层和多个牺牲层，以构成堆叠结构；所述堆叠结构包括核心区以及与所述核心区邻近的连接区，所述连接区内具有呈阶梯状的阶梯结构以及与所述阶梯结构邻近的桥接结构，所述阶梯结构的每一台阶与所述桥接结构和所述核心区内对应的所述牺牲层同层设置；
在所述连接区内形成与所述阶梯结构嵌合的绝缘结构；
在所述连接区内形成正对所述阶梯结构的替换孔；将所述核心区内的所述牺牲层替换成导电层，通过所述替换孔将所述桥接结构内的所述牺牲层替换成导电层，并且通过所述替换孔将所述阶梯结构每一台阶上的牺牲层替换成导通层，以使每一所述导通层通过所述桥接结构内所述导电层与所述核心区内的所述导电层连接；
在所述绝缘结构内形成连接所述导通层的连接线。
在可以包括上述实施例的一些实施例中，形成所述阶梯结构后还包括：
对每一台阶上的所述牺牲层进行变性处理，以获得变性层，所述变性层被蚀刻的速度大于所述牺牲层被蚀刻的速度。
在可以包括上述实施例的一些实施例中，
在所述连接区内形成正对所述阶梯结构的替换孔的同时还包括：在所述核心区内形成栅线缝隙。
在可以包括上述实施例的一些实施例中，
将所述核心区内的牺牲层替换成导电层，通过所述替换孔将所述桥接结构内的所述牺牲层替换成导电层，并且通过所述替换孔将所述阶梯结构每一台阶上的牺牲层替换成导通层包括：
通过所述栅线缝隙去除所述核心区内的所述牺牲层，以形成第一空白层；
通过所述替换孔去除所述桥接结构内的所述牺牲层，以及去除部分所述阶梯结构内的所述牺牲层，以形成第二空白层；
在去除所述阶梯结构内的所述牺牲层的同时，去除部分所述变性层，以形成第三空白层；沿蚀刻方向上所述变性层被蚀刻的长度大于所述阶梯结构内所述牺牲层被蚀刻的长度。
在可以包括上述实施例的一些实施例中，对所述阶梯结构进行蚀刻之后还包括：
通过所述栅线缝隙在所述第一空白层内填充导电材料，以形成所述导电层，通过所述替换孔在所述第二空白层以及所述第三空白层内填充导电材料；以形成位于所述第二空白层内的连接层、以及位于所述第三空白层内的所述导通层。
在可以包括上述实施例的一些实施例中，在所述绝缘结构内形成连接所述导通层的连接线包括：
在所述绝缘结构内形成导线孔，所述导线孔贯穿在所述基底上的投影位于所述连接层在所述基底上的投影外的所述导通层；在所述导线孔内填充导电材料，以形成所述连接线。
在可以包括上述实施例的一些实施例中，在形成所述导通层之后还包括：
在所述栅线缝隙和所述替换孔内形成公共源极。
本发明实施例提供的三维存储器制作方法制作的三维存储器，堆叠结构包括核心区以及邻近核心区的连接区，连接区内设置有呈阶梯状的阶梯结构，阶梯结构的台阶上具有与核心区内的导电层连接的导通层；连接区内设置有替换孔，替换孔正对阶梯结构设置，替换孔向基底延伸，并贯穿阶梯结构对应的膜层；替换孔与阶梯结构均设置在连接区，替换孔与阶梯结构之间的距离较小，通过替换孔形成导通层与通过栅线缝隙形成台阶上的导电层相比，能够将台阶上被导通层替换的膜层完全蚀刻掉，进而使得导通层可以完全覆盖整个台阶，形成连接线后，连接线与对应的台阶上导通层连接良好。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的三维存储器的俯视图；
图2为本发明实施例提供的三维存储器的剖视图；
图3为本发明实施例提供的三维存储器中具有多个阶梯结构的示意图；
图4为本发明实施例提供的三维存储器制作方法的流程图；
图5为本发明实施例提供的三维存储器制作方法中形成绝缘结构后的示意图；
图6为本发明实施例提供的三维存储器制作方法中形成第一空白层、第二空白层以及第三空白层后的示意图；
图7为本发明实施例提供的三维存储器制作方法中在栅线缝隙以及替换孔内形成公共源极后的示意图。
附图标记说明：
10：基底；
20：核心区；
30：连接区；
40：虚设沟道；
50：绝缘结构；
60：连接线；
70：墙结构；
201：栅线缝隙；
202：第一公共源极；
203：绝缘层；
204：导电层；
205：第一空白层；
206：牺牲层
301：阶梯结构；
302：桥接结构；
303：替换孔；
304：第二公共源极；
305：绝缘阶梯；
306：导通层；
307：第二空白层；
308：第三空白层；
2041：变性层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
三维存储器的堆叠结构包括核心区以及邻近核心区的连接区，连接区内具有呈阶梯状的阶梯结构，核心区的导电层延伸至阶梯结构的每一台阶上，阶梯结构上设置有与其嵌合的绝缘结构，绝缘结构内设置有多个连接线，每一连接线与第一个台阶上的导电层连接，以通过连接线与外部器件连接，进而实现核心区内数据的读取或者写入；堆叠结构上设置有栅线缝隙，栅线缝隙内填充公共源极，栅线缝隙在连接区处断开，栅线缝隙将核心区分隔成多个存储区。
在制作三维存储器的过程中，先形成交替堆叠设置的多个绝缘层和多个牺牲层，之后通过栅线缝隙将牺牲层蚀刻掉，并在蚀刻掉的牺牲层的位置处形成导电层，以实现膜层的替换；由于栅线缝隙在连接区内断开，在蚀刻的过程中，栅线缝隙与阶梯结构的距离较远，难以将整个阶梯上的牺牲层蚀刻掉，进而在阶梯结构上形成导电层时，导电层难以覆盖整个台阶；导致在形成连接线时，连接线难以与对应台阶上的导电层连接。
本发明实施例提供一种三维存储器，在连接区内设置与阶梯结构正对的替换孔，在进行膜层替换时，通过替换孔将阶梯结构每一台阶上的牺牲层替换成导电层，替换孔与阶梯结构的距离较小，在蚀刻的过程中能够将台阶上的牺牲层完全去除，进而使得形成在台阶上的导电层能够覆盖整个台阶，形成连接线后，连接线与对应台阶上的导电层连接良好。
本发明实施例提供的三维存储器可以为NAND存储器(闪存)，当然本实施例并不以此为限，本实施例中的三维存储器还可以为其他的存储器。
请参照图1和图2，本实施例中，三维存储器包括基底10，基底10可以呈板状，构成基底10的材料可以包括单晶硅，但本实施例并不以此为限，构成基底10的材料还可以包括硅锗或锗等。
进一步地，三维存储器还包括设置在基底10上的堆叠结构，堆叠结构包括交替堆叠设置的多个导电层204和多个绝缘层203；示例性的，在一层导电层204上设置一层绝缘层203，然后再在该绝缘层203上设置一层导电层204，如此往复以形成堆叠结构。
其中，构成导电层204的材质可以包括钨、钴、铜和铝中的一种或多种，当然构成导电层204的材质还可以包括金属硅化物等非金属导电材料。构成位于相邻的两个导电层204之间的绝缘层203的材质可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
如图1和图2所示，堆叠结构包括核心区20以及连接区30，连接区30与核心区20邻近；其中核心区20设置有存储串，以进行数据的存储，连接区30用于连接外部器件，以实现数据的读取和写入。
进一步地，核心区20内设置有多个沟道孔，沟道孔向基底10延伸并贯穿各导电层204和绝缘层203，每一沟道孔内设置有存储串，存储串与沟道孔侧壁的每一导电层204之间构成一个存储单元，数据存储在存储单元内。示例性的，多个沟道孔在核心区20内阵列排布，以使存储串阵列排布。
连接区30邻近核心区20设置，在一些实现方式中，连接区30可以环绕核心区20设置，也就是说连接区30位于三维存储器的边缘，示例性的，连接区30可以为两个，连接区30相对于核心区20对称设置。在其他的实现方式中，连接区30可以位于三维存储器的中部，示例性的，核心区20可以为多个，连接区30设置在两个核心区20之间。
连接区30内设置至少一个呈阶梯状的阶梯结构301，阶梯结构301的台阶上设置有与核心区20内的导电层204连接的导通层306；示例性的，阶梯结构301的每一台阶与一个导电层204同层设置，使得阶梯结构301的每一台阶上的导通层306与对应导电层204连接。
本实施例中，三维存储器还包括与阶梯结构301嵌合的绝缘结构50，绝缘结构50内设置有连接线60，连接线60沿垂直于基底10的方向向基底10延伸，并且每一连接线60朝向基底10的一端与一个台阶上的导通层306连接；连接线60背离基底10的一端与外部器件连接，以通过连接线60实现核心区20内数据的读取以及写入。
进一步地，阶梯结构301包括绝缘阶梯305，导通层306位于绝缘阶梯305的每一台阶上。也就是说，导通层306仅设置在绝缘阶梯305的台阶处，每一导通层306朝向基底10的一侧均为由绝缘材质构成的绝缘阶梯305。每一连接线60与一个导通层306连接，相应的在制作连接线60时，先在绝缘结构50上开设导线孔，导线孔向基底10延伸至对应的导通层306，之后在导线孔内形成连接线60；由于每一导通层306朝向基底10的一侧均为绝缘材质构成的绝缘阶梯305，因此在形成导线孔时，导线孔即使贯穿对应的导通层306，在形成连接线60后，连接线60也不会将导通层306与其他导电层204连接在一起，减小了对导线孔尺寸精度的要求，简化了制作难度。
在上述实现方式中，连接区30内还设置有与阶梯结构301邻近的桥接结构302，导通层306通过桥接结构302与核心区20的导电层204连接。通过桥接结构302实现每一导通层306与对应的核心区20的导电层204连接，结构简单，且便于制作。
示例性的，核心区20内的导电层204和绝缘层203向连接区30内延伸形成以形成桥接结构302，桥接结构302内的每一导电层204与阶梯结构301中的一个导通层306连接，以实现导通层306与核心区20内导电层204之间的连接。
进一步地，在制作阶梯结构301时，可以在基底10上形成交替堆叠的多个绝缘层203和多个牺牲层206，之后将牺牲层206替换成导电层204，进而形成核心区20和桥接结构302内的导电层204。示例性的，绝缘阶梯305可以包括交替堆叠的多个绝缘层203和多个牺牲层206，每一绝缘层203与核心区20和桥接结构302内的一个绝缘层203同层设置，且为一体结构，每一牺牲层206与核心区20和桥接结构302内的一个导电层204同层设置；绝缘阶梯305内的牺牲层206可以与替换导电层204之前的核心区20和桥接结构302内的一个牺牲层206同层设置，在替换时保留绝缘阶梯305内的牺牲层206，进而形成绝缘结构50。
值得说明的是，牺牲层206的材质可以包括氧化硅、氮化硅和氮氧化硅等绝缘材质，并且，牺牲层206的材质与绝缘层203的材质不同。
本实施例中，连接区30内设置有替换孔303，替换孔303正对阶梯结构301设置，替换孔303向基底10延伸；替换孔303设置在连接区30内，可以通过替换孔303形成阶梯结构301中的导通层306。示例性的，替换孔303背离基10的顶端至基底10的距离可以大于或等阶梯结构301至基底10的距离，以保证可以通过替换孔303形成导通层306。
示例性的，可以在形成导通层306之前将绝缘结构50的每一台阶上的牺牲层206进行变性处理，以形成位于每一台阶上的变性层2041被蚀刻的速度大于牺牲层206被蚀刻的速度；之后通过替换孔303对绝缘结构50进行蚀刻，由于变性层2041被蚀刻的速度较大，沿着蚀刻方向变性层2041被蚀刻的长度大于牺牲层206被蚀刻的长度；之后通过替换孔303在被去除的牺牲层206和变性层2041内形成导电层204，进而形成位于每一台阶上的导通层306。由于蚀刻时保留了绝缘结构50内的部分牺牲层206，每一台阶上的导通层306在基底10上的部分投影位于阶梯结构301内导电层204在基底10的投影外部。
形成连接线60时，连接孔贯穿在基底10上的投影位于阶梯结构301内导电层204在基底10的投影外部的导通层306，进而使得每一连接线60朝向基底10的一侧均为绝缘材质。
进一步地，替换孔303内填充有填充物，以在形成导通层306之后封堵替换孔303。示例性的，填充物的材质可以包括氧化硅、氮化硅和氮氧化硅等绝缘材质。
在上述实现方式中，核心区20内还设置向基底10延伸，并贯穿至基底10的至少一个栅线缝隙201，栅线缝隙201沿平行于基底10的方向延伸，以将每一核心区20分隔成多个存储区；在进行膜层替换时，可以通过栅线缝隙201将核心区20内的牺牲层206替换成导电层204。栅线缝隙201内设置有公共源极。
本实施例提供的三维存储器，堆叠结构包括核心区20以及邻近核心区20的连接区30，连接区30内设置有呈阶梯状的阶梯结构301，阶梯结构301的台阶上具有与核心区20内的导电层204连接的导通层306；连接区30内设置有替换孔303，替换孔303正对阶梯结构301设置，替换孔303向基底10延伸，并贯穿阶梯结构301对应的膜层；替换孔303与阶梯结构301均设置在连接区30，替换孔303与阶梯结构301之间的距离较小，通过替换孔303形成导通层306与通过栅线缝隙201形成台阶上的导电层204相比，能够将台阶上被导通层306替换的膜层完全蚀刻掉，进而使得导通层306可以完全覆盖整个台阶，形成连接线60后，连接线60与对应的台阶上导通层306连接良好。
请参照图1-图3，本实施例中，阶梯结构301上具有多个台阶，多个台阶在基底10上的投影沿预设直线排列；阶梯结构301也可以为多个，多个阶梯结构301在基底10上的投影沿预设直线排列，并且多个阶梯结构301间隔的设置；相应的设置多个替换孔303，每一替换孔303正对一个阶梯结构301；如图3所示，每一虚线圈对应设置有一个替换孔303。如此设置，通过一个替换孔303形成与其对应的阶梯结构301上的导通层306，可以使得多个阶梯结构301中每一阶梯结构301上的导通层306均可以覆盖所在的整个台阶。值得说明的是，预设直线可以为平行于x轴的直线。
进一步地，多个替换孔303沿预设直线间隔的设置，进而使得每一替换孔303至对应的阶梯结构301的距离相等，使得阶梯结构301上的导通层306可以同时形成。
继续参照图1-图3，本实施例提供的三维存储，替换孔303沿平行于预设直线的宽度大于或等于阶梯结构301沿预设直线的宽度；在进行蚀刻时，能够将台阶上被导通层306替换的膜层完全蚀刻掉，进而使得导通层306可以完全覆盖整个台阶。
本实施例中，在栅线缝隙201内设置有公共源极的实现方式中，设置在替换孔303内的填充物也可以为公共源极；示例性的，设置在栅线缝隙201内的公共源极可以为第一公共源极202，设置在替换孔303内的公共源极可以为第二公共源极304。如此设置，将填充在替换孔303内的填充物设置成第二公共源极304，增加了公共源极的数量，进而提高了三维存储器的性能。
本实施例提供的三维存储器，连接区30内设置有至少一个虚设沟道40，虚设沟道40在连接区30内延伸，以将连接区30分隔成多个接线区，每接线区内均设置有阶梯结构301以及替换孔303。其中虚设沟道40延伸至基底10，并且虚设沟道40的材质可以包括氧化硅、氮化硅和氮氧化硅等绝缘材质。
如图1所示，三维存储器包括两个核心区20，连接区30设置在两个核心区20之间，设置在连接区30内的虚设沟道40可以将连接区30内分隔成两个接线区。进一步地，在连接区30的外侧设置有墙结构70，以沿平行于基底10的方向封堵连接区30。
本发明实施例还提供一种三维存储器制作方法，该方法可以用于制造前述各实施例提供的三维存储器，采用这种方法制作出来的三维存储器接区内设置有替换孔，替换孔正对阶梯结构设置，替换孔向基底延伸，并贯穿阶梯结构对应的膜层；替换孔与阶梯结构均设置在连接区，替换孔与阶梯结构之间的距离较小，通过替换孔形成导通层与通过栅线缝隙形成台阶上的导电层相比，能够将台阶上被导通层替换的膜层完全蚀刻掉，进而使得导通层可以完全覆盖整个台阶，形成连接线后，连接线与对应的台阶上导电层连接良好。
如图4所示，本发明实施例提供的三维存储器制作方法包括：
S101：提供基底。
如图5所示，构成基底10的材料可以包括单晶硅，但本实施例并不以此为限，构成基底10的材料还可以包括硅锗或锗等。
在形成基底10之后还包括：
S102：在基底上形成交替堆叠的多个绝缘层和多个牺牲层，以构成堆叠结构；堆叠结构包括核心区以及与核心区邻近的连接区，连接区内具有呈阶梯状的阶梯结构以及与阶梯结构邻近的桥接结构，阶梯结构的每一台阶与桥接结构和核心区内对应的牺牲层同层设置。
其中，构成牺牲层206的材质可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种；相同的，构成绝缘层203材质也可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。值得说明的是，本实施例中牺牲层206和绝缘层203的材质不同。
示例性的，可以通过化学气相沉积法(CVD)或者蒸镀等方式形成牺牲层206和绝缘层203。
进一步地，形成堆叠结构的步骤可以为：先在牺牲层206上形成一层绝缘层203，之后在绝缘层203上形成牺牲层206，在此之后再在牺牲层206上形成一层绝缘层203，如此往复。
示例性的，连接区可以位于相邻的阶梯区之间，桥接结构设置在阶梯结构的一侧，核心区内的绝缘层203和牺牲层206向连接区内延伸，进而形成桥接结构；也就是说，构成桥接结构的每一牺牲层206与核心区内的一个牺牲层206同层设置，且为一体结构；构成桥接结构的每一绝缘层203，与核心区的一个绝缘层203同层设置，且为一体结构。阶梯结构301呈阶梯状，阶梯结构301可以由桥接结构内的绝缘层203和牺牲层206向外延伸形成；也就是说，阶梯结构301中每一牺牲层206与桥接结构中的一个牺牲层206同层设置，且为一体结构，阶梯结构301每一绝缘层203与桥接结构中的一个绝缘层203同层设置，且为一体结构，阶梯结构301中每一台阶背离基底10的一侧为牺牲层206。通过上述设置，可以使阶梯结构301的每一台阶与桥接结构和核心区内对应的牺牲层206同层设置。
继续参照图5，在形成阶梯结构301之后还包括：
S103：在连接区内形成与阶梯结构嵌合的绝缘结构。
其中，构成绝缘结构50的材质可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
在形成绝缘结构50之后还包括：
S104：在连接区内形成正对阶梯结构的替换孔；将核心区内的牺牲层替换成导电层，通过替换孔将桥接结构内的牺牲层替换成导电层，并且通过替换孔将阶梯结构每一台阶上的牺牲层替换成导通层，以使每一导通层通过桥接结构内导电层与核心区内的导电层连接。
本实施例中，在形成导电层204之后还包括：
S105：在绝缘结构内形成连接导通层的连接线。其中连接线与外部器件连接，以实现核心区内数据的读取或者写入。
请参照图6和图7，进一步地，在绝缘结构50内形成连接导通层306的连接线60包括：
在绝缘结构50内形成导线孔，导线孔贯穿在基底10上的投影位于连接层在基底10上的投影外的导通层306；在导线孔内填充导电材料，以形成连接线60。
本实施例中，在形成阶梯结构301之后还包括：对每一台阶上的牺牲层206进行变性处理，以获得变性层2041，变性层2041被蚀刻的速度大于牺牲层206被蚀刻的速度。
示例性的，可以通过粒子注入工艺，向每一台阶的牺牲层206内注入粒子，进而使得台阶上的牺牲层206形成变性层2041；注入的离子不同可以获得不同蚀刻速度的变性层2041。示例性的，合理的设置注入的离子，可以使变性层2041被蚀刻的速度是牺牲层206被蚀刻的速度的2倍；当然本实施例并不以此为限，变性层2041被蚀刻的速度与牺牲层206被蚀刻的速度之间还可以具有其他关系，只要使得变性层2041被蚀刻的速度大于牺牲层206被蚀刻的速度即可。进而使得形成的导通层306沿台阶排列方向的长度较长，每一导通层306下均具有由牺牲层206和绝缘层203构成的绝缘阶梯305，连接线60即使贯穿与其连接的导通层306，也不会造成导通层306与相邻的导电层204之间的连接。
本实施例中，在连接区30内形成正对阶梯结构301的替换孔303的同时还包括：在核心区20内形成栅线缝隙201。替换孔303与栅线缝隙201同时形成，可以简化三维存储器的制作工艺。
在上述实现方式中，将核心区20内的牺牲层206替换成导电层204，通过替换孔303将桥接结构302内的牺牲层206替换成导电层204，并且通过替换孔303将阶梯结构301每一台阶上的牺牲层206替换成导通层306包括：
通过栅线缝隙201去除核心区20内的牺牲层206，以形成第一空白层205；通过替换孔303去除桥接结构302内的牺牲层206，以及去除部分阶梯结构301内的牺牲层206，以形成第二空白层307；在去除阶梯结构301内的牺牲层206的同时，去除部分变性层2041，以形成第三空白层308；沿蚀刻方向上变性层2041被蚀刻的长度大于阶梯结构301内牺牲层206被蚀刻的长度。
在此之后，通过栅线缝隙201在第一空白层205内填充导电材料，以形成导电层204，通过替换孔303在第二空白层307以及第三空白层308内填充导电材料；以形成位于第二空白层307内的连接层、以及位于第三空白层308内的导通层306。
由于，沿蚀刻方向上变性层2041被蚀刻的长度大于阶梯结构301内牺牲层206被蚀刻的长度，使得形成的导通层306沿蚀刻方向的长度大于连接层(阶梯结构301内导电层204)沿蚀刻方向的长度。连接线60与在基底10上投影位于连接层在基底10上的投影之外的导通层306连接，使得即使连接线60贯穿导通层306，贯穿导通层306后的连接线60位于牺牲层206和绝缘层203构成的绝缘阶梯305内，能够避免连接线60引起的导通层306与相邻的导电层204连接。
在变性层2041被蚀刻的速度是牺牲层206被蚀刻速度的2倍的实现方式中，沿蚀刻方向，第三空白层308的长度是第二空白层307长度的2倍；相应的，导通层306沿蚀刻方向的长度是连接层沿蚀刻方向长度的2倍。
本实施例中，在形成导通层306之后还包括：在栅线缝隙201和替换孔303内形成公共源极。如此设置，增加了公共源极的数量，进而提高了三维存储器的性能。
本实施例提供的三维存储器制作方法制作的三维存储器，堆叠结构包括核心区20以及邻近核心区20的连接区30，连接区30内设置有呈阶梯状的阶梯结构301，阶梯结构301的台阶上具有与核心区20内的导电层204连接的导通层306；连接区30内设置有替换孔303，替换孔303正对阶梯结构301设置，替换孔303向基底10延伸，并贯穿阶梯结构301对应的膜层；替换孔303与阶梯结构301均设置在连接区30，替换孔303与阶梯结构301之间的距离较小，通过替换孔303形成导通层306与通过栅线缝隙201形成台阶上的导电层204相比，能够将台阶上被导通层306替换的膜层完全蚀刻掉，进而使得导通层306可以完全覆盖整个台阶，形成连接线60后，连接线60与对应的台阶上导通层306连接良好。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种三维存储器，其特征在于，包括：
基底；
设置在所述基底上的堆叠结构，所述堆叠结构包括交替堆叠的多个导电层和多个绝缘层；所述堆叠结构包括核心区以及邻近所述核心区的连接区，所述连接区内设置有至少一个呈阶梯状的阶梯结构，所述阶梯结构的台阶上具有与所述核心区内的所述导电层连接的导通层；
与所述阶梯结构嵌合的绝缘结构，所述绝缘结构内设置连接线，所述连接线朝向所述基底的一端与所述导通层连接；
设置在所述连接区内的替换孔，所述替换孔正对所述阶梯结构设置；所述替换孔向所述基底延伸，所述替换孔内填充有填充物，所述替换孔用于形成所述台阶上的所述导通层；
所述阶梯结构上具有多个台阶，多个所述台阶在所述基底上的投影沿预设直线排列；
所述替换孔沿平行于所述预设直线的宽度大于或等于所述阶梯结构沿所述预设直线的宽度。
2.根据权利要求1所述的三维存储器，其特征在于，所述阶梯结构为多个，多个所述阶梯结构在所述基底上的投影沿所述预设直线排列、且间隔的设置；所述替换孔为多个，且每一所述替换孔正对一个所述阶梯结构。
3.根据权利要求2所述的三维存储器，其特征在于，多个所述替换孔沿所述预设直线间隔的设置。
4.根据权利要求1-3任一项所述的三维存储器，其特征在于，所述核心区内设置有栅线缝隙，所述栅线缝隙沿平行于所述基底的方向延伸，所述栅线缝隙内设置有第一公共源极。
5.根据权利要求4所述的三维存储器，其特征在于，所述替换孔延伸至所述基底内，所述填充物包括第二公共源极。
6.根据权利要求1-3任一项所述的三维存储器，其特征在于，所述连接区内设置有至少一个虚设沟道，所述虚设沟道将所述连接区分隔成多个接线区，每一所述接线区内均设置有所述阶梯结构以及所述替换孔。
7.根据权利要求1-3任一项所述的三维存储器，其特征在于，所述阶梯结构包括绝缘阶梯以及设置在所述绝缘阶梯的每一台阶上的所述导通层，每一所述导通层与对应的所述导电层同层设置。
8.根据权利要求7所述的三维存储器，其特征在于，所述连接区内设置有与所述阶梯结构邻近的桥接结构，所述导通层通过所述桥接结构与所述核心区内的所述导电层连接；所述替换孔设置在所述桥接结构上。
9.一种三维存储器制作方法，其特征在于，包括：
提供基底；
在所述基底上形成交替堆叠的多个绝缘层和多个牺牲层，以构成堆叠结构；所述堆叠结构包括核心区以及与所述核心区邻近的连接区，所述连接区内具有呈阶梯状的阶梯结构以及与所述阶梯结构邻近的桥接结构，所述阶梯结构的每一台阶与所述桥接结构和所述核心区内对应的所述牺牲层同层设置；
在所述连接区内形成与所述阶梯结构嵌合的绝缘结构；
在所述连接区内形成正对所述阶梯结构的替换孔；将所述核心区内的所述牺牲层替换成导电层，通过所述替换孔将所述桥接结构内的所述牺牲层替换成导电层，并且通过所述替换孔将所述阶梯结构每一台阶上的牺牲层替换成导通层，以使每一所述导通层通过所述桥接结构内所述导电层与所述核心区内的所述导电层连接；
在所述绝缘结构内形成连接所述导通层的连接线；
形成所述阶梯结构后还包括：
对每一台阶上的所述牺牲层进行变性处理，以获得变性层，所述变性层被蚀刻的速度大于所述牺牲层被蚀刻的速度。
10.根据权利要求9所述的三维存储器制作方法，其特征在于，
在所述连接区内形成正对所述阶梯结构的替换孔的同时还包括：在所述核心区内形成栅线缝隙。
11.根据权利要求10所述的三维存储器制作方法，其特征在于，
将所述核心区内的牺牲层替换成导电层，通过所述替换孔将所述桥接结构内的所述牺牲层替换成导电层，并且通过所述替换孔将所述阶梯结构每一台阶上的牺牲层替换成导通层包括：
通过所述栅线缝隙去除所述核心区内的所述牺牲层，以形成第一空白层；
通过所述替换孔去除所述桥接结构内的所述牺牲层，以及去除部分所述阶梯结构内的所述牺牲层，以形成第二空白层；
在去除所述阶梯结构内的所述牺牲层的同时，去除部分所述变性层，以形成第三空白层；沿蚀刻方向上所述变性层被蚀刻的长度大于所述阶梯结构内所述牺牲层被蚀刻的长度。
12.根据权利要求11所述的三维存储器制作方法，其特征在于，对所述阶梯结构进行蚀刻之后还包括：
通过所述栅线缝隙在所述第一空白层内填充导电材料，以形成所述导电层，通过所述替换孔在所述第二空白层以及所述第三空白层内填充导电材料；以形成位于所述第二空白层内的连接层、以及位于所述第三空白层内的所述导通层。
13.根据权利要求12所述的三维存储器制作方法，其特征在于，在所述绝缘结构内形成连接所述导通层的连接线包括：
在所述绝缘结构内形成导线孔，所述导线孔贯穿在所述基底上的投影位于所述连接层在所述基底上的投影外的所述导通层；在所述导线孔内填充导电材料，以形成所述连接线。
14.根据权利要求10所述的三维存储器制作方法，其特征在于，在形成所述导通层之后还包括：
在所述栅线缝隙和所述替换孔内形成公共源极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010948390.0A CN112038346B (zh) | 2020-09-10 | 2020-09-10 | 三维存储器及三维存储器制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010948390.0A CN112038346B (zh) | 2020-09-10 | 2020-09-10 | 三维存储器及三维存储器制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112038346A CN112038346A (zh) | 2020-12-04 |
| CN112038346B true CN112038346B (zh) | 2024-05-07 |
Family
ID=73584661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010948390.0A Active CN112038346B (zh) | 2020-09-10 | 2020-09-10 | 三维存储器及三维存储器制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038346B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11901287B2 (en) | 2021-09-02 | 2024-02-13 | Micron Technology, Inc. | Microelectronic devices with multiple step contacts extending to stepped tiers, and related systems and methods |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346471A (zh) * | 2018-11-13 | 2019-02-15 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
| CN109742083A (zh) * | 2019-01-02 | 2019-05-10 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN109755254A (zh) * | 2019-02-28 | 2019-05-14 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| CN109844931A (zh) * | 2019-01-02 | 2019-06-04 | 长江存储科技有限责任公司 | 具有贯穿阶梯触点的三维存储设备及其形成方法 |
| US10355009B1 (en) * | 2018-03-08 | 2019-07-16 | Sandisk Technologies Llc | Concurrent formation of memory openings and contact openings for a three-dimensional memory device |
| CN110335868A (zh) * | 2019-07-10 | 2019-10-15 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN110379816A (zh) * | 2018-04-13 | 2019-10-25 | 三星电子株式会社 | 三维半导体存储器件 |
| CN111370412A (zh) * | 2020-03-17 | 2020-07-03 | 长江存储科技有限责任公司 | 三维存储器及三维存储器制作方法 |
| CN111370416A (zh) * | 2020-03-23 | 2020-07-03 | 长江存储科技有限责任公司 | 三维存储器及三维存储器制作方法 |
| CN111564445A (zh) * | 2020-03-31 | 2020-08-21 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10256248B2 (en) * | 2016-06-07 | 2019-04-09 | Sandisk Technologies Llc | Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof |
| US10608010B2 (en) * | 2018-03-09 | 2020-03-31 | Sandisk Technologies Llc | Three-dimensional memory device containing replacement contact via structures and method of making the same |
| CN109690775B (zh) * | 2018-12-07 | 2019-10-01 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
-
2020
- 2020-09-10 CN CN202010948390.0A patent/CN112038346B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10355009B1 (en) * | 2018-03-08 | 2019-07-16 | Sandisk Technologies Llc | Concurrent formation of memory openings and contact openings for a three-dimensional memory device |
| CN110379816A (zh) * | 2018-04-13 | 2019-10-25 | 三星电子株式会社 | 三维半导体存储器件 |
| CN109346471A (zh) * | 2018-11-13 | 2019-02-15 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
| CN109742083A (zh) * | 2019-01-02 | 2019-05-10 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN109844931A (zh) * | 2019-01-02 | 2019-06-04 | 长江存储科技有限责任公司 | 具有贯穿阶梯触点的三维存储设备及其形成方法 |
| CN109755254A (zh) * | 2019-02-28 | 2019-05-14 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| CN110335868A (zh) * | 2019-07-10 | 2019-10-15 | 长江存储科技有限责任公司 | 一种三维存储器及其制备方法 |
| CN111370412A (zh) * | 2020-03-17 | 2020-07-03 | 长江存储科技有限责任公司 | 三维存储器及三维存储器制作方法 |
| CN111370416A (zh) * | 2020-03-23 | 2020-07-03 | 长江存储科技有限责任公司 | 三维存储器及三维存储器制作方法 |
| CN111564445A (zh) * | 2020-03-31 | 2020-08-21 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112038346A (zh) | 2020-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6987876B2 (ja) | メモリデバイスおよび方法 | |
| US9070447B2 (en) | Contact structure and forming method | |
| CN110349964B (zh) | 三维存储器件及三维存储器件的制作方法 | |
| US10622304B2 (en) | Storage device including multiple wiring and electrode layers | |
| US8970040B1 (en) | Contact structure and forming method | |
| CN109887917B (zh) | 电子设备、三维存储器及其制作方法 | |
| US20180240810A1 (en) | Semiconductor memory device and manufacturing method of semiconductor memory device | |
| US20200251491A1 (en) | Semiconductor memory device and manufacturing method of semiconductor memory device | |
| CN112038346B (zh) | 三维存储器及三维存储器制作方法 | |
| JP2021118333A (ja) | 半導体記憶装置およびその製造方法 | |
| TWI728815B (zh) | 三維記憶體元件以及其製作方法 | |
| US20210335803A1 (en) | Integrated Circuitry, Memory Arrays Comprising Strings Of Memory Cells, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| TWI696274B (zh) | 間距可擴充立體nand記憶體 | |
| US11145670B2 (en) | Semiconductor storage device and manufacturing method thereof | |
| TWI440138B (zh) | 記憶體及其製作方法 | |
| KR20070099962A (ko) | 플래쉬 메모리 소자 및 그의 제조방법 | |
| CN111370412B (zh) | 三维存储器及三维存储器制作方法 | |
| US11825654B2 (en) | Memory device | |
| CN111837224B (zh) | 接触焊盘结构及其形成方法 | |
| JP2022147746A (ja) | 半導体記憶装置 | |
| CN110379814B (zh) | 三维存储器件及三维存储器件的制作方法 | |
| JPH10335498A (ja) | スプリットゲート型フラッシュメモリセルの製造方法 | |
| US10573660B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN112670294A (zh) | 半导体器件及其制作方法 | |
| CN112038347B (zh) | 三维存储器及三维存储器制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |